JP3157759B2 - 活線挿抜検出方式 - Google Patents
活線挿抜検出方式Info
- Publication number
- JP3157759B2 JP3157759B2 JP32339997A JP32339997A JP3157759B2 JP 3157759 B2 JP3157759 B2 JP 3157759B2 JP 32339997 A JP32339997 A JP 32339997A JP 32339997 A JP32339997 A JP 32339997A JP 3157759 B2 JP3157759 B2 JP 3157759B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- circuit
- mounting state
- cpu
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、活線挿抜検出方式
に関し、特に情報処理装置等に用いられるパッケージの
活線挿抜方式に関する。
に関し、特に情報処理装置等に用いられるパッケージの
活線挿抜方式に関する。
【０００２】
【従来の技術】従来、この種の活線挿抜検出方式は、例
えば特開平８−２２１１６２号公報の情報処理装置で開
示されているように、コンピュータ装置等において、Ｃ
ＰＵを搭載するパッケージを挿抜してもその挿抜作業に
よる装置の誤動作を防止することを目的として用いられ
ている。
えば特開平８−２２１１６２号公報の情報処理装置で開
示されているように、コンピュータ装置等において、Ｃ
ＰＵを搭載するパッケージを挿抜してもその挿抜作業に
よる装置の誤動作を防止することを目的として用いられ
ている。
【０００３】図７は、上述した従来の技術の構成を示す
ブロック図である。図７に示すように、着脱自在に構成
されかつ他の回路との間で信号の授受を行うＣＰＵ回路
７１には、活線挿抜作業の開始（動作停止）及び動作終
了（動作再開）をＣＰＵ回路７１に伝える入力回路７２
と、動作停止指示を受けたＣＰＵ回路７１の動作状態お
よび停止指示を受けたことを記憶しておく不揮発性メモ
リ回路７３が接続されている。入力回路７２は活線挿抜
作業の開始及び終了を示すためのスイッチを有し（図示
せず）、そのスイッチがオフからオンに操作されたとき
活線挿抜作業の開始を示し、オンからオフに操作された
とき活線挿抜作業の終了を示すものとする。また、図８
は、従来の技術の動作を示すフローチャートであり、図
７のＣＰＵ回路７１における活線挿抜作業時の処理を説
明している。
ブロック図である。図７に示すように、着脱自在に構成
されかつ他の回路との間で信号の授受を行うＣＰＵ回路
７１には、活線挿抜作業の開始（動作停止）及び動作終
了（動作再開）をＣＰＵ回路７１に伝える入力回路７２
と、動作停止指示を受けたＣＰＵ回路７１の動作状態お
よび停止指示を受けたことを記憶しておく不揮発性メモ
リ回路７３が接続されている。入力回路７２は活線挿抜
作業の開始及び終了を示すためのスイッチを有し（図示
せず）、そのスイッチがオフからオンに操作されたとき
活線挿抜作業の開始を示し、オンからオフに操作された
とき活線挿抜作業の終了を示すものとする。また、図８
は、従来の技術の動作を示すフローチャートであり、図
７のＣＰＵ回路７１における活線挿抜作業時の処理を説
明している。
【０００４】次に、図８を用いて図７のＣＰＵ回路７１
の処理について説明する。ＣＰＵ回路７１は通常処理を
行っているとき、定期的に入力回路７２からの停止指示
入力の有無を調べる（ステップＳ７２→ステップＳ７０
→Ｓ７１）。そして、入力回路７２からの停止指示入力
がない場合は、通常処理を継続する（ステップＳ７１→
Ｓ７２）。
の処理について説明する。ＣＰＵ回路７１は通常処理を
行っているとき、定期的に入力回路７２からの停止指示
入力の有無を調べる（ステップＳ７２→ステップＳ７０
→Ｓ７１）。そして、入力回路７２からの停止指示入力
がない場合は、通常処理を継続する（ステップＳ７１→
Ｓ７２）。
【０００５】ここで、入力回路７２の図示せぬスイッチ
を作業者が操作し、活線挿抜を行いたいパッケージのＣ
ＰＵ回路７１に対して動作停止を指示すると、ＣＰＵ回
路７１は停止フラグがオン状態になっている旨と現在の
装置の動作状態とを不揮発性メモリ回路７３に、書込ん
で記憶させる（ステップＳ７３）。この後、ＣＰＵ回路
７１は停止処理を行う（ステップＳ７４）。
を作業者が操作し、活線挿抜を行いたいパッケージのＣ
ＰＵ回路７１に対して動作停止を指示すると、ＣＰＵ回
路７１は停止フラグがオン状態になっている旨と現在の
装置の動作状態とを不揮発性メモリ回路７３に、書込ん
で記憶させる（ステップＳ７３）。この後、ＣＰＵ回路
７１は停止処理を行う（ステップＳ７４）。
【０００６】この場合の停止処理では、まず停止フラグ
の内容をチェックし（ステップＳ７４１）、停止フラグ
がオン状態になっているので、ＣＰＵ回路７１は入力回
路７２からの動作再開指示を待つ（ステップＳ７４２→
Ｓ７４３→Ｓ７４４→Ｓ７４３…）。すなわち、ＣＰＵ
回路７１はひたすら動作再開指示を待つのみで他の処理
は何もしない。よって、この状態でパッケージを抜取っ
ても他のパッケージへの影響はない。このため、作業者
はパッケージを抜取ることにより、パッケージの点検・
修理等を行うことができる。なお、パッケージを抜取る
と、ＣＰＵ回路７１の電源はオンから電源オフに変化す
る。
の内容をチェックし（ステップＳ７４１）、停止フラグ
がオン状態になっているので、ＣＰＵ回路７１は入力回
路７２からの動作再開指示を待つ（ステップＳ７４２→
Ｓ７４３→Ｓ７４４→Ｓ７４３…）。すなわち、ＣＰＵ
回路７１はひたすら動作再開指示を待つのみで他の処理
は何もしない。よって、この状態でパッケージを抜取っ
ても他のパッケージへの影響はない。このため、作業者
はパッケージを抜取ることにより、パッケージの点検・
修理等を行うことができる。なお、パッケージを抜取る
と、ＣＰＵ回路７１の電源はオンから電源オフに変化す
る。
【０００７】次に、パッケージを活線挿入すると、ＣＰ
Ｕ回路７１の電源はオフからオンに変化し（ステップＳ
７８）、ＣＰＵ回路７１は停止処理を行う（ステップＳ
７４）。この場合の停止処理では、まず停止フラグの内
容をチェックし（ステップＳ７４１）、停止フラグがオ
ン状態になっているので、活線挿抜作業前と同様にＣＰ
Ｕ回路７１は入力回路７２からの動作再開指示を待つ
（ステップＳ７４２→Ｓ７４３→Ｓ７４４→Ｓ７４３
…）。
Ｕ回路７１の電源はオフからオンに変化し（ステップＳ
７８）、ＣＰＵ回路７１は停止処理を行う（ステップＳ
７４）。この場合の停止処理では、まず停止フラグの内
容をチェックし（ステップＳ７４１）、停止フラグがオ
ン状態になっているので、活線挿抜作業前と同様にＣＰ
Ｕ回路７１は入力回路７２からの動作再開指示を待つ
（ステップＳ７４２→Ｓ７４３→Ｓ７４４→Ｓ７４３
…）。
【０００８】パッケージの活線挿入作業が終了し、入力
回路７２から動作再開指示が入力されると、ＣＰＵ回路
７１は不揮発性メモリ回路７３の停止フラグをオフにす
ると共に（ステップＳ７４４→Ｓ７６）、不揮発性メモ
リ回路７３から装置の動作状態、すなわち作業前の装置
の動作状態を読出し、通常処理への復帰処理を行う（ス
テップＳ７７）。これにより、ＣＰＵ回路７１は先述し
た通常処理を行う（ステップＳ７７→Ｓ７０→Ｓ７１→
Ｓ７２）。
回路７２から動作再開指示が入力されると、ＣＰＵ回路
７１は不揮発性メモリ回路７３の停止フラグをオフにす
ると共に（ステップＳ７４４→Ｓ７６）、不揮発性メモ
リ回路７３から装置の動作状態、すなわち作業前の装置
の動作状態を読出し、通常処理への復帰処理を行う（ス
テップＳ７７）。これにより、ＣＰＵ回路７１は先述し
た通常処理を行う（ステップＳ７７→Ｓ７０→Ｓ７１→
Ｓ７２）。
【０００９】
【発明が解決しようとする課題】上述した従来の技術に
おける第１の問題点は、作業者がＣＰＵパッケージの活
線挿抜作業を行う場合に、ＣＰＵパッケージの接触不良
を検出する手段が設けられていないため、ＣＰＵパッケ
ージの接触不良によりコンピュータ装置の誤動作を引き
起こす恐れがあることである。
おける第１の問題点は、作業者がＣＰＵパッケージの活
線挿抜作業を行う場合に、ＣＰＵパッケージの接触不良
を検出する手段が設けられていないため、ＣＰＵパッケ
ージの接触不良によりコンピュータ装置の誤動作を引き
起こす恐れがあることである。
【００１０】第２の問題点は、ＣＰＵパッケージやコン
ピュータ装置の状態を表示する手段が設けられていない
ため、作業者がＣＰＵパッケージの活線挿抜作業による
ＣＰＵパッケージやコンピュータ装置の状態の変化を確
認できないことである。
ピュータ装置の状態を表示する手段が設けられていない
ため、作業者がＣＰＵパッケージの活線挿抜作業による
ＣＰＵパッケージやコンピュータ装置の状態の変化を確
認できないことである。
【００１１】本発明は、以上の問題点を解決し、コンピ
ュータ装置の誤動作防止対策をより向上させることを目
的とする。
ュータ装置の誤動作防止対策をより向上させることを目
的とする。
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【課題を解決するための手段】 本発明の活線挿抜検出方
式は、故障したパッケージを活線挿抜で交換するときの
活線挿抜検出方式であって、パッケージが実装されるス
ロットと、前記パッケージの実装状態を検出するために
前記スロットに設けられた複数個のセンサと、前記複数
個のセンサからの信号の論理積をとって前記パッケージ
の実装状態を示す信号を生成する実装状態検出回路と、
前記パッケージ，実装状態検出回路と制御回路とを接続
するローカルバスと、一定時間毎に前記実装状態検出回
路およびパッケージの信号をチェックして前記パッケー
ジの実装状態および故障の有無を検出し、故障を検出す
ると記憶装置に故障パッケージの情報を記憶させるとと
もに前記故障パッケージを前記ローカルバスから切り離
し、パッケージの故障と縮退運転となったことを示す情
報を表示回路に送信し、その後、前記実装状態検出回路
からの出力信号により前記故障パッケージが完全に抜き
取られたことを検出してその情報を前記記憶装置に記憶
させるとともに、交換用パッケージが完全に実装されて
いないことを検出してその情報を前記表示回路に伝え、
前記交換用パッケージが完全に実装された後の初期診断
が異常終了した場合は前記表示回路にパッケージ不良を
伝え、正常終了した場合はその旨を前記記憶装置に記憶
させるとともに、前記交換用パッケージを前記ローカル
バスに再接続する制御回路と、前記パッケージの実装状
態と故障の有無とを格納する記憶装置と、前記制御回路
からの情報を解析し、メッセージ記憶部から必要なメッ
セージを読出して表示装置に表示させる表示回路と、前
記表示回路が前記表示装置に表示させるために必要なメ
ッセージを複数格納したメッセージ記憶部と、前記パッ
ケージの故障発生時，前記交換用パッケージの不完全実
装時，前記交換用パッケージの初期診断異常終了時およ
び操作パネルの操作時にパッケージの実装状態および故
障の有無を表示する表示装置と、表示させたいパッケー
ジの実装状態および故障の有無を作業者が任意に選択す
るための操作パネルと、を有することを特徴とする。
式は、故障したパッケージを活線挿抜で交換するときの
活線挿抜検出方式であって、パッケージが実装されるス
ロットと、前記パッケージの実装状態を検出するために
前記スロットに設けられた複数個のセンサと、前記複数
個のセンサからの信号の論理積をとって前記パッケージ
の実装状態を示す信号を生成する実装状態検出回路と、
前記パッケージ，実装状態検出回路と制御回路とを接続
するローカルバスと、一定時間毎に前記実装状態検出回
路およびパッケージの信号をチェックして前記パッケー
ジの実装状態および故障の有無を検出し、故障を検出す
ると記憶装置に故障パッケージの情報を記憶させるとと
もに前記故障パッケージを前記ローカルバスから切り離
し、パッケージの故障と縮退運転となったことを示す情
報を表示回路に送信し、その後、前記実装状態検出回路
からの出力信号により前記故障パッケージが完全に抜き
取られたことを検出してその情報を前記記憶装置に記憶
させるとともに、交換用パッケージが完全に実装されて
いないことを検出してその情報を前記表示回路に伝え、
前記交換用パッケージが完全に実装された後の初期診断
が異常終了した場合は前記表示回路にパッケージ不良を
伝え、正常終了した場合はその旨を前記記憶装置に記憶
させるとともに、前記交換用パッケージを前記ローカル
バスに再接続する制御回路と、前記パッケージの実装状
態と故障の有無とを格納する記憶装置と、前記制御回路
からの情報を解析し、メッセージ記憶部から必要なメッ
セージを読出して表示装置に表示させる表示回路と、前
記表示回路が前記表示装置に表示させるために必要なメ
ッセージを複数格納したメッセージ記憶部と、前記パッ
ケージの故障発生時，前記交換用パッケージの不完全実
装時，前記交換用パッケージの初期診断異常終了時およ
び操作パネルの操作時にパッケージの実装状態および故
障の有無を表示する表示装置と、表示させたいパッケー
ジの実装状態および故障の有無を作業者が任意に選択す
るための操作パネルと、を有することを特徴とする。
【００１７】
【発明の実施の形態】本発明の実施の形態について図面
を参照して詳細に説明する。
を参照して詳細に説明する。
【００１８】図１は、本発明の一実施の形態の構成を示
すブロック図であり、複数のＣＰＵパッケージＣＢ１〜
ＣＢｎが実装されるスロット部１と、ローカルバス２
と、スロット部１に実装されているＣＰＵパッケージＣ
Ｂ１〜ＣＢｎの実装状態および稼働状態を監視，制御す
る活線挿抜制御部３と、ＣＰＵパッケージＣＢ１〜ＣＢ
ｎの実装状態および稼働状態を表示するための表示装置
４と、表示させたいＣＰＵパッケージＣＢ１〜ＣＢｎの
実装状態および稼働状態を選択するための操作パネル５
とから構成される。
すブロック図であり、複数のＣＰＵパッケージＣＢ１〜
ＣＢｎが実装されるスロット部１と、ローカルバス２
と、スロット部１に実装されているＣＰＵパッケージＣ
Ｂ１〜ＣＢｎの実装状態および稼働状態を監視，制御す
る活線挿抜制御部３と、ＣＰＵパッケージＣＢ１〜ＣＢ
ｎの実装状態および稼働状態を表示するための表示装置
４と、表示させたいＣＰＵパッケージＣＢ１〜ＣＢｎの
実装状態および稼働状態を選択するための操作パネル５
とから構成される。
【００１９】そして、活線挿抜制御部３は、全体を制御
する制御回路３１と、ＣＰＵパッケージＣＢ１〜ＣＢｎ
の稼働状態と各スロットに対する実装状況とを格納する
メモリ３２と、制御回路３１からの情報を解析し表示装
置４にメッセージを表示する表示回路３３と、表示回路
３３が表示装置４に表示させるのに必要なメッセージを
格納したメッセージＲＯＭ３４とを備えている。
する制御回路３１と、ＣＰＵパッケージＣＢ１〜ＣＢｎ
の稼働状態と各スロットに対する実装状況とを格納する
メモリ３２と、制御回路３１からの情報を解析し表示装
置４にメッセージを表示する表示回路３３と、表示回路
３３が表示装置４に表示させるのに必要なメッセージを
格納したメッセージＲＯＭ３４とを備えている。
【００２０】図２は、図１のスロット１１の構造を示す
斜視図であり、図３は、図２のスロット１１のＡ−Ａ断
面とセンサの配置を示す断面図である。また、図４は、
パッケージ，検出回路とローカルバスとの接続を示す回
路図である。
斜視図であり、図３は、図２のスロット１１のＡ−Ａ断
面とセンサの配置を示す断面図である。また、図４は、
パッケージ，検出回路とローカルバスとの接続を示す回
路図である。
【００２１】スロット部１は、図２に示すように、基板
１０にスロット１１が実装されている。スロット１１
は、図３に示すＣＰＵパッケージの実装状態を検出する
ための光学式反射型センサ等のセンサ１２ａ〜１２ｄ
と、図４に示すセンサ１２ａ〜１２ｄからの信号を受取
りＣＰＵパッケージの実装状態を示す出力信号を生成す
る検出回路１３とを備えている。検出回路１３は、セン
サ１２ａ〜１２ｄの論理積をとり、例えばセンサ１２ａ
〜１２ｄの信号が全てＯＦＦであれば未実装，全てＯＮ
であれば実装，その他の組合わせであれば接触不良と判
断する。なお、検出回路１３は、基板１０に実装するよ
うにしてもよい。
１０にスロット１１が実装されている。スロット１１
は、図３に示すＣＰＵパッケージの実装状態を検出する
ための光学式反射型センサ等のセンサ１２ａ〜１２ｄ
と、図４に示すセンサ１２ａ〜１２ｄからの信号を受取
りＣＰＵパッケージの実装状態を示す出力信号を生成す
る検出回路１３とを備えている。検出回路１３は、セン
サ１２ａ〜１２ｄの論理積をとり、例えばセンサ１２ａ
〜１２ｄの信号が全てＯＦＦであれば未実装，全てＯＮ
であれば実装，その他の組合わせであれば接触不良と判
断する。なお、検出回路１３は、基板１０に実装するよ
うにしてもよい。
【００２２】図５は、図１の表示装置４に表示するメッ
セージの一例を示す図であり、図６は、本発明の一実施
の形態の動作を示すフローチャートである。
セージの一例を示す図であり、図６は、本発明の一実施
の形態の動作を示すフローチャートである。
【００２３】次に、本発明の一実施の形態の動作につい
て図１および図６を用いて詳細に説明する。
て図１および図６を用いて詳細に説明する。
【００２４】通常、活線挿抜制御部３の制御回路３１
は、一定時間毎にローカルバス２を介して各ＣＰＵパッ
ケージＣＢ１〜ＣＢｎの現在の実装状況および稼働状況
を確認し、例えばＣＰＵパッケージＣＢ１の故障を検出
すると（ステップＳ１）、制御回路３１はメモリ３２に
ＣＰＵパッケージＣＢ１の故障を示す情報を書込むとと
もに（ステップＳ２）、他のＣＰＵパッケージＣＢ２〜
ＣＢｎにＣＰＵパッケージＣＢ１が故障したことを通知
し（ステップＳ３）、ＣＰＵパッケージＣＢ１をローカ
ルバス２から切り離してコンピュータ装置を縮退運転と
する（ステップＳ４）。
は、一定時間毎にローカルバス２を介して各ＣＰＵパッ
ケージＣＢ１〜ＣＢｎの現在の実装状況および稼働状況
を確認し、例えばＣＰＵパッケージＣＢ１の故障を検出
すると（ステップＳ１）、制御回路３１はメモリ３２に
ＣＰＵパッケージＣＢ１の故障を示す情報を書込むとと
もに（ステップＳ２）、他のＣＰＵパッケージＣＢ２〜
ＣＢｎにＣＰＵパッケージＣＢ１が故障したことを通知
し（ステップＳ３）、ＣＰＵパッケージＣＢ１をローカ
ルバス２から切り離してコンピュータ装置を縮退運転と
する（ステップＳ４）。
【００２５】その後、制御回路３１は、作業者に対しＣ
ＰＵパッケージＣＢ１の故障とコンピュータ装置が縮退
運転となったことを示す情報を表示回路３３に送信し、
表示回路３３は、受信した内容を解析してメッセージＲ
ＯＭ３４から必要なメッセージを読出し、表示装置４に
図５の（ａ）に示すようなメッセージを表示する（ステ
ップＳ５）。
ＰＵパッケージＣＢ１の故障とコンピュータ装置が縮退
運転となったことを示す情報を表示回路３３に送信し、
表示回路３３は、受信した内容を解析してメッセージＲ
ＯＭ３４から必要なメッセージを読出し、表示装置４に
図５の（ａ）に示すようなメッセージを表示する（ステ
ップＳ５）。
【００２６】一方、作業者は表示装置４に表示されたメ
ッセージからＣＰＵパッケージＣＢ１の故障とコンピュ
ータ装置が縮退運転となったことを知り、故障したＣＰ
ＵパッケージＣＢ１の交換のためにスロット１１から抜
き取ろうとする。この時、制御回路３１は、スロット１
１の検出回路１３からの出力信号をチェックし（ステッ
プＳ６）、ＣＰＵパッケージＣＢ１がスロット１１から
完全に抜き取られているか判断する（ステップＳ７）。
ッセージからＣＰＵパッケージＣＢ１の故障とコンピュ
ータ装置が縮退運転となったことを知り、故障したＣＰ
ＵパッケージＣＢ１の交換のためにスロット１１から抜
き取ろうとする。この時、制御回路３１は、スロット１
１の検出回路１３からの出力信号をチェックし（ステッ
プＳ６）、ＣＰＵパッケージＣＢ１がスロット１１から
完全に抜き取られているか判断する（ステップＳ７）。
【００２７】検出回路１３からの出力信号のチェックの
結果、ＣＰＵパッケージＣＢ１がスロット１１から完全
に抜き取られていない場合は、制御回路３１は、ＣＰＵ
パッケージＣＢ１がスロット１１から完全に抜き取られ
るまで、スロット１１の検出回路１３から出力信号の状
態チェック処理を繰返す（ステップＳ６→Ｓ７→Ｓ６
…）。
結果、ＣＰＵパッケージＣＢ１がスロット１１から完全
に抜き取られていない場合は、制御回路３１は、ＣＰＵ
パッケージＣＢ１がスロット１１から完全に抜き取られ
るまで、スロット１１の検出回路１３から出力信号の状
態チェック処理を繰返す（ステップＳ６→Ｓ７→Ｓ６
…）。
【００２８】ＣＰＵパッケージＣＢ１がスロット１１か
ら完全に抜き取られている場合は、制御回路３１は、Ｃ
ＰＵパッケージＣＢ１が抜き取られたことを示す情報を
メモリ３２に書込む（ステップＳ８）。
ら完全に抜き取られている場合は、制御回路３１は、Ｃ
ＰＵパッケージＣＢ１が抜き取られたことを示す情報を
メモリ３２に書込む（ステップＳ８）。
【００２９】次に、作業者が新しいＣＰＵパッケージＣ
Ｂ１をスロット１１に挿入する場合、制御回路３１は、
ＣＰＵパッケージＣＢ１をスロット１１から抜き取る時
と同様にスロット１１の検出回路１３からの出力信号を
チェックし（ステップＳ９）、スロット１１に正しく実
装されたかどうかを判断する（ステップＳ１０）。
Ｂ１をスロット１１に挿入する場合、制御回路３１は、
ＣＰＵパッケージＣＢ１をスロット１１から抜き取る時
と同様にスロット１１の検出回路１３からの出力信号を
チェックし（ステップＳ９）、スロット１１に正しく実
装されたかどうかを判断する（ステップＳ１０）。
【００３０】ＣＰＵパッケージＣＢ１がスロット１１に
正しく実装されていない場合は、制御回路３１は、表示
回路３３に対してＣＰＵパッケージＣＢ１がスロット１
１に正しく実装されていないことを示す情報を伝える。
表示回路３３は、受け取った情報を解析し、表示に必要
なメッセージをメッセージＲＯＭ３４から読み出して表
示装置４にメッセージを表示する。この場合のメッセー
ジは、図５の（ｂ）に示すような内容を表示する（ステ
ップＳ１１）。
正しく実装されていない場合は、制御回路３１は、表示
回路３３に対してＣＰＵパッケージＣＢ１がスロット１
１に正しく実装されていないことを示す情報を伝える。
表示回路３３は、受け取った情報を解析し、表示に必要
なメッセージをメッセージＲＯＭ３４から読み出して表
示装置４にメッセージを表示する。この場合のメッセー
ジは、図５の（ｂ）に示すような内容を表示する（ステ
ップＳ１１）。
【００３１】そして、作業者が表示装置４のメッセージ
を確認してＣＰＵパッケージＣＢ１をスロット１１に正
しく実装し直すまでの間、制御回路３１はスロット１１
の検出回路１３からの出力信号のチェック処理を繰返す
（ステップＳ９→Ｓ１０→Ｓ１１…）。
を確認してＣＰＵパッケージＣＢ１をスロット１１に正
しく実装し直すまでの間、制御回路３１はスロット１１
の検出回路１３からの出力信号のチェック処理を繰返す
（ステップＳ９→Ｓ１０→Ｓ１１…）。
【００３２】ＣＰＵパッケージＣＢ１がスロット１１に
正しく実装された場合は、ＣＰＵパッケージＣＢ１の状
態を診断する初期診断をＣＰＵパッケージＣＢ１が行う
（ステップＳ１２）。その後、ＣＰＵパッケージＣＢ１
の初期診断結果よりＣＰＵパッケージＣＢ１の状態を判
断する（ステップＳ１３）。
正しく実装された場合は、ＣＰＵパッケージＣＢ１の状
態を診断する初期診断をＣＰＵパッケージＣＢ１が行う
（ステップＳ１２）。その後、ＣＰＵパッケージＣＢ１
の初期診断結果よりＣＰＵパッケージＣＢ１の状態を判
断する（ステップＳ１３）。
【００３３】ＣＰＵパッケージＣＢ１の初期診断が異常
終了した場合、制御回路３１は表示回路３３にＣＰＵパ
ッケージＣＢ１が不良であることを示す情報を伝え、表
示回路３３は受け取った情報を解析し、必要なメッセー
ジをメッセージＲＯＭ３４から読み出して表示装置４に
メッセージを表示する。この場合のメッセージは、図５
の（ｃ）に示すような内容を表示する（ステップＳ１
４）。そして、ＣＰＵパッケージＣＢ１が新しいＣＰＵ
パッケージと交換されるまで、制御回路３１は処理を繰
り返す（ステップＳ９→Ｓ１０→Ｓ１２→Ｓ１３…）。
終了した場合、制御回路３１は表示回路３３にＣＰＵパ
ッケージＣＢ１が不良であることを示す情報を伝え、表
示回路３３は受け取った情報を解析し、必要なメッセー
ジをメッセージＲＯＭ３４から読み出して表示装置４に
メッセージを表示する。この場合のメッセージは、図５
の（ｃ）に示すような内容を表示する（ステップＳ１
４）。そして、ＣＰＵパッケージＣＢ１が新しいＣＰＵ
パッケージと交換されるまで、制御回路３１は処理を繰
り返す（ステップＳ９→Ｓ１０→Ｓ１２→Ｓ１３…）。
【００３４】ＣＰＵパッケージＣＢ１の初期診断が正常
終了した場合は、制御回路３１はＣＰＵパッケージＣＢ
１が正常に復帰したことを示す情報をメモリ３２に書き
込み（ステップＳ１５）、他のＣＰＵパッケージＣＢ２
〜ＣＢｎにＣＰＵパッケージＣＢ１が正常に復帰したこ
とを通知し、ＣＰＵパッケージＣＢ１をローカルバス２
に再接続し、コンピュータ装置の縮退運転を解除する
（ステップＳ１６）。
終了した場合は、制御回路３１はＣＰＵパッケージＣＢ
１が正常に復帰したことを示す情報をメモリ３２に書き
込み（ステップＳ１５）、他のＣＰＵパッケージＣＢ２
〜ＣＢｎにＣＰＵパッケージＣＢ１が正常に復帰したこ
とを通知し、ＣＰＵパッケージＣＢ１をローカルバス２
に再接続し、コンピュータ装置の縮退運転を解除する
（ステップＳ１６）。
【００３５】なお、以上の説明においては、ＣＰＵパッ
ケージＣＢ１〜ＣＢｎのの実装状態および稼働状態を自
動的に表示させているが、この他、表示させたいＣＰＵ
パッケージＣＢ１〜ＣＢｎの実装状態および稼働状態
を、作業者が操作パネル５から任意に選択して表示させ
ることもできる。
ケージＣＢ１〜ＣＢｎのの実装状態および稼働状態を自
動的に表示させているが、この他、表示させたいＣＰＵ
パッケージＣＢ１〜ＣＢｎの実装状態および稼働状態
を、作業者が操作パネル５から任意に選択して表示させ
ることもできる。
【００３６】また、本実施の形態としてはＣＰＵパッケ
ージの活線挿抜を例に説明したが、ＣＰＵ以外のパッケ
ージであっても本発明の適用は可能である。この場合の
パッケージ故障検出は、故障診断機能をパッケージ自体
に持たせるか、制御回路３１に持たせることで行う。
ージの活線挿抜を例に説明したが、ＣＰＵ以外のパッケ
ージであっても本発明の適用は可能である。この場合の
パッケージ故障検出は、故障診断機能をパッケージ自体
に持たせるか、制御回路３１に持たせることで行う。
【００３７】
【発明の効果】本発明の第１の効果は、パッケージの接
触不良を検出する手段としてスロット内部にセンサ，検
出回路を設けたため、活線挿抜によるパッケージの接触
不良をなくしコンピュータの誤動作を防止できることで
ある。
触不良を検出する手段としてスロット内部にセンサ，検
出回路を設けたため、活線挿抜によるパッケージの接触
不良をなくしコンピュータの誤動作を防止できることで
ある。
【００３８】第２の効果は、パッケージの稼働状態や実
装状態を作業者が確認できるようにしたため、作業者が
活線挿抜作業によるシステムの状態の変化を確認できる
ようになり、より確実な作業が行えるようになったこと
である。
装状態を作業者が確認できるようにしたため、作業者が
活線挿抜作業によるシステムの状態の変化を確認できる
ようになり、より確実な作業が行えるようになったこと
である。
【図１】本発明の一実施の形態の構成を示すブロック図
である。
である。
【図２】図１のスロット１１の構造を示す斜視図であ
る。
る。
【図３】図２のスロット１１のＡ−Ａ断面とセンサの配
置を示す断面図である。
置を示す断面図である。
【図４】パッケージ，検出回路とローカルバスとの接続
を示す回路図である。
を示す回路図である。
【図５】図１の表示装置４に表示するメッセージの一例
を示す図である。
を示す図である。
【図６】本発明の一実施の形態の動作を示すフローチャ
ートである。
ートである。
【図７】従来の技術の構成を示すブロック図である。
【図８】従来の技術の動作を示すフローチャートであ
る。
る。
１ スロット部 １０ 基板 １１ スロット １２ａ〜１２ｄ センサ １３ 検出回路 ２ ローカルバス ３ 活線挿抜制御部 ３１ 制御回路 ３２ メモリ ３３ 表示回路 ３４ メッセージＲＯＭ ４ 表示装置 ５ 操作パネル ＣＢ１〜ＣＢｎ ＣＰＵパッケージ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/00 G06F 11/30
Claims (1)
- 【請求項１】 故障したパッケージを活線挿抜で交換す
るときの活線挿抜検出方式であって、 パッケージが実装されるスロットと、 前記パッケージの実装状態を検出するために前記スロッ
トに設けられた複数個のセンサと、 前記複数個のセンサからの信号の論理積をとって前記パ
ッケージの実装状態を示す信号を生成する実装状態検出
回路と、 前記パッケージ，実装状態検出回路と制御回路とを接続
するローカルバスと、 一定時間毎に前記実装状態検出回路およびパッケージの
信号をチェックして前記パッケージの実装状態および故
障の有無を検出し、故障を検出すると記憶装置に故障パ
ッケージの情報を記憶させるとともに前記故障パッケー
ジを前記ローカルバスから切り離し、パッケージの故障
と縮退運転となったことを示す情報を表示回路に送信
し、その後、前記実装状態検出回路からの出力信号によ
り前記故障パッケージが完全に抜き取られたことを検出
してその情報を前記記憶装置に記憶させるとともに、交
換用パッケージが完全に実装されていないことを検出し
てその情報を前記表示回路に伝え、前記交換用パッケー
ジが完全に実装された後の初期診断が異常終了した場合
は前記表示回路にパッケージ不良を伝え、正常終了した
場合はその旨を前記記憶装置に記憶させるとともに、前
記交換用パッケージを前記ローカルバスに再接続する制
御回路と、 前記パッケージの実装状態と故障の有無とを格納する記
憶装置と、 前記制御回路からの情報を解析し、メッセージ記憶部か
ら必要なメッセージを読出して表示装置に表示させる表
示回路と、 前記表示回路が前記表示装置に表示させるために必要な
メッセージを複数格納したメッセージ記憶部と、 前記パッケージの故障発生時，前記交換用パッケージの
不完全実装時，前記交換用パッケージの初期診断異常終
了時および操作パネルの操作時にパッケージの実装状態
および故障の有無を表示する表示装置と、 表示させたいパッケージの実装状態および故障の有無を
作業者が任意に選択するための操作パネルと、 を有することを特徴とする活線挿抜検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32339997A JP3157759B2 (ja) | 1997-11-25 | 1997-11-25 | 活線挿抜検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32339997A JP3157759B2 (ja) | 1997-11-25 | 1997-11-25 | 活線挿抜検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11161387A JPH11161387A (ja) | 1999-06-18 |
| JP3157759B2 true JP3157759B2 (ja) | 2001-04-16 |
Family
ID=18154287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32339997A Expired - Fee Related JP3157759B2 (ja) | 1997-11-25 | 1997-11-25 | 活線挿抜検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3157759B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4770356B2 (ja) * | 2005-09-22 | 2011-09-14 | 横河電機株式会社 | 記録計制御装置及びプログラム |
| JP2009146285A (ja) * | 2007-12-17 | 2009-07-02 | Nec Corp | モジュール処理装置、モジュール保守方法、モジュール保守プログラム |
| JP2010058312A (ja) * | 2008-09-02 | 2010-03-18 | Brother Ind Ltd | 画像処理装置 |
-
1997
- 1997-11-25 JP JP32339997A patent/JP3157759B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11161387A (ja) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3157759B2 (ja) | 活線挿抜検出方式 | |
| EP1185932B1 (en) | Method and apparatus for automatically reintegrating a module into a computer system | |
| JP3231561B2 (ja) | バックアップメモリ制御方式 | |
| JP2505299B2 (ja) | 多重化システムの無応答判定方式 | |
| JP2002002419A (ja) | 車両用電子制御ユニット | |
| JP4137450B2 (ja) | バックアップデータにより処理継続可能なデータ処理装置 | |
| JP3169488B2 (ja) | 通信制御装置 | |
| JP2872113B2 (ja) | 情報処理装置のマイクロ診断方式 | |
| JP2000293407A (ja) | 監視制御装置及びｃｐｕ監視方法並びにプログラム記録媒体 | |
| EP1566733B1 (en) | Apparatus for preventing switch failures in the presence of faults | |
| JP3126531B2 (ja) | メモリカードシステム | |
| JPH02281343A (ja) | Ｃｐｕ動作の監視方式 | |
| JPH08278924A (ja) | アダプタ診断システム | |
| JP3243687B2 (ja) | 活線挿抜システム | |
| JP2681005B2 (ja) | パッケージ実装変化監視機能を有する制御装置 | |
| JPH05265883A (ja) | デュアルポートｒａｍインタフェース方式 | |
| JP2000112591A (ja) | 接続ケーブルの非接続に起因する制御システムの誤動作防止方式および方法 | |
| JP3080150B2 (ja) | 汎用インタフェース制御装置及び汎用インタフェース制御方法 | |
| JP3728960B2 (ja) | 保護継電システム | |
| JPS62284440A (ja) | 端末装置のソフトウエア資源保守方式 | |
| JP3216272B2 (ja) | 分散形制御装置 | |
| JPH04177538A (ja) | エラー検出方式 | |
| JPH0916509A (ja) | 汎用コンピュータシステムにおける周辺装置の保守管理 装置 | |
| JPH07244613A (ja) | 二重化メモリ制御方法 | |
| JP2000293222A (ja) | 監視制御装置およびそのプログラムを記録した媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010123 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |