JP3156696B2 - 出力オーバーシュート抑制回路 - Google Patents
出力オーバーシュート抑制回路Info
- Publication number
- JP3156696B2 JP3156696B2 JP12930199A JP12930199A JP3156696B2 JP 3156696 B2 JP3156696 B2 JP 3156696B2 JP 12930199 A JP12930199 A JP 12930199A JP 12930199 A JP12930199 A JP 12930199A JP 3156696 B2 JP3156696 B2 JP 3156696B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- series
- converter
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、ＤＣ−ＤＣコン
バータの出力オーバーシュート抑制回路に関する。
バータの出力オーバーシュート抑制回路に関する。
【０００２】
【従来の技術】ＬＳＩの低電圧化に伴い、スイッチング
電源（コンバータ）回路の低電圧化が進み、様々な方式
のＤＣ−ＤＣコンバータが実用化されている。図５に従
来の技術によるＤＣ−ＤＣコンバータ回路の例を示し、
図６に駆動信号関連の起動時の各部の波形を示す。図５
において、入力された直流電圧はスイッチ素子２によっ
てスイッチングが行われ、トランス１によって絶縁、変
圧された後、整流、平滑回路３によって所定の直流電圧
に変換され、負荷に供給される。
電源（コンバータ）回路の低電圧化が進み、様々な方式
のＤＣ−ＤＣコンバータが実用化されている。図５に従
来の技術によるＤＣ−ＤＣコンバータ回路の例を示し、
図６に駆動信号関連の起動時の各部の波形を示す。図５
において、入力された直流電圧はスイッチ素子２によっ
てスイッチングが行われ、トランス１によって絶縁、変
圧された後、整流、平滑回路３によって所定の直流電圧
に変換され、負荷に供給される。
【０００３】スイッチ素子２の制御は、補助電源４の電
圧で動作するフィードバック回路５によって、フィード
バックされた直流出力電圧Ｖｏが発光ダイオード５６ａ
とフォトトランジスタ５６ｂとからなるフォトカプラに
よって絶縁され、図６の電圧Ｖ３として制御ＩＣ６１に
加えられる。制御ＩＣ６１は加えられた電圧Ｖ３とこの
ＩＣ内部で生成された三角波Ｖ２との比較によってスイ
ッチ素子２を駆動する信号Ｖ４を出力する。定常状態の
動作においては、上述の説明による定電圧動作によって
負荷に所定の直流電圧を供給することができる。
圧で動作するフィードバック回路５によって、フィード
バックされた直流出力電圧Ｖｏが発光ダイオード５６ａ
とフォトトランジスタ５６ｂとからなるフォトカプラに
よって絶縁され、図６の電圧Ｖ３として制御ＩＣ６１に
加えられる。制御ＩＣ６１は加えられた電圧Ｖ３とこの
ＩＣ内部で生成された三角波Ｖ２との比較によってスイ
ッチ素子２を駆動する信号Ｖ４を出力する。定常状態の
動作においては、上述の説明による定電圧動作によって
負荷に所定の直流電圧を供給することができる。
【０００４】
【発明が解決しようとする課題】ところが上述の方法で
は、スイッチング電源（コンバータ）回路の低電圧化が
進むことにより、電源起動時に発生する出力立ち上がり
時のオーバーシュートの抑制が難しくなってきている。
この出力立ち上がり次のオーバーシュートは、ＤＣ−Ｄ
Ｃコンバータに入力電圧が印加されると駆動回路６の制
御ＩＣ６１が起動し、図６に示すように時刻ｔ１におい
てデッドタイム端子電圧Ｖ１、三角波発振波形Ｖ２が発
生する。前記端子電圧Ｖ１が、キャパシタ６４のチャー
ジに伴って図６に示す軌跡を辿り、時刻ｔ２においてＶ
２＞Ｖ１となると、スイッチ素子２の駆動パルスＶ４が
発生し、出力電圧Ｖｏが上昇し始める。
は、スイッチング電源（コンバータ）回路の低電圧化が
進むことにより、電源起動時に発生する出力立ち上がり
時のオーバーシュートの抑制が難しくなってきている。
この出力立ち上がり次のオーバーシュートは、ＤＣ−Ｄ
Ｃコンバータに入力電圧が印加されると駆動回路６の制
御ＩＣ６１が起動し、図６に示すように時刻ｔ１におい
てデッドタイム端子電圧Ｖ１、三角波発振波形Ｖ２が発
生する。前記端子電圧Ｖ１が、キャパシタ６４のチャー
ジに伴って図６に示す軌跡を辿り、時刻ｔ２においてＶ
２＞Ｖ１となると、スイッチ素子２の駆動パルスＶ４が
発生し、出力電圧Ｖｏが上昇し始める。
【０００５】駆動パルスＶ４はＶ２＞Ｖ１の領域でオン
となり、時比率（デューティ）と呼ぶ１周期におけるオ
ン時間の割合を制御することにより、定常時の出力電圧
Ｖｏは一定に保たれる。出力電圧Ｖｏが上昇を続け、時
刻ｔ３になると、Ｖｏを一定に保つようにフィードバッ
ク回路５が制御ＩＣ６１のフィードバック端子電圧Ｖ３
を制御し始める。ここで、（ｔ３−ｔ２）時間がフィー
ドバック回路の遅れ時間であり、出力電圧は無制御状態
となっており、図６に示すように、この期間中にＶｏが
定格電圧を超え、オーバーシュートとなる。このオーバ
ーシュートの発生は、負荷を破壊する可能性があり、オ
ーバーシュートの抑制は極めて重要な課題である。
となり、時比率（デューティ）と呼ぶ１周期におけるオ
ン時間の割合を制御することにより、定常時の出力電圧
Ｖｏは一定に保たれる。出力電圧Ｖｏが上昇を続け、時
刻ｔ３になると、Ｖｏを一定に保つようにフィードバッ
ク回路５が制御ＩＣ６１のフィードバック端子電圧Ｖ３
を制御し始める。ここで、（ｔ３−ｔ２）時間がフィー
ドバック回路の遅れ時間であり、出力電圧は無制御状態
となっており、図６に示すように、この期間中にＶｏが
定格電圧を超え、オーバーシュートとなる。このオーバ
ーシュートの発生は、負荷を破壊する可能性があり、オ
ーバーシュートの抑制は極めて重要な課題である。
【０００６】本発明はこのような背景の下になされたも
ので、抑制回路の付加によって始動時の出力オーバーシ
ュートを抑制することができるＤＣ−ＤＣコンバータの
出力オーバーシュート抑制回路を提供することを目的と
する。
ので、抑制回路の付加によって始動時の出力オーバーシ
ュートを抑制することができるＤＣ−ＤＣコンバータの
出力オーバーシュート抑制回路を提供することを目的と
する。
【０００７】
【課題を解決するための手段】請求項１に記載の発明
は、直列接続されたフォトカプラの発光ダイオード部お
よび抵抗と直列に接続され、負荷に供給する直流出力電
圧に比例した電流を流すシャントレギュレータと、前記
フォトカプラのフォトトランジスタ部の電流が該フォト
トランジスタ部に直列に接続された抵抗に流れて生ずる
電圧と、内部で生成される三角波電圧との比較によって
スイッチ素子を駆動する時比率を決定する信号を出力す
る制御ＩＣとを有する、トランス１次側のスイッチング
によるＤＣ−ＤＣコンバータのスイッチング制御回路に
おいて、前記直列接続されたフォトカプラの発光ダイオ
ード部および抵抗の接続点に分岐接続され、前記ＤＣ−
ＤＣコンバータの起動時に前記発光ダイオードに擬似的
に電流を流す抑制回路を具備し、前記抑制回路は、キャ
パシタおよび抵抗の並列接続による時定数回路とトラン
ジスタとが直列接続され、前記トランジスタは起動時に
与えられるプラス電圧がキャパシタを介してベースに接
続されたことにより起動時にのみ動作して擬似的に前記
電流を流すことを特徴とする出力オーバーシュート抑制
回路を提供する。
は、直列接続されたフォトカプラの発光ダイオード部お
よび抵抗と直列に接続され、負荷に供給する直流出力電
圧に比例した電流を流すシャントレギュレータと、前記
フォトカプラのフォトトランジスタ部の電流が該フォト
トランジスタ部に直列に接続された抵抗に流れて生ずる
電圧と、内部で生成される三角波電圧との比較によって
スイッチ素子を駆動する時比率を決定する信号を出力す
る制御ＩＣとを有する、トランス１次側のスイッチング
によるＤＣ−ＤＣコンバータのスイッチング制御回路に
おいて、前記直列接続されたフォトカプラの発光ダイオ
ード部および抵抗の接続点に分岐接続され、前記ＤＣ−
ＤＣコンバータの起動時に前記発光ダイオードに擬似的
に電流を流す抑制回路を具備し、前記抑制回路は、キャ
パシタおよび抵抗の並列接続による時定数回路とトラン
ジスタとが直列接続され、前記トランジスタは起動時に
与えられるプラス電圧がキャパシタを介してベースに接
続されたことにより起動時にのみ動作して擬似的に前記
電流を流すことを特徴とする出力オーバーシュート抑制
回路を提供する。
【０００８】
【０００９】
【発明の実施の形態】以下、この発明の一実施形態につ
いて図を参照しながら説明する。図１はこの発明の一実
施形態による出力オーバーシュート抑制回路を採用した
ＤＣ−ＤＣコンバータの回路図であり、図２は駆動信号
関連の起動時の各部の波形を示す図である。図１におい
て、符号１はトランス、２は直流電圧のスイッチングを
行うスイッチ素子、３はトランス１によって変換された
電圧を整流、平滑する整流、平滑回路であり、これらの
構成によって、入力された直流電圧から絶縁された所定
の直流電圧を取り出して負荷に供給する。
いて図を参照しながら説明する。図１はこの発明の一実
施形態による出力オーバーシュート抑制回路を採用した
ＤＣ−ＤＣコンバータの回路図であり、図２は駆動信号
関連の起動時の各部の波形を示す図である。図１におい
て、符号１はトランス、２は直流電圧のスイッチングを
行うスイッチ素子、３はトランス１によって変換された
電圧を整流、平滑する整流、平滑回路であり、これらの
構成によって、入力された直流電圧から絶縁された所定
の直流電圧を取り出して負荷に供給する。
【００１０】スイッチ素子２の制御は、補助電源４の電
圧で動作するフィードバック回路５によって、駆動回路
６の制御ＩＣ６１をコントロールすることによって行わ
れる。直流出力電圧Ｖｏは抵抗５１及び５２で分圧さ
れ、シャントレギュレータ５４の制御電極に与えられ
る。この分圧された電圧がシャントレギュレータ５４の
スレッシホールド電圧を超えると、発光ダイオード５６
ａおよび抵抗５５を通してこのシャントレギュレータ５
４に電流が流れ、発光ダイオード５６ａの電流がフォト
カプラを形成するフォトダイオード５６ｂを動作させて
駆動回路６の抵抗５７に電圧Ｖ３として現れ、制御ＩＣ
に加えられる。
圧で動作するフィードバック回路５によって、駆動回路
６の制御ＩＣ６１をコントロールすることによって行わ
れる。直流出力電圧Ｖｏは抵抗５１及び５２で分圧さ
れ、シャントレギュレータ５４の制御電極に与えられ
る。この分圧された電圧がシャントレギュレータ５４の
スレッシホールド電圧を超えると、発光ダイオード５６
ａおよび抵抗５５を通してこのシャントレギュレータ５
４に電流が流れ、発光ダイオード５６ａの電流がフォト
カプラを形成するフォトダイオード５６ｂを動作させて
駆動回路６の抵抗５７に電圧Ｖ３として現れ、制御ＩＣ
に加えられる。
【００１１】制御ＩＣ６１に加えられた電圧信号Ｖ３
は、このＩＣ内部で生成された三角波Ｖ２との比較によ
ってスイッチ素子２を駆動する信号Ｖ４を出力する。こ
の信号Ｖ４のデューティ比の大小によって出力電圧がコ
ントロールされ、定電圧直流出力を負荷に供給すること
ができる。次に、フィードバック回路５、駆動回路６お
よび抑制回路７を主とした本発明の一実施形態の動作を
説明する。目的とする動作は、コンバータの起動時に抑
制回路７により前記電圧Ｖ３を強制的に与え、徐々にこ
のＶ３を減衰させることによって起動時の出力オーバー
シュートを抑制することである。
は、このＩＣ内部で生成された三角波Ｖ２との比較によ
ってスイッチ素子２を駆動する信号Ｖ４を出力する。こ
の信号Ｖ４のデューティ比の大小によって出力電圧がコ
ントロールされ、定電圧直流出力を負荷に供給すること
ができる。次に、フィードバック回路５、駆動回路６お
よび抑制回路７を主とした本発明の一実施形態の動作を
説明する。目的とする動作は、コンバータの起動時に抑
制回路７により前記電圧Ｖ３を強制的に与え、徐々にこ
のＶ３を減衰させることによって起動時の出力オーバー
シュートを抑制することである。
【００１２】図２に、抑制回路７を付加したフィードバ
ック回路５の起動時の各部波形を示す。まず、ＤＣ−Ｄ
Ｃコンバータに入力電圧が印加されると時刻ｔ１におい
て制御ＩＣ６１が起動し、図２に示すようにデッドタイ
ム端子電圧Ｖ１、三角波発振波形Ｖ２が発生する。時刻
ｔ２において、Ｖ２＞Ｖ１になると、スイッチ素子２の
駆動パルスＶ４が発生し、出力電圧Ｖｏが上昇し始め
る。
ック回路５の起動時の各部波形を示す。まず、ＤＣ−Ｄ
Ｃコンバータに入力電圧が印加されると時刻ｔ１におい
て制御ＩＣ６１が起動し、図２に示すようにデッドタイ
ム端子電圧Ｖ１、三角波発振波形Ｖ２が発生する。時刻
ｔ２において、Ｖ２＞Ｖ１になると、スイッチ素子２の
駆動パルスＶ４が発生し、出力電圧Ｖｏが上昇し始め
る。
【００１３】この時、抑制回路７ではトランジスタ７４
が飽和領域で動作を始める。期間ｔ２〜ｔ３’では、キ
ャパシタ７６を流れる電流により電圧Ｖ３は徐々に低下
するが、期間ｔ３’〜ｔ４では、制御用フォトカプラに
ＩＦ＝ＩＲｃの一定電流が流れることにより電圧Ｖ３は
一定に保たれる。これにより、期間（ｔ２〜ｔ３’〜ｔ
４）では、駆動パルスＶ４の時比率は一定となり、出力
オーバーシュートは発生しない。トランジスタ７４のベ
ース電圧はキャパシタ７１および抵抗７２による時定数
で減少し、トランジスタ７４は飽和領域から能動領域で
の動作に移行する。これによりトランジスタ７４のコレ
クタ電流Ｉｃは減少、シャントレギュレータ５４のカソ
ード電流Ｉｋは増加し、時刻ｔ５でトランジスタ７４は
オフするため完全にフィードバック回路のみによる制御
となる。（期間：ｔ４〜ｔ５）
が飽和領域で動作を始める。期間ｔ２〜ｔ３’では、キ
ャパシタ７６を流れる電流により電圧Ｖ３は徐々に低下
するが、期間ｔ３’〜ｔ４では、制御用フォトカプラに
ＩＦ＝ＩＲｃの一定電流が流れることにより電圧Ｖ３は
一定に保たれる。これにより、期間（ｔ２〜ｔ３’〜ｔ
４）では、駆動パルスＶ４の時比率は一定となり、出力
オーバーシュートは発生しない。トランジスタ７４のベ
ース電圧はキャパシタ７１および抵抗７２による時定数
で減少し、トランジスタ７４は飽和領域から能動領域で
の動作に移行する。これによりトランジスタ７４のコレ
クタ電流Ｉｃは減少、シャントレギュレータ５４のカソ
ード電流Ｉｋは増加し、時刻ｔ５でトランジスタ７４は
オフするため完全にフィードバック回路のみによる制御
となる。（期間：ｔ４〜ｔ５）
【００１４】以上、本発明の一実施形態の動作を図面を
参照して詳述してきたが、本発明はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。例えば、実施形
態で説明した抑制回路のトランジスタは、図３に示すよ
うにＰＮＰ形のトランジスタによって構成することもで
きる。また、本発明の抑制回路は、図４に示すようにト
ランジスタの代わりに図４（ａ）のＮチャネルＦＥＴ、
または図４（ｂ）のＰチャネルＦＥＴのどちらかを用い
て構成することもできる。
参照して詳述してきたが、本発明はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。例えば、実施形
態で説明した抑制回路のトランジスタは、図３に示すよ
うにＰＮＰ形のトランジスタによって構成することもで
きる。また、本発明の抑制回路は、図４に示すようにト
ランジスタの代わりに図４（ａ）のＮチャネルＦＥＴ、
または図４（ｂ）のＰチャネルＦＥＴのどちらかを用い
て構成することもできる。
【００１５】
【発明の効果】これまでに説明したように、この発明に
よれば、コンバータの起動時に擬似的に高い出力電圧を
与えるようにしたので、出力立ち上がり時のオーバーシ
ュートの発生を抑制することができるという効果が得ら
れる。これまでの一般的なフィードバック回路において
は、回路定数の調整ではコンバータ起動時の出力オーバ
ーシュートの抑制が困難で、抑制しようとするとコンバ
ータの動特性や制御系の安定性が悪化する場合があっ
た。本発明回路は出力立ち上がり時のみ動作し、定常動
作時は完全に切り離されるので動特性や安定性には全く
影響を与えないという利点がある。
よれば、コンバータの起動時に擬似的に高い出力電圧を
与えるようにしたので、出力立ち上がり時のオーバーシ
ュートの発生を抑制することができるという効果が得ら
れる。これまでの一般的なフィードバック回路において
は、回路定数の調整ではコンバータ起動時の出力オーバ
ーシュートの抑制が困難で、抑制しようとするとコンバ
ータの動特性や制御系の安定性が悪化する場合があっ
た。本発明回路は出力立ち上がり時のみ動作し、定常動
作時は完全に切り離されるので動特性や安定性には全く
影響を与えないという利点がある。
【図１】 本発明の一実施形態によるＤＣ−ＤＣコンバ
ータの回路図である。
ータの回路図である。
【図２】 図１の起動時の各部の波形図である。
【図３】 ＰＮＰトランジスタを用いたオーバーシュー
ト抑制回路の例を示す図である。
ト抑制回路の例を示す図である。
【図４】 ＦＥＴを用いたオーバーシュート抑制回路を
示す図で、図（ａ）はＮチャネルＦＥＴ、図４（ｂ）は
ＰチャネルＦＥＴによる回路図を示す。
示す図で、図（ａ）はＮチャネルＦＥＴ、図４（ｂ）は
ＰチャネルＦＥＴによる回路図を示す。
【図５】 従来の技術によるＤＣ−ＤＣコンバータの回
路図である。
路図である。
【図６】 図５の起動時の各部の波形図である。
１…トランス ２…スイッチ素子 ３…整流、平滑回路 ３１、３２…ダイオード ３３…インダクタ ３４…キャパシタ ３５…抵抗 ４…補助電源 ４１…ダイオード ４２…キャパシタ ４３…３端子レギュレータ ５…フィードバック回路 ５１、５２…抵抗 ５３…キャパシタ ５４…シャントレギュレータ ５５…抵抗 ５６ａ…発光ダイオード ５６ｂ…フォトトランジスタ ５７…抵抗 ６…駆動回路 ６１…制御ＩＣ ６２、６３…抵抗 ６４…キャパシタ ７…抑制回路 ７１…キャパシタ ７２、７３…抵抗 ７４…トランジスタ ７５…抵抗 ７６…キャパシタ １７…抑制回路 １７１…キャパシタ １７２、１７３…抵抗 １７４…トランジスタ １７５…抵抗 １７６…キャパシタ ２７…抑制回路 ２７１…キャパシタ ２７２、２７３…抵抗 ２７４…トランジスタ ２７５…抵抗 ２７６…キャパシタ ３７…抑制回路 ３７１…キャパシタ ３７２、３７３…抵抗 ３７４…トランジスタ ３７５…抵抗 ３７６…キャパシタ
Claims (1)
- 【請求項１】 直列接続されたフォトカプラの発光ダイ
オード部および抵抗と直列に接続され、負荷に供給する
直流出力電圧に比例した電流を流すシャントレギュレー
タと、 前記フォトカプラのフォトトランジスタ部の電流が該フ
ォトトランジスタ部に直列に接続された抵抗に流れて生
ずる電圧と、内部で生成される三角波電圧との比較によ
ってスイッチ素子を駆動する時比率を決定する信号を出
力する制御ＩＣとを有する、トランス１次側のスイッチ
ングによるＤＣ−ＤＣコンバータのスイッチング制御回
路において、 前記直列接続されたフォトカプラの発光ダイオード部お
よび抵抗の接続点に分岐接続され、前記ＤＣ−ＤＣコン
バータの起動時に前記発光ダイオードに擬似的に電流を
流す抑制回路を具備し、 前記抑制回路は、 キャパシタおよび抵抗の並列接続による時定数回路とト
ランジスタとが直列接続され、前記トランジスタは起動
時に与えられるプラス電圧がキャパシタを介してベース
に接続されたことにより起動時にのみ動作して擬似的に
前記電流を流すことを特徴とする出力オーバーシュート
抑制回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12930199A JP3156696B2 (ja) | 1999-05-10 | 1999-05-10 | 出力オーバーシュート抑制回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12930199A JP3156696B2 (ja) | 1999-05-10 | 1999-05-10 | 出力オーバーシュート抑制回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000324816A JP2000324816A (ja) | 2000-11-24 |
| JP3156696B2 true JP3156696B2 (ja) | 2001-04-16 |
Family
ID=15006195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12930199A Expired - Fee Related JP3156696B2 (ja) | 1999-05-10 | 1999-05-10 | 出力オーバーシュート抑制回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3156696B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102170727B (zh) * | 2011-02-22 | 2013-10-02 | 苏州永健光电科技有限公司 | 一种防止电流过冲的发光二极管动态扫描驱动电路 |
| WO2014017312A1 (ja) * | 2012-07-23 | 2014-01-30 | 株式会社村田製作所 | ダイオード負荷駆動電源装置 |
| JP6136064B2 (ja) * | 2013-02-21 | 2017-05-31 | サンケン電気株式会社 | オーバーシュート低減回路 |
-
1999
- 1999-05-10 JP JP12930199A patent/JP3156696B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000324816A (ja) | 2000-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8576586B2 (en) | Dynamic drive of switching transistor of switching power converter | |
| KR100704119B1 (ko) | 전류 제어 스위칭 모드 전력 공급기 | |
| US6069807A (en) | Compensation circuit method of operations thereof and converter employing the same | |
| JP3839737B2 (ja) | 直流電圧変換回路 | |
| JP2002252971A (ja) | スイッチング電源装置 | |
| JP2000350449A (ja) | スイッチング電源回路 | |
| JP6381963B2 (ja) | スイッチング電源回路 | |
| US6091610A (en) | System and method for reducing transient switch currents in an asymmetrical half bridge converter | |
| US10897192B1 (en) | Scheme to reduce static power consumption in analog controller based power converters requiring an external high voltage startup circuit | |
| JP2019193412A (ja) | 直流電源装置 | |
| JP2002119053A (ja) | スイッチングレギュレータ | |
| JP3156696B2 (ja) | 出力オーバーシュート抑制回路 | |
| JPH08317637A (ja) | スイッチング電源装置のソフトスタート回路 | |
| JPH0583930A (ja) | 電源装置 | |
| JP2914378B1 (ja) | スイッチング電源装置 | |
| JP2004180385A (ja) | スイッチング電源 | |
| JP2022120992A (ja) | 電源制御装置、およびフライバックコンバータ | |
| JP2003047242A (ja) | スイッチング電源装置 | |
| JP3789362B2 (ja) | スイッチング電源装置 | |
| JP4432279B2 (ja) | スイッチング電源装置 | |
| KR20070031227A (ko) | Ｄｃ-ｄｃ 변환기 | |
| JP2004248396A (ja) | Ｄｃ／ｄｃコンバータ制御装置 | |
| JP3499057B2 (ja) | スイッチモード電源回路 | |
| JP7575260B2 (ja) | スイッチング電源装置 | |
| JP2003088113A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010109 |
|
| LAPS | Cancellation because of no payment of annual fees |