JP3156362B2 - 発振回路 - Google Patents
発振回路Info
- Publication number
- JP3156362B2 JP3156362B2 JP10738292A JP10738292A JP3156362B2 JP 3156362 B2 JP3156362 B2 JP 3156362B2 JP 10738292 A JP10738292 A JP 10738292A JP 10738292 A JP10738292 A JP 10738292A JP 3156362 B2 JP3156362 B2 JP 3156362B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- circuit
- oscillation
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＦＭ変調器に用いること
ができる発振回路であり、広発振帯域、高Ｓ／Ｎ比、低
二次歪化に適した発振回路に関するものである。
ができる発振回路であり、広発振帯域、高Ｓ／Ｎ比、低
二次歪化に適した発振回路に関するものである。
【０００２】
【従来の技術】以下に従来の発振回路について説明す
る。図４は従来の発振回路の回路図である。
る。図４は従来の発振回路の回路図である。
【０００３】図４において、Ｒ1＝Ｒ2＝Ｒ3でカレント
ミラー回路のミラー比を１とすると、発振周波数ｆは、 ｆ＝Ｉin／（４Ｃ1ΔＶ） ……………………… （１） で表される。現在使用されている多くの発振回路で
（１）式に準じた関数により発振周波数ｆが得られる
が、図４のような回路ではとくに負荷抵抗Ｒ5，Ｒ6の両
端に現れる発振振幅ΔＶをそのままエミッタホロワ回路
を介して出力増幅器に接続しているため回路の素子数が
少なくなるという利点があり、主に単一周波数の発振器
に用いられてきた。
ミラー回路のミラー比を１とすると、発振周波数ｆは、 ｆ＝Ｉin／（４Ｃ1ΔＶ） ……………………… （１） で表される。現在使用されている多くの発振回路で
（１）式に準じた関数により発振周波数ｆが得られる
が、図４のような回路ではとくに負荷抵抗Ｒ5，Ｒ6の両
端に現れる発振振幅ΔＶをそのままエミッタホロワ回路
を介して出力増幅器に接続しているため回路の素子数が
少なくなるという利点があり、主に単一周波数の発振器
に用いられてきた。
【０００４】
【発明が解決しようとする課題】しかしながら上記の従
来の構成でＦＭ変調器として利用しようとするとき、二
次歪が問題となってくる。単一周波数発振の場合、発振
器の二次歪が悪くても低域通過フィルターを介してその
成分を減衰させる事が容易であるが、ＦＭ変調の場合帯
域の要請や干渉等の問題があり、後段での成分除去が困
難、あるいは効果的でない場合が多いからである。二次
歪をよくするためには出力増幅器への入力振幅Vaを小さ
くしてやればよいが、図４のような従来の回路では出力
増幅器への入力振幅Vaが（１）式のΔＶに等しいから、
Vaを小さくするためにはΔＶを小さくする必要がある。
（１）式において、ΔＶを小さくして同様の周波数を得
るためにはIinを小さくする必要があるが、Iinをどんど
ん小さくしていくと、ついにはリミッタＱ6，Ｑ7がオン
しなくなり、単一周波数発振となる。すなわちΔＶを小
さくすることにより発振周波数下限が高くなる。また発
振周波数下限付近では発振周波数の入力信号電流に対す
るリニアリティーが悪くなる。これを回避するには容量
Ｃ1 を大きくすればよいことが（１）式よりわかるが、
容量Ｃ1 を大きくすると、半導体集積回路装置作製時に
おいて半導体チップの面積が大きくなり、半導体集積回
路化には不向きである。
来の構成でＦＭ変調器として利用しようとするとき、二
次歪が問題となってくる。単一周波数発振の場合、発振
器の二次歪が悪くても低域通過フィルターを介してその
成分を減衰させる事が容易であるが、ＦＭ変調の場合帯
域の要請や干渉等の問題があり、後段での成分除去が困
難、あるいは効果的でない場合が多いからである。二次
歪をよくするためには出力増幅器への入力振幅Vaを小さ
くしてやればよいが、図４のような従来の回路では出力
増幅器への入力振幅Vaが（１）式のΔＶに等しいから、
Vaを小さくするためにはΔＶを小さくする必要がある。
（１）式において、ΔＶを小さくして同様の周波数を得
るためにはIinを小さくする必要があるが、Iinをどんど
ん小さくしていくと、ついにはリミッタＱ6，Ｑ7がオン
しなくなり、単一周波数発振となる。すなわちΔＶを小
さくすることにより発振周波数下限が高くなる。また発
振周波数下限付近では発振周波数の入力信号電流に対す
るリニアリティーが悪くなる。これを回避するには容量
Ｃ1 を大きくすればよいことが（１）式よりわかるが、
容量Ｃ1 を大きくすると、半導体集積回路装置作製時に
おいて半導体チップの面積が大きくなり、半導体集積回
路化には不向きである。
【０００５】本発明は上記従来の問題点を解決するもの
でＦＭ変調器に使用することのできる発振回路を提供す
ることを目的とする。
でＦＭ変調器に使用することのできる発振回路を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明の発振回路は、ベース接地の第１，第２のトラ
ンジスタのエミッタに各々第３及び第４のトランジスタ
のコレクタを接続し、その第３と第４のトランジスタの
エミッタに各々第１及び第２の電流源を接続すると共に
エミッタ間に容量を接続し、第１，第２のトランジスタ
のコレクタは各々負荷抵抗、リミッタに接続されるとと
もにエミッタホロワ用の第５，第６のトランジスタを介
して各々第４，第３のトランジスタのベースに帰還させ
て発振器を構成し、その発振器の負荷抵抗を各々第１，
第２の抵抗及び第３，第４の抵抗に分割して第１と第２
の抵抗の間、第３と第４の抵抗の間を、各々エミッタホ
ロワ用の第７，第８のトランジスタのベースに接続し、
第７，第８のトランジスタのエミッタを出力増幅器に接
続する構成を有している。
に本発明の発振回路は、ベース接地の第１，第２のトラ
ンジスタのエミッタに各々第３及び第４のトランジスタ
のコレクタを接続し、その第３と第４のトランジスタの
エミッタに各々第１及び第２の電流源を接続すると共に
エミッタ間に容量を接続し、第１，第２のトランジスタ
のコレクタは各々負荷抵抗、リミッタに接続されるとと
もにエミッタホロワ用の第５，第６のトランジスタを介
して各々第４，第３のトランジスタのベースに帰還させ
て発振器を構成し、その発振器の負荷抵抗を各々第１，
第２の抵抗及び第３，第４の抵抗に分割して第１と第２
の抵抗の間、第３と第４の抵抗の間を、各々エミッタホ
ロワ用の第７，第８のトランジスタのベースに接続し、
第７，第８のトランジスタのエミッタを出力増幅器に接
続する構成を有している。
【０００７】
【作用】この構成によって、広発振帯域、高Ｓ／Ｎ比、
低二次歪のＦＭ変調器に適した発振回路を提供すること
ができる。
低二次歪のＦＭ変調器に適した発振回路を提供すること
ができる。
【０００８】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【０００９】図１は本発明の一実施例における発振回路
の回路図を示すものである。図１において、図４の従来
例と同一番号を付しているものはそれぞれ図４のそれに
対応している。但し、 Ｖ1’＋Ｖ2’＋ΔＶ＝Ｖcc ……………………… （２） Ｒ5a＋Ｒ5b＝Ｒ6a＋Ｒ6b＝Ｒ5＝Ｒ6＝Ｒ …………………… （３） Ｒ5a＝Ｒ6a，Ｒ5b＝Ｒ6b ……………………… （４） の関係が成り立つ。またＱ15〜Ｑ17のコレクタにつく容
量の総和Ｃj以外の浮遊容量に関しては記載を省略して
いる。
の回路図を示すものである。図１において、図４の従来
例と同一番号を付しているものはそれぞれ図４のそれに
対応している。但し、 Ｖ1’＋Ｖ2’＋ΔＶ＝Ｖcc ……………………… （２） Ｒ5a＋Ｒ5b＝Ｒ6a＋Ｒ6b＝Ｒ5＝Ｒ6＝Ｒ …………………… （３） Ｒ5a＝Ｒ6a，Ｒ5b＝Ｒ6b ……………………… （４） の関係が成り立つ。またＱ15〜Ｑ17のコレクタにつく容
量の総和Ｃj以外の浮遊容量に関しては記載を省略して
いる。
【００１０】図１においてベース接地のトランジスタＱ
21，Ｑ22のエミッタに各々トランジスタＱ4，Ｑ5のコレ
クタを接続し、そのＱ4とＱ5のトランジスタのエミッタ
に各々入力信号Ｉinを受けるトランジスタＱ1にカレン
トミラー接続されたトランジスタＱ2，Ｑ3の各コレクタ
をエミッタ間に容量Ｃ1を接続し、トランジスタＱ21，
Ｑ22のコレクタは各々負荷抵抗Ｒ5a＋Ｒ5bおよびＲ6a＋
Ｒ6b、リミッタ用のトランジスタＱ6，Ｑ7に接続される
とともにエミッタホロワ用のトランジスタＱ19,Ｑ23を
介して各々トランジスタＱ4，Ｑ5のベースに帰還させて
発振器を構成し、その発振器の負荷抵抗を構成する抵抗
Ｒ5a，Ｒ5bおよびＲ6a，Ｒ6bの間を、各々エミッタホロ
ワ用のトランジスタＱ11，Ｑ12のベースに接続し、その
トランジスタのエミッタＱ11，Ｑ12を出力増幅器に接続
する構成を有している。
21，Ｑ22のエミッタに各々トランジスタＱ4，Ｑ5のコレ
クタを接続し、そのＱ4とＱ5のトランジスタのエミッタ
に各々入力信号Ｉinを受けるトランジスタＱ1にカレン
トミラー接続されたトランジスタＱ2，Ｑ3の各コレクタ
をエミッタ間に容量Ｃ1を接続し、トランジスタＱ21，
Ｑ22のコレクタは各々負荷抵抗Ｒ5a＋Ｒ5bおよびＲ6a＋
Ｒ6b、リミッタ用のトランジスタＱ6，Ｑ7に接続される
とともにエミッタホロワ用のトランジスタＱ19,Ｑ23を
介して各々トランジスタＱ4，Ｑ5のベースに帰還させて
発振器を構成し、その発振器の負荷抵抗を構成する抵抗
Ｒ5a，Ｒ5bおよびＲ6a，Ｒ6bの間を、各々エミッタホロ
ワ用のトランジスタＱ11，Ｑ12のベースに接続し、その
トランジスタのエミッタＱ11，Ｑ12を出力増幅器に接続
する構成を有している。
【００１１】以上のように構成された本実施例の発振回
路について図２を用いながら以下その動作を説明する。
図２において、縦軸は（ａ）トランジスタＱ6のエミッ
タ電位Ｖ6E、（ｂ）トランジスタＱ7のエミッタ電位Ｖ
7E、（ｃ）トランジスタＱ4のエミッタ電位Ｖ4E、
（ｄ）トランジスタＱ5のエミッタ電位Ｖ5E、まず図１
に於てIin より入力された信号電流はカレントミラー回
路によりＱ6およびＱ7のコレクタ電流として伝播され
る。簡単のためオンしているトランジスタのベース、エ
ミッタ間の電位差を一定値Ｖbeと近似し、初期状態をＱ
4がオフ、Ｑ5がオンの状態として考えると、Ｑ5のベー
ス電位はＶcc−３Ｖbe、エミッタ電位は Ｖcc−４Ｖbe
となりこの状態を維持している。Ｑ４のベース電位はＶ
cc−３Ｖbe−ΔＶで表わされ、Ｑ4のエミッタ電位Ｖ4E
はＣ1の電荷のＱ6のコレクタ電流による放電、すなわち
Iinによる放電により降下し、Ｖ4Ｅ＝Ｖcc−４Ｖbe−Δ
Ｖになった時、Ｑ4がオンしＱ5がオフする。このときＱ
5のコレクタに電流が流れなくなり、Ｖ2E，Ｖ4B，Ｖ4E
がΔＶだけ上昇し、Ｃ1により電荷の保持されているＶ
5Eも理想的にはΔＶだけ上昇し、Ｖcc−３Ｖbe＋ΔＶと
なる。このあとＶ5EはＱ7のコレクタ電流による放電に
より降下し、Ｖ5E＝Ｖcc−３Ｖbe−ΔＶまで降下したと
き、再びＱ5がオンし、Ｑ4がオフして以下この動作を繰
り返す。この時の降下時間Ｔ1は Ｔ1 ＝Ｃ1×｛（Ｖcc−３Ｖbe＋ΔＶ）−（Ｖcc−３Ｖbe−ΔＶ）｝／Ｉin ＝２×Ｃ1×ΔＶ／Ｉin ……………………… （５） で表わされる。また、図２に示されるようにＶ2Eおよび
Ｖ1Eの周波数ｆは ｆ＝１／（２×Ｔ1）＝Ｉin／（４×Ｃ1×ΔＶ） ……… （６） で表わされ、これが変調後の周波数となる。
路について図２を用いながら以下その動作を説明する。
図２において、縦軸は（ａ）トランジスタＱ6のエミッ
タ電位Ｖ6E、（ｂ）トランジスタＱ7のエミッタ電位Ｖ
7E、（ｃ）トランジスタＱ4のエミッタ電位Ｖ4E、
（ｄ）トランジスタＱ5のエミッタ電位Ｖ5E、まず図１
に於てIin より入力された信号電流はカレントミラー回
路によりＱ6およびＱ7のコレクタ電流として伝播され
る。簡単のためオンしているトランジスタのベース、エ
ミッタ間の電位差を一定値Ｖbeと近似し、初期状態をＱ
4がオフ、Ｑ5がオンの状態として考えると、Ｑ5のベー
ス電位はＶcc−３Ｖbe、エミッタ電位は Ｖcc−４Ｖbe
となりこの状態を維持している。Ｑ４のベース電位はＶ
cc−３Ｖbe−ΔＶで表わされ、Ｑ4のエミッタ電位Ｖ4E
はＣ1の電荷のＱ6のコレクタ電流による放電、すなわち
Iinによる放電により降下し、Ｖ4Ｅ＝Ｖcc−４Ｖbe−Δ
Ｖになった時、Ｑ4がオンしＱ5がオフする。このときＱ
5のコレクタに電流が流れなくなり、Ｖ2E，Ｖ4B，Ｖ4E
がΔＶだけ上昇し、Ｃ1により電荷の保持されているＶ
5Eも理想的にはΔＶだけ上昇し、Ｖcc−３Ｖbe＋ΔＶと
なる。このあとＶ5EはＱ7のコレクタ電流による放電に
より降下し、Ｖ5E＝Ｖcc−３Ｖbe−ΔＶまで降下したと
き、再びＱ5がオンし、Ｑ4がオフして以下この動作を繰
り返す。この時の降下時間Ｔ1は Ｔ1 ＝Ｃ1×｛（Ｖcc−３Ｖbe＋ΔＶ）−（Ｖcc−３Ｖbe−ΔＶ）｝／Ｉin ＝２×Ｃ1×ΔＶ／Ｉin ……………………… （５） で表わされる。また、図２に示されるようにＶ2Eおよび
Ｖ1Eの周波数ｆは ｆ＝１／（２×Ｔ1）＝Ｉin／（４×Ｃ1×ΔＶ） ……… （６） で表わされ、これが変調後の周波数となる。
【００１２】矩形波の二次歪の悪化はデューティのずれ
が原因であるのは周知の事実である。実際にはＶ6E，Ｖ
7Eの波形は浮遊容量等の影響により図２に示されるよう
な正確な矩形波にはならず、Ｑ19〜Ｑ24のトランジスタ
を挿入したのもこの影響を低減させるためであるが、基
本的に出力増幅器までは回路が対称であるので、対称な
特性を持つ素子を用いれば二次歪の悪化は防げるはずで
ある。
が原因であるのは周知の事実である。実際にはＶ6E，Ｖ
7Eの波形は浮遊容量等の影響により図２に示されるよう
な正確な矩形波にはならず、Ｑ19〜Ｑ24のトランジスタ
を挿入したのもこの影響を低減させるためであるが、基
本的に出力増幅器までは回路が対称であるので、対称な
特性を持つ素子を用いれば二次歪の悪化は防げるはずで
ある。
【００１３】いま、この矩形波がエミッタホロワ回路を
通った後のデューティのずれを検討するため、図１にお
けるトランジスタＱ15のベース電位Ｖ15B、トランジス
タＱ1 6のベース電位Ｖ16Bの立ち上がり、立ち下がり時
間を微小な有限値と考え、図２におけるｔ＝ｔ1±Δｔ1
（Δｔ1＜ｔ1）の領域でのＶ15B、Ｖ16B、トランジスタ
Ｑ15およびＱ16のエミッタ電位Ｖ15Eを図３に示す。図
１（ａ）の実線はＶ15B、一点鎖線はＶ16Bの時間変化を
示し、（ｂ）の実線は浮遊容量Ｃjの影響を考慮した場
合のＶ15Eの時間変化、破線は理想的な場合のＶ15Eの時
間変化を示す。図３においてＶ15BとＶ16Bのクロス直後
はＱ16によりＣjが瞬時に充電されるので、Ｖ15Eの立ち
上がり時間も微小であるが、クロス直前はVa/2,Ｑ17の
コレクタ電流Ｉ17、浮遊容量Ｃjによる時定数ＣjVa/2Ｉ
17の遅れを持ち、このＶ15Eの立ち下がりの遅れが二次
歪の原因となっている。すなわちVaが大きいほど二次歪
が悪くなるわけである。
通った後のデューティのずれを検討するため、図１にお
けるトランジスタＱ15のベース電位Ｖ15B、トランジス
タＱ1 6のベース電位Ｖ16Bの立ち上がり、立ち下がり時
間を微小な有限値と考え、図２におけるｔ＝ｔ1±Δｔ1
（Δｔ1＜ｔ1）の領域でのＶ15B、Ｖ16B、トランジスタ
Ｑ15およびＱ16のエミッタ電位Ｖ15Eを図３に示す。図
１（ａ）の実線はＶ15B、一点鎖線はＶ16Bの時間変化を
示し、（ｂ）の実線は浮遊容量Ｃjの影響を考慮した場
合のＶ15Eの時間変化、破線は理想的な場合のＶ15Eの時
間変化を示す。図３においてＶ15BとＶ16Bのクロス直後
はＱ16によりＣjが瞬時に充電されるので、Ｖ15Eの立ち
上がり時間も微小であるが、クロス直前はVa/2,Ｑ17の
コレクタ電流Ｉ17、浮遊容量Ｃjによる時定数ＣjVa/2Ｉ
17の遅れを持ち、このＶ15Eの立ち下がりの遅れが二次
歪の原因となっている。すなわちVaが大きいほど二次歪
が悪くなるわけである。
【００１４】そこで本発明では、図４におけるＲ5およ
びＲ6をそれぞれＲ5a＋Ｒ5b，Ｒ6a＋Ｒ6bに分割し、出
力増幅器への入力振幅Vaを、 Va＝ΔＶ＊Ｒ5b／（Ｒ5a＋Ｒ5b）＝ΔＶ＊Ｒ6b／（Ｒ6a＋Ｒ6b）…（７） に減衰させて上述の歪の影響を低減させている。このと
き（１）式において十分な発振周波数のリニアリティー
が得られる最小入力信号電流をIin(min)、動作下限周波
数をf(min)とすると、 ｆ(min)＝Ｉin(min)／（４Ｃ1ΔＶ） ……………………… （８） の関係が成り立つので、動作下限周波数ｆ(min)はΔＶ
が小さくなると高くなるが、ΔＶを動作周波数帯域の十
分得られるよう設定することができる。また、同条件下
で負荷抵抗Ｒを小さくしていくと一般にＳ／Ｎが悪くな
るが、この回路形式ではＳ／Ｎが悪くならないように
Ｒ，ΔＶを十分大きく設定することができ、かつ、
Ｒ5a：Ｒ5b＝Ｒ6a：Ｒ6bの比によってVaを二次歪が十分
低減するよう設定することができる。
びＲ6をそれぞれＲ5a＋Ｒ5b，Ｒ6a＋Ｒ6bに分割し、出
力増幅器への入力振幅Vaを、 Va＝ΔＶ＊Ｒ5b／（Ｒ5a＋Ｒ5b）＝ΔＶ＊Ｒ6b／（Ｒ6a＋Ｒ6b）…（７） に減衰させて上述の歪の影響を低減させている。このと
き（１）式において十分な発振周波数のリニアリティー
が得られる最小入力信号電流をIin(min)、動作下限周波
数をf(min)とすると、 ｆ(min)＝Ｉin(min)／（４Ｃ1ΔＶ） ……………………… （８） の関係が成り立つので、動作下限周波数ｆ(min)はΔＶ
が小さくなると高くなるが、ΔＶを動作周波数帯域の十
分得られるよう設定することができる。また、同条件下
で負荷抵抗Ｒを小さくしていくと一般にＳ／Ｎが悪くな
るが、この回路形式ではＳ／Ｎが悪くならないように
Ｒ，ΔＶを十分大きく設定することができ、かつ、
Ｒ5a：Ｒ5b＝Ｒ6a：Ｒ6bの比によってVaを二次歪が十分
低減するよう設定することができる。
【００１５】
【発明の効果】以上のように本発明は回路の発振部の負
荷抵抗を分割して出力増幅器への入力振幅を減衰させて
いることにより、広発振帯域、高Ｓ／Ｎ比、低二次歪の
ＦＭ変調器を実現することができる優れた発振回路を実
現できるものである。
荷抵抗を分割して出力増幅器への入力振幅を減衰させて
いることにより、広発振帯域、高Ｓ／Ｎ比、低二次歪の
ＦＭ変調器を実現することができる優れた発振回路を実
現できるものである。
【図１】本発明の一実施例における発振回路の回路図
【図２】図１の実施例の動作説明のための波形図
【図３】図１の実施例の動作説明のための波形図
【図４】従来の発振回路の回路図
Ｑ1〜Ｑ24 トランジスタ Ｒ1〜Ｒ17，Ｒ5a，Ｒ5b，Ｒ6a，Ｒ6b 抵抗 Ｃ1 容量 Ｃj 浮遊容量 Ｉ1 定電流源 Ｉin 入力信号電流 Ｖcc 電源電圧 Ｖ1，Ｖ1’，Ｖ2’，ΔＶ 定電圧源
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 3/282 H03K 3/0231 H03B 5/20 H03C 3/08
Claims (1)
- 【請求項１】ベース接地の第１，第２のトランジスタの
エミッタに各々第３及び第４のトランジスタのコレクタ
を接続し、その第３と第４のトランジスタのエミッタに
各々第１及び第２の電流源を接続すると共にエミッタ間
に容量を接続し、第１，第２のトランジスタのコレクタ
は各々負荷抵抗、リミッタに接続されるとともにエミッ
タホロワ用の第５，第６のトランジスタを介して各々第
４，第３のトランジスタのベースに帰還させて発振器を
構成し、その発振器の負荷抵抗を各々第１，第２の抵抗
及び第３，第４の抵抗に分割して第１と第２の抵抗の
間、第３と第４の抵抗の間を、各々エミッタホロワ用の
第７，第８のトランジスタのベースに接続し、第７，第
８のトランジスタのエミッタを出力増幅器に接続する構
成を持つことを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10738292A JP3156362B2 (ja) | 1992-04-27 | 1992-04-27 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10738292A JP3156362B2 (ja) | 1992-04-27 | 1992-04-27 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05304416A JPH05304416A (ja) | 1993-11-16 |
| JP3156362B2 true JP3156362B2 (ja) | 2001-04-16 |
Family
ID=14457710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10738292A Expired - Fee Related JP3156362B2 (ja) | 1992-04-27 | 1992-04-27 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3156362B2 (ja) |
-
1992
- 1992-04-27 JP JP10738292A patent/JP3156362B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05304416A (ja) | 1993-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4642482A (en) | Level-shifting circuit | |
| US5717363A (en) | Oscillation circuit and oscillation method | |
| JP2904794B2 (ja) | 移相発振器 | |
| US4518930A (en) | Negative resistance circuit for VCO | |
| JP3156362B2 (ja) | 発振回路 | |
| US5262690A (en) | Variable delay clock circuit | |
| KR860000186B1 (ko) | Fm 복조회로 | |
| JPH0319412A (ja) | 高スリューレート及び高帯域幅のユニティー・ゲイン増幅器 | |
| JPH11346125A (ja) | Ｓｒｐｐ回路 | |
| JPH10224153A (ja) | 超再生復調回路及びその発振用トランジスタ装置 | |
| US4297601A (en) | Monostable multivibrator circuit and FM detector circuit employing predetermined load resistance and constant current to increase response rate of differential transistor pair | |
| JP4282820B2 (ja) | 周波数変換回路 | |
| JP2821612B2 (ja) | 出力回路 | |
| JP3185815B2 (ja) | 差動アンプ | |
| JPS599445Y2 (ja) | トランジスタ検波回路 | |
| JPH0720967Y2 (ja) | グランドアイソレーション回路 | |
| JPH0460365B2 (ja) | ||
| JPH0445295Y2 (ja) | ||
| JP2933752B2 (ja) | 発振回路及びそれを用いたｆｍ変調回路 | |
| JPH04145711A (ja) | 差動増幅回路 | |
| JPH06104702A (ja) | 波形変換回路 | |
| JP2002100929A (ja) | 発振器 | |
| JPH03195203A (ja) | 高周波光電フロントエンド | |
| JP2003051639A (ja) | レーザダイオード駆動回路 | |
| JPH0439245B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |