JPH0460365B2 - - Google Patents
Info
- Publication number
- JPH0460365B2 JPH0460365B2 JP59099949A JP9994984A JPH0460365B2 JP H0460365 B2 JPH0460365 B2 JP H0460365B2 JP 59099949 A JP59099949 A JP 59099949A JP 9994984 A JP9994984 A JP 9994984A JP H0460365 B2 JPH0460365 B2 JP H0460365B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- stub
- emitter
- base
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 30
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 5
- 238000005513 bias potential Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 11
- 241001223864 Sphyraena barracuda Species 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
- H03B5/1841—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator
- H03B5/1847—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator the active element in the amplifier being a semiconductor device
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明はトランジスタ発振回路に関し、特にト
ランジスタのベース・エミツタ間容量が非線形に
変化することに基因するパラメトリツク発振を防
止しうるようにしたトランジスタ発振回路に関す
る。
ランジスタのベース・エミツタ間容量が非線形に
変化することに基因するパラメトリツク発振を防
止しうるようにしたトランジスタ発振回路に関す
る。
(2) 技術の背景
トランジスタ発振回路においては、側帯波など
の発生のない安定した発振出力を得ることが重要
である。
の発生のない安定した発振出力を得ることが重要
である。
(3) 従来技術と問題点
以下、図をもちいて従来技術の問題点について
説明する。第1図、第4図はマイクロ波帯以上の
周波数の信号を発生する従来のトランジスタ発振
回路の回路図、第2図a,bは第1図、第4図の
回路に対応する等価回路図、第3図はパラメトリ
ツク発振を生じたときの周波数(横軸)と信号レ
ベル(縦軸)との関係を示す図である。尚、図
中、Qはトランジスタ、R1,R2,R3(この2つの
抵抗の分割比によりバイアス電位を調整してい
る)。R4,R5,R6はバイアス用の抵抗、C1,C2
はコンデンサ、C3はVTバイアスカツト用コンデ
ンサ、S1,S2,S4,S5,S7,S9はマイクロストリ
ツプ・ラインで構成される高周波数阻止用のスタ
ブ、S3,S8は共振回路を構成するためのスタブ、
Dは保護ダイオード、DVはバラクタダイオード
である。
説明する。第1図、第4図はマイクロ波帯以上の
周波数の信号を発生する従来のトランジスタ発振
回路の回路図、第2図a,bは第1図、第4図の
回路に対応する等価回路図、第3図はパラメトリ
ツク発振を生じたときの周波数(横軸)と信号レ
ベル(縦軸)との関係を示す図である。尚、図
中、Qはトランジスタ、R1,R2,R3(この2つの
抵抗の分割比によりバイアス電位を調整してい
る)。R4,R5,R6はバイアス用の抵抗、C1,C2
はコンデンサ、C3はVTバイアスカツト用コンデ
ンサ、S1,S2,S4,S5,S7,S9はマイクロストリ
ツプ・ラインで構成される高周波数阻止用のスタ
ブ、S3,S8は共振回路を構成するためのスタブ、
Dは保護ダイオード、DVはバラクタダイオード
である。
第1図に示す発振回路は、スタブS3のインダク
タンス及びバラクダダイオードDVのキヤパシタ
ンスの負荷により決まる共振周波数で発振し、発
振出力は出力端OUTから取出される。また発振
周波数はスタブS4を介してバラクタダイオードに
あたえる電圧VTを変えることで変化させること
ができる。この発振回路に於いて問題となるの
は、トランジスタQのベース・エミツタ間容量
CBEが発振の振幅によつて非線型に変化すること
である。
タンス及びバラクダダイオードDVのキヤパシタ
ンスの負荷により決まる共振周波数で発振し、発
振出力は出力端OUTから取出される。また発振
周波数はスタブS4を介してバラクタダイオードに
あたえる電圧VTを変えることで変化させること
ができる。この発振回路に於いて問題となるの
は、トランジスタQのベース・エミツタ間容量
CBEが発振の振幅によつて非線型に変化すること
である。
すなわち第1図の発振回路を等価回路であらわ
すと第2図aの破線内に示すごとく、非線形に容
量値が変化する容量CBEが接続された状態となつ
ている。尚、同図aでLDは発振器の出力を受け
る負荷である。上述の非線形容量CBEに印加され
る信号電圧が振幅すると、第2図bの如く等価的
に負のレジスタンス−ρが接続された状態とな
る。このような状態となる負のレジスタンス−ρ
と発振回路内の容量とで低周波のパラメトリツク
発振が生じ、安定な発振器出力が得られなくな
る。この状態を示すのが第3図であり、中心周波
oの信号に対して多くの側帯波が発生する。
すと第2図aの破線内に示すごとく、非線形に容
量値が変化する容量CBEが接続された状態となつ
ている。尚、同図aでLDは発振器の出力を受け
る負荷である。上述の非線形容量CBEに印加され
る信号電圧が振幅すると、第2図bの如く等価的
に負のレジスタンス−ρが接続された状態とな
る。このような状態となる負のレジスタンス−ρ
と発振回路内の容量とで低周波のパラメトリツク
発振が生じ、安定な発振器出力が得られなくな
る。この状態を示すのが第3図であり、中心周波
oの信号に対して多くの側帯波が発生する。
かかる問題第4図に示す発振回路でも生ずる。
第4図の発振回路はC級動作発振回路であり、ベ
ース・エミツタ間の過大電圧が加つてトランジス
タの特性が劣化するのを防ぐためにダイオードC
が挿入してある。この回路においては、ベース・
エミツタ間容量CBEに加えてダイオードの非線形
容量が更に付加されることになる。従つて、この
回路においてもパラメトリツク発振が生じやす
く、安定な出力が得られない。
第4図の発振回路はC級動作発振回路であり、ベ
ース・エミツタ間の過大電圧が加つてトランジス
タの特性が劣化するのを防ぐためにダイオードC
が挿入してある。この回路においては、ベース・
エミツタ間容量CBEに加えてダイオードの非線形
容量が更に付加されることになる。従つて、この
回路においてもパラメトリツク発振が生じやす
く、安定な出力が得られない。
(4) 発明の目的
本発明は上述の欠点を解消し、パラメトリツク
発振を生ずることなく安定な発振出力を得ること
ができるトランジスタ発振回路を提供することを
目的とするものである。
発振を生ずることなく安定な発振出力を得ること
ができるトランジスタ発振回路を提供することを
目的とするものである。
(5) 発明の構成
上記の目的は、ベースが、直列に接続されたバ
イアスカツト用コンデンサと高周波阻止用第1の
スタブとを介して高電位側電源(GND)、及び直
列に接続された抵抗(R7)と第2のスタブを介
してバイアス電位に接続され、エミツタが第3の
スタブを介して抵電位側電源(−V)に接続さ
れ、コレクタが出力端に接続されたトランジスタ
を有し、該トランジスタのベース・エミツタ間非
線形容量に起因して生じる負のレジスタンスを相
殺するように該抵抗の値を定めたことを特徴とす
るトランジスタ発振回路によつて達成される。
イアスカツト用コンデンサと高周波阻止用第1の
スタブとを介して高電位側電源(GND)、及び直
列に接続された抵抗(R7)と第2のスタブを介
してバイアス電位に接続され、エミツタが第3の
スタブを介して抵電位側電源(−V)に接続さ
れ、コレクタが出力端に接続されたトランジスタ
を有し、該トランジスタのベース・エミツタ間非
線形容量に起因して生じる負のレジスタンスを相
殺するように該抵抗の値を定めたことを特徴とす
るトランジスタ発振回路によつて達成される。
(6) 発明の実施例
以下、図を用いて本発明を更に詳細に説明す
る。
る。
第5図は本発明の一実施例を等価回路で示す図
であり、第6,7図は本発明の一実施例を等価回
路で示す図である。尚、図中第1図、第2図と同
一部位は同一記号で示した。
であり、第6,7図は本発明の一実施例を等価回
路で示す図である。尚、図中第1図、第2図と同
一部位は同一記号で示した。
本発明は前述したトランジスタQのベース・エ
ミツタ間非線形容量CBEに起因して生ずる負のレ
ジスタンス−ρを相殺するために抵抗値+ρを抵
抗R7を第5図のごとく挿入してパラメトリツク
発振の発生を防止したものである。
ミツタ間非線形容量CBEに起因して生ずる負のレ
ジスタンス−ρを相殺するために抵抗値+ρを抵
抗R7を第5図のごとく挿入してパラメトリツク
発振の発生を防止したものである。
具体的には第6図のごとくトランジスタQの高
周波振幅の印加される部分に例えば10Ω程度の抵
抗R7を接続して負のレジスタンス−ρを相殺し、
パラメトリツク発振を防止する。第7図も第6図
と同様に抵抗R7を挿入したものであり、この場
合トランジスタのベース・エミツタ間非線形容量
CBE及びダイオードの非線形容量に起因する負の
レジスタンスを相殺するように抵抗R7の値を決
定しなければならない。尚、負のレジスタンス−
ρは、非線形容量に高周波振幅が加わることで発
生するため、高周波振幅の加わる部分に接続しな
ければならない。
周波振幅の印加される部分に例えば10Ω程度の抵
抗R7を接続して負のレジスタンス−ρを相殺し、
パラメトリツク発振を防止する。第7図も第6図
と同様に抵抗R7を挿入したものであり、この場
合トランジスタのベース・エミツタ間非線形容量
CBE及びダイオードの非線形容量に起因する負の
レジスタンスを相殺するように抵抗R7の値を決
定しなければならない。尚、負のレジスタンス−
ρは、非線形容量に高周波振幅が加わることで発
生するため、高周波振幅の加わる部分に接続しな
ければならない。
(7) 発明の効果
本発明によれば、トランジスタの非線形容量に
起因するパラメトリツク発振を防止し、安定な発
振器出力を得ることができる。
起因するパラメトリツク発振を防止し、安定な発
振器出力を得ることができる。
第1図及び第4図は従来のトランジスタ発振回
路の回路図、第2図aは第1図の等価回路図、第
2図bは負のレジスタンスが生じたときの等価回
路図、第3図はパラメトリツク発振が生じたとき
の周波数と信号レベルの関係を示す図、第5図は
本発明の一実施例を説明するための等価回路図、
第6図及び第7図は本発明の一実施例であるトラ
ンジスタ発振回路の回路図である。 Q……トランジスタ、R1〜R6……バイアス用
抵抗、C1,C2……コンデンサ、S1,S2,S4、S5,
S7,S9……高周波阻止用スタブ、S3,S8……共振
回路用スタブ、D……保護ダイオード、Dvパラ
クタダイオード、CBE……ベース・エミツタ間容
量、R7,R8……パラメトリツク発振防止用抵抗、
L……インダクタンス、C……キヤパシタンス、
LD……負荷。
路の回路図、第2図aは第1図の等価回路図、第
2図bは負のレジスタンスが生じたときの等価回
路図、第3図はパラメトリツク発振が生じたとき
の周波数と信号レベルの関係を示す図、第5図は
本発明の一実施例を説明するための等価回路図、
第6図及び第7図は本発明の一実施例であるトラ
ンジスタ発振回路の回路図である。 Q……トランジスタ、R1〜R6……バイアス用
抵抗、C1,C2……コンデンサ、S1,S2,S4、S5,
S7,S9……高周波阻止用スタブ、S3,S8……共振
回路用スタブ、D……保護ダイオード、Dvパラ
クタダイオード、CBE……ベース・エミツタ間容
量、R7,R8……パラメトリツク発振防止用抵抗、
L……インダクタンス、C……キヤパシタンス、
LD……負荷。
Claims (1)
- 【特許請求の範囲】 1 ベースが、直列に接続されたバイアスカツト
用コンデンサと高周波阻止用第1のスタブとを介
して高電位側電源(GND)、及び直列に接続され
た抵抗(R7)と第2のスタブを介してバイアス
電位に接続され、エミツタが第3のスタブを介し
て低電位側電源(−V)に接続され、コレクタが
出力端に接続されたトランジスタを有し、 該トランジスタのベース・エミツタ間非線形容
量に起因して生じる負のレジスタンスを相殺する
ように該抵抗の値を定めたことを特徴とするトラ
ンジスタ発振回路。 2 ベースが、直列に接続されたバイアスカツト
用コンデンサと高周波阻止用第1のスタブとを介
して高電位側電源(GND)、及び第2のスタブを
介して該高電位側電源に接続され、エミツタが第
3のスタブを介して低電位側電源(−V)に接続
され、コレクタが出力端に接続されたトランジス
タと、 該トランジスタのベース・エミツタ間に直列に
接続されたダイオード及び抵抗(R7)とを有し、 該トランジスタのベース・エミツタ間非線形容
量及びダイオードの非線形容量に起因して生じる
負のレジスタンスを相殺するように該抵抗の値を
定めたことを特徴とするトランジスタ発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9994984A JPS60244104A (ja) | 1984-05-18 | 1984-05-18 | トランジスタ発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9994984A JPS60244104A (ja) | 1984-05-18 | 1984-05-18 | トランジスタ発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60244104A JPS60244104A (ja) | 1985-12-04 |
JPH0460365B2 true JPH0460365B2 (ja) | 1992-09-25 |
Family
ID=14260951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9994984A Granted JPS60244104A (ja) | 1984-05-18 | 1984-05-18 | トランジスタ発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60244104A (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6115617Y2 (ja) * | 1980-05-09 | 1986-05-15 |
-
1984
- 1984-05-18 JP JP9994984A patent/JPS60244104A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS60244104A (ja) | 1985-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3986145A (en) | Variable reactance circuit including differentially-connected transistor device providing a variable reactance input impedance | |
EP0535883B1 (en) | Voltage controlled oscillator employing negative resistance | |
US7362193B2 (en) | Oscillator and an integrated circuit | |
US3845410A (en) | Crystal oscillator having spurious oscillation suppression circuit | |
US4353039A (en) | Monolithic astable multivibrator circuit | |
US4194158A (en) | Integrated front end circuit for VHF receiver | |
US4518933A (en) | Integrable transistor oscillator requiring only one pin to quartz resonator | |
JPH0460365B2 (ja) | ||
EP0654894B1 (en) | Integrated oscillator circuits | |
US5721515A (en) | High stability single-port saw resonator oscillator | |
EP0665638B1 (en) | Voltage controlled oscillator with low operating supply voltage | |
US4977379A (en) | Differential pair, push-push oscillator | |
US4630008A (en) | Direct FM crystal-controlled oscillator | |
GB2147754A (en) | Frequency multiplying circuit | |
JPS6340928Y2 (ja) | ||
CN1095283C (zh) | 用于具有低相位噪声的数字高级电视信号的振荡器 | |
US5012205A (en) | Balanced spurious free oscillator | |
EP0404080B1 (en) | An arrangement for supplying an oscillator signal to an external circuit and a prescaler | |
JPH0516722Y2 (ja) | ||
JPS6010901A (ja) | 発振回路 | |
JP2903934B2 (ja) | 発振回路と、この発振回路を用いたbsチューナ | |
JP3156362B2 (ja) | 発振回路 | |
JP2576193B2 (ja) | 発振回路 | |
JPH056363B2 (ja) | ||
JPS5899008A (ja) | 発振変調回路 |