JP3155726B2 - デジタル化ｅスポ混信妨害除去回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、テレビジョン受信
機などで使用されるＥスポ混信妨害除去回路に係わり、
特にデジタル技術によって、テレビジョン放送波に混信
するＥスポ混信妨害を改善するデジタル化Ｅスポ混信妨
害除去回路に関する。

【０００２】［発明の概要］本発明は、スポラディック
Ｅ層での反射によって到来する外国電波（おもにＦＭ放
送波）がテレビジョン放送受信に混信妨害を与える、い
わゆるＥスポ障害を改善するＥスポ混信妨害除去装置に
関するものであり、このＥスポ混信妨害除去装置を構成
するＥスポ混信妨害除去回路を論理回路で構成して、信
号処理をデジタル化するものである。

【０００３】これによって、受信したＶＳＢ（残留側波
帯）−ＡＭ方式のテレビジョン信号の搬送波周波数を、
カラーサブキャリア周波数（ｆ_sc）の２倍の周波数に変
換したＩＦ信号を入力とし、Ａ／Ｄ変換後の信号処理を
全てデジタル信号処理で行う回路構成のハード化と、信
号処理形式とを実現して、アナログ方式では実現が困難
だった優れた温度安定性と、高精度キャンセル特性とを
実現するとともに、ＬＳＩ化を容易にして、量産化によ
る低廉化を可能にし、家庭用受信装置への組み込みを可
能にする。

【０００４】

【従来の技術】現在、アナログ処理により、Ｅスポ混信
妨害除去を行う方式として、ノッチフィルタによる方
式、ＦＭ帰還による方式、直交変換とヒルベルト変換と
による方式など、各種の方式が開発されているが、これ
らの各方式の中でアナログ装置としての実績があり、原
理的に改善効果が高くデジタル化に向いている方式とし
て、直交変換とヒルベルト変換とによる方式を使用した
Ｅスポ混信妨害除去回路を使用することが多い。

【０００５】図１７はこのような直交変換と、ヒルベル
ト変換とによる方式を使用したＥスポ混信妨害除去回路
の基本構成例を示すブロック図である。

【０００６】この図に示すＥスポ混信妨害除去回路１５
０は、キャリア再生回路１５１およびハイブリッド回路
１５２を有し、テレビジョン信号を受信しているＴＶチ
ューナから出力される、周波数変換されたＩＦ信号（ｆ
_v＝５８．７５ＭＨｚ）、またはさらに低い周波数に変
換されたＩＦ信号を取り込んでキャリア信号を再生する
とともに、このキャリア信号に基づき、０度信号と９０
度信号とを生成するローカル信号回路１５３と、ＩＦ信
号を取り込んで前処理を行い、ナイキスト特性を与える
ステップナイキストフィルタ回路１５４と、２つの乗算
回路１５５、１５６および２つのＬＰＦ回路１５７、１
５８を有し、ローカル信号回路１５３から出力される０
度信号と９０度信号とに基づき、ステップナイキストフ
ィルタ回路１５４から出力されるＩＦ信号を直交同期検
波（復調）して、同相出力ベースバンド信号と直交出力
ベースバンド信号とを生成する直交同期検波回路１５９
と、ディレー回路１６０、ヒルベルト変換回路１６１、
アダプティブフィルタ回路１６２および加算回路１６３
を有し、直交同期検波回路１５９から出力される同相出
力ベースバンド信号と直交出力ベースバンド信号とに基
づき、妨害波成分をキャンセルし、映像信号を再生する
キャンセル回路１６４とを備えている。

【０００７】そして、受信されたテレビジョン信号がＴ
Ｖチューナで周波数変換されて得られたＩＦ信号（ｆ_v
＝５８．７５ＭＨｚ）、またはさらに低い周波数に変換
されたＩＦ信号が入力されたとき、このＩＦ信号から０
度信号と、９０度信号のローカル信号を再生するととも
に、ＩＦ信号を前処理して得られたＩＦ信号を直交同期
検波（復調）して、同相出力ベースバンド信号と、直交
出力ベースバンド信号とを生成した後、直交出力ベース
バンド信号をヒルベルト変換処理、アダプティブフィル
タリング処理して、等振幅で、位相が１８０度ずれた妨
害波成分を抽出し、これを同相出力ベースバンド信号に
加算して、この同相出力ベースバンド信号中に含まれて
いる妨害波成分をキャンセルした映像信号を生成する。

【０００８】この場合、直交同期検波回路１５９では、
図１８（ａ）に示すように、ＶＳＢ−ＡＭ信号のみを含
むＩＦ信号が入力され、ステップナイキストフィルタ回
路１５４で、これが前処理されて、図１８（ｂ）に示す
ＩＦ信号が生成されたとき、直交同期検波回路１５９の
ＬＰＦ回路１５７から、図１８（ｃ）に示す同相出力ベ
ースバンド信号が出力され、また直交同期検波回路１５
９のＬＰＦ回路１５８から、図１８（ｄ）に示す直交出
力ベースバンド信号が出力される。

【０００９】これらの波形を比べて見ると分かるよう
に、ＶＳＢ−ＡＭ信号には、ＤＳＢ（両側帯波）領域
と、ＳＳＢ（単側波帯）領域の部分があり、直交同期検
波回路１５９の直交出力ベースバンド信号（Ｑ軸信号）
側に、ＤＳＢ領域の成分が出てこないという特徴があ
る。

【００１０】これに対し、図１９（ａ）に示すように、
ＦＭ信号のみを含むＩＦ信号が入力され、ステップナイ
キストフィルタ回路１５４で、これが前処理されて、図
１９（ｂ）に示すＩＦ信号が生成されたとき、直交同期
検波回路１５９のＬＰＦ回路１５７から、図１９（ｃ）
に示す同相出力ベースバンド信号が出力され、直交同期
検波回路１５９のＬＰＦ回路１５８から、図１９（ｄ）
に示す直交出力ベースバンド信号が出力される。

【００１１】これによって、図２０（ａ）に示すよう
に、ＶＳＢ−ＡＭ信号と、ＦＭ信号とを含むＩＦ信号が
入力され、ステップナイキストフィルタ回路１５４で、
これが前処理されて、図２０（ｂ）に示すＩＦ信号が生
成されたとき、直交同期検波回路１５９のＬＰＦ回路１
５７から、図２０（ｃ）に示す同相出力ベースバンド信
号が出力され、直交同期検波回路１５９のＬＰＦ回路１
５８から、図２０（ｄ）に示す直交出力ベースバンド信
号が出力されることから、直交出力ベースバンド信号に
含まれるＦＭ信号の成分を抽出して、これを等振幅で、
位相が１８０度の関係で、同相出力ベースバンド信号に
加算するだけで、この同相出力ベースバンド信号に含ま
れる妨害波成分を除去した映像信号を再生することがで
きる。

【００１２】このとき、同相出力ベースバンド信号と、
直交出力ベースバンド信号とが９０度の位相差を持ち、
これら同相出力ベースバンド信号に含まれる妨害波成分
の位相と、直交出力ベースバンド信号に含まれる妨害波
成分の位相との差が９０度であることから、広帯域にわ
たって位相を９０度シフトさせることができるヒルベル
ト変換器１６１を用いて、直交出力ベースバンド信号に
含まれている妨害波成分の位相をさらに、９０度シフト
させ、同相出力ベースバンド信号に加算している。

【００１３】このように、このＥスポ混信妨害除去回路
１５０では、ＶＳＢ−ＡＭ信号の特徴を利用して、この
ＶＳＢ−ＡＭ信号に、妨害波となるＦＭ信号が重畳され
ていても、妨害波成分を分離し、この妨害波成分を同相
出力ベースバンド信号に含まれる妨害波成分と相殺させ
て、妨害波の影響を受けない映像信号を再生している。

【００１４】

【発明が解決しようとする課題】ところで、上述したキ
ャンセル方式による妨害除去では、同相出力ベースバン
ド信号に含まれる妨害波成分と、直交出力ベースバンド
信号から抽出した妨害波成分とを等振幅にするという条
件と、逆相にするという条件とを同時に満たしたとき、
妨害波成分を完全にキャンセルすることができる。

【００１５】しかしながら、従来のようなアナログ方式
のＥスポ混信妨害除去回路１５０では、広帯域にわたっ
て特性の良いヒルベルト変換回路１６１を実現すること
が難しく、またＥスポ混信妨害除去回路１５０を構成す
るコンポーネントの温度特性により、キャンセル条件を
広い温度範囲で、高精度に実現することが難しいという
問題があった。

【００１６】このため、上述したＥスポ混信妨害除去回
路１５０として、放送中継局用のプロ仕様の回路しか、
実用化されておらず、家庭用受信装置に組み込むことが
できるＥスポ混信妨害除去回路の開発が強く望まれてい
た。

【００１７】そして、家庭用受信装置に組み込むことが
可能なＥスポ混信妨害除去回路を実現するためには、Ｅ
スポ混信妨害除去回路１５０を低廉で、かつ高性能なも
のにしなければならず、上述したＥスポ混信妨害除去回
路１５０をデジタル化して、量産が可能なＬＳＩ化を図
ることが必須要件となる。

【００１８】しかしながら、上述したＥスポ混信妨害除
去回路１５０をデジタル化した例は無く、またこれまで
のアナログ回路で実現していた回路を単にデジタル化す
るだけでは、回路規模の問題や動作速度の限界等でＬＳ
Ｉ化が不可能であり、回路規模を大幅に小型、簡略化で
きる方式、構成法の開発が強く望まれていた。

【００１９】本発明は上記の事情に鑑み、回路規模を小
さくすることができるとともに、リアルタイムの信号処
理を実現することができ、これによって、回路全体のＬ
ＳＩ化を容易にして、家庭用受信装置でもＥスポ混信妨
害除去を行うことができるデジタル化Ｅスポ混信妨害除
去回路を提供することを目的としている。

【００２０】

【課題を解決するための手段】上記の目的を達成するた
めに本発明によるデジタル化Ｅスポ混信妨害除去回路
は、請求項１では、カラーサブキャリア周波数の８倍の
周波数を持つクロック信号で動作するＡ／Ｄ変換回路か
ら出力されるデジタルＩＦ信号を前処理するステップナ
イキストフィルタ回路と、このステップナイキストフィ
ルタ回路から出力される前処理済みのデジタルＩＦ信号
を直交同期検波して、同相出力ベースバンド信号と直交
出力ベースバンド信号とを生成する直交同期検波回路
と、この直交同期検波回路から出力される同相出力ベー
スバンド信号、直交出力ベースバンド信号に対し、帯域
制限処理、複素リミッタ処理、狭帯域処理を行ってＩ軸
側補正信号、Ｑ軸側補正信号を生成する周波数／位相ズ
レ検出回路と、前記直交同期検波回路から出力される同
相出力ベースバンド信号、直交出力ベースバンド信号に
対し、遅延処理、前記周波数／位相ズレ検出回路から出
力されるＩ軸側補正信号、Ｑ軸側補正信号を用いた位相
回転処理を行って、周波数ズレ、位相ズレを補正したＩ
軸側出力信号、Ｑ軸側出力信号を生成する周波数／位相
ズレ補正回路と、この周波数／位相ズレ補正回路から出
力されるＱ軸側出力信号をヒルベルト変換処理、アダプ
ティブフィルタリング処理して、妨害波成分を抽出し、
この妨害波成分を使用して、前記周波数／位相ズレ補正
回路から出力されるＩ軸側出力信号の妨害波成分をキャ
ンセルするキャンセル回路とを備えたことを特徴として
いる。

【００２１】また、請求項２では、請求項１に記載した
デジタル化Ｅスポ混信妨害除去回路において、前記複素
リミッタ処理を行う複素リミッタ回路は、帯域制限され
た同相出力ベースバンド信号、帯域制限された直交出力
ベースバンド信号の絶対値を求める絶対値回路と、この
絶対値回路から出力される各絶対値を比較する比較回路
と、この比較回路の比較結果に基づき、前記各絶対値に
対応する関数信号を生成する関数発生回路と、この関数
発生回路から出力される関数信号を使用し、前記各絶対
値の大きな方を割算して、直交する２信号の２乗和のベ
クトル長を一定にする係数を求める割算回路と、この割
算回路で得られた係数と前記同相出力ベースバンド信
号、直交出力ベースバンド信号を各々乗算して、Ｉ軸側
補正信号、Ｑ軸側補正信号を求める乗算回路とを備えた
ことを特徴としている。

【００２２】

【００２３】

【００２４】

【００２５】

【００２６】

【００２７】

【００２８】

【００２９】

【００３０】

【発明の実施の形態】

《設計基準内容の説明》Ｅスポ混信妨害除去装置を構成
するデジタル信号処理部のＬＳＩ化を実現するために、
先ず、安定して動作し、かつリアルタイムで信号を処理
することができるための設計基準を決定し、次いで回路
の簡素化を進めて回路規模を小型化するための設計基準
を決定し、想定している３０万ゲートクラスのＬＳＩに
全回路を組み込むことができるようにした。

【００３１】＜第１設計基準＞まず、周波数関係につい
ては、 帯域幅が約６ＭＨｚの変調信号を扱うため、ベース
バンド信号との間隔を空けて帯域の重なりが生じないＩ
Ｆ周波数にする。

【００３２】 デジタル信号処理に必要なクロック信
号の周波数を、使用するＡ／Ｄ変換器などの動作周波数
に収まる周波数とする。

【００３３】 回路構成が簡単で、かつ性能が良く、
しかも回路規模が少なくて済むようにする。

【００３４】 デジタル信号処理による新たな画質劣
化が少ないようにする。

【００３５】そして、これらの４つの条件を同時に満た
す関係として、ＩＦ信号の映像搬送周波数（ｆ_v）をカ
ラーサブキャリア周波数（ｆ_sc）の２倍とし、デジタル
信号処理に必要なクロック信号の周波数（ｆ_ck）をカラ
ーサブキャリア周波数（ｆ_sc）の８倍にする。

【００３６】＜第２設計基準＞また、上述した第１設計
基準の周波数関係を満たすクロック信号と、ＩＦ信号と
を使用することにより、直交同期検波回路のローカル信
号として、 同相ローカル： １， ０，−１， ０ 直交ローカル： ０，−１， ０， １ の数列を乗ずるスイッチ動作による方法で、原理的に同
期検波の直交性を確保できる方式を採用する。

【００３７】＜第３設計基準＞また、キャンセル回路の
キャンセル条件を理想状態に近づけるため、周波数／位
相ズレ検出補正回路を設け、直交同期検波回路から出力
される同相出力ベースバンド信号と、直交出力ベースバ
ンド信号とに基づいて、周波数のズレや位相のズレを検
出し、これらの検出動作で得られたズレの量をそのま
ま、位相回転回路（複素共役レゾルバ）への補正量とし
て加え、ズレ分を信号処理で排除する構成にする。ま
た、振幅については、ヒルベルト変換特性付アダプティ
ブフィルタ回路の振幅偏差特性を０．０１ｄＢ以下に抑
えるように設計する。

【００３８】＜第４設計基準＞また、周波数／位相ズレ
検出補正回路内に複素リミッタ回路を設けることによ
り、同相出力ベースバンド信号と、直交出力ベースバン
ド信号に基づき、複素ベクトルのエンベロープを一定に
して変調成分を除去し、周波数ズレや位相ズレの量を精
度良く検出する手法と構成を実現し、さらに回路規模の
縮小を実現する。

【００３９】＜第５設計基準＞また、Ａ／Ｄ変換処理の
前段側に、クロック信号と同期関係のあるＩＦ信号を発
生させる同期化周波数変換回路を設け、ＴＶチューナの
出力信号から、周波数変換用ローカル信号を発生させる
方法として、チューナーの出力信号からエンベロープ検
波して再生したカラーサブキャリア信号（ｆ_sc）また
は、水平周波数（ｆ_h）を基準信号として生成した８ｆ
_scの周波数を持つクロック信号を分周した１／４分周信
号と、チューナの出力信号から再生した映像搬送周波数
（ｆ_v＝５８．７５ＭＨＺ）のキャリア信号とをミキシ
ングして取り出した和信号をローカル信号として生成す
る方法を採用し、チューナの出力信号を周波数変換し、
映像搬送周波数が２ｆ_scのＶＳＢ−ＡＭ信号にする。

【００４０】＜第６設計基準＞また、デジタル信号処理
の回路を１チップのＬＳＩとして実現し得る回路規模に
するため、本線系では直交同期検波回路の出力以降をダ
ウンサンプル（間引き）して、４ｆ_scのクロック信号で
動作する構成とする。また、周波数／位相ズレ検出補正
回路で、さらにダウンサンプルして、ｆ_scのクロック信
号で、複素リミッタ回路と、次の狭帯域ＬＰＦ回路とを
動作させ、これらの処理で得られた出力信号をアップサ
ンプルして、元のクロック周波数に戻す構成とし、これ
によって複素リミッタ回路が応答できる動作速度にする
とともに、安定度が高く、良好なフィルタ特性を実現す
る。

【００４１】＜第７設計基準＞また、キャンセル回路内
に、妨害波検出フィルタ係数制御回路となるＤＳＰ（デ
ジタルシグナルプロセッサ）など、ＬＳＩに内蔵できる
ＣＰＵを設けて、キャンセル回路に入力されるＩ軸側出
力信号、Ｑ軸側出力信号からＦＦＴ処理（高速フーリェ
変換処理）により妨害波の周波数と、レベルと、妨害波
の極性（搬送波より周波数が高いか、低いかでベースバ
ンドでの位相が１８０度違う）を検出し、検知限特性を
加味したウエイティング判定により、キャンセル対象と
なる妨害波の周波数を選択し（例えば、妨害を与える影
響度の高い上位８波を選択など）、この周波数が通過特
性となるフィルタ特性を実現するように、アダプティブ
フィルタ回路のフィルタ係数を変更し、改善効果の高い
除去特性を実現する。

【００４２】そして、これらの第１〜第７設計基準を満
たすように、Ｅスポ混信妨害除去装置の回路全体を設計
し直して、デジタル化Ｅスポ混信妨害除去回路の設計を
行った。

【００４３】以下、図面を参照しながら、上述した各設
計基準を満たす、本発明によるデジタル化Ｅスポ混信妨
害除去回路の実施の形態について詳細に説明する。

【００４４】＜全体構成の説明＞ 図１は、本発明によるデジタル化Ｅスポ混信妨害除去回
路を使用したＥスポ混信妨害除去装置の全体構成例を示
すブロック図である。なお、この図においては、説明を
簡単にするために、日本国内使用のＮＴＳＣ方式のＴＶ
チューナのＩＦ信号（ｆ_ｖ＝５８．７５ＭＨｚ）のみを
処理対象とし、音声系の処理については、音声変調波成
分（ｆ_ａ＝５４．２５ＭＨｚ）が既に分離されているも
のとする。

【００４５】この図に示すＥスポ混信妨害除去装置１
は、ＴＶチューナ２から出力される規定周波数のＩＦ信
号を取り込んで、アナログ処理を行い、デジタル信号処
理に必要なデジタルＩＦ信号、デジタルローカル信号、
およびクロック信号を生成する周波数変換／クロック発
生回路３と、この周波数変換／クロック発生回路３から
出力されるデジタルＩＦ信号、デジタルローカル信号、
およびクロック信号を取り込んで、デジタル処理によっ
てＥスポ妨害波を除去するデジタル化Ｅスポ混信妨害除
去回路４と、このデジタル化Ｅスポ混信妨害除去回路４
から出力されるＥスポ妨害波除去済みのデジタル映像信
号（ＮＴＳＣ方式のデジタル映像信号）を取り込んで、
アナログ映像信号（アナログ信号形式の映像信号）を生
成するＤ／Ａ変換回路５とを備えている。

【００４６】前記周波数変換／クロック発生回路３は、
ＴＶチューナ２から出力される規定周波数（ｆ_v＝５
８．７５ＭＨｚ）のＩＦ信号をエンベロープ検波して、
カラーサブキャリア周波数ｆ_sc（約３．５８ＭＨｚ）を
持つカラーサブキャリア周波数信号と水平周波数ｆ
_h（約１５．７３４ｋＨｚ）を持つ水平周波数信号とを
再生する基準信号再生回路６と、この基準信号再生回路
６から出力されるカラーサブキャリア周波数信号または
水平周波数信号に基づき、カラーサブキャリア周波数信
号の８倍の周波数ｆ_ck（但し、ｆ_ck＝８ｆ_sc）を持つ、
デジタル信号処理用のクロック信号およびカラーサブキ
ャリア周波数信号の２倍の周波数２ｆ_scを持つローカル
信号を生成するクロックＰＬＬ回路７と、このクロック
ＰＬＬ回路７から出力されるローカル信号を使用して、
ＴＶチューナ２から出力されるＩＦ信号をカラーサブキ
ャリア周波数の２倍の周波数を持ち、クロック信号に同
期したＩＦ信号に変換する同期化周波数変換回路８と、
クロックＰＬＬ回路７から出力されるクロック信号に基
づき、クロックＰＬＬ回路７から出力されるローカル信
号をＡ／Ｄ変換して、デジタルローカル信号を生成する
Ａ／Ｄ変換回路９と、クロックＰＬＬ回路７から出力さ
れるクロック信号に基づき、同期化周波数変換回路８か
ら出力されるＩＦ信号をＡ／Ｄ変換して、デジタルＩＦ
信号を生成するＡ／Ｄ変換回路１０とを備えている。

【００４７】そして、この周波数変換／クロック発生回
路３は、ＴＶチューナ２から出力される規定周波数のＩ
Ｆ信号をエンベロープ検波して、カラーサブキャリア周
波数信号と、水平周波数信号とを再生し、これらカラー
サブキャリア周波数信号と水平周波数信号とに基づい
て、カラーサブキャリア周波数ｆ_scの８倍の周波数ｆ_ck
を持つクロック信号と、カラーサブキャリア周波数ｆ_sc
の２倍の周波数を持つローカル信号とを生成し、クロッ
ク信号をデジタル化Ｅスポ混信妨害除去回路４に供給す
る。また、この動作と並行して、ローカル信号に基づ
き、ＩＦ信号をクロック信号に同期した、カラーサブキ
ャリア周波数の２倍の周波数を持つＩＦ信号に変換する
とともに、クロック信号に基づき、ＩＦ信号と、ローカ
ル信号とを各々Ａ／Ｄ変換して、デジタルＩＦ信号と、
デジタルローカル信号とを生成し、これらをデジタル化
Ｅスポ混信妨害除去回路４に供給する。

【００４８】前記デジタル化Ｅスポ混信妨害除去回路４
は、周波数変換／クロック発生回路３のＡ／Ｄ変換回路
９から出力されるデジタルローカル信号に基づき、デジ
タルＩＦ信号を直交同期検波するのに必要な０度信号と
９０度信号とを生成するローカル信号回路１１と、周波
数変換／クロック発生回路３のＡ／Ｄ変換回路１０から
出力されるデジタルＩＦ信号に対し、デジタル処理する
のに必要な前処理を行うステップナイキストフィルタ回
路１２と、ローカル信号回路１１から出力される０度信
号および９０度信号に基づき、ステップナイキストフィ
ルタ回路１２から出力されるデジタルＩＦ信号を直交同
期検波して、同相出力ベースバンド信号と直交出力ベー
スバンド信号とを生成する直交同期検波回路１３と、こ
の直交同期検波回路１３から出力される同相出力ベース
バンド信号と直交出力ベースバンド信号とを各々サンプ
リングして、半分のクロック周波数４ｆ_scとする同相出
力信号と直交出力信号とを生成するダウンサンプル回路
１４と、このダウンサンプル回路１４から出力される同
相出力信号と直交出力信号とに含まれる周波数ズレと位
相ズレとを補償して、Ｉ軸成分とＱ軸成分とに分離され
たＩ軸側出力信号とＱ軸側出力信号とを生成する周波数
／位相ズレ検出補正回路１５と、この周波数／位相ズレ
検出補正回路１５から出力されるＱ軸側出力信号に対
し、ヒルベルト変換処理、およびアダプティブフィルタ
処理を行って、９０度位相がずらされた妨害波成分（Ｉ
軸側出力信号に含まれている妨害波成分に対して１８０
度位相がずらされた妨害波成分）を抽出するとともに、
周波数／位相ズレ検出補正回路１５から出力されるＩ軸
側出力信号と妨害波成分とを加算して、Ｉ軸側出力信号
に含まれている妨害波成分をキャンセルするキャンセル
回路１６とを備えている。

【００４９】この場合、キャンセル回路１６は、周波数
／位相ズレ検出補正回路１５から出力されるＩ軸側出力
信号とＱ軸側出力信号とをＦＦＴ処理して、妨害波周波
数帯、レベル、および極性を検出し、検出した妨害周波
数帯全部、もしくはビート妨害に対するＮＴＳＣ信号の
視覚ウエイティングを加味した比較を行い、基準を越え
て影響が大きい成分から、上位のＮ波を選択し、妨害波
の周波数帯を通過させるフィルタ特性を実現するのに必
要なフィルタタップ係数を求める妨害波検出フィルタ係
数制御回路１７と、周波数／位相ズレ検出補正回路１５
から出力されるＱ軸側出力信号に対し、ヒルベルト変換
処理を行って広い帯域に渡り、Ｑ軸側出力信号の位相を
９０度シフトさせるとともに、妨害波検出フィルタ係数
制御回路１７から出力されるフィルタタップ係数信号に
基づき、フィルタタップ係数を切り替えて、ヒルベルト
変換処理により、位相が９０度シフトされたＱ軸側出力
信号に含まれる妨害波成分を通過させるヒルベルト変換
／アダプティブフィルタ回路１８と、ヒルベルト変換／
アダプティブフィルタ回路１８の処理遅延時間に相応す
る遅延時間を持ち、周波数／位相ズレ検出補正回路１５
から出力されるＩ軸側出力信号を取り込んで、これを遅
延させるディレー回路１９と、このディレー回路１９か
ら出力される遅延済みのＩ軸側出力信号とヒルベルト変
換／アダプティブフィルタ回路１８から出力される、位
相が１８０度シフトされた妨害波成分とを加算して、Ｉ
軸側出力信号に含まれている妨害波成分をキャンセルし
てＮＴＳＣ方式のデジタル映像信号を生成する加算回路
２０とを備えている。

【００５０】そして、このデジタル化Ｅスポ混信妨害除
去回路４は、周波数変換／クロック発生回路３から出力
されるクロック信号に基づき、周波数変換／クロック発
生回路３から出力されるデジタルＩＦ信号を取り込ん
で、このデジタルＩＦ信号がナイキスト特性を満たすよ
うに、前処理を行うとともに、周波数変換／クロック発
生回路３から出力されるクロック信号に基づき、周波数
変換／クロック発生回路３から出力されるデジタルロー
カル信号を取り込んで、０度信号と、９０度信号とを生
成し、これら０度信号と、９０度信号とに基づき、前処
理済みのデジタルＩＦ信号を直交同期検波して、同相出
力ベースバンド信号と、直交出力ベースバンド信号とを
生成する。次いで、これら同相出力ベースバンド信号
と、直交出力ベースバンド信号とをダウンサンプリング
して、クロック周波数を１／２に低減させた同相出力信
号と、直交出力信号とを生成し、これら同相出力信号、
直交出力信号の周波数ズレ、位相ズレを補償して、Ｉ軸
側出力信号と、Ｑ軸側出力信号とを生成する。さらに、
これらＩ軸側出力信号と、Ｑ軸側出力信号とに基づき、
妨害波の周波数帯を通過させるのに必要なフィルタ特性
を実現させるフィルタタップ係数を求めて、ヒルベルト
変換／アダプティブフィルタ回路１８のフィルタタップ
係数を切り替えながら、Ｑ軸側出力信号から、位相が１
８０度ずれた妨害波成分を抽出するとともに、この妨害
波成分と、Ｉ軸側出力信号とを加算して、妨害波成分を
キャンセルしたＮＴＳＣ方式のデジタル映像信号を生成
し、これをＤ／Ａ変換回路５に供給する。

【００５１】このように、このＥスポ混信妨害除去装置
１では、周波数変換／クロック発生回路３によって、放
送波を受信しているＴＶチューナ２から出力される規定
周波数のＩＦ信号を取り込んで、デジタルＩＦ信号、デ
ジタルローカル信号、クロック信号を生成するととも
に、デジタル化Ｅスポ混信妨害除去回路４によって、デ
ジタルＩＦ信号、デジタルローカル信号を処理して、こ
のデジタルＩＦ信号中に含まれるＥスポ妨害波成分を除
去し、これによって得られたＮＴＳＣ方式のデジタル映
像信号をＤ／Ａ変換して、アナログ信号形式の映像信号
を生成するようにした。このため、デジタル化Ｅスポ混
信妨害除去回路４の回路規模を小さくして、安定した動
作を行わせることができ、これによってデジタル化Ｅス
ポ混信妨害除去回路４のＬＳＩ化を可能にし、改善効果
が高いＥスポ混信妨害除去装置１を安価に実現すること
ができる。

【００５２】＜デジタル化Ｅスポ混信妨害除去回路４を
ＬＳＩ化した基本回路の説明＞図２は、図１に示すデジ
タル化Ｅスポ混信妨害除去回路４をＬＳＩ化したデジタ
ル化Ｅスポ混信妨害除去基本回路のうち、周波数／位相
ズレ検出補正回路１５、キャンセル回路１６などのタッ
プ数を多くして、精度を高め、さらに入出力インタフェ
ース回路として、Ａ／Ｄ変換回路、Ｄ／Ａ変換回路を持
たせて、ＬＳＩチップの端子数を少なくしたデジタル化
Ｅスポ混信妨害除去基本回路の一例を示すブロック図で
ある。

【００５３】この図に示すデジタル化Ｅスポ混信妨害除
去基本回路４ａは、Ａ／Ｄ変換回路９と、ローカル信号
回路１１と、Ａ／Ｄ変換回路１０と、ステップナイキス
トフィルタ回路１２と、直交同期検波回路１３と、周波
数／位相ズレ検出補正回路１５と、キャンセル回路１６
と、Ｄ／Ａ変換回路５とを備えており、前記周波数変換
／クロック発生回路３の同期化周波数変換回路８から出
力されるＩＦ信号を取り込んで、ナイキスト特性を満た
すように、前処理を行ってデジタルＩＦ信号を生成する
とともに、周波数変換／クロック発生回路３のクロック
ＰＬＬ回路７から出力されるローカル信号または外部の
キャリア再生回路から出力される外部ローカル信号を取
り込んで、デジタルＩＦ信号に対し、直交同期検波を行
い、同相出力ベースバンド信号と、直交出力ベースバン
ド信号とを生成する。次いで、これら同相出力ベースバ
ンド信号、直交出力ベースバンド信号の周波数ズレ、位
相ズレを補償して、Ｉ軸側出力信号と、Ｑ軸側出力信号
とを生成した後、これらＩ軸側出力信号と、Ｑ軸側出力
信号とに基づき、妨害波成分を除去したＮＴＳＣ方式の
デジタル映像信号を生成し、これをＤ／Ａ変換して、Ｎ
ＴＳＣ方式のアナログ信号形式の映像信号を出力する。

【００５４】次に、上述したデジタル化Ｅスポ混信妨害
除去基本回路４ａを構成する、ローカル信号回路１１
と、直交同期検波回路１３と、周波数／位相ズレ検出補
正回路１５と、外部のキャリア再生回路とについて、詳
細に説明する。

【００５５】＜外部のキャリア再生回路の説明＞図３
は、図２に示すＡ／Ｄ変換回路９にローカル信号を供給
する外部のキャリア再生回路の一例を示すブロック図で
あり、この図を用いて、初めにキャリア再生回路につい
て説明する。

【００５６】この図に示すキャリア再生回路２１は、図
４（ａ）に示すように、キャリア成分と、振幅変調成分
のみを含んで位相変調成分を含まないＤＳＢ領域とを持
つＶＳＢ−ＡＭ信号が入力されたときに、これを狭帯域
バンドパスフィルタリングして、図４（ｂ）に示すキャ
リア成分の近傍のみを抽出する狭帯域ＢＰＦ回路２２
と、この狭帯域ＢＰＦ回路２２から出力される狭帯域化
されたＶＳＢ−ＡＭ信号と予め設定されているしきい値
とを比較し、これによって振幅変化を消して、キャリア
近傍の変調波成分を抑圧し、図４（ｃ）に示すように、
ほぼ無変調の矩形波状キャリア信号を再生するコンパレ
ータ回路２３と、このコンパレータ回路２３から出力さ
れる矩形波状キャリア信号から出力される矩形波状キャ
リア信号に対して、バンドパスフィルタリングを行っ
て、キャリア信号以外の不要な高調波成分を除去し、図
４（ｄ）に示すように、ＶＳＢ−ＡＭ信号のキャリアを
示す正弦波信号を生成するＢＰＦ回路２４とを備えてい
る。

【００５７】そして、このキャリア再生回路２１は、キ
ャリア成分と、振幅変調成分のみを含み、位相変調成分
を含まないＤＳＢ領域とを持つＶＳＢ−ＡＭ信号が入力
されたとき、このＶＳＢ−ＡＭ信号に対し、狭帯域バン
ドパスフィルタリング処理、コンパレータ処理、および
バンドパスフィルタリング処理を順次施して、ＶＳＢ−
ＡＭ信号のキャリアを示す正弦波信号を生成し、これを
Ａ／Ｄ変換回路９に供給して、Ａ／Ｄ変換させ、これに
よって得られたデジタルローカル信号をローカル信号回
路１１に供給させる。

【００５８】＜ローカル信号回路１１の説明＞ 図５は、図１、図２に示すローカル信号回路１１の詳細
な回路構成例を示すブロック図である。

【００５９】この図に示すローカル信号回路１１は、Ａ
／Ｄ変換回路９から出力されるデジタルローカル信号を
取り込むとともに、このデジタルローカル信号に対し、
ヒルベルト変換処理を行って広い帯域に渡り位相を９０
度シフトさせるヒルベルト変換回路２５と、このヒルベ
ルト変換回路２５から出力される位相シフト済みのデジ
タルローカル信号に対し、バンドパスフィルタリング処
理を行って不要な高調波を取り除き、９０度信号を生成
するＢＰＦ回路２６と、このＢＰＦ回路２６およびヒル
ベルト変換回路２５の遅延量に応じた遅延時間を持ち、
Ａ／Ｄ変換回路９から出力されるデジタルローカル信号
を遅延させて０度信号を生成するディレー回路２７とを
備えている。

【００６０】そして、このローカル信号回路１１は、図
３に示す外部のキャリア再生回路２１から出力され、Ａ
／Ｄ変換回路９によってＡ／Ｄ変換されたデジタルロー
カル信号が入力されたとき、あるいは図１に示す周波数
変換／クロック発生回路３から出力され、Ａ／Ｄ変換回
路９によってＡ／Ｄ変換されたデジタルローカル信号が
入力されたとき、このデジタルローカル信号に対して、
ヒルベルト変換処理、バンドパスフィルタリング処理を
順次、行って９０度信号を生成し、これを直交同期検波
回路１３に供給するとともに、デジタルローカル信号に
対して、ディレー処理を行って０度信号を生成し、これ
を直交同期検波回路１３に供給する。

【００６１】＜直交同期検波回路１３の第１例の説明＞
図６は、図１、図２に示す直交同期検波回路１３の詳細
な回路構成例を示すブロック図である。

【００６２】この図に示す直交同期検波回路１３は、ス
テップナイキストフィルタ回路１２から出力されるデジ
タルＩＦ信号とローカル信号回路１１のディレー回路２
７から出力される０度信号とを乗算して同相出力ベース
バンド信号を生成する乗算回路２８と、この乗算回路２
８から出力される同相出力ベースバンド信号をローパス
フィルタリングして余分な成分を除去するＬＰＦ回路２
９と、ステップナイキストフィルタ回路１２から出力さ
れるデジタルＩＦ信号とローカル信号回路１１のＢＰＦ
回路２６から出力される９０度信号とを乗算して直交出
力ベースバンド信号を生成する乗算回路３０と、この乗
算回路３０から出力される直交出力ベースバンド信号を
ローパスフィルタリングして余分な成分を除去するＬＰ
Ｆ回路３１とを備えている。

【００６３】そして、この直交同期検波回路１３は、ロ
ーカル信号回路１１から出力される０度信号と、９０度
信号とを使用して、ステップナイキストフィルタ回路１
２から出力されるデジタルＩＦ信号を直交同期検波し
て、同相出力ベースバンド信号と、直交出力ベースバン
ド信号とを生成し、これを周波数／位相ズレ検出補正回
路１５に供給する。

【００６４】＜直交同期検波回路１３の第２例の説明＞ また、直交同期検波回路１３として、図６に示す直交同
期検波回路１３以外に、次に述べる方法を使用した直交
同期検波回路を使用しても良い。

【００６５】まず、クロック信号の周波数ｆ_ckがローカ
ル信号の周波数の４倍であるときには、図７（ａ）に示
すように、周波数ｆが“ｆ＝２ｆ_sc”となったローカル
信号が入力されたとき、これを９０度シフトすると、図
７（ｂ）に示すように、元のローカル信号と９０度ずれ
た波形になる。

【００６６】このとき、図７（ｃ）に示すように、クロ
ック信号の周波数ｆ_ckが“ｆ_ck＝８ｆ_sc”に設定されて
いれば、サンプリング点がローカル信号の９０度毎に対
応することから、図７（ｄ）に示すように、ローカル信
号の同相側の成分“ｃｏｓθ”を「１、０、−１、０」
の数列、直交側の成分“ｓｉｎθ”を「０、−１、０、
１」の数列で現わすことができる。

【００６７】このような性質を利用すると、上述した直
交同期検波回路１３のような、乗算回路２８、３０を使
用することなく、“１”が設定されているとき、入力信
号をそのまま通過させ、“０”が設定されているとき、
ゼロのデータを出力させ、“−１”が設定されていると
き、入力信号を反転させて出力させるだけの簡単なスイ
ッチ回路で、デジタルＩＦ信号を直交同期検波して、同
相出力ベースバンド信号と、直交出力ベースバンド信号
とを生成することができる。

【００６８】図８はこのような性質を利用した直交同期
検波回路１３の他の一例を示すブロック図である。

【００６９】この図に示す直交同期検波回路１３は、周
波数変換／クロック発生回路３などから出力される周波
数ｆ_ck（ｆ_ck＝８ｆ_sc）のクロック信号に同期して、予
め記憶されているゼロを示すデータ（ゼロ信号）を出力
するゼロデータ回路３２と、前記クロック信号に同期し
て、ステップナイキストフィルタ回路１２から出力され
るデジタルＩＦ信号を取り込んで、これをラッチするラ
ッチ回路３３と、ステップナイキストフィルタ回路１２
から出力されるデジタルＩＦ信号を取り込んで、符号を
反転する符号反転回路３４と、前記クロック信号に同期
して、符号反転回路３４から出力される符号反転済みの
デジタルＩＦ信号を取り込んで、これをラッチするラッ
チ回路３５と、前記クロック信号を取り込んで、ローカ
ル信号の同相側成分“ｃｏｓθ”となる数列「１、０、
−１、０」と直交側成分“ｓｉｎθ”となる数列「０、
−１、０、１」とを生成する切替制御回路３６とを備え
ている。

【００７０】さらに、この直交同期検波回路１３は、切
替制御回路３６から出力されるローカル信号の同相側成
分「１、０、−１、０」の数列に基づき、ラッチ回路３
３から出力されるデジタルＩＦ信号、ゼロデータ回路３
２から出力されるゼロ信号、またはラッチ回路３５から
出力される符号反転済みのデジタルＩＦ信号のいずれか
１つを選択して、同相出力ベースバンド信号を生成する
スイッチ回路３７と、切替制御回路３６から出力される
ローカル信号の直交側成分「０、−１、０、１」の数列
に基づき、ラッチ回路３３から出力されるデジタルＩＦ
信号、ゼロデータ回路３２から出力されるゼロ信号、ま
たはラッチ回路３５から出力される符号反転済みのデジ
タルＩＦ信号のいずれか１つを選択して、直交出力ベー
スバンド信号を生成するスイッチ回路３８とを備えてい
る。

【００７１】そして、この直交同期検波回路１３は、周
波数変換／クロック発生回路３などから出力される周波
数ｆ_ck（ｆ_ck＝８ｆ_sc）のクロック信号に同期して、ス
テップナイキストフィルタ回路１２から出力されるデジ
タルＩＦ信号を取り込んで、符号を反転していないデジ
タルＩＦ信号と、符号を反転したデジタルＩＦ信号とを
生成するとともに、前記クロック信号に基づき、ローカ
ル信号の同相側成分“ｃｏｓθ”となる「１、０、−
１、０」の数列と、ローカル信号の直交側成分“ｓｉｎ
θ”となる「０、−１、０、１」の数列とを生成し、こ
れらローカル信号の同相側成分「１、０、−１、０」の
数列と、ローカル信号の直交側成分「０、−１、０、
１」の数列とに基づき、符号を反転していないデジタル
ＩＦ信号、ゼロのデータを示すゼロ信号、または符号を
反転したデジタルＩＦ信号を選択して、同相出力ベース
バンド信号と、直交出力ベースバンド信号とを生成し、
それぞれＬＰＦ回路で不要の成分を除去した後、これら
を周波数／位相ズレ検出補正回路１５に供給する。

【００７２】これによって、この直交同期検波回路１３
では、周波数変換／クロック発生回路３などから出力さ
れる周波数ｆ_ck（ｆ_ck＝８ｆ_sc）のクロック信号、すな
わち周波数変換／クロック発生回路３などから出力され
るＩＦ信号と同期したクロック信号を使用して、各スイ
ッチ回路３７、３８を切り替えるだけの簡単な回路で、
原理的に位相ズレが無く、かつ直交性の良い同期検波を
行うことができる。

【００７３】また、この直交同期検波回路１３を使用す
ることにより、周波数変換／クロック発生回路３などか
ら出力される周波数ｆ_ck（ｆ_ck＝８ｆ_sc）のクロック信
号から、ローカル信号の同相側成分「１、０、−１、
０」の数列と、ローカル信号の直交側成分「０、−１、
０、１」の数列とを生成して、ステップナイキストフィ
ルタ回路１２から出力されるデジタルＩＦ信号から、同
相出力ベースバンド信号と、直交出力ベースバンド信号
とを生成するようにしているので、図１、図２に示すロ
ーカル信号回路１１と、ローカル信号用のＡ／Ｄ変換回
路９とを削除することができ、これによって回路を簡素
化することができる。

【００７４】＜周波数／位相ズレ検出補正回路１５の第
１例の説明＞ 図９は、図１、図２に示す周波数／位相ズレ検出補正回
路１５の詳細な回路構成例を示すブロック図である。

【００７５】この図に示す周波数／位相ズレ検出補正回
路１５は、直交同期検波回路１３から出力される同相出
力ベースバンド信号を取り込んで、この同相出力ベース
バンド信号の低周波成分のみを抽出する帯域制限フィル
タ回路３９と、直交同期検波回路１３から出力される直
交出力ベースバンド信号を取り込んで、この直交出力ベ
ースバンド信号の低周波成分のみを抽出する帯域制限フ
ィルタ回路４０と、これらの帯域制限フィルタ回路３
９、４０から出力される帯域制限済みの同相出力ベース
バンド信号、帯域制限済みの直交出力ベースバンド信号
のベクトル長を一定にして、複素位相情報を生成し、Ｉ
軸側補正信号とＱ軸側補正信号とを生成する複素リミッ
タ回路４１と、この複素リミッタ回路４１から出力され
るＩ軸側補正信号に狭帯域フィルタリングを行って必要
な複素位相情報成分以外の高調波成分を除去する狭帯域
フィルタ回路４２と、複素リミッタ回路４１から出力さ
れるＱ軸側補正信号に狭帯域フィルタリングを行って必
要な複素位相情報成分以外の高調波成分を除去する狭帯
域フィルタ回路４３とを備えている。

【００７６】さらに、この周波数／位相ズレ検出補正回
路１５は、これら帯域制限フィルタ回路３９、４０、複
素リミッタ回路４１、および狭帯域フィルタ回路４２、
４３の遅延量に応じた遅延時間を持ち、直交同期検波回
路１３から出力される同相出力ベースバンド信号を遅延
させるディレー回路４４と、帯域制限フィルタ回路３
９、４０、複素リミッタ回路４１、および狭帯域フィル
タ回路４２、４３の遅延量に応じた遅延時間を持ち、直
交同期検波回路１３から出力される直交出力ベースバン
ド信号を遅延させるディレー回路４５と、各狭帯域フィ
ルタ回路４２、４３から出力される帯域制限済みのＩ軸
側補正信号と帯域制限済みのＱ軸側補正信号とに基づ
き、各ディレー回路４４、４５から出力される同相出力
ベースバンド信号、直交出力ベースバンド信号の周波数
ズレ、位相ズレを補正して、ベクトルの回転を逆回転成
分で静止させたベクトルにし、Ｉ軸成分とＱ軸成分とに
分離する位相回転回路４６とを備えている。

【００７７】そして、この周波数／位相ズレ検出補正回
路１５は、直交同期検波回路１３から出力される同相出
力ベースバンド信号と、直交出力ベースバンド信号とを
取り込んで、２つの帯域制限フィルタ回路３９、４０、
複素リミッタ回路４１、２つの狭帯域フィルタ回路４
２、４３によって構成される周波数／位相ズレ検出回路
４７によって、同相出力ベースバンド信号および直交出
力ベースバンド信号と、ローカル信号との間に周波数ズ
レ、位相ズレなどがあるかどうかを検出して、Ｉ軸側補
正信号と、Ｑ軸側補正信号とを生成するとともに、これ
らＩ軸側補正信号と、Ｑ軸側補正信号とに基づき、２つ
のディレー回路４４、４５、１つの位相回転回路４６に
よって構成される周波数／位相ズレ補正回路４８によっ
て、直交同期検波回路１３から出力される同相出力ベー
スバンド信号と、直交出力ベースバンド信号とを周波数
ズレ補正、位相ズレ補正して、Ｉ軸側成分と、Ｑ軸側成
分とに完全に分離されたＩ軸側出力信号と、Ｑ軸側出力
信号とを生成し、これをキャンセル回路１６に供給す
る。

【００７８】これによって、直交同期検波回路１３から
出力される同相出力ベースバンド信号および直交出力ベ
ースバンド信号と、ローカル信号との間に、周波数ズレ
や位相ズレがあり、ベクトルが回転していても、またＩ
軸成分と、Ｑ軸成分とが混合されていても、周波数／位
相ズレ検出補正回路４８で、これを補正して、Ｉ軸側成
分と、Ｑ軸側成分とに完全に分離したＩ軸側出力信号
と、Ｑ軸側出力信号とをキャンセル回路１６に供給する
ことができる。

【００７９】＜周波数／位相ズレ検出補正回路１５の第
２例の説明＞ 図１０は、図９に示す周波数／位相ズレ検出補正回路１
５以外の回路構成例を示すブロック図である。

【００８０】この図に示す周波数／位相ズレ検出補正回
路１５が、図９に示す周波数／位相ズレ検出補正回路１
５と異なる点は、複素リミッタ回路４１と、各帯域制限
フィルタ回路３９、４０との間にダウンサンプル回路４
９を設け、各帯域制限フィルタ回路３９、４０から出力
される帯域制限済みの同相出力ベースバンド信号、帯域
制限済みの直交出力ベースバンド信号をダウンサンプリ
ングして、クロック周波数を下げた後、複素リミッタ回
路４１に供給するとともに、各狭帯域フィルタ回路４
２、４３に代えて、タップ数を下げた２つの狭帯域ＬＰ
Ｆ回路５０、５１を使用し、さらにこれら狭帯域ＬＰＦ
回路５０、５１の後段に、アップサンプル回路５２を設
け、このアップサンプル回路５２によって、各狭帯域Ｌ
ＰＦ回路５０、５１から出力される狭帯域化済みのＩ軸
側補正信号、狭帯域化済みのＱ軸側補正信号をアップサ
ンプリングして、元のクロック周波数に戻すようにした
ことである。

【００８１】この場合、ダウンサンプル回路４９は、帯
域制限フィルタ回路３９から出力される帯域制限済みの
同相出力ベースバンド信号を間引いて、クロック周波数
をｆ_scに下げるサンプルレート変換回路５３と、帯域制
限フィルタ回路４０から出力される帯域制限済みの直交
出力ベースバンド信号を間引いて、クロック周波数をｆ
_scに下げるサンプルレート変換回路５４とを備えてお
り、各帯域制限フィルタ回路３９、４０から出力される
帯域制限済みの同相出力ベースバンド信号、帯域制限済
みの直交出力ベースバンド信号を間引いて、クロック周
波数がｆ_scの同相出力ベースバンド信号と、直交出力ベ
ースバンド信号とを生成し、これらを複素リミッタ回路
４１に供給する。

【００８２】また、アップサンプル回路５２は、狭帯域
ＬＰＦ回路５０から出力される狭帯域化済みのＩ軸側補
正信号に対し、ゼロ内挿処理を行ってクロック周波数を
４ｆ_scになるまで、周波数を上げるサンプルレート変換
回路５５と、このサンプルレート変換回路５５から出力
されるアップサンプリング済みのＩ軸側補正信号に対
し、特性の補間を行う補間フィルタ回路５６と、狭帯域
ＬＰＦ回路５１から出力される狭帯域化済みのＱ軸側補
正信号に対し、ゼロ内挿処理を行ってクロック周波数を
４ｆ_scに上げるサンプルレート変換回路５７と、このサ
ンプルレート変換回路５７から出力されるアップサンプ
リング済みのＱ軸側補正信号に対し、特性の補間を行う
補間フィルタ回路５８とを備えており、狭帯域ＬＰＦ回
路５０から出力される狭帯域化済みのＩ軸側補正信号
と、狭帯域ＬＰＦ回路５１から出力される狭帯域化済み
のＱ軸側補正信号とをアップサンプリングして、クロッ
ク周波数が４ｆ_scのＩ軸側補正信号と、Ｑ軸側補正信号
とに変換した後、アップサンプリング処理による特性を
補間して、位相回転回路４６に供給する。

【００８３】このように、この周波数／位相ズレ検出補
正回路１５では、複素リミッタ回路４１に供給される同
相出力ベースバンド信号と、直交出力ベースバンド信号
のクロック周波数をｆ_scまで下げて、複素リミッタ回路
４１、各狭帯域ＬＰＦ回路５０、５１で処理させた後、
アップサンプル回路５２で、再び元のクロック周波数の
４ｆ_scまで戻し、これによって得られたＩ軸側補正信号
と、Ｑ軸側補正信号とを位相回転回路４６に供給するよ
うにしているので、複素リミッタ回路４６で行われるル
ート演算、関数発生除算などの動作速度を下げて、複素
リミッタ回路４６の動作を安定させることができる。

【００８４】また、所要の特性に対して各狭帯域ＬＰＦ
回路５０、５１の動作速度を下げて、これらの各狭帯域
ＬＰＦ回路５０、５１のタップ数を少なくすることがで
きるとともに、発振に対するマージンを多くし、動作を
安定させることができる。

【００８５】＜複素リミッタ回路４１の第１例の説明＞ 図１１は、図９、図１０に示す各周波数／位相ズレ検出
回路４７で使用される複素リミッタ回路４１の詳細な回
路構成例を示すブロック図である。

【００８６】この図に示す複素リミッタ回路４１は、帯
域制限フィルタ回路３９またはダウンサンプル回路４９
から出力される帯域制限済みの同相出力ベースバンド信
号を２乗する乗算回路６５と、帯域制限フィルタ回路４
０またはダウンサンプル回路４９から出力される帯域制
限済みの直交出力ベースバンド信号を２乗する乗算回路
６６と、これらの各乗算器６５、６６から出力される同
相出力ベースバンド２乗信号と直交出力ベースバンド２
乗信号とを加算する加算回路６７と、この加算回路６７
から出力される２乗和信号を開平して、エンベロープ信
号を生成するルート演算回路６８と、乗算回路６５、加
算回路６７、およびルート演算回路６８の処理遅延時間
と同じ遅延時間を持ち、帯域制限フィルタ回路３９また
はダウンサンプル回路４９から出力される帯域制限済み
の同相出力ベースバンド信号を遅延させるディレー回路
６９と、ルート演算回路６８から出力されるエンベロー
プ信号を使用して、ディレー回路６９から出力される遅
延済みの同相出力ベースバンド信号を除算し、振幅が一
定のベクトルとなるＩ軸側補正信号（複素出力信号）を
生成する割算回路７０と、乗算回路６６、加算回路６
７、およびルート演算回路６８の処理遅延時間と同じ遅
延時間を持ち、帯域制限フィルタ回路４０またはダウン
サンプル回路４９から出力される帯域制限済みの直交出
力ベースバンド信号を遅延させるディレー回路７１と、
ルート演算回路６８から出力されるエンベロープ信号を
使用して、ディレー回路７１から出力される遅延済みの
直交出力ベースバンド信号を除算し、振幅が一定のベク
トルとなるＱ軸側補正信号（複素出力信号）を生成する
割算回路７２とを備えている。

【００８７】そして、この複素リッミタ回路４１は、各
帯域制限フィルタ回路３９、４０またはダウンサンプル
回路４９から出力される帯域制限済みの同相出力ベース
バンド信号と、直交出力ベースバンド信号とを各々２乗
して、同相出力ベースバンド２乗信号と、直交出力ベー
スバンド２乗信号を生成した後、これらの同相出力ベー
スバンド２乗信号と、直交出力ベースバンド２乗信号と
を加算して、２乗和信号を求めた後、これを開平して、
同相出力ベースバンド信号と、直交出力ベースバンド信
号とをベクトルとしたときの振幅（ベクトル長）となる
エンベロープ信号を求める。また、この動作と並行し
て、前記振幅により同相出力ベースバンド信号を除算し
て、振幅が一定のベクトルとなるＩ軸側補正信号を生成
し、これを狭帯域フィルタ回路４２または狭帯域ＬＰＦ
回路５０に供給するとともに、前記振幅により直交出力
ベースバンド信号を除算して、振幅が一定のベクトルと
なるＱ軸側補正信号を生成し、これを狭帯域フィルタ回
路４３または狭帯域ＬＰＦ回路５１に供給する。

【００８８】＜複素リミッタ回路４１の第２例の説明＞
図１２は、図９、図１０に示す各周波数／位相ズレ検出
回路４７で使用される複素リミッタ回路４１の他の回路
構成例を示すブロック図である。

【００８９】この図に示す複素リミッタ回路４１は、帯
域制限フィルタ回路３９またはダウンサンプル回路４９
から出力される帯域制限済みの同相出力ベースバンド信
号の絶対値を求める絶対値回路７３と、帯域制限フィル
タ回路４０またはダウンサンプル回路４９から出力され
る帯域制限済みの直交出力ベースバンド信号の絶対値を
求める絶対値回路７４と、これらの各絶対値回路７３、
７４から出力される同相側絶対値信号と直交側絶対値信
号とを比較して、絶対値が大きい方を示す切替信号を生
成する比較回路７５と、この比較回路７５から同相側を
選択する切替信号が出力されているとき、絶対値回路７
３から出力される同相側絶対値信号をａ側信号として出
力し、また比較回路７５から直交側を選択する切替信号
が出力されているとき、スイッチを切り替えて、絶対値
回路７３から出力される同相側絶対値信号をｂ側信号と
して出力するスイッチ回路７６と、比較回路７５から直
交側を選択する切替信号が出力されているとき、スイッ
チを切り替えて、絶対値回路７４から出力される直交側
絶対値信号をａ側信号として出力し、また比較回路７５
から同相側を選択する切替信号が出力されているとき、
絶対値回路７４から出力される直交側絶対値信号をｂ側
信号として出力するスイッチ回路７７とを備えている。

【００９０】さらに、この複素リミッタ回路４１は、こ
れらの各スイッチ回路７６、７７から出力されるａ側信
号とｂ側信号との比（ｂ／ａ）に基づき、表をルックア
ップして、下記（１）式に示す値Ｌを持つ関数信号（振
幅係数信号）を生成する関数発生回路７８と、各スイッ
チ回路７６、７７のいずれか一方から出力されるａ側信
号で、関数発生回路７８から出力される関数信号を除算
して、この除算結果Ｋ（Ｋ＝Ｌ／ａ）を乗算係数信号と
して出力する割算回路７９と、この割算回路７９から出
力される乗算係数信号と帯域制限フィルタ回路３９また
はダウンサンプル回路４９から出力される帯域制限済み
の同相出力ベースバンド信号とを乗算して、振幅が一定
のベクトルとなるＩ軸側補正信号（複素出力信号）を生
成する乗算回路８０と、割算回路７９から出力される乗
算係数信号と帯域制限フィルタ回路４０またはダウンサ
ンプル回路４９から出力される帯域制限済みの直交出力
ベースバンド信号とを乗算して、振幅が一定のベクトル
となるＱ軸側補正信号（複素出力信号）を生成する乗算
回路８１とを備えている。

【００９１】

【数１】 Ｌ＝１／√（１＋（ｂ／ａ）² ） …（１） そして、各帯域制限フィルタ回路３９、４０またはダウ
ンサンプル回路４９から出力される帯域制限済みの同相
出力ベースバンド信号の絶対値と、直交出力ベースバン
ド信号の絶対値とを各々求めて、絶対値が大きい方をａ
側信号、絶対値が小さい方をｂ側信号にし、（１）式に
示す値Ｌを持つ関数信号を生成するとともに、ａ側信号
で関数信号を除算して、乗算係数信号を生成する。次い
で、この乗算係数信号と、帯域制限フィルタ回路３９ま
たはダウンサンプル回路４９から出力される帯域制限済
みの同相出力ベースバンド信号とを乗算して、振幅が一
定のベクトルとなるＩ軸側補正信号を生成し、これを狭
帯域フィルタ回路４２または狭帯域ＬＰＦ回路５０に供
給するとともに、乗算係数信号と、帯域制限フィルタ回
路４０またはダウンサンプル回路４９から出力される帯
域制限済みの直交出力ベースバンド信号とを乗算して、
振幅が一定のベクトルとなるＱ軸側補正信号を生成し、
これを狭帯域フィルタ回路４３または狭帯域ＬＰＦ回路
５１に供給する。

【００９２】これによって、この複素リミッタ回路４１
では、図１１に示す複素リミッタ回路４１に比べて、回
路規模を小さく、かつ精度を高くしながら、上述した複
素リミッタ回路４１と同様な機能を達成することができ
る。

【００９３】＜位相回転回路４６の説明＞図１３は、図
９、図１０に示す各周波数／位相ズレ補正回路４８で使
用される位相回転回路４６の詳細な回路構成例を示すブ
ロック図である。

【００９４】この図に示す位相回転回路４６は、周波数
／位相ズレ検出回路４７から出力されるＩ軸側補正信号
と各ディレー回路４４、４５から出力される同相出力ベ
ースバンド信号、直交出力ベースバンド信号とを各々乗
算する２つの乗算回路５９、６０と、周波数／位相ズレ
検出回路４７から出力されるＱ軸側補正信号と各ディレ
ー回路４４、４５から出力される同相出力ベースバンド
信号、直交出力ベースバンド信号とを各々乗算する２つ
の乗算回路６１、６２と、各乗算回路５９、６２から出
力される乗算済みの同相出力ベースバンド信号と乗算済
みの直交出力ベースバンド信号とを加算して、Ｉ軸側出
力信号を生成する加算回路６３と、各乗算回路６０、６
１から出力される乗算済みの同相出力ベースバンド信号
と乗算済みの直交出力ベースバンド信号との差を求め、
Ｑ軸側出力信号を生成する加算回路６４とを備えてい
る。

【００９５】そして、この位相回転回路４６は、周波数
／位相ズレ検出回路４７から出力されるＩ軸側補正信号
と、Ｑ軸側補正信号とに基づき、各ディレー回路４４、
４５から出力される同相出力ベースバンド信号、直交出
力ベースバンド信号のベクトル回転または位相ズレを逆
方向に回転または位相シフトさせて、ベクトル回転、位
相ズレが無いＩ軸側出力信号と、Ｑ軸側出力信号とを生
成し、これをキャンセル回路１６に供給する。

【００９６】＜デジタル化Ｅスポ混信妨害除去基本回路
４ａの他の説明＞また、上述したデジタル化Ｅスポ混信
妨害除去基本回路４ａでは、周波数ｆ_ck（ｆ_ck＝８
ｆ_sc）のクロック信号を使用して、デジタル化Ｅスポ混
信妨害除去基本回路４ａを構成する２つのＡ／Ｄ変換回
路９、１０と、ステップナイキストフィルタ回路１２
と、ローカル信号回路１１と、直交同期検波回路１３
と、周波数／位相ズレ検出補正回路１５と、キャンセル
回路１６と、Ｄ／Ａ変換回路５とを動作させるようにし
ているが、図１４に示すように、デジタル化Ｅスポ混信
妨害除去基本回路４ａを構成する直交同期検波回路１３
と、周波数／位相ズレ検出補正回路１５との間に、ダウ
ンサンプル回路１４を設けるようにしても良い。

【００９７】この場合、ダウンサンプル回路１４は、直
交同期検波回路１３から出力されるクロック周波数が８
ｆ_scの同相出力ベースバンド信号を間引いて、クロック
周波数が４ｆ_scの同相出力ベースバンド信号を生成する
サンプルレート変換回路８２と、直交同期検波回路１３
から出力されるクロック周波数が８ｆ_scの直交出力ベー
スバンド信号を間引いてクロック周波数が４ｆ_scの直交
出力ベースバンド信号を生成するサンプルレート変換回
路８３とを備えており、直交同期検波回路１３から出力
されるクロック周波数が８ｆ_scの同相出力ベースバンド
信号を間引いて、クロック周波数が４ｆ_scの同相出力ベ
ースバンド信号を生成し、これを周波数／位相ズレ検出
補正回路１５に供給するとともに、直交同期検波回路１
３から出力されるクロック周波数が８ｆ_scの直交出力ベ
ースバンド信号を間引いて、クロック周波数が４ｆ_scの
直交出力ベースバンド信号を生成し、これを周波数／位
相ズレ検出補正回路１５に供給する。

【００９８】これによって、このデジタル化Ｅスポ混信
妨害除去基本回路４ａでは、周波数／位相ズレ検出補正
回路１５、キャンセル回路１６、Ｄ／Ａ変換回路５をク
ロック周波数が４ｆ_scで、無理の無い動作を行わせるこ
とかできるとともに、各フィルタのタップ数を減らし
て、回路規模を小さくすることができる。

【００９９】＜周波数変換／クロック発生回路３の一例
＞ 図１５は、図１に示す周波数変換／クロック発生回路３
の詳細な回路構成例を示すブロック図である。

【０１００】この図に示す周波数変換／クロック発生回
路３は、ＴＶチューナ２から出力される規定周波数（ｆ
_v＝５８．７５ＭＨｚ）のＩＦ信号をエンベロープ検波
して、カラーサブキャリア周波数ｆ_sc（約３．５８ＭＨ
ｚ）を持つカラーサブキャリア周波数信号と水平周波数
ｆ_h（約１５．７３４ｋＨｚ）を持つ水平周波数信号と
を再生する基準信号再生回路６と、この基準信号再生回
路６から出力されるカラーサブキャリア周波数信号また
は水平周波数信号に基づき、カラーサブキャリア周波数
信号の８倍の周波数ｆ_ck（ｆ_ck＝８ｆ_sc）を持つ、デジ
タル信号処理用のクロック信号、およびカラーサブキャ
リア周波数信号の２倍の周波数２ｆ_scを持つ、ローカル
信号を生成するクロックＰＬＬ回路７と、このクロック
ＰＬＬ回路７から出力されるローカル信号を使用して、
ＴＶチューナ２から出力されるＩＦ信号をカラーサブキ
ャリア周波数の２倍の周波数の搬送波を持ち、クロック
信号に同期したＩＦ信号に変換する同期化周波数変換回
路８と、クロックＰＬＬ回路７から出力されるクロック
信号に基づき、クロックＰＬＬ回路７から出力されるロ
ーカル信号をＡ／Ｄ変換して、デジタルローカル信号を
生成するＡ／Ｄ変換回路９と、クロックＰＬＬ回路７か
ら出力されるクロック信号に基づき、同期化周波数変換
回路８から出力されるＩＦ信号をＡ／Ｄ変換して、デジ
タルＩＦ信号を生成するＡ／Ｄ変換回路１０とを備えて
いる。

【０１０１】この場合、クロックＰＬＬ回路７は、基準
信号再生回路６から出力されるカラーサブキャリア周波
数信号または水平周波数信号に基づき、カラーサブキャ
リア周波数信号の８倍の周波数ｆ_ck（ｆ_ck＝８ｆ_sc）を
持つ、デジタル信号処理用のクロック信号、およびカラ
ーサブキャリア周波数信号の２倍の周波数２ｆ_scを持つ
分周信号を生成するクロックＰＬＬ本体回路８４と、こ
のクロックＰＬＬ本体回路８４から出力される分周信号
をバントパスフィルタリングして、正弦波のローカル信
号を生成するＢＰＦ回路８５とを備えており、基準信号
再生回路６から出力されるカラーサブキャリア周波数信
号または水平周波数信号に基づき、クロック信号と、ロ
ーカル信号とを生成し、クロック信号を各Ａ／Ｄ変換回
路９、１０、デジタル化Ｅスポ混信妨害除去回路４、デ
ジタル化Ｅスポ混信妨害除去基本回路４ａなどに供給
し、またローカル信号をＡ／Ｄ変換回路９と、同期化周
波数変換回路８とに供給する。

【０１０２】また、同期化周波数変換回路８は、ＴＶチ
ューナ２から出力される規定周波数ｆ_ｖのＩＦ信号（映
像搬送波成分）の変調波成分を抑圧したキャリア信号
（周波数が５８．７５ＭＨｚ＋ΔＭＨｚの信号）を再生
するキャリア再生回路８６と、このキャリア再生回路８
６から出力されるキャリア信号とクロックＰＬＬ回路７
から出力されるローカル信号（２ｆ_ｓｃ）とをミキシン
グして混合信号を生成するミキサ回路８７と、このミキ
サ回路８７から出力される混合信号をバンドパスフィル
タリングして、混合信号に含まれている和成分（周波数
が５８．７５ＭＨｚ＋ΔＭＨｚ＋２ｆ_ｓｃの信号）を抽
出し、これをローカル信号として出力するＢＰＦ回路８
８と、このＢＰＦ回路８８から出力されるローカル信号
とＴＶチューナ２から出力される規定周波数ｆ_ｖのＩＦ
信号（映像搬送波成分）とを混合してＩＦ信号をＩＦビ
ート信号に変換するミキサ回路８９と、このミキサ回路
８９から出力されるＩＦビート信号に含まれる差の周波
数成分を抽出して、クロック信号に同期し、カラーサブ
キャリア周波数の２倍の周波数の搬送波を持つＩＦ信号
を生成するＢＰＦ回路９０とを備えている。

【０１０３】そして、この同期化周波数変換回路８は、
ＴＶチューナ２から出力される規定周波数ｆ_vのＩＦ信
号（映像搬送波成分）の変調波成分を抑圧したキャリア
信号（周波数が５８．７５ＭＨｚ＋ΔＭＨｚの信号）を
再生し、このキャリア信号と、クロックＰＬＬ回路７か
ら出力されるローカル信号（２ｆ_sc）とをミキシングし
て、混合信号を生成するとともに、この混合信号をバン
ドパスフィルタリングして得られたローカル信号と、Ｉ
Ｆ信号とをミキシングして、ＩＦビート信号を生成し、
さらにこのＩＦビート信号に含まれる差成分を抽出し
て、クロック信号に同期し、カラーサブキャリア周波数
の２倍の周波数の搬送波を持つＩＦ信号を生成し、これ
をＡ／Ｄ変換回路１０に供給する。

【０１０４】これによって、この周波数変換／クロック
発生回路３では、ＴＶチューナ２から出力される規定周
波数のＩＦ信号をエンベロープ検波して、カラーサブキ
ャリア周波数信号と、水平周波数信号とを再生し、これ
らカラーサブキャリア周波数信号と水平周波数信号とに
基づいて、カラーサブキャリア周波数信号のカラーサブ
キャリア周波数ｆ_scの８倍の周波数を持つクロック信号
と、カラーサブキャリア周波数ｆ_scの２倍の周波数を持
つローカル信号とを生成し、クロック信号をデジタル化
Ｅスポ混信妨害除去回路４（または、デジタル化Ｅスポ
混信妨害除去基本回路４ａ）に供給し、さらにこの動作
と並行して、ローカル信号に基づき、ＩＦ信号をクロッ
ク信号に同期した、カラーサブキャリア周波数の２倍の
周波数のＩＦ信号に変換するとともに、クロック信号に
基づき、ＩＦ信号と、ローカル信号とを各々Ａ／Ｄ変換
して、デジタルＩＦ信号と、デジタルローカル信号とを
生成し、これらをデジタル化Ｅスポ混信妨害除去回路４
に供給する。

【０１０５】この際、ＴＶチューナ２から出力されるＩ
Ｆ信号の周波数が変化しても、ミキサ回路８９から出力
されるＩＦビート信号の差周波数が変化しないようにし
ているので、ＴＶチューナ２から出力されるＩＦ信号の
周波数が変化しても、常にカラーサブキャリア周波数ｆ
_sc（約３．５８ＭＨｚ）の２倍の周波数２ｆ_scを持つ、
デジタルＩＦ信号を生成することができる。

【０１０６】また、この周波数変換／クロック発生回路
３では、ＢＰＦ回路８５、８８などのＢＰＦ回路を適所
に配置して周波数的にループが生じないようにしている
ので、同じ周波数を使用する回路でよく発生する、信号
の回り込みなどに起因する干渉などが発生するのを防止
できる。

【０１０７】＜周波数変換／クロック発生回路３の他の
一例＞ 図１６は、図１５に示す周波数変換／クロック発生回路
３の詳細な回路構成例を示すブロック図である。

【０１０８】この図に示す周波数変換／クロック発生回
路３が、図１５に示す周波数変換／クロック発生回路３
と異なる点は、基準信号再生回路６と、クロックＰＬＬ
回路７と、同期化周波数変換回路８とを具体化して、回
路の設計を容易にしたことである。

【０１０９】この場合、基準信号再生回路６は、ＴＶチ
ューナ２から出力される規定周波数（ｆ_v＝５８．７５
ＭＨｚ）のＩＦ信号をエンベロープ検波して、ベースバ
ンド信号を再生するエンベロープ検波回路９１と、この
エンベロープ検波回路９１から出力されるベースバンド
信号をローパスフィルタリングして、２００ｋＨｚ以上
の成分を除去し、高域周波数帯域内にあるＥスポ妨害波
成分を排除するＬＰＦ回路９２と、このＬＰＦ回路９２
から出力される帯域制限済みのベースバンド信号に含ま
れている水平同期信号を分離する同期分離回路９３と、
この同期分離回路９３から出力される水平同期信号に含
まれる等価パルスを除去して、水平周波数ｆ_h（約１
５．７３４ｋＨｚ）を持つ水平周波数信号を生成する等
価パルス除去回路９４とを備えている。

【０１１０】さらに、この基準信号再生回路６は、エン
ベロープ検波回路９１から出力されるベースバンド信号
をバンドパスフィルタリングして、カラーサブキャリア
周波数近傍の成分を抽出するｆ_sc用ＢＰＦ回路９５と、
このｆ_sc用ＢＰＦ回路９５から出力されるカラーサブキ
ャリア近傍の成分信号に基づき、発振動作して、カラー
サブキャリア周波数ｆ_sc（約３．５８ＭＨｚ）を持つカ
ラーサブキャリア周波数信号を生成するバーストロック
ＰＬＬ回路９６と、クロックＰＬＬ回路７に設けられて
いるスイッチ回路９７と連動して動作し、バーストロッ
クＰＬＬ回路９６から出力されるカラーサブキャリア周
波数信号、または等価パルス除去回路９４から出力され
る水平周波数信号のいずれか一方を選択するスイッチ回
路９８とを備えている。

【０１１１】そして、この基準信号再生回路６は、ＴＶ
チューナ２から出力される規定周波数（ｆ_v＝５８．７
５ＭＨｚ）のＩＦ信号をエンベロープ検波して、カラー
サブキャリア周波数ｆ_sc（約３．５８ＭＨｚ）を持つカ
ラーサブキャリア周波数信号と水平周波数ｆ_h（約１
５．７３４ｋＨｚ）を持つ水平周波数信号とを再生し、
これらカラーサブキャリア周波数信号、または水平周波
数信号のいずれか一方を選択して、クロックＰＬＬ回路
７のクロックＰＬＬ本体回路８４に供給する。

【０１１２】クロックＰＬＬ本体回路８４は、基準信号
再生回路６から出力されるカラーサブキャリア周波数信
号の位相（または、水平周波数信号の位相）と帰還信号
との位相を比較して、これらの位相差に応じた比較信号
を生成する位相比較回路９９と、この位相比較回路９９
から出力される比較信号の高周波成分をカットして、低
周波成分のみを通過させるループフィルタ回路１００
と、このループフィルタ回路１００から出力される比較
信号の値に応じた発振周波数で発振して、カラーサブキ
ャリア周波数信号（または、水平周波数信号）の周波数
を基準として、周波数が８ｆ_scのクロック信号を生成す
るＶＣＸＯ回路１０１と、このＶＣＸＯ回路１０１から
出力されるクロック信号をバッファリングして出力する
バッファ回路１０２と、ＶＣＸＯ回路１０１から出力さ
れるクロック信号の周波数を１／２に間引く１／２分周
回路１０３とを備えている。

【０１１３】さらに、このクロックＰＬＬ本体回路８４
は、１／２分周回路１０３から出力される分周信号をバ
ッファリングして、出力するバッファ回路１０４と、１
／２分周回路１０３から出力される分周信号の周波数を
１／２に間引く１／２分周回路１０５と、この１／２分
周回路１０５から出力される分周信号をバッファリング
して、出力するバッファ回路１０６と、１／２分周回路
１０５から出力される分周信号の周波数を１／２に間引
く１／２分周回路１０７と、１／２分周回路１０５から
出力される分周信号の周波数を１／４５５に間引く１／
４５５分周回路１０８と、基準信号再生回路６のスイッ
チ回路９８と連動して動作し、１／２分周回路１０７か
ら出力される分周信号または１／４５５分周回路１０８
から出力される分周信号のいずれか一方を選択し、これ
を帰還信号として、位相比較回路９９に供給するスイッ
チ回路９７とを備えている。

【０１１４】そして、このクロックＰＬＬ本体回路８４
は、基準信号再生回路６のスイッチ回路９８からカラー
サブキャリア周波数信号が出力されているときには、ス
イッチ回路９７によって１／２分周回路１０７から出力
される分周信号を選択し、これを帰還信号として、位相
比較回路９９に供給し、ＶＣＸＯ回路１０１からカラー
サブキャリア周波数信号の周波数ｆ_scの８倍の周波数８
ｆ_scを持つクロック信号を出力させ、バッファ回路１０
２からこれを出力させるとともに、バッファ回路１０６
から周波数２ｆ_scを持つ分周信号を出力させる。

【０１１５】また、基準信号再生回路６のスイッチ回路
９８から水平周波数信号が出力されているときには、ス
イッチ回路９７によって１／４５５分周回路１０８から
出力される分周信号を選択し、これを帰還信号として、
位相比較回路９９に供給し、ＶＣＸＯ回路１０１から水
平周波数信号の周波数の４５５×２×２倍の周波数、す
なわちカラーサブキャリア周波数信号の周波数ｆ_scの８
倍の周波数８ｆ_scを持つクロック信号を出力させ、バッ
ファ回路１０２からこれを出力させるとともに、バッフ
ァ回路１０６から周波数２ｆ_scを持つ分周信号を出力さ
せ、ＢＰＦ回路８５に供給させる。

【０１１６】また、同期化周波数変換回路８は、ＴＶチ
ューナ２から出力される規定周波数ｆ_ｖのＩＦ信号（映
像搬送波成分）の変調波成分を抑圧したキャリア信号
（周波数が５８．７５ＭＨｚ＋ΔＭＨｚの信号）を再生
するキャリア再生回路８６と、このキャリア再生回路８
６から出力されるキャリア信号とＢＰＦ回路８５から出
力されるローカル信号（２ｆ_ｓｃ）とをミキシングして
混合信号を生成するミキサ回路８７と、このミキサ回路
８７から出力される混合信号をバンドパスフィルタリン
グして、混合信号に含まれている和成分（周波数が５
８．７５ＭＨｚ＋ΔＭＨｚ＋２ｆ_ｓｃの信号）を抽出
し、これをローカル信号として出力するＢＰＦ回路１０
９と、このＢＰＦ回路１０９から出力されるローカル信
号を増幅する増幅回路１１０と、この増幅回路１１０か
ら出力されるローカル信号の高調波成分を除去するＢＰ
Ｆ回路１１１と、このＢＰＦ回路１１１から出力される
ローカル信号とＴＶチューナ２から出力される規定周波
数ｆ_ｖのＩＦ信号（映像搬送波成分）とを混合してＩＦ
ビート信号を生成するミキサ回路８９と、このミキサ回
路８９から出力されるＩＦビート信号に含まれる差の周
波数成分を抽出して、クロック信号に同期した、カラー
サブキャリア周波数の２倍の周波数の搬送波のＩＦ信号
を生成するＢＰＦ回路９０とを備えている。

【０１１７】この場合、キャリア再生回路８６は、ＴＶ
チューナ２から出力される規定周波数ｆ_vのＩＦ信号
（映像搬送波成分）の映像搬送波近傍の周波数成分を抽
出する狭帯域ＢＰＦ回路１１２と、この狭帯域ＢＰＦ回
路１１２から出力される狭帯域化された映像搬送波近傍
の周波数成分と予め設定されているしきい値とを比較
し、これによって振幅変化を消して、キャリア近傍の変
調波成分を抑圧し、ほぼ無変調の矩形波状キャリア信号
を再生するコンパレータ回路１１３と、このコンパレー
タ回路１１３から出力される矩形波状キャリア信号に対
して、バンドパスフィルタリングを行って、キャリア信
号以外の不要な高調波成分を除去してＩＦ信号のキャリ
アを示す正弦波信号（キャリア信号）を生成するＢＰＦ
回路１１４とを備えている。

【０１１８】そして、この同期化周波数変換回路８は、
ＴＶチューナ２から出力される規定周波数ｆ_vのＩＦ信
号（映像搬送波成分）が入力されたとき、このＩＦ信号
に対し、狭帯域バンドパスフィルタリング処理、コンパ
レータ処理、およびバンドパスフィルタリング処理を順
次施して、ＩＦ信号のキャリアを示す正弦波信号（キャ
リア信号）を生成し、これをミキサ回路８７に供給す
る。

【０１１９】これによって、この周波数変換／クロック
発生回路３では、図１５に示す周波数変換／クロック発
生回路３と同様に、ＴＶチューナ２から出力されるＩＦ
信号の周波数が変化しても、ミキサ回路８９から出力さ
れるＩＦビート信号の差周波数が変化しないようにし
て、カラーサブキャリア周波数ｆ_sc（約３．５８ＭＨ
ｚ）の２倍の周波数２ｆ_scを持つ、デジタルＩＦ信号を
生成することができる。

【０１２０】また、この周波数変換／クロック発生回路
３でも、適所にＢＰＦ回路を配置してループが生じない
ようにしているので、同じ周波数を使用する回路でよく
発生する、信号の回り込みなどに起因する、干渉などが
発生しないようにすることができる。

【０１２１】

【発明の効果】以上説明したように本発明によれば、回
路規模を小さくすることができるとともに、リアルタイ
ムの信号処理を実現し、かつダウンサンプルの導入によ
り動作速度を低くすることができ、これによって、回路
全体のＬＳＩ化を容易にして、家庭用受信装置でも、Ｅ
スポ混信妨害除去を行うことができる。

【図面の簡単な説明】

【図１】本発明によるデジタル化Ｅスポ混信妨害除去回
路を使用したＥスポ混信妨害除去装置の全体構成例を示
すブロック図である。

【図２】図１に示すデジタル化Ｅスポ混信妨害除去回路
４をＬＳＩ化したデジタル化Ｅスポ混信妨害除去基本回
路のうち、周波数／位相ズレ検出補正回路、キャンセル
回路などのタップ数を多くして、精度を高め、さらに入
出力インタフェース回路として、Ａ／Ｄ変換回路、Ｄ／
Ａ変換回路を持たせて、ＬＳＩチップの端子数を少なく
したデジタル化Ｅスポ混信妨害除去基本回路の一例を示
すブロック図である。

【図３】図２に示すＡ／Ｄ変換回路にローカル信号を供
給する外部のキャリア再生回路の一例を示すブロック図
である。

【図４】図３に示す外部のキャリア再生回路の動作を説
明するための模式図である。

【図５】図５は、図１、図２に示すローカル信号回路の
詳細な回路構成例を示すブロック図である。

【図６】図１、図２に示す直交同期検波回路の詳細な回
路構成例を示すブロック図である。

【図７】図１、図２に示す直交同期検波回路の第２例で
使用される直交同期検波の原理を示す模式図である。

【図８】図７に示す直交同期検波原理を使用した直交同
期検波回路の詳細な回路構成例を示すブロック図であ
る。

【図９】図１、図２に示す周波数／位相ズレ検出補正回
路の詳細な回路構成例を示すブロック図である。

【図１０】図１、図２に示す周波数／位相ズレ検出補正
回路の他の回路構成例を示すブロック図である。

【図１１】図９、図１０に示す各周波数／位相ズレ検出
回路で使用される複素リミッタ回路の詳細な回路構成例
を示すブロック図である。

【図１２】図９、図１０に示す各周波数／位相ズレ検出
回路で使用される複素リミッタ回路の他の回路構成例を
示すブロック図である。

【図１３】図９、図１０に示す各周波数／位相ズレ補正
回路で使用される位相回転回路の詳細な回路構成例を示
すブロック図である。

【図１４】本発明で使用されるデジタル化Ｅスポ混信妨
害除去基本回路の他の一例を示すブロック図である。

【図１５】図１に示す周波数変換／クロック発生回路の
詳細な回路構成例を示すブロック図である。

【図１６】図１５に示す周波数変換／クロック発生回路
の詳細な回路構成例を示すブロック図である。

【図１７】直交同期検波と、ヒルベルト変換とによる方
式を使用した従来のＥスポ混信妨害除去回路の基本構成
例を示すブロック図である。

【図１８】図１７に示す直交同期検波回路の動作例を示
す模式図である。

【図１９】図１７に示す直交同期検波回路の動作例を示
す模式図である。

【図２０】図１７に示す直交同期検波回路の動作例を示
す模式図である。

【符号の説明】

１ Ｅスポ混信妨害除去装置 ２ ＴＶチューナ ３ 周波数変換／クロック発生回路 ４ デジタル化Ｅスポ混信妨害除去回路 ４ａ デジタル化Ｅスポ混信妨害除去基本回路 ５ Ｄ／Ａ変換回路 ６ 基準信号再生回路 ７ クロックＰＬＬ回路 ８ 同期化周波数変換回路 ９、１０ Ａ／Ｄ変換回路 １１ ローカル信号回路 １２ ステップナイキストフィルタ回路 １３ 直交同期検波回路 １４、４９ ダウンサンプル回路 １５ 周波数／位相ズレ検出補正回路 １６ キャンセル回路 １７ 妨害波検出フィルタ係数制御回路 １８ ヒルベルト変換／アダプティブフィルタ回路 １９、２７、４４、４５、６９、７１ ディレー回路 ２０、６３、６４、６７ 加算回路 ２１ キャリア再生回路、 ２２、１１２ 狭帯域ＢＰＦ回路 ２３、１１３ コンパレータ回路 ２４、２６、８５、１１４ ＢＰＦ回路 ２５ ヒルベルト変換回路 ２８、３０、５９、６０、６１、６２、６５、６６、８
０、８１ 乗算回路 ２９、３１ ＬＰＦ回路 ３２ ゼロデータ回路 ３３、３５ ラッチ回路 ３４ 符号反転回路 ３６ 切替制御回路 ３７、３８、７６、７７、９７、９８ スイッチ回路 ３９、４０ 帯域制限フィルタ回路 ４１ 複素リミッタ回路 ４２、４３ 狭帯域フィルタ回路 ４６ 位相回転回路 ４７ 周波数／位相ズレ検出回路 ４８ 周波数／位相ズレ補正回路 ５０、５１ 狭帯域ＬＰＦ回路 ５２ アップサンプル回路 ５３、５４、５５、５７、８２、８３ サンプルレート
変換回路 ５６、５８ 補間フィルタ回路 ６８ ルート演算回路 ７０、７２、７９ 割算回路 ７３、７４ 絶対値回路 ７５ 比較回路 ７８ 関数発生回路 ８４ クロックＰＬＬ本体回路 ８６ キャリア再生回路 ８７、８９ ミキサ回路（同期化周波数変換本体回路） ８８、９０、１０９、１１１ ＢＰＦ回路（同期化周波
数変換本体回路） ９１ エンベロープ検波回路 ９２ ＬＰＦ回路（水平周波数信号再生回路） ９３ 同期分離回路（水平周波数信号再生回路） ９４ 等価パルス除去回路（水平周波数信号再生回路） ９５ ｆ_sc用ＢＰＦ回路（カラーサブキャリア周波数信
号再生回路） ９６ バーストロックＰＬＬ回路（カラーサブキャリア
周波数信号再生回路） ９９ 位相比較回路 １００ ループフィルタ回路 １０１ ＶＣＸＯ回路 １０２、１０４、１０６ バッファ回路 １０３、１０５、１０７ １／２分周回路 １０８ １／４５５分周回路 １１０ 増幅回路（同期化周波数変換本体回路）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 折原 豊 東京都世田谷区砧一丁目10番11号 日本 放送協会放送技術研究所内 (72)発明者 武智 秀 東京都世田谷区砧一丁目10番11号 日本 放送協会放送技術研究所内 (72)発明者 居相 直彦 東京都世田谷区砧一丁目10番11号 日本 放送協会放送技術研究所内 (72)発明者 濱住 啓之 東京都世田谷区砧一丁目10番11号 日本 放送協会放送技術研究所内 (72)発明者 大塚 吉道 東京都世田谷区砧一丁目10番11号 日本 放送協会放送技術研究所内 (56)参考文献 特開 昭63−302676（ＪＰ，Ａ) 特開 平５−327355（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/14 - 5/217 H04N 5/44 - 5/46

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 カラーサブキャリア周波数の８倍の周波
   数を持つクロック信号で動作するＡ／Ｄ変換回路から出
   力されるデジタルＩＦ信号を前処理するステップナイキ
   ストフィルタ回路と、 このステップナイキストフィルタ回路から出力される前
   処理済みのデジタルＩＦ信号を直交同期検波して、同相
   出力ベースバンド信号と直交出力ベースバンド信号とを
   生成する直交同期検波回路と、 この直交同期検波回路から出力される同相出力ベースバ
   ンド信号、直交出力ベースバンド信号に対し、帯域制限
   処理、複素リミッタ処理、狭帯域処理を行ってＩ軸側補
   正信号、Ｑ軸側補正信号を生成する周波数／位相ズレ検
   出回路と、 前記直交同期検波回路から出力される同相出力ベースバ
   ンド信号、直交出力ベースバンド信号に対し、遅延処
   理、前記周波数／位相ズレ検出回路から出力されるＩ軸
   側補正信号、Ｑ軸側補正信号を用いた位相回転処理を行
   って、周波数ズレ、位相ズレを補正したＩ軸側出力信
   号、Ｑ軸側出力信号を生成する周波数／位相ズレ補正回
   路と、 この周波数／位相ズレ補正回路から出力されるＱ軸側出
   力信号をヒルベルト変換処理、アダプティブフィルタリ
   ング処理して、妨害波成分を抽出し、この妨害波成分を
   使用して、前記周波数／位相ズレ補正回路から出力され
   るＩ軸側出力信号の妨害波成分をキャンセルするキャン
   セル回路と、 を備えたことを特徴とするデジタル化Ｅスポ混信妨害除
   去回路。
2. 【請求項２】 請求項１に記載したデジタル化Ｅスポ混
   信妨害除去回路において、前記複素リミッタ処理を行う
   複素リミッタ回路は、 帯域制限された同相出力ベースバンド信号、帯域制限さ
   れた直交出力ベースバンド信号の絶対値を求める絶対値
   回路と、 この絶対値回路から出力される各絶対値を比較する比較
   回路と、 この比較回路の比較結果に基づき、前記各絶対値に対応
   する関数信号を生成する関数発生回路と、 この関数発生回路から出力される関数信号を使用し、前
   記各絶対値の大きな方を割算して、直交する２信号の２
   乗和のベクトル長を一定にする係数を求める割算回路
   と、この割算回路で得られた係数と前記同相出力ベース
   バンド信号、直交出力ベースバンド信号を各々乗算し
   て、Ｉ軸側補正信号、Ｑ軸側補正信号を求める乗算回路
   と、 を備えたことを特徴とするデジタル化Ｅスポ混信妨害除
   去回路。