JP3154664B2 - 搬送波及びシンボルタイミング復元完了の検出回路とその方法及びこれを採用した高解像度テレビ - Google Patents
搬送波及びシンボルタイミング復元完了の検出回路とその方法及びこれを採用した高解像度テレビInfo
- Publication number
- JP3154664B2 JP3154664B2 JP19946496A JP19946496A JP3154664B2 JP 3154664 B2 JP3154664 B2 JP 3154664B2 JP 19946496 A JP19946496 A JP 19946496A JP 19946496 A JP19946496 A JP 19946496A JP 3154664 B2 JP3154664 B2 JP 3154664B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- carrier
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
- H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/06—Demodulator circuits; Receiver circuits
- H04L27/066—Carrier recovery circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/015—High-definition television systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Television Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Television Receiver Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は搬送波及びシンボル
タイミング復元完了の検出回路とその方法及びこれを採
用した高解像度テレビ（以下、HDTVと言う）に係り、特
にHDTV受信機の安定した動作を短時間内に実行させるた
めの搬送波及びシンボルタイミング復元完了を検出する
回路とその方法に関する。
タイミング復元完了の検出回路とその方法及びこれを採
用した高解像度テレビ（以下、HDTVと言う）に係り、特
にHDTV受信機の安定した動作を短時間内に実行させるた
めの搬送波及びシンボルタイミング復元完了を検出する
回路とその方法に関する。
【０００２】
【従来の技術】過去の白黒テレビとカラーテレビの開発
以後、最近ではテレビの開発が生々しい現場感、大型画
面、高解像度を重視する方向に進んでいる。このような
方向の活発な研究開発で日本は現在、アナログ伝送方式
のMUSE方式に基づいた最初の高解像度テレビ（以下、HD
TVと言う）放送を進行しており、米国ではGA委員会でHD
TVシステムを提案しており、GA-HDTV の変調方法として
はVSB 変調方式を採択している。
以後、最近ではテレビの開発が生々しい現場感、大型画
面、高解像度を重視する方向に進んでいる。このような
方向の活発な研究開発で日本は現在、アナログ伝送方式
のMUSE方式に基づいた最初の高解像度テレビ（以下、HD
TVと言う）放送を進行しており、米国ではGA委員会でHD
TVシステムを提案しており、GA-HDTV の変調方法として
はVSB 変調方式を採択している。
【０００３】そして、GA-HDTV では地上放送モードのた
めの八つのレベルを用いた8-VSB と高速ケーブルモード
のための十六個レベルを用いた16-VSBを変調方法として
選択した。図１はGA委員会で提案した従来のHDTVの構成
ブロック図である。図１において、チューナー１０２で
はアンテナを通して受信されるHDTV信号から所望のテレ
ビチャンネル信号を選択する。
めの八つのレベルを用いた8-VSB と高速ケーブルモード
のための十六個レベルを用いた16-VSBを変調方法として
選択した。図１はGA委員会で提案した従来のHDTVの構成
ブロック図である。図１において、チューナー１０２で
はアンテナを通して受信されるHDTV信号から所望のテレ
ビチャンネル信号を選択する。
【０００４】一般的にチューナー１０２の出力は中心周
波数が44MHz であり、帯域幅が6MHzである変調されたHD
TV信号である。どころが、チューナー１０２の出力はチ
ューナー内部のフィルタ特性が優れないため、正確に6M
Hz帯域のHDTV信号のみを通過させずに隣接チャンネルの
信号まで通過させる。隣接チャンネルの信号は所望のチ
ャンネルの信号に対して干渉を招くのでこれを防止する
ためにチューナー１０２の出力は正確に6MHz帯域の帯域
幅を有する表面弾性波（SAW)フィルタ１０４を経るよう
になる。
波数が44MHz であり、帯域幅が6MHzである変調されたHD
TV信号である。どころが、チューナー１０２の出力はチ
ューナー内部のフィルタ特性が優れないため、正確に6M
Hz帯域のHDTV信号のみを通過させずに隣接チャンネルの
信号まで通過させる。隣接チャンネルの信号は所望のチ
ャンネルの信号に対して干渉を招くのでこれを防止する
ためにチューナー１０２の出力は正確に6MHz帯域の帯域
幅を有する表面弾性波（SAW)フィルタ１０４を経るよう
になる。
【０００５】中間周波数（以下、IFと言う）増幅器１０
６はA/D 変換器１１０の入力信号を適切なレベルに保つ
ためのものであり、自動利得調節（以下、AGC と言う)
回路１１４から出力されるAGC 信号によりIF増幅器１０
６の出力の振幅が制御される。ここで、適切なレベルと
は８−レベル（(1, (3, (5, (7）にDCオフセット（1(2
5）の加えられた８−レベル（-5(75, -3(75, -1(75, 0
(25, 2(25, 4(25, 6(25,8(25)である。
６はA/D 変換器１１０の入力信号を適切なレベルに保つ
ためのものであり、自動利得調節（以下、AGC と言う)
回路１１４から出力されるAGC 信号によりIF増幅器１０
６の出力の振幅が制御される。ここで、適切なレベルと
は８−レベル（(1, (3, (5, (7）にDCオフセット（1(2
5）の加えられた８−レベル（-5(75, -3(75, -1(75, 0
(25, 2(25, 4(25, 6(25,8(25)である。
【０００６】チューナー１０２の内部にも高周波（以
下、RFと言う）増幅器を具備しているのでIF増幅器１０
６の信号増幅だけで利得が十分でない場合にはAGC 回路
１１４から出力されるAGC 信号によりチューナー１０２
のRF増幅器の振幅を調節する。一方、HDTV受信機に電源
が印加された後の最初の作動はチューナー１０２の同期
周波数を正確に制御し搬送波復元を完璧にしなければな
らない。搬送波復元は周波数及び位相同期ループ（以
下、FPLLと言う）回路１０８により行われるが、IF増幅
器１０６の出力信号に付加されているパイロット信号を
追跡しパイロット信号が０Hzに存在し得るようにチュー
ナー１０２の局部発振周波数を調整する。
下、RFと言う）増幅器を具備しているのでIF増幅器１０
６の信号増幅だけで利得が十分でない場合にはAGC 回路
１１４から出力されるAGC 信号によりチューナー１０２
のRF増幅器の振幅を調節する。一方、HDTV受信機に電源
が印加された後の最初の作動はチューナー１０２の同期
周波数を正確に制御し搬送波復元を完璧にしなければな
らない。搬送波復元は周波数及び位相同期ループ（以
下、FPLLと言う）回路１０８により行われるが、IF増幅
器１０６の出力信号に付加されているパイロット信号を
追跡しパイロット信号が０Hzに存在し得るようにチュー
ナー１０２の局部発振周波数を調整する。
【０００７】このようにして搬送波を復元し、復元され
た搬送波をIF増幅器１０６の出力と乗算して基底帯域の
信号として復調させる。A/D 変換器１１０はシンボルク
ロック復元器１１２から復元されたシンボルクロックに
よりFPLL回路１０８の出力をディジタルデータに変換す
る。ここで、シンボルクロック復元器を他にシンボルタ
イミング復元器とも言う。
た搬送波をIF増幅器１０６の出力と乗算して基底帯域の
信号として復調させる。A/D 変換器１１０はシンボルク
ロック復元器１１２から復元されたシンボルクロックに
よりFPLL回路１０８の出力をディジタルデータに変換す
る。ここで、シンボルクロック復元器を他にシンボルタ
イミング復元器とも言う。
【０００８】シンボルクロック復元器１１２はA/D 変換
器１１０のサンプリング時点を予測し、全体システムの
作動クロックを生成する。DCオフセット除去器１１６で
はディジタルデータに変換された信号から、パイロット
信号及びA/D 変換器１１０の非線形性により発生するDC
オフセットを取り除く。
器１１０のサンプリング時点を予測し、全体システムの
作動クロックを生成する。DCオフセット除去器１１６で
はディジタルデータに変換された信号から、パイロット
信号及びA/D 変換器１１０の非線形性により発生するDC
オフセットを取り除く。
【０００９】即ち、伝送時に小さいディジタルDCレベル
1(25が +5, -5, -5, +5 の信号レベルを有する４シンボ
ルのデータセグメント同期と８レベル(1, (3, (5, (7の
うちランダムされたレベルを有する８３２シンボルデー
タに加えられ伝送されるが、これはデータ信号にパイロ
ット信号が付加される効果と等しい。かつ、図１に示さ
れたA/D 変換器１１０の入出力特性は非線形性を有す
る。それ故に、受信機ではパイロット信号によるDCオフ
セット1(25とA/D 変換器１１０の非線形性により発生す
るDCオフセットを取り除くことのみにより元どおりの信
号レベルを有するHDTV信号を復元することができる。
1(25が +5, -5, -5, +5 の信号レベルを有する４シンボ
ルのデータセグメント同期と８レベル(1, (3, (5, (7の
うちランダムされたレベルを有する８３２シンボルデー
タに加えられ伝送されるが、これはデータ信号にパイロ
ット信号が付加される効果と等しい。かつ、図１に示さ
れたA/D 変換器１１０の入出力特性は非線形性を有す
る。それ故に、受信機ではパイロット信号によるDCオフ
セット1(25とA/D 変換器１１０の非線形性により発生す
るDCオフセットを取り除くことのみにより元どおりの信
号レベルを有するHDTV信号を復元することができる。
【００１０】したがって、DCオフセット除去器１１６は
フィールド同期データの平均DCオフセットを検出し、A/
D 変換器１１０の出力から検出された平均DCオフセット
を減算しDCオフセットを取り除く。ここで、HDTVデータ
フレームは図２に示されたように、二つのフィールドよ
り構成され、各フィールドは一つのフィールド同期セグ
メントと３１２個のデータセグメントより構成され、こ
のデータセグメントは４シンボルのセグメント同期に追
従する８３２データプラス前方誤り訂正（FEC)シンボル
よりなっている。即ち、図３に示されたように、８３２
データと４シンボルのデータセグメント同期よりなる８
３６シンボルが一つのデータセグメントとして構成され
る。そして、データセグメントのデータセグメント同期
は各データセグメントの開始部分で８−レベルディジタ
ルデータストリームに挿入されている。この際、データ
セグメント同期は四つのシンボルが 5, -5, -5, 5 を有
する一定なパターンより構成され、残りのデータはそれ
ぞれランダムされた信号レベルより構成される。
フィールド同期データの平均DCオフセットを検出し、A/
D 変換器１１０の出力から検出された平均DCオフセット
を減算しDCオフセットを取り除く。ここで、HDTVデータ
フレームは図２に示されたように、二つのフィールドよ
り構成され、各フィールドは一つのフィールド同期セグ
メントと３１２個のデータセグメントより構成され、こ
のデータセグメントは４シンボルのセグメント同期に追
従する８３２データプラス前方誤り訂正（FEC)シンボル
よりなっている。即ち、図３に示されたように、８３２
データと４シンボルのデータセグメント同期よりなる８
３６シンボルが一つのデータセグメントとして構成され
る。そして、データセグメントのデータセグメント同期
は各データセグメントの開始部分で８−レベルディジタ
ルデータストリームに挿入されている。この際、データ
セグメント同期は四つのシンボルが 5, -5, -5, 5 を有
する一定なパターンより構成され、残りのデータはそれ
ぞれランダムされた信号レベルより構成される。
【００１１】一方、図２に示された各フィールドのフィ
ールド同期セグメント内には５１１シンボル基準フィー
ルド同期信号が記録される。この第１及び第２フィール
ド同期セグメント（#1, #2）の基準フィールド同期信号
は絶対値が同じで相互反対の符号を有する。したがっ
て、送信時にこの基準フィールド同期信号にもDCオフセ
ット１．２５が加えられ伝送されるのでDCオフセット除
去器１１６で第１及び第２基準フィールド同期信号を合
わせて平均を求めるとこの平均値がDCオフセットにな
る。
ールド同期セグメント内には５１１シンボル基準フィー
ルド同期信号が記録される。この第１及び第２フィール
ド同期セグメント（#1, #2）の基準フィールド同期信号
は絶対値が同じで相互反対の符号を有する。したがっ
て、送信時にこの基準フィールド同期信号にもDCオフセ
ット１．２５が加えられ伝送されるのでDCオフセット除
去器１１６で第１及び第２基準フィールド同期信号を合
わせて平均を求めるとこの平均値がDCオフセットにな
る。
【００１２】等化器１１８は送信信号が伝送チャンネル
を通過して生じる多重経路歪曲を取り除く。この多重経
路歪曲は地上放送の電波が山やビル群、飛行機などに反
射され生成された多重経路チャンネルの結果である。多
重経路歪曲はHDTV受像機上で元の信号の映像に対して遅
延と減殺を有する重畳された他の映像の形態に現れ、ま
た、HDTV信号の周波数特性を歪曲させる。
を通過して生じる多重経路歪曲を取り除く。この多重経
路歪曲は地上放送の電波が山やビル群、飛行機などに反
射され生成された多重経路チャンネルの結果である。多
重経路歪曲はHDTV受像機上で元の信号の映像に対して遅
延と減殺を有する重畳された他の映像の形態に現れ、ま
た、HDTV信号の周波数特性を歪曲させる。
【００１３】位相追跡ループ（以下、PTL と言う）回路
１２０ではFPLL回路１０８で完全に復元できなかった位
相のエラーを補正する。一方、送信機では信号を伝送す
る前に伝送途中に発生したシンボルエラーを減少させる
ためにリードソロモン（以下、RSと言う）符号化、イン
タリーブ処理と、TCM を通して信号を変調させる。これ
を復号化するための装置がチャンネル復号化器１２２で
ある。チャンネル復号化器１２２ではPTL 回路１２０の
出力をトレリス復号化し、トレリス復号化されたデータ
をディインタリーブ処理し、ディインタリーブされたデ
ータはRSコードで積符号化されたデータであるのでパリ
ティーを用い積符号化されたデータをエラー訂正復号化
する信号処理過程を行う。
１２０ではFPLL回路１０８で完全に復元できなかった位
相のエラーを補正する。一方、送信機では信号を伝送す
る前に伝送途中に発生したシンボルエラーを減少させる
ためにリードソロモン（以下、RSと言う）符号化、イン
タリーブ処理と、TCM を通して信号を変調させる。これ
を復号化するための装置がチャンネル復号化器１２２で
ある。チャンネル復号化器１２２ではPTL 回路１２０の
出力をトレリス復号化し、トレリス復号化されたデータ
をディインタリーブ処理し、ディインタリーブされたデ
ータはRSコードで積符号化されたデータであるのでパリ
ティーを用い積符号化されたデータをエラー訂正復号化
する信号処理過程を行う。
【００１４】ソース復号化器１２４ではチャンネル復号
化器１２２から出力されるエラー訂正復号化されたデー
タを可変長復号化し、可変長復号化されたデータを逆量
子化し、逆量子化されたデータを符号化時用いられた量
子化ステップサイズによりIDCTを経て、圧縮されたデー
タを元のデータに復元しディスプレー１２６にディスプ
レーする。
化器１２２から出力されるエラー訂正復号化されたデー
タを可変長復号化し、可変長復号化されたデータを逆量
子化し、逆量子化されたデータを符号化時用いられた量
子化ステップサイズによりIDCTを経て、圧縮されたデー
タを元のデータに復元しディスプレー１２６にディスプ
レーする。
【００１５】前述した受信機の各ブロックの作動順番は
まず搬送波復元が完璧に行われてから初めてシンボルク
ロック復元器でシンボルタイミング復元及び等化器など
の残りのブロックが順次に作動するようになっている。
その故に、正常作動が行われるために一番大事な点は、
搬送波復元が行われてから初めてシンボルタイミングの
復元がまともに完了され得るという点である。それか
ら、シンボルタイミング復元が完了された後に等化器及
びその後端のブロックを作動させることにより短時間内
に受信機が正常的に作動され得る。
まず搬送波復元が完璧に行われてから初めてシンボルク
ロック復元器でシンボルタイミング復元及び等化器など
の残りのブロックが順次に作動するようになっている。
その故に、正常作動が行われるために一番大事な点は、
搬送波復元が行われてから初めてシンボルタイミングの
復元がまともに完了され得るという点である。それか
ら、シンボルタイミング復元が完了された後に等化器及
びその後端のブロックを作動させることにより短時間内
に受信機が正常的に作動され得る。
【００１６】即ち、図１に示された従来のHDTV受信機の
ように電源が印加された直後からすべてのブロックが作
動する装置では、搬送波復元とシンボルタイミング復元
が完了し正確なデータが等化器に入力されても、以前の
等化器の誤動作のために正常状態に至るまでにかかる時
間が搬送波復元及びシンボルタイミング復元の完了後に
初めて等化器及び以後のブロックを作動させる時より長
い。
ように電源が印加された直後からすべてのブロックが作
動する装置では、搬送波復元とシンボルタイミング復元
が完了し正確なデータが等化器に入力されても、以前の
等化器の誤動作のために正常状態に至るまでにかかる時
間が搬送波復元及びシンボルタイミング復元の完了後に
初めて等化器及び以後のブロックを作動させる時より長
い。
【００１７】それゆえに、搬送波復元とシンボルタイミ
ング復元が全部完了したことを判断するための装置が必
要になった。
ング復元が全部完了したことを判断するための装置が必
要になった。
【００１８】
【発明の解決しようとする課題】本発明は短時間内に正
常動作を行わせるための搬送波及びシンボルタイミング
復元完了の検出回路を提供することにその目的がある。
また、搬送波及びシンボルタイミング復元完了の検出機
能を有するHDTVを提供することに他の目的がある。
常動作を行わせるための搬送波及びシンボルタイミング
復元完了の検出回路を提供することにその目的がある。
また、搬送波及びシンボルタイミング復元完了の検出機
能を有するHDTVを提供することに他の目的がある。
【００１９】また、短時間内に正常動作を行わせるため
の搬送波及びシンボルタイミング復元完了の検出方法を
提供することに更に他の目的がある。
の搬送波及びシンボルタイミング復元完了の検出方法を
提供することに更に他の目的がある。
【００２０】
【課題を解決するための手段】前記の目的を達成するた
めに、本発明の検出回路は受信される信号から搬送波を
復元し、復元された搬送波を用い受信された信号を基底
帯域信号に復調し、復調された信号のシンボルタイミン
グを復元した後、復元されたシンボルタイミングにより
復調された信号を等化した後、等化された信号を復号化
する受信機において、前記復調された信号を所定のシン
ボル単位で平均値を求めて得られたDC予測値を出力する
予測手段と、前記DC予測値に応答し搬送波復元完了を検
出する第１検出手段と、前記連続するDC予測値の差に応
答しシンボルタイミング復元完了を検出する第２検出手
段と、前記第１及び第２検出手段の出力に応答し前記復
調された信号を初めて等化及び復号化するように制御す
る動作制御信号を発生する発生手段とを含むことを特徴
とする。
めに、本発明の検出回路は受信される信号から搬送波を
復元し、復元された搬送波を用い受信された信号を基底
帯域信号に復調し、復調された信号のシンボルタイミン
グを復元した後、復元されたシンボルタイミングにより
復調された信号を等化した後、等化された信号を復号化
する受信機において、前記復調された信号を所定のシン
ボル単位で平均値を求めて得られたDC予測値を出力する
予測手段と、前記DC予測値に応答し搬送波復元完了を検
出する第１検出手段と、前記連続するDC予測値の差に応
答しシンボルタイミング復元完了を検出する第２検出手
段と、前記第１及び第２検出手段の出力に応答し前記復
調された信号を初めて等化及び復号化するように制御す
る動作制御信号を発生する発生手段とを含むことを特徴
とする。
【００２１】前記の他の目的を達成するために、本発明
のHDTVは受信されるHDTV信号から所望のチャンネル信号
を選択するチューナーと、前記チューナーの出力を増幅
する中間周波数（IF）増幅器と、前記IF増幅器の出力信
号に付加されているパイロット信号を追跡し搬送波を復
元し、この復元された搬送波を用い前記IF増幅器の出力
信号を基底帯域の信号に復調する周波数及び位相同期ル
ープ（FPLL）回路と、前記FPLL回路の出力信号をディジ
タル信号形態に変換するアナログ−ディジタル（A/D)変
換器と、前記A/D 変換器の出力からシンボルクロックを
復元して前記A/D 変換器のサンプリング時点を予測する
シンボルクロック復元器と、前記A/D 変換器の出力を所
定のシンボル単位で平均値を求めて得られたDC予測値を
前記A/D変換器の出力から減算しDCオフセットを取り除
くDCオフセット除去器と、前記DC予測値と連続するDC予
測値の差に応答し搬送波及びシンボルタイミング復元が
完了したことを表す検出信号を発生する検出信号発生器
と、前記検出信号により前記DCオフセット除去器の出力
を等化する等化器と、前記等化器の出力を入力して前記
FPLL回路で復元できなかった位相のエラーを補正する位
相追跡ループ（PTL)回路と、前記PTL 回路の出力をトレ
リス復号化し、トレリス復号化されたデータをエラー訂
正復号化するチャンネル復号化器と、前記エラー訂正復
号化されたデータを伸長するソース復号化器とを含むこ
とを特徴とする。
のHDTVは受信されるHDTV信号から所望のチャンネル信号
を選択するチューナーと、前記チューナーの出力を増幅
する中間周波数（IF）増幅器と、前記IF増幅器の出力信
号に付加されているパイロット信号を追跡し搬送波を復
元し、この復元された搬送波を用い前記IF増幅器の出力
信号を基底帯域の信号に復調する周波数及び位相同期ル
ープ（FPLL）回路と、前記FPLL回路の出力信号をディジ
タル信号形態に変換するアナログ−ディジタル（A/D)変
換器と、前記A/D 変換器の出力からシンボルクロックを
復元して前記A/D 変換器のサンプリング時点を予測する
シンボルクロック復元器と、前記A/D 変換器の出力を所
定のシンボル単位で平均値を求めて得られたDC予測値を
前記A/D変換器の出力から減算しDCオフセットを取り除
くDCオフセット除去器と、前記DC予測値と連続するDC予
測値の差に応答し搬送波及びシンボルタイミング復元が
完了したことを表す検出信号を発生する検出信号発生器
と、前記検出信号により前記DCオフセット除去器の出力
を等化する等化器と、前記等化器の出力を入力して前記
FPLL回路で復元できなかった位相のエラーを補正する位
相追跡ループ（PTL)回路と、前記PTL 回路の出力をトレ
リス復号化し、トレリス復号化されたデータをエラー訂
正復号化するチャンネル復号化器と、前記エラー訂正復
号化されたデータを伸長するソース復号化器とを含むこ
とを特徴とする。
【００２２】前記の他の目的を発生すために、本発明の
検出方法は受信される信号から搬送波を復元し、復元さ
れた搬送波を用い基底帯域信号に復調し、復調された信
号のシンボルタイミングを復元した後、復元されたシン
ボルタイミングにより復調された信号を等化した後、等
化された信号を復号化する受信機の信号処理方法におい
て、(a) 前記復調された信号を所定のシンボル単位で平
均値を求めて得られたDC予測値を出力する予測段階と、
(b) 前記DC予測値に応答し搬送波復元完了を検出する第
１検出信号を発生する第１発生段階と、(c) 前記連続す
るDC予測値の差に応答しシンボルタイミング復元完了を
表す第２検出信号を発生する第２発生段階と、(d) 前記
(b) 及び(c) 段階から発生された第１及び第２検出信号
に応答し前記復調された信号を初めて等化及び復号化す
るように制御する動作制御信号を発生する第３発生段階
とを含むことを特徴とする。
検出方法は受信される信号から搬送波を復元し、復元さ
れた搬送波を用い基底帯域信号に復調し、復調された信
号のシンボルタイミングを復元した後、復元されたシン
ボルタイミングにより復調された信号を等化した後、等
化された信号を復号化する受信機の信号処理方法におい
て、(a) 前記復調された信号を所定のシンボル単位で平
均値を求めて得られたDC予測値を出力する予測段階と、
(b) 前記DC予測値に応答し搬送波復元完了を検出する第
１検出信号を発生する第１発生段階と、(c) 前記連続す
るDC予測値の差に応答しシンボルタイミング復元完了を
表す第２検出信号を発生する第２発生段階と、(d) 前記
(b) 及び(c) 段階から発生された第１及び第２検出信号
に応答し前記復調された信号を初めて等化及び復号化す
るように制御する動作制御信号を発生する第３発生段階
とを含むことを特徴とする。
【００２３】
【発明の実施の形態】以下、添付した図面に基づき本発
明をさらに詳細に説明する。図４は本発明によるHDTVの
一実施例によるブロック図であり、図１に示された構成
と比較し同一な構成に対しては同一な参照番号を付し、
これに関する構成及び作動の説明は省略することにす
る。したがって、図１に示された構成と相異するブロッ
クＡ（点線部分）内の構成を中心に説明する。
明をさらに詳細に説明する。図４は本発明によるHDTVの
一実施例によるブロック図であり、図１に示された構成
と比較し同一な構成に対しては同一な参照番号を付し、
これに関する構成及び作動の説明は省略することにす
る。したがって、図１に示された構成と相異するブロッ
クＡ（点線部分）内の構成を中心に説明する。
【００２４】図４において、DCオフセット予測器１３０
はA/D 変換器１１０から出力される所定（Ｎ）のシンボ
ルを合わせた後、平均を求めてDC周波数オフセット予測
値（以下、DC予測値DC(ESTと言う）をDCオフセット除去
器１４０と搬送波及びシンボルタイミング復元完了の検
出信号発生器（以下、検出発生器と言う）１５０に出力
し、またＮ個のシンボル周期のクロック信号（CLK)を検
出信号発生器１５０に出力する。
はA/D 変換器１１０から出力される所定（Ｎ）のシンボ
ルを合わせた後、平均を求めてDC周波数オフセット予測
値（以下、DC予測値DC(ESTと言う）をDCオフセット除去
器１４０と搬送波及びシンボルタイミング復元完了の検
出信号発生器（以下、検出発生器と言う）１５０に出力
し、またＮ個のシンボル周期のクロック信号（CLK)を検
出信号発生器１５０に出力する。
【００２５】DCオフセット除去器１４０は減算器より構
成され、A/D 変換器１１０の出力からDC予測値（DC(ES
T）を減算しDCオフセットを取り除く。検出信号発生器
１５０はDC予測値（DC(EST）とクロック信号（CLK)によ
り搬送波及びシンボルタイミング復元完了の検出信号
（以下、検出信号と言う）を発生する。
成され、A/D 変換器１１０の出力からDC予測値（DC(ES
T）を減算しDCオフセットを取り除く。検出信号発生器
１５０はDC予測値（DC(EST）とクロック信号（CLK)によ
り搬送波及びシンボルタイミング復元完了の検出信号
（以下、検出信号と言う）を発生する。
【００２６】等化器１６０は検出信号発生器１５０から
発生する検出信号により作動し、等化器１６０が作動す
ると以後のブロックも作動する。ここで、DCオフセット
予測器１３０はDCオフセット除去器１４０に含まれ構成
されることも可能であり、検出信号発生器１５０に含ま
れ構成されることも可能である。
発生する検出信号により作動し、等化器１６０が作動す
ると以後のブロックも作動する。ここで、DCオフセット
予測器１３０はDCオフセット除去器１４０に含まれ構成
されることも可能であり、検出信号発生器１５０に含ま
れ構成されることも可能である。
【００２７】図５は８−レベルVSB 伝送信号の星状図で
あり、復素領域での正常状態のVSB信号の格子点を表し
ている。元来８−レベルVSB 信号は -7, -5, -3, -1,
1, 3, 5, 7 の８−レベルであって、ここに1(25のDCが
加えられて図５に示されたような -5(75, -3(75, -1(7
5,0(25, 2(25, 4(25, 6(25, 8(25レベルを有するように
なる。実際に、VSB 受信機では複素信号でない実数成分
の信号を以て信号処理を行うが、図５はA/D 変換器１１
０の出力をヒルベルト変換を通して複素信号に表したも
のである。
あり、復素領域での正常状態のVSB信号の格子点を表し
ている。元来８−レベルVSB 信号は -7, -5, -3, -1,
1, 3, 5, 7 の８−レベルであって、ここに1(25のDCが
加えられて図５に示されたような -5(75, -3(75, -1(7
5,0(25, 2(25, 4(25, 6(25, 8(25レベルを有するように
なる。実際に、VSB 受信機では複素信号でない実数成分
の信号を以て信号処理を行うが、図５はA/D 変換器１１
０の出力をヒルベルト変換を通して複素信号に表したも
のである。
【００２８】もし搬送波復元がまともに行われず周波数
エラーかある場合、受信信号のDC値を予測すると平均は
殆ど０に近くなる。これは周波数エラーが有ると、図６
に示されたように座標軸が任意の方向に連続的に回転す
る形態となりその平均値は殆ど０になる。搬送波復元が
行われると受信信号のDCレベルは１．２５に近接し、シ
ンボルタイミング復元が完了されるとDCレベルの変化が
大変小さくなる。このような点に着目して図７に示され
たような検出信号発生器１５０を構成し得る。
エラーかある場合、受信信号のDC値を予測すると平均は
殆ど０に近くなる。これは周波数エラーが有ると、図６
に示されたように座標軸が任意の方向に連続的に回転す
る形態となりその平均値は殆ど０になる。搬送波復元が
行われると受信信号のDCレベルは１．２５に近接し、シ
ンボルタイミング復元が完了されるとDCレベルの変化が
大変小さくなる。このような点に着目して図７に示され
たような検出信号発生器１５０を構成し得る。
【００２９】図７は図４に示された回路の一部ブロック
の回路図である。図７において、DCオフセット予測器１
３０の入力端は図４に示されたA/D 変換器１１０の出力
端に接続され、データ出力端は図４に示されたDCオフセ
ット除去器１４０の入力端に接続される。検出信号発生
器１５０において、第１入力端（Ｘ）とクロック端はDC
オフセット予測器１３０のデータ出力端とクロック出力
端にそれぞれ接続され、第２入力端（Ｙ）には第１スレ
ショルド値を入力する第１比較器１５１と、入力端とク
ロック端はDCオフセット予測器１３０のデータ出力端と
クロック出力端にそれぞれ接続される単位遅延器１５２
と、被減数端とクロック端はDCオフセット予測器１３０
のデータ出力端とクロック出力端にそれぞれ接続され、
減数端は単位遅延器１５２の出力端に接続される減算器
１５３と、入力端は減算器１５３の出力端に接続され、
クロック端はDCオフセット予測器１３０のクロック出力
端に接続される絶対値回路１５４と、第１入力端（Ｘ）
は絶対値回路１５４の出力端に、第２入力端（Ｙ）には
第２スレショルド値が入力され、クロック端はDCオフセ
ット予測器１３０のクロック出力端に接続される第２比
較器１５５と、第１及び第２入力端は第１及び第２比較
器１５１，１５５の出力端にそれぞれ接続され、出力端
は等化器１６０のイネーブル端に接続される論理積素子
１５６よりなっている。
の回路図である。図７において、DCオフセット予測器１
３０の入力端は図４に示されたA/D 変換器１１０の出力
端に接続され、データ出力端は図４に示されたDCオフセ
ット除去器１４０の入力端に接続される。検出信号発生
器１５０において、第１入力端（Ｘ）とクロック端はDC
オフセット予測器１３０のデータ出力端とクロック出力
端にそれぞれ接続され、第２入力端（Ｙ）には第１スレ
ショルド値を入力する第１比較器１５１と、入力端とク
ロック端はDCオフセット予測器１３０のデータ出力端と
クロック出力端にそれぞれ接続される単位遅延器１５２
と、被減数端とクロック端はDCオフセット予測器１３０
のデータ出力端とクロック出力端にそれぞれ接続され、
減数端は単位遅延器１５２の出力端に接続される減算器
１５３と、入力端は減算器１５３の出力端に接続され、
クロック端はDCオフセット予測器１３０のクロック出力
端に接続される絶対値回路１５４と、第１入力端（Ｘ）
は絶対値回路１５４の出力端に、第２入力端（Ｙ）には
第２スレショルド値が入力され、クロック端はDCオフセ
ット予測器１３０のクロック出力端に接続される第２比
較器１５５と、第１及び第２入力端は第１及び第２比較
器１５１，１５５の出力端にそれぞれ接続され、出力端
は等化器１６０のイネーブル端に接続される論理積素子
１５６よりなっている。
【００３０】次に、図７に示された作動を説明する。図
７において、A/D 変換器１１０の出力信号からDCオフセ
ットを予測するDCオフセット予測器１３０はＮ個のシン
ボルを加えた後、平均を求めて得られたDC予測値（DC(E
ST）を出力する。この際、新しい平均値（DC予測値）が
出力されるたびに、即ちＮシンボル周期でクロック信号
（CLK)も出力される。
７において、A/D 変換器１１０の出力信号からDCオフセ
ットを予測するDCオフセット予測器１３０はＮ個のシン
ボルを加えた後、平均を求めて得られたDC予測値（DC(E
ST）を出力する。この際、新しい平均値（DC予測値）が
出力されるたびに、即ちＮシンボル周期でクロック信号
（CLK)も出力される。
【００３１】第１比較器１５１は搬送波復元が完了され
たかどうかを判断するためのものであり、DCオフセット
予測器１３０から出力されるDC予測値が第１スレショル
ド値より大きい場合のみに１を出力し、そうでない場合
には０を出力する。第１比較器１５１で１が出力される
ということは図４に示されたFPLL回路１０８で搬送波復
元が完了したことを意味する。即ち、搬送波復元がまと
もに行われないと図６に示されたスキャタリング図でも
分かるように平均DCオフセットは０になり、搬送波復元
が行われると図５に示されたように各DCオフセットのレ
ベルが１．２５に近接する。ここで、第１スレショルド
値は０よりは大きく１．２５よりは小さい値に設定され
得る。
たかどうかを判断するためのものであり、DCオフセット
予測器１３０から出力されるDC予測値が第１スレショル
ド値より大きい場合のみに１を出力し、そうでない場合
には０を出力する。第１比較器１５１で１が出力される
ということは図４に示されたFPLL回路１０８で搬送波復
元が完了したことを意味する。即ち、搬送波復元がまと
もに行われないと図６に示されたスキャタリング図でも
分かるように平均DCオフセットは０になり、搬送波復元
が行われると図５に示されたように各DCオフセットのレ
ベルが１．２５に近接する。ここで、第１スレショルド
値は０よりは大きく１．２５よりは小さい値に設定され
得る。
【００３２】単位遅延器１５２はDCオフセット予測器１
３０から出力されるDC予測値（DC(EST）をＮシンボル周
期のクロック信号（CLK)により１クロック期間だけ遅延
し、遅延されたDC予測値を減算器１５３の減数端に出力
する。減算器１５３はクロック信号CLK により被減数端
に入力されるDC予測値（DC(EST）から単位遅延器１５２
のＮシンボル期間だけ遅延されたDC予測値を減算する。
３０から出力されるDC予測値（DC(EST）をＮシンボル周
期のクロック信号（CLK)により１クロック期間だけ遅延
し、遅延されたDC予測値を減算器１５３の減数端に出力
する。減算器１５３はクロック信号CLK により被減数端
に入力されるDC予測値（DC(EST）から単位遅延器１５２
のＮシンボル期間だけ遅延されたDC予測値を減算する。
【００３３】絶対値回路１５４は減算器１５３の出力を
クロック信号（CLK)により絶対値を取り第２比較器１５
５の第１入力端（Ｘ）に出力する。第２比較器１５５は
シンボルタイミング復元が完了したかどうかを判断する
ためのものであり、連続する二つのDC予測値の差が第２
スレショルド値より小さいと１を出力し、そうでないと
０を出力する。第２比較器１５５で１が出力されるとい
うことは図４に示されたシンボルクロック復元器１１２
でシンボルクロック復元が完了したことを意味する。即
ち、シンボルクロックが復元されるとタイミングエラー
が小さくなるのでDC予測値の差が小さくなる。
クロック信号（CLK)により絶対値を取り第２比較器１５
５の第１入力端（Ｘ）に出力する。第２比較器１５５は
シンボルタイミング復元が完了したかどうかを判断する
ためのものであり、連続する二つのDC予測値の差が第２
スレショルド値より小さいと１を出力し、そうでないと
０を出力する。第２比較器１５５で１が出力されるとい
うことは図４に示されたシンボルクロック復元器１１２
でシンボルクロック復元が完了したことを意味する。即
ち、シンボルクロックが復元されるとタイミングエラー
が小さくなるのでDC予測値の差が小さくなる。
【００３４】つまり、搬送波が復元されないとDCオフセ
ットは０となり、搬送波が復元され周波数ロックになる
とDCオフセットが発生する。また周波数ロックになるこ
とによりタイミングエラーも減少し、結局シンボルタイ
ミングが復元されるとDCオフセット値の変化が小さくな
る。第１比較器１５１及び第２比較器１５５の出力が全
部１の場合には論理積素子１５６の出力が１となり、搬
送波復元とシンボルタイミング復元が完了したことを表
す検出信号を図４に示された等化器１６０のイネーブル
端に出力する。この検出信号に基づき等化器１６０が初
めて作動し等化器１６０が作動することにより残りのブ
ロックも作動される。
ットは０となり、搬送波が復元され周波数ロックになる
とDCオフセットが発生する。また周波数ロックになるこ
とによりタイミングエラーも減少し、結局シンボルタイ
ミングが復元されるとDCオフセット値の変化が小さくな
る。第１比較器１５１及び第２比較器１５５の出力が全
部１の場合には論理積素子１５６の出力が１となり、搬
送波復元とシンボルタイミング復元が完了したことを表
す検出信号を図４に示された等化器１６０のイネーブル
端に出力する。この検出信号に基づき等化器１６０が初
めて作動し等化器１６０が作動することにより残りのブ
ロックも作動される。
【００３５】図８は本発明によるHDTVの他の実施例によ
る構成ブロック図であって、図１に示された構成と比較
して同一な構成に対しては同一な参照番号を付し、これ
に関する構成及び作動説明は省略することにする。した
がって、図４に示された構成と相異するブロックＢ内
（点線部分）の構成を中心に説明する。図８において、
A/D 変換器１７０ではIF増幅器１０６から出力される増
幅されたIF信号をディジタル形態に変換する。DFPLL 回
路１８０はA/D 変換器１７０から出力されるデータに含
またパイロット信号を用い搬送波を復元し、復元された
搬送波をA/D 変換器１７０の出力データと乗算して基底
帯域のデータとして復元する機能を行う。
る構成ブロック図であって、図１に示された構成と比較
して同一な構成に対しては同一な参照番号を付し、これ
に関する構成及び作動説明は省略することにする。した
がって、図４に示された構成と相異するブロックＢ内
（点線部分）の構成を中心に説明する。図８において、
A/D 変換器１７０ではIF増幅器１０６から出力される増
幅されたIF信号をディジタル形態に変換する。DFPLL 回
路１８０はA/D 変換器１７０から出力されるデータに含
またパイロット信号を用い搬送波を復元し、復元された
搬送波をA/D 変換器１７０の出力データと乗算して基底
帯域のデータとして復元する機能を行う。
【００３６】整合フィルタ１９０はDFPLL 回路１８０か
ら出力されるデータの多重経路が無い場合、シンボル間
の干渉を最少化する。シンボルクロック復元器２００は
シンボルクロックを復元し、この復元されたシンボルク
ロックによりA/D 変換器１７０ではデータをサンプリン
グする。AGC 回路２１０は整合フィルタ１９０の出力信
号の振幅に応答するAGC 信号を発生しチューナー１０２
及びIF増幅器１０６に出力する。
ら出力されるデータの多重経路が無い場合、シンボル間
の干渉を最少化する。シンボルクロック復元器２００は
シンボルクロックを復元し、この復元されたシンボルク
ロックによりA/D 変換器１７０ではデータをサンプリン
グする。AGC 回路２１０は整合フィルタ１９０の出力信
号の振幅に応答するAGC 信号を発生しチューナー１０２
及びIF増幅器１０６に出力する。
【００３７】IF増幅器１０６では、整合フィルタ１９０
の入力信号が適切なレベルを保たせるためにAGC 回路２
１０から出力されるAGC 信号により利得が制御される。
チューナーでもAGC 信号によりIF増幅器の信号増幅だけ
では利得が十分でない場合には、内部のRF増幅器の利得
を調節して十分な信号増幅を可能にする。整合フィルタ
１９０の出力はDCオフセット予測器１３０及びDCオフセ
ット除去器１４０に入力される。以後のブロックの作動
は図４と同一である。
の入力信号が適切なレベルを保たせるためにAGC 回路２
１０から出力されるAGC 信号により利得が制御される。
チューナーでもAGC 信号によりIF増幅器の信号増幅だけ
では利得が十分でない場合には、内部のRF増幅器の利得
を調節して十分な信号増幅を可能にする。整合フィルタ
１９０の出力はDCオフセット予測器１３０及びDCオフセ
ット除去器１４０に入力される。以後のブロックの作動
は図４と同一である。
【００３８】本発明では８−レベルVSB 信号を受信する
HDTVを例に挙げて説明したが適用範囲がここに限られる
ことはない。
HDTVを例に挙げて説明したが適用範囲がここに限られる
ことはない。
【００３９】
【発明の効果】前述したように、本発明の装置と方法は
HDTVにおいて搬送波復元になるとDCオフセットが発生す
るという特性と、シンボルタイミング復元になるとDCオ
フセットの変化が少ないという特性を用いて搬送波及び
シンボルタイミング復元の完了を検出した後、等化器及
びその以外の構成ブロックを作動させることにより短時
間内に正常的な作動を行わせる効果がある。
HDTVにおいて搬送波復元になるとDCオフセットが発生す
るという特性と、シンボルタイミング復元になるとDCオ
フセットの変化が少ないという特性を用いて搬送波及び
シンボルタイミング復元の完了を検出した後、等化器及
びその以外の構成ブロックを作動させることにより短時
間内に正常的な作動を行わせる効果がある。
【図１】従来のHDTVの概略ブロック図である。
【図２】HDTVデータフレームの構成図である。
【図３】HDTVデータセグメントの構成図である。
【図４】本発明によるHDTVの一実施例による概略ブロッ
ク図である。
ク図である。
【図５】８−レベルVSB 送信信号の星状図である。
【図６】周波数ロックになっていない状態のVSB 送信信
号のスキャッタリング図である。
号のスキャッタリング図である。
【図７】図４に示された一部ブロックの回路図である。
【図８】本発明によるHDTVの他の実施例による概略ブロ
ック図である。
ック図である。
１０２ チューナー １０４ ＳＡＷ １０６ ＩＦ増幅器 １０８ ＦＰＬＬ １１０，１７０ Ａ／Ｄ変換器 １１２，２００ シンボルクロック復元器 １１４，２１０ ＡＧＣ １２０ ＰＴＬ １２２ チャンネル復号化器 １２４ ソース復号化器 １２６ ディスプレー １３０ ＤＣオフセット予測器 １４０ ＤＣオフセット除去器 １５０ 検出信号発生器 １５１ 第１比較器 １５２ 単位遅延器 １５３ 減算器 １５４ 絶対値回路 １５５ 第２比較器 １５６ 論理積素子 １６０ 等化器 １８０ ＤＦＰＬＬ １９０ 整合フィルタ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/455 H04N 5/44 H04B 7/005 H04N 7/015
Claims (14)
- 【請求項１】 受信される信号から搬送波を復元し、前
記復元された搬送波を用い受信される信号を基底帯域信
号に復調し、前記復調された信号のシンボルタイミング
を復元した後、前記復元されたシンボルタイミングによ
り前記復調された信号を等化した後、前記等化された信
号を復号化する受信機において、 前記復調された信号を所定のシンボル単位で平均値を求
めて得られた平均値をDC予測値として出力する予測手段
と、 前記DC予測値に応答し搬送波復元完了を検出する第１検
出手段と、 前記連続するDC予測値の差に応答しシンボルタイミング
復元完了を検出する第２検出手段と、 前記第１及び第２検出手段の出力に応答し前記復調され
た信号を初めて等化及び復号化するように制御する動作
制御信号を発生する発生手段とを含むことを特徴とする
搬送波及びシンボルタイミング復元完了の検出回路。 - 【請求項２】 前記第１検出手段は、前記DC予測値と第
１スレショルド値とを比較して搬送波復元完了を表す第
１比較信号を出力する第１比較器よりなっていることを
特徴とする請求項１に記載の搬送波及びシンボルタイミ
ング復元完了の検出回路。 - 【請求項３】 前記第２検出手段は、 前記DC予測値を前記所定のシンボル期間だけ遅延する遅
延器と、 前記予測手段から出力される現在のDC予測値から前記遅
延器から出力される遅延されたDC予測値を減算する減算
器と、 前記減算器の出力と第２スレショルド値を比較してシン
ボルタイミング復元完了を表す第２比較信号を出力する
第２比較器とを含むことを特徴とする請求項１に記載の
搬送波及びシンボルタイミング復元完了の検出回路。 - 【請求項４】 受信されるHDTV信号から所望のチャンネ
ル信号を選択するチューナーと、 前記チューナーの出力を増幅する中間周波数（IF）増幅
器と、 前記IF増幅器の出力信号に付加されているパイロット信
号を追跡し搬送波を復元し、この復元された搬送波を用
いて前記IF増幅器の出力信号を基底帯域の信号に復調す
る周波数及び位相同期ループ（FPLL）回路と、 前記FPLL回路の出力信号をディジタル信号形態に変換す
るアナログ−ディジタル（A/D)変換器と、 前記A/D 変換器の出力からシンボルクロックを復元して
前記A/D 変換器のサンプリング時点を予測するシンボル
クロック復元器と、 前記A/D 変換器の出力を所定のシンボル単位で平均値を
求めて得られたDC予測値を前記A/D 変換器の出力から減
算しDCオフセットを取り除くDCオフセット除去器と、 前記DC予測値と連続するDC予測値の差に応答し搬送波及
びシンボルタイミング復元が完了したことを表す検出信
号を発生する検出信号発生器と、 前記検出信号に応じて前記DCオフセット除去器の出力を
等化する等化器と、 前記等化器の出力を入力して前記FPLL回路で復元できな
かった位相のエラーを補正する位相追跡ループ（PTL)回
路と、 前記PTL 回路の出力をトレリス復号化し、トレリス復号
化されたデータをエラー訂正復号化するチャンネル復号
化器と、 前記エラー訂正復号化されたデータを伸長するソース復
号化器とを含むことを特徴とする高解像度テレビ。 - 【請求項５】 前記DCオフセット除去器は、 前記A/D 変換器の出力を所定のシンボル単位で平均値を
求めて得られたDC予測値を出力するDCオフセット予測器
と、 前記A/D 変換器の出力から前記DC予測値を減算する減算
器とを含むことを特徴とする請求項４に記載の高解像度
テレビ。 - 【請求項６】 前記検出信号発生器は、 前記DC予測値と第１スレショルド値とを比較して搬送波
復元完了を表す第１比較信号を出力する第１比較回路
と、 連続する二つのDC予測値の差と第２スレショルド値とを
比較してシンボルタイミング復元完了を表す第２比較信
号を出力する第２比較回路と、 前記第１及び第２比較信号が全部発生すると前記等化器
をイネーブルさせる検出信号を発生する論理積素子とを
含むことを特徴とする請求項４に記載の高解像度テレ
ビ。 - 【請求項７】 前記第２比較回路は、 前記DC予測値を前記所定のシンボル期間だけ遅延する遅
延器と、 前記DCオフセット予測器から出力される現在のDC予測値
で前記遅延器から出力される遅延されたDC予測値を減算
する減算器と、 前記減算器の出力の絶対値を取る絶対値回路と、 前記絶対値回路の出力と第２スレショルド値とを比較し
てシンボルタイミング復元完了を表す第２比較信号を出
力する比較器とを含むことを特徴とする請求項６に記載
の高解像度テレビ。 - 【請求項８】 前記A/D 変換器の出力に応答し自動利得
制御（AGC)信号を発生して前記チューナー及び前記IF増
幅器に出力されるAGC 回路を更に含むことを特徴とする
請求項４に記載の高解像度テレビ。 - 【請求項９】 受信されるHDTV信号から所望のチャンネ
ル信号を選択するチューナーと、 前記チューナーの出力を増幅する中間周波数増幅器と、 前記IF増幅機から出力される信号をディジタル形態に変
換するアナログ−ディジタル変換器と、 前記A/D 変換器から出力されるデータに含まれたパイロ
ット信号を用い搬送波を復元し、復元された搬送波を用
い基底帯域のデータに復調するディジタル周波数及び位
相同期ループ（DFPLL)回路と、 前記DFPLL 回路の出力からシンボルクロックを復元して
前記A/D 変換器のサンプリング時点を予測するシンボル
クロック復元器と、 前記DFPLL 回路の出力を所定のシンボル単位で平均値を
求めて得られたDC予測値を前記DFPLL 回路の出力から減
算してDCオフセットを取り除くDCオフセット除去器と、 前記DC予測値と連続するDC予測値の差に応答し搬送波及
びシンボルタイミング復元完了を表す検出信号を発生す
る検出信号発生器と、 前記検出信号に応じて前記DFPLL 回路の出力を等化する
等化器と、 前記等化器の出力を入力して前記DFPLL 回路で復元でき
なかった位相誤差を補正する位相追跡ループ回路と、 前記PTL 回路の出力をトレリス復号化し、トレリス復号
化されたデータをエラー訂正復号化するチャンネル復号
化器と、 前記エラー訂正復号化されたデータを伸長するソース復
号化器とを含むことを特徴とする高解像度テレビ。 - 【請求項１０】 前記DCオフセット除去器は、 前記DFPLL 回路の出力を所定のシンボル単位で平均値を
求めて得られたDC予測値を出力するDCオフセット予測器
と、 前記DFPLL 回路の出力から前記DC予測値を減算する減算
器とを含むことを特徴とする請求項９に記載の高解像度
テレビ。 - 【請求項１１】 前記検出信号発生器は、 前記DC予測値と第１スレショルド値とを比較して搬送波
復元完了を表す第１比較信号を出力する第１比較回路
と、 前記連続する二つのDC予測値の差と第２スレショルド値
とを比較してシンボルタイミング復元完了を表す第２比
較信号を出力する第２比較回路と、 前記第１及び第２比較信号が全部発生すると前記等化器
をイネーブルさせる検出信号を発生する論理積素子とを
含むことを特徴とする請求項９に記載の高解像度テレ
ビ。 - 【請求項１２】 前記第２比較回路は、 前記DC予測値を前記所定のシンボル期間だけ遅延する遅
延器と、 前記DCオフセット予測器から出力される現在のDC予測値
で前記遅延器から出力される遅延されたDC予測値を減算
する減算器と、 前記減算器の出力の絶対値を取る絶対値回路と、 前記絶対値回路の出力と第２スレショルド値とを比較し
てシンボルタイミング復元完了を表す第２比較信号を出
力する比較器とを含むことを特徴とする請求項１１に記
載の高解像度テレビ。 - 【請求項１３】 前記DFPLL 回路の出力に応答し自動利
得制御信号を発生して前記チューナー及び前記IF増幅器
に出力するAGC 回路を更に含むことを特徴とする請求項
９に記載の高解像度テレビ。 - 【請求項１４】 受信される信号から搬送波を復元し、
前記復元された搬送波を用い受信される信号を基底帯域
信号に復調し、前記復調された信号のシンボルタイミン
グを復元した後、前記復元されたシンボルタイミングに
より前記復調された信号を等化した後、前記等化された
信号を復号化する受信機の信号処理方法において、 (a) 前記復調された信号を所定のシンボル単位で平均値
を求めて得られたDC予測値を出力する予測段階と、 (b) 前記DC予測値に応答し搬送波復元完了を表す第１検
出信号を発生する第１発生段階と、 (c) 前記連続する二つのDC予測値の差に応答しシンボル
タイミング復元完了を表す第２検出信号を発生する第２
発生段階と、 (d) 前記(b) 及び(c) 段階から発生された第１及び第２
検出信号に応答して前記復調された信号を初めて等化及
び復号化するように制御する動作制御信号を発生する第
３発生段階とを含むことを特徴とする搬送波及びシンボ
ルタイミング復元完了の検出方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031497A KR0170690B1 (ko) | 1995-09-23 | 1995-09-23 | 반송파 및 심볼타이밍 복원완료 검출회로와 그 방법 및 이를 채용한 고해상도 텔레비젼 |
| KR31497/1995 | 1995-09-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09130690A JPH09130690A (ja) | 1997-05-16 |
| JP3154664B2 true JP3154664B2 (ja) | 2001-04-09 |
Family
ID=19427644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19946496A Expired - Fee Related JP3154664B2 (ja) | 1995-09-23 | 1996-07-29 | 搬送波及びシンボルタイミング復元完了の検出回路とその方法及びこれを採用した高解像度テレビ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5818544A (ja) |
| JP (1) | JP3154664B2 (ja) |
| KR (1) | KR0170690B1 (ja) |
| CN (1) | CN1078033C (ja) |
| GB (1) | GB2305581B8 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2741218B1 (fr) * | 1995-11-09 | 1997-12-12 | Thomson Broadcast Systems | Procede et dispositif d'estimation de non-linearite |
| FI101919B1 (fi) * | 1996-11-21 | 1998-09-15 | Nokia Telecommunications Oy | Menetelmä impulssivasteen laskemiseksi ja vastaanotin |
| JP3475037B2 (ja) * | 1997-03-14 | 2003-12-08 | 株式会社東芝 | 無線機 |
| GB9723052D0 (en) * | 1997-10-31 | 1998-01-07 | Thomson Consumer Electronics | High definition television vsb receiver |
| WO1999023821A1 (en) * | 1997-10-31 | 1999-05-14 | Thomson Licensing S.A. | Network for eliminating dc offset in a received hdtv signal |
| US6584574B1 (en) * | 1997-12-17 | 2003-06-24 | Sony Corporation | Flexible phase-locked loop system to indicate synchronization using difference between internal and external clock signals |
| US6133965A (en) * | 1998-02-12 | 2000-10-17 | Zenith Electronics Corporation | Digital AGC control for high definition television tuner |
| US6384858B1 (en) * | 1998-08-24 | 2002-05-07 | Samsung Electronics Co., Ltd. | Suppression of co-channel NTSC interference artifacts when extracting training signal for a DTV receiver equalizer |
| EP1127424B1 (en) * | 1998-11-03 | 2004-09-29 | Broadcom Corporation | Dual mode qam/vsb receiver |
| KR100459760B1 (ko) * | 1998-12-30 | 2005-05-24 | 주식회사 대우일렉트로닉스 | 디지털텔레비젼수신장치의자동이득제어회로및방법 |
| KR100287867B1 (ko) * | 1998-12-31 | 2001-05-02 | 구자홍 | 디지털 텔레비전의 타이밍 복원 장치 |
| GB2349313A (en) * | 1999-04-21 | 2000-10-25 | Ericsson Telefon Ab L M | Radio receiver |
| GB9912586D0 (en) * | 1999-05-28 | 1999-07-28 | Simoco Int Ltd | Radio receivers |
| US6275554B1 (en) * | 1999-07-09 | 2001-08-14 | Thomson Licensing S.A. | Digital symbol timing recovery network |
| US6577685B1 (en) * | 1999-08-02 | 2003-06-10 | Mitsubishi Electric Research Laboratories, Inc. | Programmable digital signal processor for demodulating digital television signals |
| US6313772B1 (en) * | 1999-08-24 | 2001-11-06 | Thomson Licensing S.A. | Complex carrier signal generator for determining cyclic wave shape |
| KR100464956B1 (ko) * | 2000-08-17 | 2005-01-05 | 매그나칩 반도체 유한회사 | 적응 등화기의 동작 모드를 제어하기 위한 시스템 및 그제어 방법 |
| US6839388B2 (en) * | 2001-01-22 | 2005-01-04 | Koninklijke Philips Electronics N.V. | System and method for providing frequency domain synchronization for single carrier signals |
| KR100400752B1 (ko) * | 2001-02-07 | 2003-10-08 | 엘지전자 주식회사 | 디지털 ｔｖ 수신기에서의 ｖｓｂ 복조 장치 |
| US7231000B2 (en) | 2001-10-22 | 2007-06-12 | Broadcom Corporation | System and method for DC offset compensation and bit synchronization |
| US6940936B2 (en) * | 2001-11-26 | 2005-09-06 | Thomson Licensing S.A. | Alternate timing signal for a vestigial sideband modulator |
| JP2005523649A (ja) * | 2002-04-19 | 2005-08-04 | トムソン ライセンシング ソシエテ アノニム | テレビジョン受信機のチャネル捕捉処理 |
| US7038730B2 (en) * | 2002-07-10 | 2006-05-02 | Thomson Licensing | Matched pulse shaping filter |
| KR100917186B1 (ko) * | 2002-07-12 | 2009-09-15 | 엘지전자 주식회사 | 가변 agc를 이용한 dtv 수신기 |
| MXPA05005618A (es) * | 2002-11-26 | 2005-07-27 | Thomson Licensing Sa | Un detector de bloqueo de circuito de rastreo de portador. |
| US20050135468A1 (en) * | 2003-12-19 | 2005-06-23 | Bhushan Asuri | Feed forward filter |
| US7301998B2 (en) * | 2003-12-19 | 2007-11-27 | Intel Corporation | Filter with signal taps temporally spaced at fractional symbol intervals |
| US7561619B2 (en) * | 2003-12-19 | 2009-07-14 | Intel Corporation | Feedback filter |
| DE602005026210D1 (de) * | 2004-05-18 | 2011-03-17 | Thomson Licensing | Iierenden nachbarkanalbedingungen |
| DE102004028806B3 (de) * | 2004-06-15 | 2005-12-29 | Infineon Technologies Ag | Empfänger für ein drahtloses Kommunikationssystem |
| KR100732170B1 (ko) * | 2006-03-31 | 2007-06-27 | 엘지전자 주식회사 | 타이밍 복원 장치 및 방법 |
| US7933348B2 (en) * | 2006-09-19 | 2011-04-26 | Industrial Technology Research Institute | DC offset estimation system and method |
| CN101304256B (zh) * | 2008-07-08 | 2013-05-22 | 北京天碁科技有限公司 | 一种消除直流偏置的方法 |
| US8446531B2 (en) * | 2008-07-09 | 2013-05-21 | Texas Instruments Incorporated | System and method for clock offset detection |
| CN102224710B (zh) * | 2008-09-15 | 2014-08-20 | 卓然公司 | 动态多路径检测设备 |
| JP5770077B2 (ja) * | 2011-12-09 | 2015-08-26 | ラピスセミコンダクタ株式会社 | 周波数オフセット除去回路及び方法並びに通信機器 |
| US10511462B2 (en) * | 2016-01-06 | 2019-12-17 | Apple Inc. | DC offset cancelation for wireless communications |
| CN107515327B (zh) * | 2016-06-16 | 2020-10-30 | 上海华虹集成电路有限责任公司 | 用于iso7811协议中磁介质信号接收的峰检测电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4087628A (en) * | 1975-06-27 | 1978-05-02 | E-Systems, Inc. | Carrier lock detector |
| US4079329A (en) * | 1976-11-11 | 1978-03-14 | Harris Corporation | Signal demodulator including data normalization |
| JP2638273B2 (ja) * | 1989-09-26 | 1997-08-06 | 日本電気株式会社 | ユニーク・ワード検出方式 |
| US4941155A (en) * | 1989-11-16 | 1990-07-10 | Bell Communications Research, Inc. | Method and circuitry for symbol timing and frequency offset estimation in time division multiple access radio systems |
| SE470371B (sv) * | 1992-06-23 | 1994-01-31 | Ericsson Telefon Ab L M | Sätt och anordning vid digital signalöverföring att hos en mottagare estimera överförda symboler |
| US5388127A (en) * | 1993-02-09 | 1995-02-07 | Hitachi America, Ltd. | Digital timing recovery circuit |
| KR960020485A (ko) * | 1994-11-14 | 1996-06-17 | 이헌조 | 에이치디티브이(hdtv) 수신장치 |
| US5544200A (en) * | 1994-12-08 | 1996-08-06 | Titan Information Systems Corporation | Acquisition of carrier phase and symbol timing through joint estimation of phase and timing adjustments |
-
1995
- 1995-09-23 KR KR1019950031497A patent/KR0170690B1/ko not_active IP Right Cessation
-
1996
- 1996-07-25 GB GB9615629A patent/GB2305581B8/en not_active Expired - Fee Related
- 1996-07-29 JP JP19946496A patent/JP3154664B2/ja not_active Expired - Fee Related
- 1996-07-31 US US08/688,786 patent/US5818544A/en not_active Expired - Fee Related
- 1996-08-01 CN CN96109358A patent/CN1078033C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9615629D0 (en) | 1996-09-04 |
| JPH09130690A (ja) | 1997-05-16 |
| CN1147742A (zh) | 1997-04-16 |
| CN1078033C (zh) | 2002-01-16 |
| US5818544A (en) | 1998-10-06 |
| GB2305581B (en) | 2000-01-12 |
| GB2305581B8 (en) | 2000-02-01 |
| KR970019680A (ko) | 1997-04-30 |
| KR0170690B1 (ko) | 1999-03-20 |
| GB2305581A (en) | 1997-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3154664B2 (ja) | 搬送波及びシンボルタイミング復元完了の検出回路とその方法及びこれを採用した高解像度テレビ | |
| KR0170730B1 (ko) | 필드 동기신호 검출회로 및 그 방법 | |
| US6005640A (en) | Multiple modulation format television signal receiver system | |
| JP2851835B2 (ja) | 基準信号を用いる等化方法及び等化器 | |
| JP3299396B2 (ja) | 直角位相映像搬送波にディジタル信号を有するｎｔｓｃｔｖ信号処理装置 | |
| JPH1065990A (ja) | 自動利得調節回路及びその方法 | |
| KR100219636B1 (ko) | 레벨 변화를 일으키지 않는 ntsc 제거필터의 설계방법과 이를 채용한 수신기 | |
| US6928111B2 (en) | Method and apparatus for controlling equalizer using sync signal in digital vestigial sideband system | |
| US7271852B2 (en) | Digital television receiver with automatic gain control unit and method | |
| US5801759A (en) | Digital TV receiver circuitry for detecting and suppressing NTSC co-channel interference | |
| US5835131A (en) | Digital television receiver with adaptive filter circuitry for suppressing NTSC co-channel interference | |
| JP2837666B2 (ja) | フィールド判別信号発生回路及びその方法 | |
| US5995135A (en) | Digital television receiver with adaptive filter circuitry for suppressing NTSC Co-channel interference | |
| KR100278854B1 (ko) | 엔.티.에스.씨 아티팩트를 추출하기 위해 디.티.브이 파일럿반송파를 억압하는 콤 필터를 이용한 엔.티.에스.씨 간섭 검출기를 구비하는 디지털 텔레비젼 수신기 | |
| JPH08223541A (ja) | Ｖｓｂ信号の位相誤り訂正装置 | |
| US6111603A (en) | Portable field tester for measuring signal reception of a digitally broadcast signal | |
| JP2000023055A (ja) | Ｎｔｓｃ同一チャネル干渉を抑制するための適応形フィルタ回路を有するディジタルｔｖ受信機 | |
| US20050069048A1 (en) | Device and method for symbol clock recovery in digital television | |
| KR100260422B1 (ko) | 디지털 텔레비젼신호 수신기 | |
| CA2241590C (en) | Digital tv receiver circuitry for detecting and suppressing ntsc co-channel interference | |
| AU702137B1 (en) | Digital television receiver with adaptive filter circuitry for suppressing NTSC co-channel interference | |
| CA2241067C (en) | Digital television receiver with adaptive filter circuitry for suppressing ntsc co-channel interference | |
| AU702333B1 (en) | Digital TV receiver circuitry for detecting and suppressing NTSC co-channel interference | |
| JPH0630359A (ja) | 高精細度テレビジョン信号処理装置 | |
| KR20020084719A (ko) | 잔류측파대역 방식 고선명 텔레비젼 수신기의 채널등화장치 및 그 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090202 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |