JP3154159B2 - ボールグリッドアレイ集積回路基板用のキャリヤ - Google Patents
ボールグリッドアレイ集積回路基板用のキャリヤInfo
- Publication number
- JP3154159B2 JP3154159B2 JP29981797A JP29981797A JP3154159B2 JP 3154159 B2 JP3154159 B2 JP 3154159B2 JP 29981797 A JP29981797 A JP 29981797A JP 29981797 A JP29981797 A JP 29981797A JP 3154159 B2 JP3154159 B2 JP 3154159B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- substrate
- bga
- substrates
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Packages (AREA)
- Packaging Frangible Articles (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は一般的にボールグリ
ッドアレイ集積回路（以下ＢＧＡ ＩＣという）デバイ
スの製造に関連し、特には、ＢＧＡ ＩＣデバイスの製
造工程でのパッキングに関する。さらに特定すれば、本
発明は、原料の無駄を廃し、ＢＧＡの製造コストを押さ
えることができる、選別（ｄｉｓｃｒｅｔｅ）ＢＧＡプ
リント配線板（以下ＰＣＢという）の搬送用のＢＧＡ
ＩＣデバイスのキャリヤに関する。
ッドアレイ集積回路（以下ＢＧＡ ＩＣという）デバイ
スの製造に関連し、特には、ＢＧＡ ＩＣデバイスの製
造工程でのパッキングに関する。さらに特定すれば、本
発明は、原料の無駄を廃し、ＢＧＡの製造コストを押さ
えることができる、選別（ｄｉｓｃｒｅｔｅ）ＢＧＡプ
リント配線板（以下ＰＣＢという）の搬送用のＢＧＡ
ＩＣデバイスのキャリヤに関する。
【０００２】
【従来の技術】ＢＧＡは、サブミクロン単位で製造され
る高集積度デバイスに特に適したＩＣデバイスの標準的
なパッキングである。ＵＬＳＩのごときＩＣデバイス
は、数百万ものトランジスタの周囲に構築された複雑な
デジタル回路機能を内蔵している。これら複雑な回路
は、それぞれの外部回路とインターフェースするため
に、一般的に多数のＩＣパッケージピンの使用を必要と
する。１００以下から２００以上のピンを採用する従来
のＱＦＰ（カッドフラットパック）及びＰＧＡ（ピング
リッドアレイ）は、徐々に能力不足となってきている。
る高集積度デバイスに特に適したＩＣデバイスの標準的
なパッキングである。ＵＬＳＩのごときＩＣデバイス
は、数百万ものトランジスタの周囲に構築された複雑な
デジタル回路機能を内蔵している。これら複雑な回路
は、それぞれの外部回路とインターフェースするため
に、一般的に多数のＩＣパッケージピンの使用を必要と
する。１００以下から２００以上のピンを採用する従来
のＱＦＰ（カッドフラットパック）及びＰＧＡ（ピング
リッドアレイ）は、徐々に能力不足となってきている。
【０００３】６４ビットマイクロプロセッサー内蔵のパ
ーソナルコンピュータのコアロジック回路を例にとって
説明する。メモリパスは、プライマリＤＲＡＭであろう
がキャシュＳＲＡＭであろうが、コンピュータシステム
に内蔵される最大データトランスファレートの最大能力
を引き出すために、少なくとも６４ビットのワイドデー
タバスを採用している。メモリ制御を行うコアロジック
ＩＣデバイスは、ローカル、周辺及びシステムメモリバ
スを含む多様なバージョンのメモリデータバスに対する
要求を満たすために、２００を優に越えるピン数を必要
とする。ＢＧＡパッケージングは、これらの要求に応え
るものである。
ーソナルコンピュータのコアロジック回路を例にとって
説明する。メモリパスは、プライマリＤＲＡＭであろう
がキャシュＳＲＡＭであろうが、コンピュータシステム
に内蔵される最大データトランスファレートの最大能力
を引き出すために、少なくとも６４ビットのワイドデー
タバスを採用している。メモリ制御を行うコアロジック
ＩＣデバイスは、ローカル、周辺及びシステムメモリバ
スを含む多様なバージョンのメモリデータバスに対する
要求を満たすために、２００を優に越えるピン数を必要
とする。ＢＧＡパッケージングは、これらの要求に応え
るものである。
【０００４】ＰＣＢ技術に基づく小型基板は、ＢＧＡデ
バイスの基板を提供する。当業技術者には周知である
が、ＢＧＡデバイスの製造工程では、半導体を自動配置
システムでＢＧＡ基板上に固定しなければならない。続
いてワイヤボンディングでデバイスダイの回路を基板上
の対応するパッドに接続する。次に,ダイの封止処理が
ボンディングワイヤ及びパッドと共に実行される。封止
処理が完了した後、ＢＧＡデバイス用の半田ボールが半
田リフローユニットに形成される。
バイスの基板を提供する。当業技術者には周知である
が、ＢＧＡデバイスの製造工程では、半導体を自動配置
システムでＢＧＡ基板上に固定しなければならない。続
いてワイヤボンディングでデバイスダイの回路を基板上
の対応するパッドに接続する。次に,ダイの封止処理が
ボンディングワイヤ及びパッドと共に実行される。封止
処理が完了した後、ＢＧＡデバイス用の半田ボールが半
田リフローユニットに形成される。
【０００５】以上の製造工程の大半において、その操作
はバルク状態で列に並べられたＢＧＡ基板に対して実行
される。この列はＰＣＢのフレームに収容されており、
しばしば、１列に並べられた多数のＢＧＡ基板を有して
いる。分割処理以前には、全ての基板はＢＧＡ基板自体
とは異なるＰＣＢフレームで接続されている。これらＢ
ＧＡ基板は、バルク製造工程がすべて完了した後に個々
に分割されるものである。
はバルク状態で列に並べられたＢＧＡ基板に対して実行
される。この列はＰＣＢのフレームに収容されており、
しばしば、１列に並べられた多数のＢＧＡ基板を有して
いる。分割処理以前には、全ての基板はＢＧＡ基板自体
とは異なるＰＣＢフレームで接続されている。これらＢ
ＧＡ基板は、バルク製造工程がすべて完了した後に個々
に分割されるものである。
【０００６】一時的に集積された複数のＢＧＡ基板にお
いて、このようなバルク処理は、個々のＢＧＡ基板が通
常のＰＣＢと比較して効率よく処理するには小さすぎる
という事実に基づいている。例えば、ＢＧＡ基板の自動
処理は、基板自体の処理であってもＢＧＡデバイスパッ
ケージの処理であっても、基点マークや固定穴等を必要
とする。これら自動手段は、材料の無駄につながる比較
的に大きな面積を必要とする。
いて、このようなバルク処理は、個々のＢＧＡ基板が通
常のＰＣＢと比較して効率よく処理するには小さすぎる
という事実に基づいている。例えば、ＢＧＡ基板の自動
処理は、基板自体の処理であってもＢＧＡデバイスパッ
ケージの処理であっても、基点マークや固定穴等を必要
とする。これら自動手段は、材料の無駄につながる比較
的に大きな面積を必要とする。
【０００７】一方、ＢＧＡ基板の自動処理中に、もし複
数のユニットがバッチ処理されるなら全体効率は個々の
処理の場合よりも高いであろう。例えば、ＢＧＡ基板を
処理装置に提供したり、処理装置から外したりする場
合、６個以上の基板単位での処理は個々の基板単位での
処理よりも高い処理効率を提供することになる。
数のユニットがバッチ処理されるなら全体効率は個々の
処理の場合よりも高いであろう。例えば、ＢＧＡ基板を
処理装置に提供したり、処理装置から外したりする場
合、６個以上の基板単位での処理は個々の基板単位での
処理よりも高い処理効率を提供することになる。
【０００８】
【発明が解決しようとする課題】しかし、ＢＧＡ基板の
バルク列は、ＰＣＢ工場で製造されるので、多様な要因
による基板の品質劣化が避けられない。バルク列での欠
陥を含んだ基板の発生は規則性がないため、そのバルク
列全体を廃棄することが一般的に行われている。そうす
ると正常な基板も廃棄されることになり、製造コストの
上昇要因ともなって資源の無駄につながるのである。
バルク列は、ＰＣＢ工場で製造されるので、多様な要因
による基板の品質劣化が避けられない。バルク列での欠
陥を含んだ基板の発生は規則性がないため、そのバルク
列全体を廃棄することが一般的に行われている。そうす
ると正常な基板も廃棄されることになり、製造コストの
上昇要因ともなって資源の無駄につながるのである。
【０００９】よって、本発明の１つの目的は、全体的な
製造コストを引き下げるために、廃棄対象のバルク列に
含まれる正常なＢＧＡ基板を回収するためのＢＧＡ Ｉ
Ｃデバイスの基板用のキャリヤを提供することである。
製造コストを引き下げるために、廃棄対象のバルク列に
含まれる正常なＢＧＡ基板を回収するためのＢＧＡ Ｉ
Ｃデバイスの基板用のキャリヤを提供することである。
【００１０】本発明の別な目的は、個々のＢＧＡ基板の
回収を行ためであって、再利用可能なＢＧＡ ＩＣデバ
イスの基板用のキャリヤを提供することである。
回収を行ためであって、再利用可能なＢＧＡ ＩＣデバ
イスの基板用のキャリヤを提供することである。
【００１１】
【課題を解決するための手段】これらの目的を達成する
ため、本発明はＢＧＡ ＩＣデバイスの選別基板を運ぶ
キャリヤを提供する。これら選別基板とは、欠陥基板を
含んだＢＧＡ基板とは分離された正常基板である。キャ
リヤは複数の基板受領孔を有している。キャリヤはバル
ク列と同じ寸法を有しており、キャリヤに含まれる基板
受領孔の数は、バルク列に配置されたＢＧＡ基板数と同
じである。キャリヤの基板受領孔に挿入される各ＢＧＡ
基板は、そのバルク列のＢＧＡ基板に対応するポジショ
ンに配置される。キャリヤは、欠陥基板を含んだバルク
列と一緒になった正常基板を選別して取り出す。
ため、本発明はＢＧＡ ＩＣデバイスの選別基板を運ぶ
キャリヤを提供する。これら選別基板とは、欠陥基板を
含んだＢＧＡ基板とは分離された正常基板である。キャ
リヤは複数の基板受領孔を有している。キャリヤはバル
ク列と同じ寸法を有しており、キャリヤに含まれる基板
受領孔の数は、バルク列に配置されたＢＧＡ基板数と同
じである。キャリヤの基板受領孔に挿入される各ＢＧＡ
基板は、そのバルク列のＢＧＡ基板に対応するポジショ
ンに配置される。キャリヤは、欠陥基板を含んだバルク
列と一緒になった正常基板を選別して取り出す。
【００１２】
【発明の実施の形態】図１には、ＢＧＡ基板のバルク列
１００の１例が示されている。このバルク列１００は、
１列に配置された５個の基板１１０を含んでいる。これ
ら基板はまだ分離されておらず、これら基板１１０はＰ
ＣＢ部分のフレーム１１２によって連結されている。基
板間にはスリット１１４が、各基板上下にはスリット１
１６が設けられている。これらスリット１１４と１１６
とで囲まれた領域は、バルク列１００における１個のＢ
ＧＡ基板１１０用のＰＣＢである。スリットで切り離さ
れたとき、スリット１１４と１１６の内側縁壁は、ＢＧ
Ａ基板の縁壁となる。
１００の１例が示されている。このバルク列１００は、
１列に配置された５個の基板１１０を含んでいる。これ
ら基板はまだ分離されておらず、これら基板１１０はＰ
ＣＢ部分のフレーム１１２によって連結されている。基
板間にはスリット１１４が、各基板上下にはスリット１
１６が設けられている。これらスリット１１４と１１６
とで囲まれた領域は、バルク列１００における１個のＢ
ＧＡ基板１１０用のＰＣＢである。スリットで切り離さ
れたとき、スリット１１４と１１６の内側縁壁は、ＢＧ
Ａ基板の縁壁となる。
【００１３】ＢＧＡ基板のバルク列１００において、基
板１１０が欠陥品であるとき、その欠陥基板は切り離さ
れ、正常基板のみが残される。これら収集された個々の
ＢＧＡ基板を、本発明のキャリヤを利用することで通常
のバルク列１００に含まれる正常な基板と同様に処理す
ることが可能である。すなわち、それら基板は従来のよ
うに廃棄されることなく利用が可能となるのである。
板１１０が欠陥品であるとき、その欠陥基板は切り離さ
れ、正常基板のみが残される。これら収集された個々の
ＢＧＡ基板を、本発明のキャリヤを利用することで通常
のバルク列１００に含まれる正常な基板と同様に処理す
ることが可能である。すなわち、それら基板は従来のよ
うに廃棄されることなく利用が可能となるのである。
【００１４】図２は、本発明の好適実施例に基づくＢＧ
Ａ基板用のキャリヤ２００を示している。このＢＧＡ基
板処理用のキャリヤ２００は、この例の場合、図１のＢ
ＧＡ基板に準じて提供されたものである。キャリヤ２０
０は、バルク列１００と実質的に同一の厚みを有したア
ルミ板あるいは銅板のごときシート材で提供される。
Ａ基板用のキャリヤ２００を示している。このＢＧＡ基
板処理用のキャリヤ２００は、この例の場合、図１のＢ
ＧＡ基板に準じて提供されたものである。キャリヤ２０
０は、バルク列１００と実質的に同一の厚みを有したア
ルミ板あるいは銅板のごときシート材で提供される。
【００１５】図２の実施例において、キャリヤ２００は
図１のバルク列の基板に即して基板受領孔２１０を有し
ている。この場合は５個である。各基板受領孔２１０
は、バルク列１００から切り離されたＢＧＡ基板の外側
寸法に実質的に即した寸法を有している。キャリヤ２０
０の基板受領孔の寸法は、ＢＧＡ基板１１０を容易に挿
入させ、しかも安定して保持できるように設けられてい
る。換言すれば、ＰＣＢの周囲部分２１４と２１６とで
囲まれたキャリヤ２００の基板受領孔２１０は、欠陥基
板を含んだバルク列１００から切り離された選別ＢＧＡ
基板１１０を挿入させて受領するものである。
図１のバルク列の基板に即して基板受領孔２１０を有し
ている。この場合は５個である。各基板受領孔２１０
は、バルク列１００から切り離されたＢＧＡ基板の外側
寸法に実質的に即した寸法を有している。キャリヤ２０
０の基板受領孔の寸法は、ＢＧＡ基板１１０を容易に挿
入させ、しかも安定して保持できるように設けられてい
る。換言すれば、ＰＣＢの周囲部分２１４と２１６とで
囲まれたキャリヤ２００の基板受領孔２１０は、欠陥基
板を含んだバルク列１００から切り離された選別ＢＧＡ
基板１１０を挿入させて受領するものである。
【００１６】選別ＢＧＡ基板が挿入されるキャリヤ２０
０の１面に適当な面積を有した粘着テープを張り付ける
ことができる。この粘着テープによって、キャリヤ２０
０の基板受領孔２１０内にＢＧＡ基板１１０を安定して
保持することができる。このテープの役割で、ＢＧＡ基
板１１０を保持したキャリヤ２００は、充分な基板保持
力を備え、ＢＧＡ ＩＣデバイスパッケージの処理工程
における自動処理に耐えることができる。
０の１面に適当な面積を有した粘着テープを張り付ける
ことができる。この粘着テープによって、キャリヤ２０
０の基板受領孔２１０内にＢＧＡ基板１１０を安定して
保持することができる。このテープの役割で、ＢＧＡ基
板１１０を保持したキャリヤ２００は、充分な基板保持
力を備え、ＢＧＡ ＩＣデバイスパッケージの処理工程
における自動処理に耐えることができる。
【００１７】図３は、ＢＧＡ基板１１０を保持する図２
のＢＧＡ基板用キャリヤ２００の一部を示す。このキャ
リヤ２００には、粘着テープ３００が設けられている。
図３に示すＢＧＡ基板は、半導体ダイを備えており、ワ
イヤボンディング処理が完了しており、樹脂封止１２０
も施されている。
のＢＧＡ基板用キャリヤ２００の一部を示す。このキャ
リヤ２００には、粘着テープ３００が設けられている。
図３に示すＢＧＡ基板は、半導体ダイを備えており、ワ
イヤボンディング処理が完了しており、樹脂封止１２０
も施されている。
【００１８】本発明のキャリヤ２００は、封止処理に利
用できるが、当業技術者であれば理解できるように、半
導体の配置処理やワイヤボンディング処理にも利用でき
る。
用できるが、当業技術者であれば理解できるように、半
導体の配置処理やワイヤボンディング処理にも利用でき
る。
【００１９】必要とされる製造工程が完了すると、各Ｂ
ＧＡ基板１１０は、粘着テープ３００を剥すことでキャ
リヤ２００から外される。全てのＢＧＡ基板を取り外し
た後、キャリヤ２００は再使用が可能である。換言すれ
ば、キャリヤ２００は、別処理工程にて別バッチのＢＧ
Ａ基板に対して再利用が可能である。
ＧＡ基板１１０は、粘着テープ３００を剥すことでキャ
リヤ２００から外される。全てのＢＧＡ基板を取り外し
た後、キャリヤ２００は再使用が可能である。換言すれ
ば、キャリヤ２００は、別処理工程にて別バッチのＢＧ
Ａ基板に対して再利用が可能である。
【００２０】当業技術者であれば理解できるであろう
が、異なるＢＧＡデバイスに要求される異なる寸法を本
発明のキャリヤに採用することができる。この寸法要素
には、バルク列のサイズや対象ＢＧＡ基板のサイズ、或
いは１列に含まれる基板の数が含まれる。
が、異なるＢＧＡデバイスに要求される異なる寸法を本
発明のキャリヤに採用することができる。この寸法要素
には、バルク列のサイズや対象ＢＧＡ基板のサイズ、或
いは１列に含まれる基板の数が含まれる。
【００２１】以上の実施例を基に本発明を説明したが、
本発明はこの実施例に限定されるものではない。本発明
の範囲は「特許請求の範囲」に記載したものであり、そ
の範囲内で多様な改良と変更とが可能である。
本発明はこの実施例に限定されるものではない。本発明
の範囲は「特許請求の範囲」に記載したものであり、そ
の範囲内で多様な改良と変更とが可能である。
【００２２】
【発明の効果】本発明のキャリヤによれば、正常基板と
して収集された個々のＢＧＡ基板を、通常のバルク列に
含まれる正常基板と同様に処理することが可能であり、
それら基板は従来のように廃棄されることなく利用が可
能となるのである。
して収集された個々のＢＧＡ基板を、通常のバルク列に
含まれる正常基板と同様に処理することが可能であり、
それら基板は従来のように廃棄されることなく利用が可
能となるのである。
【００２３】つまり、従来では欠陥基板と共に廃棄され
ていた同一バルク列に含まれる正常基板を有効に活用す
ることができるため、全体的な製造コストの低減を図る
ことができるのである。
ていた同一バルク列に含まれる正常基板を有効に活用す
ることができるため、全体的な製造コストの低減を図る
ことができるのである。
【図１】 １列に配置されたＢＧＡ基板のバルク列の一
実施例を示す平面図である。
実施例を示す平面図である。
【図２】 本発明の好適な実施例に基づくＢＧＡ基板用
のキャリヤの平面図である。
のキャリヤの平面図である。
【図３】 ＢＧＡ基板を配した図２のキャリヤの一部破
断斜視図である。
断斜視図である。
１００ バルク列 １１０ ＢＧＡ基板 １１２ フレーム １１４ スリット １１６ スリット １２０ 樹脂封止 ２００ キャリア ２１０ 基板受領孔 ２１４ ＰＣＢの周辺部分 ２１６ ＰＣＢの周辺部分 ３００ 粘着テープ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 B65D 73/00 B65D 73/02 B65D 85/86
Claims (6)
- 【請求項１】 ボールグリッドアレイ基板のバルク列か
ら切り離された正常基板である選別基板を搭載するキャ
リヤであって、 前記バルク列と実質的に同一の構造寸法を有しており、 前記バルク列に含まれる前記ボールグリッドアレイ基板
の数と同数の基板受領孔を有し、 これら基板受領孔は前記バルク列のそれぞれの前記ボー
ルグリッドアレイ基板の位置に対応して設けられている
ことを特徴とするキャリヤ。 - 【請求項２】 裏面に保持層を有することを特徴とする
請求項１記載のキャリヤ。 - 【請求項３】 前記保持層は粘着テープであることを特
徴とする請求項２記載のキャリヤ。 - 【請求項４】 その厚みは前記バルク列の厚みと実質的
に同一であることを特徴とする請求項１記載のキャリ
ヤ。 - 【請求項５】 銅合金板で製造されていることを特徴と
する請求項１記載のキャリヤ。 - 【請求項６】 アルミ合金板で製造されていることを特
徴とする請求項１記載のキャリヤ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW086213528U TW346254U (en) | 1997-08-09 | 1997-08-09 | Carry tray for printing circuit board of ball grid array IC device |
| TW86213528 | 1997-08-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167956A JPH1167956A (ja) | 1999-03-09 |
| JP3154159B2 true JP3154159B2 (ja) | 2001-04-09 |
Family
ID=21628416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29981797A Expired - Fee Related JP3154159B2 (ja) | 1997-08-09 | 1997-10-31 | ボールグリッドアレイ集積回路基板用のキャリヤ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3154159B2 (ja) |
| TW (1) | TW346254U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018020828A (ja) * | 2016-08-05 | 2018-02-08 | 日本航空電子工業株式会社 | 収納用トレイ |
-
1997
- 1997-08-09 TW TW086213528U patent/TW346254U/zh unknown
- 1997-10-31 JP JP29981797A patent/JP3154159B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1167956A (ja) | 1999-03-09 |
| TW346254U (en) | 1998-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5830800A (en) | Packaging method for a ball grid array integrated circuit without utilizing a base plate | |
| US6929981B2 (en) | Package design and method of manufacture for chip grid array | |
| KR101075360B1 (ko) | 집적 회로 스택 쌓기 집적 회로 패키지 및 그 제조 방법 | |
| EP0908076B1 (en) | Grid array assembly and method of making | |
| JP4212796B2 (ja) | ヒートシンクと、ヒートシンクを有するメモリモジュール及びその製造方法 | |
| EP0842533A1 (en) | Ultra thin ball grid array package using a flex tape or printed wiring board substrate and method | |
| KR20000023475A (ko) | 반도체 장치의 제조 방법 | |
| US20040046238A1 (en) | Semiconductor chip grid array package design and method of manufacture | |
| US7592694B2 (en) | Chip package and method of manufacturing the same | |
| US6392896B1 (en) | Semiconductor package containing multiple memory units | |
| JP3154159B2 (ja) | ボールグリッドアレイ集積回路基板用のキャリヤ | |
| US7781259B2 (en) | Method of manufacturing a semiconductor using a rigid substrate | |
| US7445944B2 (en) | Packaging substrate and manufacturing method thereof | |
| JP2546629B2 (ja) | テープキャリア半導体装置用パッケージ、その製造方法および半導体装置の製造方法 | |
| EP0910113B1 (en) | Carrier for substrate of ball-grid array integrated circuit devices | |
| US6040632A (en) | Multiple sized die | |
| KR100281437B1 (ko) | 볼-그리드 어레이 집적 회로 디바이스 기판용 캐리어 | |
| JP3163913B2 (ja) | Ｂｇａパッケージ | |
| JPH08153819A (ja) | ボールグリッドアレイ型半導体パッケージの製造方法 | |
| US20020090760A1 (en) | Method of forming heat sink and semiconductor chip assemblies | |
| JP4677152B2 (ja) | 半導体装置 | |
| KR0182506B1 (ko) | 동시에 절단된 반도체 칩을 이용한 고밀도 실장형 패키지 및 그 제조 방법 | |
| US6476504B1 (en) | Adhesive pattern for attaching semiconductor chip onto substrate | |
| CN1080937C (zh) | 球格阵列集成电路元件的印刷电路基板承载盘 | |
| JPH10116958A (ja) | メモリシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |