JP3151085B2 - 画像処理装置および方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像情報を読み込んで
画像処理を行う画像処理装置および方法に関し、特に原
稿を忠実に再現するための画像入力信号の補正（黒／白
レベル補正）を行う画像処理装置および方法に関する。

【０００２】

【従来の技術】一般に、画像処理装置において原稿を画
像入力装置で読み取って電気信号に変換し、この信号に
対して画像処理を行った後、レーザープリンター等の出
力装置により画像として記録される事が知られている。

【０００３】このような画像入力装置で使用されている
固体撮像素子等の光電変換素子で得られた画像信号は、
ランプ照度の不均一、レンズを用いた光学系での歪（ｃ
ｏｓ⁴ 則による光量低下等）、光電変換素子の各画素間
の感度バラツキにより一定濃度の画像を読み取ったとし
ても信号レベルは同一にはならない。

【０００４】また、周囲の環境温度の変化により光電変
換素子の暗電流の変化（光が入力していない時の信号レ
ベル）、あるいはアナログ回路系（増幅回路，アナログ
／デジタル（Ａ／Ｄ）変換器）の特性変化等が生じる。
そのために従来は、均一濃度の反射板を原稿ガラス付近
に設けて得られた１ライン分の画像信号をＳＲＡＭ（ス
ティックラム）等の記憶素子に記憶させこのデータを元
に画像信号の補正を行っていた。

【０００５】このような補正方法では通常のバラツキや
変化や時間的な変化（雑音）には対応出来るが突発的に
生じた変化に対しては効果がなかった。

【０００６】例えば装置のノイズ（モーター等から発生
するもの）による影響、回路系で発生するデータ取り込
み時の誤差（Ａ／Ｄ変換器におけるビット・エラー等）
が生じる場合がある。このような時に補正の基準となる
均一濃度の反射板の信号を取り込んだデータで画像信号
の補正を行なっても、通常発生するバラツキ以外の影響
も含んでいるために正しく補正されず記録した画像に縦
線のノイズが生じてしまうなどの現象が起こる場合があ
る。特に、このような問題は写真原稿など中間調の濃度
を持つ原稿に対しては顕著に現れてしまう。

【０００７】このような現象のために従来は、均一濃度
の反射板を原稿ガラス付近に設けて得られた画像信号を
ＳＲＡＭ等の記憶素子に記憶させこのデータを元に画像
信号の補正を行っていた。記憶素子に記憶する際には、
複数ラインのデータを各画素毎に加算して記憶し、その
後に平均化処理を行ってデータバラツキを少なくしてい
た。

【０００８】

【発明が解決しようとする課題】しかしながら、従来の
この種の方法では補正データの精度を良くする点におい
ては効果があるものの加算したデータを記憶してから平
均化処理を行っていたために記憶容量のデータのビット
長が長くなるという欠点があった。

【０００９】たとえば入力信号がＭビット、加算回数が
Ｎ（Ｎ＝２^P ）とするとビット長はＭ＋Ｐビット必要に
なってしまう。たとえば、入力８ビット、平均回数２５
６回とすると１６ビットとなる。カラーを考えた場合に
はこの３倍のメモリが必要となる。また、信頼性向上の
ためにこのような補正処理をＬＳＩ化するとしてもＳＲ
ＡＭ等の記憶手段の容量が大きいためにＬＳＩ技術が進
歩した今日でも実現は困難である。

【００１０】そこで、本発明の目的は、突発的に発生し
た環境変化の影響を取り除くための画像信号に対する補
正を行う回路構成を簡素化することの可能な画像処理装
置および方法を提供することにある。

【００１１】

【課題を解決するための手段】このような目的を達成す
るために、請求項１の発明は、１ライン分の黒画像デー
タにおける複数画素データを平均化処理したデータを黒
補正データとして設定するとともに、複数ライン分の白
画像データを各画素毎に平均化処理したデータを白補正
データとして設定する設定手段と、前記設定手段により
設定された前記黒補正データおよび前記白補正データに
基づいて画像信号の黒レベルおよび白レベルを補正する
レベル補正手段と、を有することを特徴とする。

【００１２】請求項２の発明は、前記設定手段は、前記
白画像データを２^M回加算平均したデータを前記白補正
データとして設定することを特徴とする。

【００１３】請求項３の発明は、前記設定手段による加
算平均処理を各画素当たり１クロックで動作させること
を特徴とする。

【００１４】請求項４の発明は、基準画素から出力され
る画像信号レベルを基準値として保持する基準値保持手
段と、前記基準画素以外の画素から出力される画像信号
レベルと前記基準値との差分値を記憶する記憶手段と、
前記基準値および前記差分値から画像信号を復元する復
元処理手段とをさらに有することを特徴とする。

【００１５】請求項５の発明は、前記レベル補正手段の
出力が規定値を超える異常を検知する異常検知手段をさ
らに有することを特徴とする。

【００１６】請求項６の発明は、前記レベル補正手段の
出力が規定値を超える異常を検知する異常検知手段をさ
らに有することを特徴とする。

【００１７】

【００１８】

【作用】請求項１〜６の発明によれば、１ライン分の黒
画像データにおける複数画素データを平均化処理したデ
ータを黒補正データとして設定することで、簡単な回路
構成で、迅速により正確な黒補正データを得ることがで
き、複数ライン分の白画像データを各画素毎に平均化処
理したデータを白補正データとして設定することで、ラ
ンダムノイズなどの影響のない白補正データを得ること
ができる。

【００１９】請求項６〜９の発明によれば、オーバーフ
ロー等の異常を検知することができ、正常な画像信号レ
ベルの補正を行なうことができる。

【００２０】

【００２１】

【００２２】

【００２３】

【００２４】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００２５】＜第１実施例＞図１は、本発明の第１実施
例による画像処理装置の構造を示す断面図である。

【００２６】図において、１は原稿給送手段となる原稿
給送装置であり、載置された原稿を１枚ずつ、あるいは
２枚連続に原稿台ガラス面２上の所定位置に給送する。
３はランプ、走査ミラー５等で構成されるスキャナーで
あり、原稿給送装置１により原稿台ガラス面２に載置さ
れると、スキャナー本体が所定方向に往復走査される。
原稿反射光は走査ミラー５〜７を介してレンズ８を通過
して、イメージセンサ部９に結像する。イメージセンサ
部９は、後述する３色分解ブレーズド回折格子、ＣＣＤ
（固体撮像素子）により構成されており入力された反射
光は色分解されて、電気信号に変換され、この原稿読み
取り信号に対して種々の画像処理が行われる。

【００２７】１０はレーザースキャナーで構成される露
光制御部で、コントローラ部ＣＯＮＴの画像信号制御部
４３（図５参照）から出力される画像データに基づいて
変調された光ビームを感光体１１に照射する。１２，１
３は現像器で、感光体１１に形成された静電潜像を所定
色の現像剤（トナー）で可視化する。１４，１５は被転
写紙積載部で、定形サイズの記録媒体が積載収納され、
給送ローラの駆動によりレジスト配設位置まで給送さ
れ、感光体１１に形成される画像との画像先端合わせタ
イミングをとられた状態で再給紙される。

【００２８】１６は転写分離帯電器で、感光体１１に現
像されたトナー像を被転写紙に転写した後、感光体１１
より分離して搬送ベルトを介して定着部１７で定着され
る。１８は排紙ローラで、画像形成の終了した被転写紙
をトレー２０に積載排紙する。１９は方向フラッパーで
画像形成の終了した被転写紙の搬送方向を排紙口と内部
搬送路方向に切り換え、多重／両面画像形成プロセスに
備える。

【００２９】以下、記録媒体への画像形成について説明
する。イメージセンサ部９に入力された画像信号、すな
わち後述するリーダ４２からの入力信号は、ＣＰＵ４５
により制御される画像信号制御回路４３によって処理を
施されてプリンタ部４４に至る。プリンタ４４に入力さ
れた信号は露光制御部１０にて光信号に変換されて画像
信号に従い感光体１１を照射する。照射光によって感光
体１１上に作られた潜像は現像器１２もしくは現像器１
３によって現像される。上記潜像タイミングを合わせて
被転写紙積載部１４もしくは被転写紙積載部１５より転
写紙が搬送され、転写部１６において、上記現像された
像が転写される。転写された像は、定着部１７にて被転
写紙に定着された後、排紙部１８より装置外部に排出さ
れる。

【００３０】また、両面記録時は、被転写紙が排紙セン
サ１９を通過後、排紙部ローラ１８を排紙方向と反対の
方向に回転させる。また、これと同時にフラッパー２０
を上方に上げて複写済みの転写紙を搬送路２２，２３を
介して中間トレー２４に格納する。次に行う裏面記録時
に中間トレー２４に格納されている転写紙が給紙され、
裏面の転写が行われる。

【００３１】また、多重記録時は、フラッパー２１を上
方に上げて複写済みの転写紙を搬送路２２，２３の搬送
路を介して中間トレー２４に格納する。次に行う多重記
録に中間トレー２４に格納されている転写紙が給送さ
れ、多重転写が行われる。

【００３２】図２は、イメージセンサ部９の構成と原稿
の反射光の関係を示した図である。

【００３３】原稿面２の画像情報は、結像光学系である
レンズ８との間に配したミラー（図示していない）等に
より、ライン走査されると共にレンズ８を介し３色色分
解用ブレーズド回折格子３０によりカラー画像読み取り
に於ける３色の光束に分離された後、ＣＣＤ３１の各々
対応するラインセンサ上に結合される。

【００３４】図３は、ＣＣＤ３１を示すものである。図
３において３２は固体撮像素子の基板、３３，３４，３
５はそれぞれＲ，Ｇ，Ｂの各色に対応する固体撮像素子
アレイであり、固体撮像素子３６がアレイ状に配置され
ている。３７，３８は、３ラインアレイの間隔を示して
いる。Ｒ（レッド），Ｇ（グリーン），Ｂ（ブルー）の
３原色に対応する３ラインセンサ間隔は、画角に対して
決定される。

【００３５】図４は、３色色分解用１次元ブレーズド回
折格子３０の説明をするためのものである。３色色分解
用１次元ブレーズド回折格子３０は、色分解方向に階段
状格子が周期的に繰り返される構造であり、例えば、周
期ピッチＰ−６０μｍ、格子厚ｄ１−ｄ２−３１００μ
ｍ、媒質屈折率−１．５とした場合、図示の如く入射光
は、透過解析されて３方向に分解される。

【００３６】図５は、図１に示したコントローラ部ＣＯ
ＮＴの回路構成を説明するブロック図であり、４５はＣ
ＰＵ（中央演算処理ユニット）回路部で、ＲＯＭ（リー
ドオンリメモリ）４６、ＲＡＭ（ランダムアクセスメモ
リ）４７を内蔵し、ＲＯＭ４６に記憶された制御プログ
ラムに基づいて各部を総括的に制御する。

【００３７】４１は原稿自動給送装置制御部で、載置さ
れた原稿を１枚づつ、あるいは２枚連続に原稿台ガラス
２面上の所定位置に給送するなどの制御をする。

【００３８】４２はイメージリーダで、上記イメージセ
ンサ部９などより構成され色分解され光電変換されたア
ナログ画像信号を画像制御回路４３に出力する。４４は
プリンタで、画像制御回路４３から出力されるビデオ信
号に基づいて露光制御部１０を駆動して光ビームを感光
体１１に照射する。また、４８は操作部で画像形成に必
要なモードの設定のためのキー、表示器等を有する操作
パネルが設けられている。

【００３９】図６は本発明のポイントである画像信号制
御部４３の詳細構成を示す図である。図６においてイメ
ージリーダ４２によりＲＧＢの電気信号に変換されたア
ナログ画像信号は増幅回路５０に入力され、所定の出力
レベルまで画像信号を増幅される。増幅回路５０で所定
の出力レベルまで増幅されたアナログ画像信号はＡ／Ｄ
変換器５１によりデジタル信号に変換される（本実施例
では各８ビット）。

【００４０】ついで黒補正／白補正部５２により黒レベ
ルの補正と白レベルの補正（シェーディング補正）が施
された後、ＮＤ信号生成部５３および色検出部５４にＲ
ＧＢの各信号が入力される。ＮＤ信号生成部５３では、
ＲＧＢの信号が二次式により加算されて、次に、１／３
に除算されて輝度信号Ｄｏｕｔが出力される。

【００４１】

【数１】Ｄｏｕｔ＝（Ｒｉｎ＋Ｇｉｎ＋Ｂｉｎ）／３ 色検出部５４ではＲＧＢの信号比率により例えば赤、
緑、青、ラインマーカーのピンク、イエロー、ダイダ
イ、白および黒に分類されて３ビットの色信号Ｃｏｕｔ
として出力される。

【００４２】輝度信号Ｄｏｕｔ、色信号Ｃｏｕｔは変倍
部５５で主走査方向（ＣＣＤのライン方向）の変倍ある
いは画像の移動処理が行われて画像処理部５６に入力さ
れる。画像処理部５６では、網がけ、色情報を単一色の
パターンに変換するパターン化処理、マスキング、トリ
ミング、白黒反転等の処理が行われる。

【００４３】その後、濃度補正部５７で輝度−濃度変
換、プリンターでの濃度補正が行われてレーザープリン
ターのプリンター制御部４４に送られる。ＮＤ信号生成
部５３および色検出部５４から出力された輝度信号Ｄｏ
ｕｔと色信号Ｃｏｕｔはヒストグラム作成部５９で輝度
信号から濃度ヒストグラムが作成される。このヒストグ
ラムには必要に応じて色信号情報が付加される。

【００４４】また、色信号Ｃｏｕｔはマーカー領域検出
部５８により原稿にマーカーで指定された領域の信号を
検出してマーカーの領域が求められて処理領域信号とし
て画像処理部５６に送られ領域内外の白黒反転、網がけ
等の処理が実行される。

【００４５】次に本発明の特徴をなす図６の黒補正／白
補正回路５２について説明する。

【００４６】黒補正／白補正回路５２では、まず黒補正
処理がされた後に白補正処理が行われる。

【００４７】図７は、黒補正／白補正部５２の中の黒補
正回路の構成を示す。ＣＣＤ３１から送られた画像信号
はＣＣＤ３１に入力される光量が微小の時は、図８に示
す如く画素間のバラツキ等が大きく、これをそのまま画
像として出力すると、画像データ部にスジやムラが生じ
る。また、ＣＣＤ３１や増幅回路５０等の環境温度によ
りＣＣＤ３１の暗電流が増加したり、増幅回路５０の温
度特性により信号レベルの変化が生じる。そこで、暗時
の出力を補正する必要があり図７に示す様な黒補正回路
で以下のように補正する。

【００４８】原稿読み取り動作に先だって、光学系の走
査部分を、原稿台先端部の非画像領域に配置された均一
濃度を有する黒色板に移動し、ランプ３を点灯し黒レベ
ル画像信号を黒補正回路に入力する。ブルー信号Ｂｉｎ
に関しては、この画像データの１ライン分を、後述する
方法により複数回の取り込みを行い各画素毎に平均処理
したデータを黒レベルＲＡＭ１０２ａに格納する。

【００４９】後述するように２５６回加算して平均化す
るのであれば、ＲＡＭ１０２ａのビット幅は、２^M ＝２
５６よりＭ＝８となり入力信号のビット数が８ビットで
あればＭ＋Ｎ＝１６ビットになる。

【００５０】１００ａは加算器で、入力された画像信号
と黒レベルＲＡＭ１０２ａの内容を加算する。Ａ入力は
８ビット、Ｂ入力は１６ビットであるのでＡ入力の上位
側に全て０の８ビットの信号が入力されているとして１
６ビットで加算処理を行う。１０１ａは黒レベルＲＡＭ
１０２ａへ入力するデータを選択するセレクタでタイミ
ング発生回路１０９ａからのセレクト信号でＡ−Ｄのい
ずれかの種類のデータを選択する。

【００５１】１０３ａはデータ・ラッチで１０４ａのイ
ンバータによって反転されたＣＬＫ信号により黒レベル
ＲＡＭ１０２ａから出力されたデータをラッチして加算
器１００ａと除算器１０５ａに与えられる。１０５ａは
除算器で１／２^M の演算が行われる。Ｍの値はＣＰＵ４
５よりＳＨＦＶＡＬ信号によって与えられる。除算器１
０５ａでは１／２^M の演算は１６ビットのデータをＭビ
ット分シフトによって行われる。シフトされた上位のビ
ットは０となる。

【００５２】１０６ａ，１０７ａはバスバッファで、特
に１０７ａはＢＵＳＤＩＲ Ｂ信号がＬｏｗレベルの時
にイネーブルとなりＣＰＵデータバスに黒レベルＲＡＭ
１０２ａに記憶されているデータが出力される。ＣＰＵ
データバスは８ビットであるので１６ビットデータのう
ちで上位８ビット、下位８ビットに分けられて出力され
ることになる。１０８ａは減算器で入力されたデータ
（Ａ入力）から黒データＲＡＭ１０２ａからのデータ
（Ｂ入力）を減算する。

【００５３】１１０ａはセレクタでタイミング発生回路
１０９ａで作られたアドレス信号とＣＰＵアドレスをＣ
ＰＡＣ信号により選択して黒データＲＡＭ１０２ａのア
ドレス信号として与える。１０９ａはタイミング発生回
路で、データの１画素分の同期信号ＣＬＫおよび１ライ
ン分の同期信号ＨＳＹＮＣを元にアドレス信号、セレク
タ１０１ａのセレクト信号を作成する。データのＲＡＭ
１０２ａへの取り込み動作はＣＰＵ４５からのスタート
信号により開始される。

【００５４】回路全体は図９に示すタイミングで下記の
ように動作する。タイミング発生回路１０９ａに与えら
れたスタート信号によりＴ１，Ｔ２，Ｔ３の期間で黒デ
ータＲＡＭ１０２ａのＲＡＭクリア、データの加算処
理、および除算処理が行われる、まず図９のＴ１の期間
ではセレクタ１０１ａのＣ入力が選択され黒データＲＡ
Ｍ１０２ａが０でクリアされる。１画素単位のタイミン
グは図１０に示すように０データが入力されＲＡＭの書
き込み（ＲＡＭ／ＷＲ）信号が作られて書き込まれる。

【００５５】図９のＴ２の期間では、図１０に示すよう
にＣＬＫ信号の前の位置（Ｈｉｇｈ（ハイ）レベル区
間）ではＲＡＭからデータが読み出されてラッチ１０３
ａで保持されて加算器１００ａに与えられて入力された
データと加算されて、ＣＬＫ信号の後の位置（Ｌｏｗ
（ロー）レベル区間）ではセレクタ１０１ａのＡ入力が
選択されてＲＡＭ１０２ａに与えられてＲＡＭ／ＷＲ信
号により書き込まれる。この動作がデータの平均回数分
繰り返される。２５６回の平均であれば２５６ラインの
期間繰り返されることになる。

【００５６】図９のＴ３の期間では、図１０に示すよう
にＣＬＫ信号の前の位置（Ｈｉｇｈレベル区間）ではＲ
ＡＭ１０２ａからデータが読み出されてラッチ１０３ａ
で保持されて除算器１０５ａに与えられてＣＰＵからの
ＳＨＦＶＡＬ信号の値により１／２^M されて、ＣＬＫ信
号の後の位置（Ｌｏｗレベル区間）ではセレクタ１０１
ａのＢ入力が選択されてＲＡＭに与えられてＲＡＭ／Ｗ
Ｒ信号により書き込まれる。

【００５７】Ｔ１，Ｔ２，Ｔ３の期間で処理されると平
均された１ライン分の黒レベル信号がＲＡＭ１０２ａの
中に格納される。以上、黒基準値読込みモードと呼ぶ。
ここで１／２^M の２^M の値は通常は２５６回程度に設定
されるのでＭは８という値になる。

【００５８】画像読み取りの時には、ＲＡＭ１０２ａは
読み出しモードになり、読み出されたデータは１６ビッ
トのうち下位８ビットが減算器１０８ａのＢ入力へ毎ラ
イン、１画素毎に入力される。従って、黒補正回路出力
は、黒レベルデータＤＫ（ｉ）に対して、例えばブルー
信号の場合、Ｂｉｎ（ｉ）−ＤＫ（ｉ）＝Ｂｏｕｔ
（ｉ）として得られる（黒補正モードと呼ぶ）。

【００５９】ここで減算器１０８ａは演算結果が、もし
負になるなら出力は０になるように設計されているもの
とする。同様にグリーンＧｉｎ、レッドＲｉｎも同様に
処理される。また、ＣＰＡＣ信号をＨレベルにすること
でＣＰＵ４５からのＲＡＭ１０２ａのアクセスが可能と
なる。さらに必要に応じてＲＡＭの内容はＣＰＵ４５で
補正される。

【００６０】図１１に黒補正／白補正部５２の白補正回
路の構成を示す。

【００６１】白レベル補正（シェーディング補正）は、
原稿走査ユニットを均一な白色板の位置を移動して照射
した時の白色データに基づき、照明系、光学歪やセンサ
の感度バラツキの補正を行う。

【００６２】白補正回路の基本的な回路構成は図７に示
す黒補正回路と同一であるが、黒補正では減算器１０８
ａによって補正を行っていたのに対し、白補正では乗算
器１０８ｂを用いる点が異なるのみであるので同一部分
の説明は省略する。

【００６３】白補正時には、複写動作または読み取り動
作に先立ち、ランプ３を点灯させ、均一白レベルの画像
データを１ライン分の補正ＲＡＭ１０２ｂに格納する。
ここでＲＡＭに格納されたデータは黒補正データと同様
に各画素毎に所定のライン数の平均化が行われたもので
ある。例えば、主走査方向Ａ４長手方向の幅を有すると
すれば、１６ｐｅｌ／ｍｍで４７５２（＝１６×２９７
ｍｍ）画素、すなわち、データ幅が１６ビットとすると
少なくともＲＡＭの容量は４７５２ワードである。図１
２に示すように、ｉ画素目の白色板データＷｉ（ｉ＝１
−４７５２）とすると、ＲＡＭ１０８ｂには、各画素ご
とに白色板に対するデータが格納される。

【００６４】一方、Ｗｉに対し、ｉ番目の画素の通常画
像の読み取り値Ｄｉに対し補正後のデータＤ₀ ＝Ｄｉ×
ＦＦH ／Ｗｉとなるべきである。そこで、ＣＰＵ４５か
らＣＰＡＣ信号をＨレベルにすることでＣＰＵからＲＡ
Ｍ１０２ｂに対してアクセス可能とする。次に図１３に
示す処理手順で、ＣＰＵ４５は先頭画素Ｗ₀ に対してＦ
ＦH ／Ｗ₀ ，Ｗｉに対してＦＦH ／Ｗｉ、−−−を順次
演算して補正のためのデータの置換を行う。この関係を
示したものが図１４である。ここで、ＦＦH （１０進数
で２５５）は補正後の目標レベルを示している。以上の
処理手順でブルー信号に対して補正を終了したら（ｓｔ
ｅｐＢ）同様にしてグリーン信号、レッド信号の補正を
ブルー信号と同様の処理手順で順次行い、以後、入力さ
れる原画像データＤｉに対してＤ₀ （Ｄｉ×ＦＦH ／Ｗ
ｉ）が出力されるように図１１の乗算器１０８ｂにＷｉ
データが入力され原画像データＤｉと乗算される。乗算
処理は実数で行われ整数で出力される。補正値（ＦＦH
／Ｗｉ）は通常１〜２倍になるように入力信号レベルの
ゲイン等が調整されている。ここで演算結果がＦＦH を
越える場合（オーバーフロー）にはＦＦH になるように
構成されているものとする。

【００６５】以上の如く、画像入力系の黒レベル感度、
ＣＣＤの暗電流バラツキ、各センサ間感度バラツキ、光
学系光量バラツキや白レベル感度等の種々の要因に基づ
く、黒レベル、白レベルの補正を行い、主走査方向にわ
たって、白黒ともに各色毎に均一に補正された画像デー
タＢｏｕｔ、Ｇｏｕｔ、Ｒｏｕｔが得られる。

【００６６】ここで、黒補正の平均回数は、白補正の平
均回数より多くすることが望ましい。たとえば、黒補正
の２５６回に対して白補正は平均回数は８回にする。白
補正／黒補正されたＲ，Ｇ，Ｂの各８ビットの画像デー
タＲｏｕｔ、Ｇｏｕｔ、Ｂｏｕｔは次にＮＤ信号生成部
５３、色検出部５４に与えられる。本実施例では黒補正
回路においても白補正回路と同様に各画素毎に平均処理
していた。しかしながら、黒補正を行う際に、各画素毎
に平均化処理して行う代わりに複数画素のレベルを平均
化して１個の補正値を設定しても本実施例と同様の効果
が得られる。

【００６７】図１５は、この場合の白補正回路と黒補正
回路の構成をまとめて示したものである。図１５におい
て点線内のＡ部分が黒補正を行う部分である。

【００６８】ＣＣＤ３１の内部構成に従って、黒補正回
路の部分はＯＤＤ／ＥＶＥＮに分けられている。これは
ＣＣＤ内部のアナログシフトレジスタの転送効率の違
い、出力アンプのバラツキ等によって発生する原因によ
るＯＤＤ／ＥＶＥＮ側の信号差を補正するためのもので
ある。

【００６９】図１５において点線ブロックの黒補正部Ａ
を除く部分は、図１１に示した白補正回路と同一である
ので説明は省略する。

【００７０】Ａ部分の黒補正回路において１１３，１１
４はラッチでそれぞれＣＰＵ４５からの書き込み信号Ｗ
ＲＯＤＤでＯＤＤ（奇数番目）のデータ、ＷＲＥＶＥＮ
でＥＶＥＮ（偶数番目）を黒補正するための値を保持す
る。１１２はセレクタでラッチ１３４，１１４の値をタ
イミング発生回路１０９ｃで作られたアドレス信号１３
ビットの内の最下位ビットによりどちらかの値が選択さ
れる。１１１は減算器で入力された画像信号からラッチ
１１３，１１４で保持された値を減算する。まず、ラッ
チ１１３，１１４にセットする補正量の求め方について
説明する。

【００７１】光学系の走査部分を原稿台先端部の非画像
領域に配置された均一濃度を有する黒色板に移動し、ラ
ンプ３を点灯し黒レベル画像信号を黒補正部Ａに入力す
る。ここでラッチ１１３，１１４には予め０が設定され
ているものとする。黒補正部Ａは図９に示すタイミング
で下記のように動作する。タイミング発生回路１０９ｃ
に与えられたスタート信号によりＴ１，Ｔ２，Ｔ３の期
間でデータＲＡＭ１０２ｃのＲＡＭクリア、データの加
算処理、および除算処理が行われる。

【００７２】まずＴ１の期間ではセレクタ１０１ｃのＣ
入力が選択されデータＲＡＭ１０２ｃが０でクリアされ
る。１画素単位のタイミングは図１０に示す様に０デー
タが入力されＲＡＭの書き込み（ＲＡＭ／ＷＲ）信号が
作られて書き込まれる。

【００７３】Ｔ２の期間では、図１０に示すようにＣＬ
Ｋ信号の前の位置（Ｈｉｇｈレベル区間）ではＲＡＭか
らデータが読み出されてラッチ１０３ａで保持されて加
算器１００ｃに与えられて入力されたデータと加算され
る。ＣＬＫ信号の後の位置（Ｌｏｗレベル区間）ではセ
レクタ１０１ｃのＡ入力が選択されてＲＡＭに与えられ
てＲＡＭ／ＷＲ信号により書き込まれる。この動作がデ
ータの平均回数分繰り返される。例えば２５６回の平均
であれば２５６ラインの期間繰り返されることになる。

【００７４】Ｔ３の期間では、図１０に示すようにＣＬ
Ｋ信号の前の位置ではＲＡＭからデータが読み出されて
ラッチ１０３ｃで保持されて除算器１０５ｃに与えられ
てＣＰＵ４５からのＳＨＦＶＡＬ信号により１／２^M さ
れて、ＣＬＫ信号の後の位置ではセレクタ１０１ｃのＢ
入力が選択されてＲＡＭに与えられてＲＡＭ／ＷＲ信号
により書き込まれる。

【００７５】Ｔ１，Ｔ２，Ｔ３の期間で平均された１ラ
イン分の黒レベル信号がＲＡＭ１０２ｃの中に格納され
る。ここで１／２^M の２^M の値は通常は２５６回以上に
設定されるのでＭは８という値になる。例えば、主走査
方向Ａ４長手方向の幅を有するとすれば、１６ｐｅｌ／
ｍｍで４７５２（＝１６×２９７ｍｍ）画素、すなわ
ち、データの幅が１６ビットとすると少なくともＲＡＭ
容量は４７５２ワードであり、１画素目の黒色板データ
ＢＫｉ（ｉ＝１−４７５２）とすると、ＲＡＭ１０２ｃ
には各画素毎に平均化された黒色板に対するデータが格
納されることになる。

【００７６】ここで、ＣＰＡＣ信号をＨレベルにするこ
とでＣＰＵ４５からのＲＡＭ１０２ｃに対してアクセス
を可能な状態にする。次に図１６に示す手順で、ＣＰＵ
４５はＤＫ_2nをＥＶＥＮ（偶数）、ＤＫ_2n+1をＯＤＤ
（奇数）としてそれぞれ複数画素の値を平均する。たと
えば、それぞれ全体で１００個のデータをサンプリング
するとすれば偶数画素では、ＤＫ₀ 、ＤＫ₅₀、ＤＫ
₁₀₀ 、−−−ＤＫ₄₇₅₀の信号を次式により加算し平均す
る。

【００７７】

【数２】ＥＶＥＮ_ofset ＝（ＤＫ₀ ＋ＤＫ₅₀＋−−−Ｄ
Ｋ₄₇₅₀）／１００ 同様に奇数画素では、次式により平均される。

【００７８】

【数３】ＯＤＤ_ofset ＝（ＤＫ₁ ＋ＤＫ₅₁＋−−−ＤＫ
₄₇₅₁）／１００ このＯＤＤ_ofset およびＥＶＥＮ_ofset が求められた時
点で、図１５におけるラッチ１１３，１１４にこの値を
設定する。

【００７９】ブルー信号に対して補正が終了したら、同
様の処理手順でグリーン信号、レッド信号に対して順次
に補正を行う。以後、入力される原画像データは奇数番
目の画像データにおいてはＤｉ−ＯＤＤ_ofset 、偶数番
目の画像データにおいてはＤｉ−ＥＶＥＮ_ofset が図１
５における減算器１１１により演算される。ここで演算
結果がマイナスになる場合は０になるように減算器１１
１は構成されている。なお、グリーン信号、レッド信号
もブルー信号と同様の処理が行われる。

【００８０】次に白補正について説明する。図１５にお
いてＡ部分の回路で黒補正された信号が減算器１１１か
ら出力され後段の加算器１００ｃに入力される。その後
の回路は黒補正のオフセット値を求める時に使用した部
分と共通になっている。

【００８１】白補正時には、複写動作または読み取り動
作に先立ちランプ３を点灯させ、均一白レベルの画像デ
ータを１ライン分の補正ＲＡＭ１０２ｃに格納する。そ
の後の処理は上述した実施例での白補正と同様であるの
で説明を省略する。以後、入力される原画像データＤｉ
に対してＤｏ（Ｄｉ×ＦＦH ／Ｗｉ）が出力されるよう
に図１５の乗算器１０８ｃに入力され原画像データと乗
算される。

【００８２】乗算処理は実数で行われ整数で出力され
る。ここで、演算結果がＦＦH を越える場合（オーバー
フロー）にはＦＦH になるように乗算器１０８ｃが構成
されているものとする。

【００８３】以上の如く、黒レベル補正、白レベル補正
を行い、主走査方向にわたって、白黒ともに各色毎に均
一に補正された画像データＢｏｕｔ、Ｇｏｕｔ、Ｒｏｕ
ｔが得られる。本実施例の他、次の改良形態を実施でき
る。

【００８４】（１）以上の述べた黒／白補正部５２の２
例では白補正回路において、データＲＡＭに均一白色板
のデータを複数回入力して平均処理してから、ＣＰＵ４
５を用いてプログラムで補正係数を演算して書き変えて
いたが、ハードウエアを用いてＦＦH ／Ｄｉの演算をし
ても良い。

【００８５】（２）その他の方法として図１７に示す様
にデータＲＡＭに入力する際に補正係数を演算してから
データを書き込むような回路を構成してもよい。つま
り、書込み後補正係数を平均処理する事となる。図１７
において１１５は補正係数演算回路でＣＰＵ４５より与
えられた補正後の目標レベルの値がＴＡＧＴＶＡＬとし
て与えられる。補正係数は次式で表される。

【００８６】

【数４】Ｄｉ´＝ＶＡＧＴＶＡＬ／Ｄｉ （３）補正係数演算回路１１５では、演算結果がＦＦH
を越える場合には、ＦＦH 、マイナスの場合には０にな
るように構成されているものとする。求められた補正係
数は後段の加算器１００ｄに送られる。後の加算処理、
補正処理は上述した白補正回路と同様であるので説明を
省略する。

【００８７】（４）前に述べた実施例では、ＲＡＭに記
憶された補正係数データと入力された画像信号とを乗算
して求めていたが他の形態としてＤｉ＊ＦＦH ／Ｗｉの
演算を行う回路を専用的に構成しても良い。また予めこ
の演算結果を求めておき、メモリ（ＲＯＭ、ＲＡＭ等）
に書き込んでルックアップテーブルとして演算回路を構
成しても良い。

【００８８】（５）本実施例では、黒補正時に光学系の
走査部分を非画像領域に設けた黒色板に移動してランプ
を点灯させて、黒データとして取り込んでいたが、ラン
プを消灯したままデータを取り込んで、ＣＣＤ暗電流な
どの補正を行ってもよい。この場合には均一濃度の黒色
板は用いなくても良い。

【００８９】（６）本実施例では、データの加算結果を
メモリから読みだして除算器１０５ａで例えば１／２^M
を行っていたが、ＣＰＵ４５でメモリから読みだしてプ
ログラムで演算処理しても良い。また、白補正時では、
補正後のレベル目標値をＦＦHと決めてＤｉ＝ＦＦH ／
Ｗｉという演算を行う様にしたが、画像処理等の処理内
容に応じて目標値をＦＦH より小さいレベルにしても可
能である。

【００９０】（７）本実施例では、カラーの画像処理装
置に関して説明したが単色（白黒）読み取りの場合も適
用できることは言うまでもない。

【００９１】＜第２実施例＞第２実施例は第１実施例と
ほぼ同様の構成とできるので、第１実施例との相違点の
みを説明する。

【００９２】図１８は、図１６の黒補正／白補正部５２
の黒補正回路の構成を示す。ＣＣＤ３１からの画像信号
はＣＣＤに入力される光量が微小の時は、図８に示す如
く画素間のバラツキ等が大きく、これをそのまま画像と
して出力すると、画像データ部にスジやムラが生じる。

【００９３】また、ＣＣＤ３１や増幅回路５０等の環境
温度によりＣＣＤ３１の暗電流が増加したり、増幅回路
５０の温度特性により信号レベルの変化が生じる。そこ
で、暗時の出力を補正する必要があり図１８に示すよう
な黒補正回路で補正する。

【００９４】原稿読み取り動作に先だって、光学系の走
査部分を、原稿台先端部の非画像領域に配置された均一
濃度を有する黒色板に移動し、ランプ３を点灯し黒レベ
ル画像信号を黒補正回路に入力する。ブルー信号Ｂｉｎ
に関しては、この画像データの１ライン分を、後述する
方法により複数回の取り込みを行い各画素毎に平均処理
したデータを黒レベルＲＡＭ１１０３ａに格納する。

【００９５】１１００ａは加算器で入力された画像信号
と後述する復元処理回路１１０５ａで復元された信号を
加算する。Ａ入力は８ビット、８入力は１６ビットであ
るのでＡ入力を１６ビットに対応させて上位８ビットは
全て０、下位８ビットに画像信号が入力されているとし
て１６ビットで加算処理を行う。１１０１ａは差分処理
回路で隣合う信号レベルの差分を求める。１１０２ａは
黒レベルＲＡＭ１１０３ａへ入力するデータを選択する
セレクタでタイミング発生回路１１１０ａからのセレク
ト信号でＡ〜Ｄのいずれかの種類のデータを選択する。

【００９６】１１０４ａは基準値保持回路で加算器１１
００ａの結果を１ラインに１個だけ保持する。１１０５
ａは復元処理回路で黒レベルＲＡＭ１１０３ａの信号と
基準値保持回路の信号から元の信号を復元する。１１０
６ａは除算器で１／Ｎの演算が行われる。Ｎの値はＣＰ
Ｕ４５よりＳＨＦＶＡＬ信号によって可変に与えられ
る。

【００９７】除算器１１０６ａでは１／Ｎの演算は１６
ビットのデータをシフトすることで行われる。Ｎ＝２^P
であればＰビットシフトする。シフトされた上位のビッ
トは０となる。１１０７ａ，１１０８ａはバスバッファ
で、特に１１０８ａはＢＵＳＤＩＲ Ｂ信号がＬｏｗレ
ベルの時にイネーブルとなりＣＰＵデータバスに黒レベ
ルＲＡＭ１１０３ａに記憶されているデータが出力され
る。

【００９８】１１０９ａは減算器で、入力されたデータ
（Ａ入力）から黒データＲＡＭ１１０３ａからのデータ
（Ｂ入力）を減算する。

【００９９】１１１１ａはセレクタでタイミング発生回
路１１１０ａで作られたアドレス信号とＣＰＵアドレス
をＣＰＡＣ信号により選択して黒データＲＡＭ１１０３
ａのアドレス信号として与える。１１１０ａはタイミン
グ発生回路で、データの１画素分の同期信号ＣＬＫおよ
び１ライン分の同期信号ＨＳＹＮＣを元にアドレス信
号、セレクタ１１０２ａのセレクト信号、基準値保持回
路１１０４ａのラッチ信号、復元処理回路１１０５ａの
制御信号を作成する。データのＲＡＭへの取り込み動作
はＣＰＵからのスタート信号により開始される。

【０１００】回路全体は図９に示すタイミングで下記の
様に動作する。タイミング発生回路１１１０ａに与えら
れたスタート信号によりタイミングＴ１，Ｔ２，Ｔ３の
期間で黒データＲＡＭ１１０３ａのＲＡＭクリア、デー
タの加算処理、および除算処理が行われる。

【０１０１】まずＴ１の期間ではセレクタ１１０２ａの
Ｃ入力が選択され黒データＲＡＭ１１０３ａが０でクリ
アされる。また、基準値保持回路の出力データも０クリ
アさせる。１画素単位のタイミングは図１０に示す様に
０データが入力されＲＡＭ１１０３ａの書き込み（ＲＡ
Ｍ／ＷＲ）信号が作られて書き込まれる。Ｔ２の期間で
は、図１０に示すようにＣＬＫ信号の前の位置（Ｈｉｇ
ｈレベル区間）ではＲＡＭからデータが読み出されて復
元処理回路１１０５ａで元の信号に復元される。復元さ
れた信号は加算器１１００ａで画像信号と加算されて差
分処理回路１１０１ａで隣合う信号の差分値が求められ
る。ＣＬＫ信号の後の位置（Ｌｏｗレベル区間）ではセ
レクタ１１０２ａのＡ入力が選択されてＲＡＭ１１０３
ａに与えられてＲＡＭ／ＷＲ信号により書き込まれる。
この動作がデータの平均回数分繰り返される。２５６回
の平均であれば２５６ラインの期間繰り返される事にな
る。

【０１０２】この期間の１番目のラインでは復元処理回
路１１０５ａで復元された信号レベルは全て０であるの
で、加算器１１００ａでは入力信号がそのまま出力され
て、差分処理回路１１０１ａで差分値が求められる。こ
の時にラインの最初の有効画素のレベルが後述するタイ
ミングで基準値保持回路１１０４ａにラッチされる。

【０１０３】次のライン入力時には、復元処理回路１１
０５ａにＲＡＭ１１０３のデータ（差分値）、基準値保
持回路１１０４ａの前ラインの基準値が入力されて元の
信号レベルが復元される。その後、加算器１１００ａで
入力画像と加算されて差分処理回路１１０１ａで差分値
が求められる。なお、この加算された最初の信号レベル
が基準値として基準値保持回路１１０４ａにラッチされ
る。これらの動作が所定の回数繰り返される。Ｔ３の期
間では、図１０に示すようにＣＬＫ信号の前の位置（Ｈ
ｉｇｈレベル区間）ではＲＡＭ１１０３ａからデータが
読み出され、そのデータが復元処理回路１１０５ａに入
力されて元の信号に復元される。復元処理結果は除算器
１１０６ａに与えられてＣＰＵ４５からのＳＨＦＶＡＬ
信号の値により１／２^P に除算される。ＣＬＫ信号の後
の位置（Ｌｏｗレベル区間）ではセレクタ１１０２ａの
Ｂ入力が選択され、Ｂ入力がＲＡＭ１１０３ａに与えら
れ、ＲＡＭ／ＷＲ信号により上記Ｂ入力が書き込まれる
（Ｎ＝２^P とする）。

【０１０４】Ｔ１，Ｔ２，Ｔ３の期間で上述の処理が行
なわれると平均された１ライン分の黒レベル信号がＲＡ
Ｍ１１０３ａの中に格納される。以上を黒基準値読込み
モードと呼ぶ。ここで１／２^M の２^M の値は通常は２５
６回程度に設定されるのでＰは８という値になる。

【０１０５】画像読み取りの時には、ＲＡＭ１１０３ａ
は読み出しモードになり、読み出されたデータは減算器
１１０９ａのＢ入力へ毎ライン、１画素毎に入力され
る。従って、黒補正回路出力は、黒レベルデータＤＫ
（ｉ）に対して、例えばブルー信号の場合、Ｂｉｎ
（ｉ）−ＤＫ（ｉ）＝Ｂｏｕｔ（ｉ）として得られる
（黒補正モードと呼ぶ）。ここで減算器１１０９ａは演
算結果が、もし負になるなら出力は０になるように設計
されているものとする。

【０１０６】同様にグリーンＧｉｎ、レッドＲｉｎも同
様に処理される。

【０１０７】また、ＣＰＡＣ信号をＨレベルにすること
でＣＰＵ４５からＲＡＭ１１０３ａへのアクセスが可能
となる。さらに、必要に応じてＲＡＭ１１０３ａの内容
はＣＰＵ４５で補正される。

【０１０８】図１９は、図１８の差分処理回路１１０１
ａと復元処理回路１１０５ａの内部回路を図１８の周囲
回路部分の関係を含めて示したものである。

【０１０９】差分処理回路１１０１ａは入力信号Ｄ_l を
１クロック遅らせるラッチ１１２０とこのラッチ１１２
０の信号Ｄ_l から現在の入力信号Ｄ_l-1 を減算する減算
器１１２１で構成される。差分処理回路１１０１ａの処
理結果として差分信号△ｄ_lが出力されてセレクタ１１
０２ａのＡ入力に送られる。

【０１１０】復元処理回路１１０５ａは基準値を選択す
るためのセレクタ１１２３と、この信号を保持するラッ
チ１１２４と、ＲＡＭ１１０３ａから入力された差分信
号△ｄ_l と基準値信号ｄ_l とを加算する加算器１１２５
で構成される。

【０１１１】図２０に、図１８の回路，図１９の回路の
動作タイミングチャートを示す。タイミング発生回路１
１１０ａは入力として１ライン同期信号ＨＳＹＮＣと１
画素同期信号ＣＬＫによりＲＡＭ１１０３ａのアドレス
信号ＡＤＲＳを出力する。内部では１ラインの有効画素
の最初の信号レベルを基準値保持回路にラッチさせるラ
ッチ信号を発生する。

【０１１２】１）差分信号動作 減算器１１２１は、図２０に示すタイミングで動作して
差分信号△ｄ_l ＝Ｄ_l−Ｄ_l-1 を出力する。

【０１１３】２）復元処理回路 初期動作時は、セレクタ１１２３のＢ入力が選択されて
基準値保持回路１１０４ａの基準データｄ_t が入力され
る。ＲＡＭ１１０３ａから読み出された差分値と上記基
準データとが加算されて最初の復元値が出力される。次
にセレクタ１１２３ではＡ入力が選択されて順次、加算
処理が行われて順次復元画像ｄ_l ＝ｄ_t＋△ｄ_l が出力
される。

【０１１４】通常の加算サイクルであれば復元された信
号ｄ_l-1 ＝ｄ_l ＋△ｄ_l-1 は、加算器１１００ａに送ら
れて入力された画像信号と加算されて差分処理回路１１
０１ａに送られる。平均処理モードであれば、復元され
た信号は除算器１１０６ａに送られて加算回数に応じて
平均処理が行われる。

【０１１５】図２１に黒補正／白補正部５２の白補正回
路の構成を示す。

【０１１６】白レベル補正（シェーディング補正）は、
原稿走査ユニットを均一な白色板の位置に移動して照射
した時の白色データに基づき、照明系、光学歪やセンサ
の感度バラツキの補正を行う。

【０１１７】白補正回路の基本的な回路構成は図１８に
示す黒補正回路とほぼ同一であるが、黒補正では減算器
１１０９ａによって補正を行っていたのに対し、白補正
では乗算器１１０９ｂを用いる点が異なるのみであるの
で同一部分の説明は省略する。

【０１１８】白補正時には、複写動作または読み取り動
作に先立ち、ランプ３を点灯させ、均一白レベルの画像
データを１ライン分の補正ＲＡＭ１１０３ｂに格納す
る。ここでＲＡＭに格納されたデータは黒補正データと
同様に各画素毎に所定のライン数の平均化が行われたも
のである。例えば、主走査方向Ａ４長手方向の幅を有す
るとすれば、１６ｐｅｌ／ｍｍで４７５２（＝１６×２
９７ｍｍ）画素、すなわち、データ幅が１６ビットとす
ると少なくともＲＡＭの容量は４７５２ワードであり、
図２２に示すように、ｉ画素目の白色板データＷｉ（ｉ
＝１−４７５２）とすると、ＲＡＭ１１０３ｂには、各
画素ごとに白色板に対するデータが格納される。

【０１１９】一方、Ｗｉに対し、ｉ番目の画素の通常画
像の読み取り値Ｄｉに対し補正後のデータＤ₀ ＝Ｄｉ×
ＦＦH ／Ｗｉとなるべきである。そこで、ＣＰＵ４５か
らＣＰＡＣ信号をＨレベルにすることでＣＰＵ４５から
ＲＡＭ１０３ｂに対してアクセスを可能とする。次に図
１３に示す手順で、ＣＰＵ４５は先頭画素Ｗ₀ に対して
ＦＦH ／Ｗ₀ 、Ｗｉに対してＦＦH ／Ｗｉ、−−−を順
次計算してデータの置換を行う。この関係を示したもの
が図１４である。ここで、ＦＦH （１０進数で２５５）
は補正後の目標レベルを示している。

【０１２０】第１実施例と同様に、ブルー信号に対して
補正終了したらＣＰＵ４５はブルー信号と同様の処理手
順を用いてグリーン信号、レッド信号と順次に補正を行
い、以後、入力される原画像データＤｉに対してＤ₀
（Ｄｉ×ＦＦH ／Ｗｉ）が出力されるように図２１の乗
算器１１０９ｂに入力され原画像データと乗算される。
乗算処理は実数で行われ整数で出力される。補正値（Ｆ
ＦH ／Ｗｉ）は通常１〜２倍になる様に入力信号レベル
のゲイン等が調整されている。ここで演算結果がＦＦH
を越える場合（オーバーフロー）には異常とみなし、そ
の演算結果がＦＦH に変更するように構成されているも
のとする。

【０１２１】以上の如く、画像入力系の黒レベル感度、
ＣＣＤの暗電流バラツキ、各センサ間感度バラツキ、光
学系光量バラツキや白レベル感度等の種々の要因に基づ
く、黒レベル、白レベルの補正を行い、主走査方向にわ
たって、白黒ともに各色毎に均一に補正された画像デー
タＢｏｕｔ、Ｇｏｕｔ、Ｒｏｕｔが得られる。

【０１２２】上記異常を検知するためには一例として比
較器を用いることができる。

【０１２３】ここで、黒補正の平均回数は、白補正の平
均回数より多くすることが望ましい。たとえば、黒補正
の２５６回に対して白補正は平均回数は８回にする。白
補正／黒補正されたＲ，Ｇ，Ｂの各８ビットの画像デー
タＲｏｕｔ、Ｇｏｕｔ、Ｂｏｕｔは次にＮＤ信号生成部
５３、色検出部５４に与えられる。

【０１２４】図１８の黒／白補正部の代りの形態とし
て、複数画素のレベルを平均化して１個の補正値を設定
する例を用いることができる。図２３は、この例の白補
正回路と黒補正回路の構成をまとめて示したものであ
る。図２３において点線内のＡ部分が黒補正を行う部分
である。

【０１２５】ＣＣＤ３１の内部構成に従って、黒補正回
路Ａ部分はＯＤＤ／ＥＶＥＮに分けられている。これは
ＣＣＤ３１の内部のアナログシフトレジスタの転送効率
の違い、出力アンプのバラツキ等によって発生する原因
によるＯＤＤ／ＥＶＥＮ側の信号差を補正するためのも
のである。

【０１２６】図において黒補正回路Ａを除く部分は、図
２１に示した白補正回路と同一であるので説明は省略す
る。

【０１２７】Ａ部分の黒補正回路において１１１４，１
１１５はラッチでそれぞれＣＰＵ４５からの書き込み信
号ＷＲＯＤＤでＯＤＤ（奇数番目）のデータ、ＷＲＥＶ
ＥＮでＥＶＥＮ（偶数番目）を黒補正するための値を保
持する。１１１３はセレクタでラッチ１１１４，１１１
５の値をタイミング発生回路１１１０ｃで作られたアド
レス信号１３ビットの内の最下位ビットによりどちらか
の値が選択される。１１１２は減算器で、入力された画
像信号からラッチ１１１４，１１１５で保持された値を
減算する。まず、ラッチ１１１４，１１１５にセットす
る補正量の求め方について説明する。

【０１２８】先ず光学系の走査部分を原稿台先端部の非
画像領域に配置された均一濃度を有する黒色板に移動
し、ランプ３を点灯し黒レベル画像信号を黒補正部Ａに
入力する。ここでラッチ１１１４，１１１５には予め０
が設定されているものとする。

【０１２９】図９に示すタイミングで図２３の回路が下
記のように動作する。タイミング発生回路１１０ｃに与
えられたスタート信号によりＴ１，Ｔ２，Ｔ３の期間で
データＲＡＭ１１０３ｃのＲＡＭクリア、データの加算
処理、および除算処理が行われる。まずＴ１の期間では
セレクタ１１０２ｃのＣ入力が選択されデータＲＡＭ１
１０３ｃが０でクリアされる。１画素単位のタイミング
は図１０に示す様に０データが入力されＲＡＭ１１０３
ｃの書き込み（ＲＡＭ／ＷＲ）信号が作られて書き込ま
れる。

【０１３０】Ｔ２の期間では、図１０に示すようにＣＬ
Ｋ信号の前の位置（Ｈｉｇｈレベル区間）ではＲＡＭ１
１０３ｃから差分データが読み出されて復元処理回路１
１０５ｃで復元される。復元結果が加算器１１００ｃに
与えられて入力されたデータと加算されて、差分処理回
路１１０１ｃに入力される。ＣＬＫ信号の後の位置（Ｌ
ｏｗレベル区間）ではセレクタ１１０１ｃのＡ入力が選
択されて次にＲＡＭ１１０３ｃに与えられ、これがＲＡ
Ｍ／ＷＲ信号により書き込まれる。この動作がデータの
平均回数分繰り返される。例えば２５６回の平均であれ
ば２５６ラインの期間繰り返される事になる。

【０１３１】Ｔ３の期間では、図１０に示すようにＣＬ
Ｋ信号の前の位置ではＲＡＭ１１０３ｃからデータが読
み出されて復元処理回路１１０５ｃで元の信号（加算さ
れた信号）が出力される。その出力結果が除算器１１０
５ｃに与えられてＣＰＵ４５からのＳＨＦＶＡＬ信号に
より１／２^P される。ＣＬＫ信号の後の位置ではセレク
タ１０１ｃのＢ入力が選択されてＲＡＭ１１０３ｃに与
えられ、ＲＡＭ／ＷＲ信号により書き込まれる。

【０１３２】Ｔ１，Ｔ２，Ｔ３の期間で平均された１ラ
イン分の黒レベル信号がＲＡＭ１０３ｃの中に格納され
る。ここで１／２^M の２^M の値は通常は２５６回以上に
設定されるのでＰは８という値になる。例えば、主走査
方向Ａ４長手方向の幅を有するとすれば、１６ｐｅｌ／
ｍｍで４７５２（＝１６×２９７ｍｍ）画素、すなわち
データの幅が１６ビットとすると少なくともＲＡＭ容量
は４７５２ワードであり、ｉ画素目の黒色板データＢＫ
ｉ（ｉ＝１−４７５２）とすると、ＲＡＭ１０３ｃには
各画素毎に平均化された黒色板に対するデータが格納さ
れることになる。

【０１３３】ここで、ＣＰＡＣ信号をＨレベルにするこ
とでＣＰＵ４５からＲＡＭ１０３ｃに対してアクセスを
可能な状態にする。次にＣＰＵ４５は図１６に示す手順
で、ＤＫ_2nをＥＶＥＮ（偶数）、ＤＫ_2n+1をＯＤＤ（奇
数）としてそれぞれ複数画素の値を平均する。たとえ
ば、それぞれ全体で１００個のデータをサンプリングす
るとすれば偶数画素では、ＤＫ₀ 、ＤＫ₅₀、ＤＫ₁₀₀ −
−−ＤＫ₄₇₅₀の信号を加算し平均する。

【０１３４】

【数５】ＥＶＥＮ_0fset ＝（ＤＫ₀ ＋ＤＫ₅₀＋−−−Ｄ
Ｋ₄₇₅₀）／１００ 同様に奇数画素では、次のようになる。

【０１３５】

【数６】ＯＤＤ_0fset ＝（ＤＫ₁ ＋ＤＫ₅₁＋−−−ＤＫ
₄₇₅₁）／１００ このＯＤＤ_0fset およびＥＶＥＮ_0fset が求められた時
点で、図２３のラッチ１１１４，１１１５にこの値を設
定する。ブルー信号に対して上述の計算を終了したら
（ｓｔｅｐＢ）、同様にしてグリーン信号（ｓｔｅｐ
Ｇ）、レッド信号（ｓｔｅｐＲ）と順次に計算を行う。
以後、入力される原画像データは奇数番目の画像データ
においてはＤｉ−ＯＤＤ_ofset 、偶数番目の画像データ
においてはＤｉ−ＥＶＥＮ_ofset が図２３の減算器１１
１２により演算される。ここで演算結果がマイナスにな
る場合は演算結果０になるように減算器１１１２は構成
されている。グリーン信号、レッド信号もブルー信号と
同様の処理が行われる。

【０１３６】次に白補正について説明する。図２３にお
いて黒補正部Ａで黒補正された信号が減算器１１１２か
ら出力され、後段の加算器１１００ｃに入力される。そ
の後の回路は黒補正のオフセット値を求める時に使用し
た部分と共通になっている。

【０１３７】白補正時には、複写動作または読み取り動
作に先立ちランプ３を点灯させ、均一白レベルの画像デ
ータを１ライン分の補正ＲＡＭ１１０３ｃに格納する。
その後の処理は第１実施例の白補正と同様であるので説
明を省略する。

【０１３８】以後、入力される原画像データＤｉに対し
てＤｏ（Ｄｉ×ＦＦH ／Ｗｉ）が出力される様に図２３
の乗算器１１０９ｃにデータＷｉが入力され原画像デー
タと乗算される。

【０１３９】乗算処理は実数で行われ整数で出力され
る。ここで、演算結果がＦＦH を越える場合（オーバー
フロー）にはＦＦH になるように乗算器１１０９ｃが構
成されているものとする。以上の如く、黒レベル補正、
白レベル補正を行い、主走査方向にわたって、白黒とも
に各色毎に均一に補正された画像データＢｏｕｔ、Ｇｏ
ｕｔ、Ｒｏｕｔが得られる。

【０１４０】第２実施例の他、次の形態を実施できる。

【０１４１】１）以上の白補正回路においては、データ
ＲＡＭに均一白色板のデータを複数回入力して平均処理
してから、ＣＰＵを用いてプログラムで補正係数を演算
して書き換えていたが、ハードウェアを用いてＦＦH ／
Ｄｉの演算をしても良い。

【０１４２】２）その他の方法として図２４に示すよう
にデータＲＡＭに入力する際に補正係数を演算してから
書き込むように構成してもよい。つまり、補正係数の演
算後、補正係数を平均処理することとなる。図２４にお
いて１１１６は補正係数演算回路でＣＰＵ４５より与え
られた補正後の目標レベルの値がＴＡＧＴＶＡＬとして
与えられる。補正係数は次式で表される。

【０１４３】

【数７】Ｄｉ´＝ＶＡＧＴＶＡＬ／Ｄｉ 補正係数演算回路１１１６では、演算結果がＦＦH を越
える場合にはＦＦH 、マイナスの場合には０になるよう
に構成されているものとする。求められた補正係数は後
段の加算器１１００ｄに送られる。この後の加算処理、
補正処理は第１，第２実施例の白補正回路と同様である
ので説明を省略する。

【０１４４】３）第２実施例では、ＲＡＭ１１０３ａに
記憶された補正係数データと入力された画像信号とを乗
算して決めていたが次のようにもできる。すなわち、Ｄ
ｉ＊ＦＦH ／Ｗｉの演算を行う専用回路を別に構成して
も良い。また予めこの演算結果を求めておきメモリ（Ｒ
ＯＭ、ＲＡＭ等）に書き込んでルックアップテーブルと
して演算回路を構成しても良い。

【０１４５】４）第２実施例では、黒補正時に光学系の
走査部分を非画像領域に設けた黒色板に移動してランプ
を点灯させて、黒データとして取り込んでいたが、ラン
プを消灯したままデータを取り込んで、ＣＣＤ暗電流な
どの補正を行ってもよい。この場合には均一濃度の黒色
板は用いなくても良い。

【０１４６】５）第２実施例では、データの加算結果を
メモリ１１０３ａから読みだして除算器１１０６ａで例
えば１／２^M の除算を行っていたが、ＣＰＵ４５でメモ
リから読みだしてプログラムで演算処理しても良い。ま
た、白補正時では、補正後のレベル目標値をＦＦH と決
めてＤｉ＝ＦＦH ／Ｗｉという演算を行うようにした
が、画像処理等の処理内容に応じて目標値をＦＦH より
小さいレベルにしても可能である。

【０１４７】６）第１，第２実施例では、カラーの画像
処理装置に関して説明したが単色（白黒）読み取りの場
合も適用できることは言うまでもない。

【０１４８】

【発明の効果】請求項１〜６の発明によれば、１ライン
分の黒画像データにおける複数画素データを平均化処理
したデータを黒補正データとして設定することで、簡単
な回路構成で、迅速により正確な黒補正データを得るこ
とができ、複数ライン分の白画像データを各画素毎に平
均化処理したデータを白補正データとして設定すること
で、ランダムノイズなどの影響のない白補正データを得
ることができる。

【０１４９】

【０１５０】

【０１５１】

【０１５２】

【図面の簡単な説明】

【図１】本実施例の画像処理装置の構造を示す断面図で
ある。

【図２】イメージセンサ部９の構成を示した模式構造図
である。

【図３】ＣＣＤ３１の構成を示した斜視図である。

【図４】３色色分解用１次元ブレーズド回折格子の原理
図である。

【図５】図１のコントローラ部のＣＯＵＮＴの回路構成
を示すブロック図である。

【図６】画像信号制御部４３の回路構成を示すブロック
図である。

【図７】黒補正／白補正部５２の黒補正回路のブロック
図である。

【図８】暗出力時の画素間バラツキを表す波形図であ
る。

【図９】データの平均処理の動作を説明する為のタイミ
ングチャートである。

【図１０】データの平均処理の動作を説明する為のタイ
ミングチャートである。

【図１１】黒補正／白補正部５２の白補正回路のブロッ
ク図である。

【図１２】白色基準板を読み取った時の白信号のバラツ
キを表す説明図である。

【図１３】白補正の場合の補正係数を演算する手順を示
したフローチャートである。

【図１４】白補正の場合の白信号と補正係数の関係を示
した説明図である。

【図１５】黒補正／白補正回路５２の他の回路構成を示
すブロック図である。

【図１６】黒補正のための補正値を演算する手順を示し
たフローチャートである。

【図１７】白補正回路の他の回路構成を示すブロック図
である。

【図１８】第２実施例の黒補正回路のブロック図であ
る。

【図１９】図１８の差分処理回路、復元処理回路の内部
構成を示すブロック図である。

【図２０】図１９における回路の動作タイミングを示す
波形図である。

【図２１】第２実施例の白補正回路のブロック図であ
る。

【図２２】白色基準板を読み取った時の白信号のバラツ
キを表す説明図である。

【図２３】第２実施例の黒補正／白補正部５２の他の回
路構成を示すブロック図である。

【図２４】第２実施例の白補正回路の他の回路構成を示
すブロック図である。

【符号の説明】

１ 原稿給送装置 ２ 原稿台ガラス面 ５２ 黒補正／白補正部 １００ａ 加算器 １０２ａ ＲＡＭ １０５ａ 除算器

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06T 1/00,5/00 H04N 1/401

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 １ライン分の黒画像データにおける複数
   画素データを平均化処理したデータを黒補正データとし
   て設定するとともに、複数ライン分の白画像データを各
   画素毎に平均化処理したデータを白補正データとして設
   定する設定手段と、 前記設定手段により設定された前記黒補正データおよび
   前記白補正データに基づいて画像信号の黒レベルおよび
   白レベルを補正するレベル補正手段とを有することを特
   徴とする画像処理装置。
2. 【請求項２】 前記設定手段は、前記白画像データを２
   ^M回加算平均したデータを前記白補正データとして設定
   することを特徴とする請求項１に記載の画像処理装置。
3. 【請求項３】 前記補正データ生成手段による加算平均
   処理を各画素当たり１クロックで動作させることを特徴
   とする請求項２に記載の画像処理装置。
4. 【請求項４】 基準画素から出力される画像信号レベル
   を基準値として保持する基準値保持手段と、前記基準画
   素以外の画素から出力される画像信号レベルと前記基準
   値との差分値を記憶する記憶手段と、前記基準値および
   前記差分値から画像信号を復元する復元処理手段とをさ
   らに有することを特徴とする請求項１〜請求項３のいず
   れかに記載の画像処理装置。
5. 【請求項５】 前記レベル補正手段の出力が規定値を超
   える異常を検知する異常検知手段をさらに有することを
   特徴とする請求項１〜請求項４のいずれかに記載の画像
   処理装置。
6. 【請求項６】 １ライン分の黒画像データにおける複数
   画素データを平均化処理したデータを黒補正データとし
   て設定するとともに、複数ライン分の白画像データを各
   画素毎に平均化処理したデータを白補正データとして設
   定し、前記黒補正データおよび前記白補正データに基づ
   いて前記画像信号の黒レベルおよび白レベルを補正する
   ことを特徴とする画像処理方法。