JP3143944B2 - デジタル記録再生機器 - Google Patents
デジタル記録再生機器Info
- Publication number
- JP3143944B2 JP3143944B2 JP03071533A JP7153391A JP3143944B2 JP 3143944 B2 JP3143944 B2 JP 3143944B2 JP 03071533 A JP03071533 A JP 03071533A JP 7153391 A JP7153391 A JP 7153391A JP 3143944 B2 JP3143944 B2 JP 3143944B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock signal
- digital
- clock
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デジタル信号の記録再
生が可能な回転ヘッド方式のディジタルオーディオ・テ
ープレコーダ等のＤＡコンバータを内蔵したデジタル記
録再生機器に関するものである。
生が可能な回転ヘッド方式のディジタルオーディオ・テ
ープレコーダ等のＤＡコンバータを内蔵したデジタル記
録再生機器に関するものである。
【０００２】
【従来の技術】近年、ＤＡコンバータを備えたオーディ
オ機器では、高Ｓ／Ｎ，高歪率等の性能を高めるため、
ＤＡコンバータに供給するクロック信号の安定化が重要
とされている。
オ機器では、高Ｓ／Ｎ，高歪率等の性能を高めるため、
ＤＡコンバータに供給するクロック信号の安定化が重要
とされている。
【０００３】以下、図面を参照しながら従来のデジタル
記録再生機器について説明する。図３は従来のデジタル
記録再生機器を示すものである。図３において、１は磁
気テープ、２は再生ヘッド、３は再生アンプ、４はデジ
タル信号の誤り訂正や時間的な並びを元に戻すディイン
ターリーブ処理などを行なうデジタル信号処理回路、５
はＤＡコンバータ、６はアナログ出力アンプ、７はアナ
ログ出力端子、８はサンプリング周波数３２KHzの基準
クロック信号を供給する第１の発振回路、９はサンプリ
ング周波数４４．１KHzの基準クロック信号を供給する
第２の発振回路、１０はサンプリング周波数４８KHzの
基準クロック信号を供給する第３の発振回路、１１は第
１，第２，第３の発振回路８，９，１０から生成された
クロック信号を選択するセレクタ、１２は選択されたク
ロック信号からＬＲクロック信号を生成する第１の分周
回路、１３は選択されたクロック信号からビットクロッ
ク信号を生成する第２の分周回路、１５はデジタル入力
端子、１６はサンプリング周波数に同期したデジタル信
号を出力する同期回路、１７はデジタル信号処理回路を
駆動するためのクロックを供給するデジタル信号処理用
発振回路である。
記録再生機器について説明する。図３は従来のデジタル
記録再生機器を示すものである。図３において、１は磁
気テープ、２は再生ヘッド、３は再生アンプ、４はデジ
タル信号の誤り訂正や時間的な並びを元に戻すディイン
ターリーブ処理などを行なうデジタル信号処理回路、５
はＤＡコンバータ、６はアナログ出力アンプ、７はアナ
ログ出力端子、８はサンプリング周波数３２KHzの基準
クロック信号を供給する第１の発振回路、９はサンプリ
ング周波数４４．１KHzの基準クロック信号を供給する
第２の発振回路、１０はサンプリング周波数４８KHzの
基準クロック信号を供給する第３の発振回路、１１は第
１，第２，第３の発振回路８，９，１０から生成された
クロック信号を選択するセレクタ、１２は選択されたク
ロック信号からＬＲクロック信号を生成する第１の分周
回路、１３は選択されたクロック信号からビットクロッ
ク信号を生成する第２の分周回路、１５はデジタル入力
端子、１６はサンプリング周波数に同期したデジタル信
号を出力する同期回路、１７はデジタル信号処理回路を
駆動するためのクロックを供給するデジタル信号処理用
発振回路である。
【０００４】以上のように構成されたデジタル記録再生
機器について、以下動作を説明する。
機器について、以下動作を説明する。
【０００５】テープを再生出力する場合、磁気テープ１
に記録された信号を再生ヘッド２が再生し、再生アンプ
３，デジタル信号処理回路４を経て、オーディオ信号の
デジタル信号をＤＡコンバータ５に入力し、アナログの
オーディオ信号としてアナログ出力アンプ６を経てアナ
ログ出力端子７から出力する。サンプリング周波数のマ
スタークロック信号は、デジタル信号処理回路４がデジ
タル信号から第１の発振回路，第２の発振回路，第３の
発振回路から生成されたクロック信号のうち１つを選択
し、ＤＡコンバータ５にマスタークロック信号及び分周
されたＬＲクロック、ビットクロックを供給する。
に記録された信号を再生ヘッド２が再生し、再生アンプ
３，デジタル信号処理回路４を経て、オーディオ信号の
デジタル信号をＤＡコンバータ５に入力し、アナログの
オーディオ信号としてアナログ出力アンプ６を経てアナ
ログ出力端子７から出力する。サンプリング周波数のマ
スタークロック信号は、デジタル信号処理回路４がデジ
タル信号から第１の発振回路，第２の発振回路，第３の
発振回路から生成されたクロック信号のうち１つを選択
し、ＤＡコンバータ５にマスタークロック信号及び分周
されたＬＲクロック、ビットクロックを供給する。
【０００６】また、デジタル入力の録音モニタの場合、
デジタル入力端子１５から入力された信号をデジタル信
号同期回路１６，デジタル信号処理回路４を経て、オー
ディオ信号のデジタル信号をＤＡコンバータ５に入力
し、アナログのオーディオ信号としてアナログ出力アン
プ６を経てアナログ出力端子７から出力する。サンプリ
ング周波数のマスタークロック信号は、デジタル信号同
期回路１６からマスタークロック信号に同期させたクロ
ック信号をデジタル信号処理回路４を経て、ＤＡコンバ
ータ５にマスタークロック信号及び分周したＬＲクロッ
ク，ビットクロックを供給する。また、この状態では、
デジタル信号同期回路１６で同期がはずれた場合に備
え、第１の発振回路，第２の発振回路，第３の発振回路
を発振状態にし、同期がはずれた時にデジタル信号処理
回路４はデジタル入力時のクロック信号と同一のクロッ
ク信号を使用し、デジタル信号処理回路４内部でのクロ
ック信号の変動による誤動作を防いでいる。
デジタル入力端子１５から入力された信号をデジタル信
号同期回路１６，デジタル信号処理回路４を経て、オー
ディオ信号のデジタル信号をＤＡコンバータ５に入力
し、アナログのオーディオ信号としてアナログ出力アン
プ６を経てアナログ出力端子７から出力する。サンプリ
ング周波数のマスタークロック信号は、デジタル信号同
期回路１６からマスタークロック信号に同期させたクロ
ック信号をデジタル信号処理回路４を経て、ＤＡコンバ
ータ５にマスタークロック信号及び分周したＬＲクロッ
ク，ビットクロックを供給する。また、この状態では、
デジタル信号同期回路１６で同期がはずれた場合に備
え、第１の発振回路，第２の発振回路，第３の発振回路
を発振状態にし、同期がはずれた時にデジタル信号処理
回路４はデジタル入力時のクロック信号と同一のクロッ
ク信号を使用し、デジタル信号処理回路４内部でのクロ
ック信号の変動による誤動作を防いでいる。
【０００７】図４に各回路におけるマスタークロックの
スペクトラム図を示す。第１の発振回路，第２の発振回
路，第３の発振回路の発振状態を図４（ａ）に、デジタ
ル信号から第１の発振回路，第２の発振回路，第３の発
振回路から生成されたクロック信号のうち１つを選択
し、デジタル信号処理回路の内部で各発振回路から生成
されるクロック信号間の干渉が発生した状態を図４
（ｂ）に、基準クロック信号が各発振回路から生成され
るクロック信号に変調されＤＡコンバータに入力された
状態を図４（ｃ）に示す。
スペクトラム図を示す。第１の発振回路，第２の発振回
路，第３の発振回路の発振状態を図４（ａ）に、デジタ
ル信号から第１の発振回路，第２の発振回路，第３の発
振回路から生成されたクロック信号のうち１つを選択
し、デジタル信号処理回路の内部で各発振回路から生成
されるクロック信号間の干渉が発生した状態を図４
（ｂ）に、基準クロック信号が各発振回路から生成され
るクロック信号に変調されＤＡコンバータに入力された
状態を図４（ｃ）に示す。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
従来装置では、ＤＡコンバータに供給されるマスターク
ロック信号にデジタル信号処理回路の内部で各発振回路
から生成されるクロック信号間の干渉、デジタル信号処
理用発振回路から生成されたクロック信号との干渉があ
り、ＤＡコンバータの性能を十分に生かせないという問
題点を有していた。
従来装置では、ＤＡコンバータに供給されるマスターク
ロック信号にデジタル信号処理回路の内部で各発振回路
から生成されるクロック信号間の干渉、デジタル信号処
理用発振回路から生成されたクロック信号との干渉があ
り、ＤＡコンバータの性能を十分に生かせないという問
題点を有していた。
【０００９】本発明は、上記問題点にかえりみ、各発振
回路から生成されるクロック信号間の干渉、デジタル信
号処理回路から生じるクロック信号との干渉をすること
なしにクロック信号をＤＡコンバータに供給することが
できるデジタル記録再生機器を提供するものである。
回路から生成されるクロック信号間の干渉、デジタル信
号処理回路から生じるクロック信号との干渉をすること
なしにクロック信号をＤＡコンバータに供給することが
できるデジタル記録再生機器を提供するものである。
【００１０】
【課題を解決するための手段】上記問題点を解決するた
め本発明のデジタル記録再生機器は、複数の水晶発振回
路を有し、複数の発振回路から生成されたクロック信号
を選択するセレクタと、前記セレクタで選択されたクロ
ック信号から１サンプリング同期及びＬ／Ｒを区別する
ＬＲクロック信号を生成する第１の分周回路と、前記セ
レクタで選択されたクロック信号からディジタルオーデ
ィオデータ転送用のビットクロック信号を生成する第２
の分周回路とを備えたデジタル信号処理回路を有し、前
記デジタル信号処理回路の各発振回路から生成されたク
ロック信号間の干渉を受けにくい低周波のＬＲクロック
を逓倍しマスタークロックを生成する同期回路を備え、
前記同期回路によって生成されたマスタークロック信号
をＤＡコンバータに供給するように構成したものであ
る。
め本発明のデジタル記録再生機器は、複数の水晶発振回
路を有し、複数の発振回路から生成されたクロック信号
を選択するセレクタと、前記セレクタで選択されたクロ
ック信号から１サンプリング同期及びＬ／Ｒを区別する
ＬＲクロック信号を生成する第１の分周回路と、前記セ
レクタで選択されたクロック信号からディジタルオーデ
ィオデータ転送用のビットクロック信号を生成する第２
の分周回路とを備えたデジタル信号処理回路を有し、前
記デジタル信号処理回路の各発振回路から生成されたク
ロック信号間の干渉を受けにくい低周波のＬＲクロック
を逓倍しマスタークロックを生成する同期回路を備え、
前記同期回路によって生成されたマスタークロック信号
をＤＡコンバータに供給するように構成したものであ
る。
【００１１】
【作用】本発明は上記した構成によって、テープを再生
出力する場合及びデジタル入力の録音録音モニタの場合
に、各発振回路から生成されるクロック信号間の干渉と
デジタル信号処理回路から生じるクロック信号との干渉
をすることなしにクロック信号をＤＡコンバータに供給
でき、ＤＡコンバータの性能を十分に生かすことができ
る。
出力する場合及びデジタル入力の録音録音モニタの場合
に、各発振回路から生成されるクロック信号間の干渉と
デジタル信号処理回路から生じるクロック信号との干渉
をすることなしにクロック信号をＤＡコンバータに供給
でき、ＤＡコンバータの性能を十分に生かすことができ
る。
【００１２】
【実施例】以下本発明の一実施例のデジタル記録再生装
置について、図面を参照しながら説明する。
置について、図面を参照しながら説明する。
【００１３】図１において、１は磁気テープ、２は再生
ヘッド、３は再生アンプ、４はデジタル信号の誤り訂正
や時間的な並びを元に戻すディインターリーブ処理など
を行なうデジタル信号処理回路、５はＤＡコンバータ、
６はアナログ出力アンプ、７はアナログ出力端子、８は
サンプリング周波数３２KHzの基準クロック信号を供給
する第１の発振回路、９はサンプリング周波数４４．１
KHzの基準クロック信号を供給する第２の発振回路、１
０はサンプリング周波数４８KHzの基準クロック信号を
供給する第３の発振回路、１１は第１，第２，第３の発
振回路８，９，１０から生成されたクロック信号を選択
するセレクタ、１２は選択されたクロック信号からＬＲ
クロック信号を生成する第１の分周回路、１３は選択さ
れたクロック信号からビットクロック信号を生成する第
２の分周回路、１４はＬＲクロックを逓倍しマスターク
ロックを生成する同期回路、１５はデジタル入力端子、
１６はサンプリング周波数に同期したデジタル信号を出
力する同期回路、１７はデジタル信号処理回路を駆動す
るためのクロックを供給するデジタル信号処理用発振回
路である。
ヘッド、３は再生アンプ、４はデジタル信号の誤り訂正
や時間的な並びを元に戻すディインターリーブ処理など
を行なうデジタル信号処理回路、５はＤＡコンバータ、
６はアナログ出力アンプ、７はアナログ出力端子、８は
サンプリング周波数３２KHzの基準クロック信号を供給
する第１の発振回路、９はサンプリング周波数４４．１
KHzの基準クロック信号を供給する第２の発振回路、１
０はサンプリング周波数４８KHzの基準クロック信号を
供給する第３の発振回路、１１は第１，第２，第３の発
振回路８，９，１０から生成されたクロック信号を選択
するセレクタ、１２は選択されたクロック信号からＬＲ
クロック信号を生成する第１の分周回路、１３は選択さ
れたクロック信号からビットクロック信号を生成する第
２の分周回路、１４はＬＲクロックを逓倍しマスターク
ロックを生成する同期回路、１５はデジタル入力端子、
１６はサンプリング周波数に同期したデジタル信号を出
力する同期回路、１７はデジタル信号処理回路を駆動す
るためのクロックを供給するデジタル信号処理用発振回
路である。
【００１４】以上のように構成されたデジタル記録再生
装置について、以下動作を説明する。
装置について、以下動作を説明する。
【００１５】テープを再生出力する場合、磁気テープ１
に記録された信号を再生ヘッド２が再生し、再生アンプ
３，デジタル信号処理回路４を経て、オーディオ信号の
デジタル信号をＤＡコンバータ５に入力し、アナログの
オーディオ信号としてアナログ出力アンプ６を経て、ア
ナログ出力端子１０から出力する。サンプリング周波数
のマスタークロック信号は、デジタル信号処理回路４が
デジタル信号から第１の発振回路，第２の発振回路，第
３の発振回路から生成されたクロック信号のうちの１つ
を選択する。選択されたクロック信号を分周回路１２に
て１／Ｎに分周しＬＲクロック信号を生成し、分周回路
１２のクロック信号の出力を同期回路１４でＮ倍に逓倍
し、マスタークロック信号を生成させ、ＤＡコンバータ
５に供給する。
に記録された信号を再生ヘッド２が再生し、再生アンプ
３，デジタル信号処理回路４を経て、オーディオ信号の
デジタル信号をＤＡコンバータ５に入力し、アナログの
オーディオ信号としてアナログ出力アンプ６を経て、ア
ナログ出力端子１０から出力する。サンプリング周波数
のマスタークロック信号は、デジタル信号処理回路４が
デジタル信号から第１の発振回路，第２の発振回路，第
３の発振回路から生成されたクロック信号のうちの１つ
を選択する。選択されたクロック信号を分周回路１２に
て１／Ｎに分周しＬＲクロック信号を生成し、分周回路
１２のクロック信号の出力を同期回路１４でＮ倍に逓倍
し、マスタークロック信号を生成させ、ＤＡコンバータ
５に供給する。
【００１６】また、デジタル入力の録音モニタの場合、
デジタル入力端子１５から入力された信号をデジタル信
号同期回路１６，デジタル信号処理回路４を経て、オー
ディオ信号のデジタル信号をＤＡコンバータ５に入力
し、アナログのオーディオ信号としてアナログ出力アン
プ６を経てアナログ出力端子７から出力する。サンプリ
ング周波数のマスタークロック信号は、デジタル信号同
期回路１６からマスタークロック信号に同期させたクロ
ック信号をデジタル信号処理回路４に供給する。選択さ
れたクロック信号を分周回路１２にて１／Ｎに分周しＬ
Ｒクロック信号を生成し、分周回路１２のクロック信号
の出力を同期回路１４でＮ倍に逓倍し、マスタークロッ
ク信号を生成させ、ＤＡコンバータ５に供給する。ま
た、この状態では、デジタル信号同期回路１６で同期が
はずれた場合に備え、第１の発振回路，第２の発振回
路，第３の発振回路を発振状態にし、同期がはずれた時
にデジタル信号処理回路４はデジタル入力時のクロック
信号と同一のクロック信号を使用し、デジタル信号処理
回路４内部でのクロック信号の変動による誤動作を防い
でいる。
デジタル入力端子１５から入力された信号をデジタル信
号同期回路１６，デジタル信号処理回路４を経て、オー
ディオ信号のデジタル信号をＤＡコンバータ５に入力
し、アナログのオーディオ信号としてアナログ出力アン
プ６を経てアナログ出力端子７から出力する。サンプリ
ング周波数のマスタークロック信号は、デジタル信号同
期回路１６からマスタークロック信号に同期させたクロ
ック信号をデジタル信号処理回路４に供給する。選択さ
れたクロック信号を分周回路１２にて１／Ｎに分周しＬ
Ｒクロック信号を生成し、分周回路１２のクロック信号
の出力を同期回路１４でＮ倍に逓倍し、マスタークロッ
ク信号を生成させ、ＤＡコンバータ５に供給する。ま
た、この状態では、デジタル信号同期回路１６で同期が
はずれた場合に備え、第１の発振回路，第２の発振回
路，第３の発振回路を発振状態にし、同期がはずれた時
にデジタル信号処理回路４はデジタル入力時のクロック
信号と同一のクロック信号を使用し、デジタル信号処理
回路４内部でのクロック信号の変動による誤動作を防い
でいる。
【００１７】図２に各回路におけるマスタークロックの
スペクトラム図を示す。第１の発振回路，第２の発振回
路，第３の発振回路の発振状態を図２（ａ）に、デジタ
ル信号処理回路で各発振回路から生成されるクロック信
号間の干渉を受けにくい低周波のＬＲクロック信号を分
周回路にて１／Ｎにクロック信号を分周して生成させた
状態を図２（ｂ）に、分周されたＬＲクロック信号を同
期回路でＮ倍に逓倍しマスタークロック信号を生成させ
た状態を図２（ｃ）に、デジタル信号処理回路内で生じ
る発振回路から生成されたクロック信号との干渉をする
ことなしにマスタークロック信号をＤＡコンバータに供
給した状態を図２（ｄ）に示す。
スペクトラム図を示す。第１の発振回路，第２の発振回
路，第３の発振回路の発振状態を図２（ａ）に、デジタ
ル信号処理回路で各発振回路から生成されるクロック信
号間の干渉を受けにくい低周波のＬＲクロック信号を分
周回路にて１／Ｎにクロック信号を分周して生成させた
状態を図２（ｂ）に、分周されたＬＲクロック信号を同
期回路でＮ倍に逓倍しマスタークロック信号を生成させ
た状態を図２（ｃ）に、デジタル信号処理回路内で生じ
る発振回路から生成されたクロック信号との干渉をする
ことなしにマスタークロック信号をＤＡコンバータに供
給した状態を図２（ｄ）に示す。
【００１８】以上のように本実施例によれば、分周され
たＬＲクロック信号を逓倍しマスタークロック信号を生
成する同期回路を備えることにより、デジタル信号処理
回路内で生じる発振回路から生成されたクロック信号と
の干渉をすることなしにマスタークロック信号をＤＡコ
ンバータに供給できる。
たＬＲクロック信号を逓倍しマスタークロック信号を生
成する同期回路を備えることにより、デジタル信号処理
回路内で生じる発振回路から生成されたクロック信号と
の干渉をすることなしにマスタークロック信号をＤＡコ
ンバータに供給できる。
【００１９】また、デジタル入力時にも同様に第１，第
２，第３の発振回路から生成されたクロック信号間との
干渉をすることなしにクロック信号をＤＡコンバータに
供給できる。
２，第３の発振回路から生成されたクロック信号間との
干渉をすることなしにクロック信号をＤＡコンバータに
供給できる。
【００２０】
【発明の効果】以上のように本発明は、複数の水晶発振
回路を有し、複数の発振回路から生成されたクロック信
号を選択するセレクタと、前記セレクタで選択されたク
ロック信号から１サンプリング同期及びＬ／Ｒを区別す
るＬＲクロック信号を生成する第１の分周回路と、前記
セレクタで選択されたクロック信号からディジタルオー
ディオデータ転送用のビットクロック信号を生成する第
２の分周回路とを備えたデジタル信号処理回路を有し、
前記デジタル信号処理回路の各発振回路から生成された
クロック信号間の干渉を受けにくい低周波のＬＲクロッ
クを逓倍しマスタークロックを生成する同期回路を備
え、前記同期回路によって生成されたマスタークロック
信号をＤＡコンバータに供給するように構成したので、
デジタル信号処理回路内で生じる発振回路から生成され
たクロック信号との干渉をすることなしにマスタークロ
ック信号をＤＡコンバータに供給できる。
回路を有し、複数の発振回路から生成されたクロック信
号を選択するセレクタと、前記セレクタで選択されたク
ロック信号から１サンプリング同期及びＬ／Ｒを区別す
るＬＲクロック信号を生成する第１の分周回路と、前記
セレクタで選択されたクロック信号からディジタルオー
ディオデータ転送用のビットクロック信号を生成する第
２の分周回路とを備えたデジタル信号処理回路を有し、
前記デジタル信号処理回路の各発振回路から生成された
クロック信号間の干渉を受けにくい低周波のＬＲクロッ
クを逓倍しマスタークロックを生成する同期回路を備
え、前記同期回路によって生成されたマスタークロック
信号をＤＡコンバータに供給するように構成したので、
デジタル信号処理回路内で生じる発振回路から生成され
たクロック信号との干渉をすることなしにマスタークロ
ック信号をＤＡコンバータに供給できる。
【図１】本発明のデジタル記録再生機器の一実施例にお
ける構成図
ける構成図
【図２】本発明の各回路におけるクロックのスペクトラ
ム図
ム図
【図３】本発明のデジタル記録再生機器の従来例におけ
る構成図
る構成図
【図４】従来例の各回路におけるクロックのスペクトラ
ム図
ム図
１ 磁気テープ ２ 再生ヘッド ３ 再生アンプ ４ デジタル信号処理回路 ５ ＤＡコンバータ ６ アナログ出力アンプ ７ アナログ出力端子 ８ 第１の発振回路 ９ 第２の発振回路 １０ 第３の発振回路 １１ セレクタ １２ 第１の分周回路 １３ 第２の分周回路 １４ 同期回路 １５ デジタル入力端子 １６ デジタル信号同期回路 １７ デジタル信号処理用発振回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11B 20/10 H03L 7/00 - 7/14
Claims (1)
- 【請求項１】複数の水晶発振回路を有し、複数の発振回
路から生成されたクロック信号を選択するセレクタと、
前記セレクタで選択されたクロック信号から１サンプリ
ング同期及びＬ／Ｒを区別するＬＲクロック信号を生成
する第１の分周回路と、前記セレクタで選択されたクロ
ック信号からディジタルオーディオデータ転送用のビッ
トクロック信号を生成する第２の分周回路とを備えたデ
ジタル信号処理回路を有し、前記デジタル信号処理回路の 各発振回路から生成された
クロック信号間の干渉を受けにくい低周波のＬＲクロッ
クを逓倍しマスタークロックを生成する同期回路を備
え、前記同期回路によって生成されたマスタークロック
信号をＤＡコンバータに供給するように構成したことを
特微とするデジタル記録再生機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03071533A JP3143944B2 (ja) | 1991-04-04 | 1991-04-04 | デジタル記録再生機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03071533A JP3143944B2 (ja) | 1991-04-04 | 1991-04-04 | デジタル記録再生機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04307470A JPH04307470A (ja) | 1992-10-29 |
| JP3143944B2 true JP3143944B2 (ja) | 2001-03-07 |
Family
ID=13463472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03071533A Expired - Fee Related JP3143944B2 (ja) | 1991-04-04 | 1991-04-04 | デジタル記録再生機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3143944B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4698213B2 (ja) | 2004-12-09 | 2011-06-08 | 富士通コンポーネント株式会社 | 遠隔再生システム |
-
1991
- 1991-04-04 JP JP03071533A patent/JP3143944B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04307470A (ja) | 1992-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3143944B2 (ja) | デジタル記録再生機器 | |
| JPS59221854A (ja) | 磁気記録再生装置 | |
| JP4209192B2 (ja) | 音声再生出力システム、音声信号再生装置、音声出力駆動装置、ヘッドホン | |
| JPH07210949A (ja) | ディジタルｖｃｒの可変速度再生装置 | |
| JP2695167B2 (ja) | 記録再生装置 | |
| JP3500665B2 (ja) | ディジタルビデオ信号記録装置及び再生装置 | |
| JP3312654B2 (ja) | 磁気記録装置及び磁気再生装置 | |
| JPS6057132B2 (ja) | Ｐｃｍ方式信号記録再生装置 | |
| JP2987962B2 (ja) | Ｖｔｒ装置 | |
| JPS6052501B2 (ja) | Ｐｃｍ信号処理装置 | |
| JPS6043264A (ja) | 再生装置 | |
| JP2003228918A (ja) | 音声再生装置 | |
| KR900007167B1 (ko) | 시간축 보정회로에서의 멀티플렉서 제어펄스 발생회로 | |
| JPH02218059A (ja) | システムクロック発生装置 | |
| JP3238988B2 (ja) | 時間軸誤差補正装置 | |
| JP3519824B2 (ja) | 磁気記録再生装置 | |
| JPS62189629A (ja) | ダビング装置 | |
| JPS63282961A (ja) | 記録再生装置の付加装置 | |
| JPH01165071A (ja) | 複数サンプリング周波数対応型記録再生装置 | |
| JPH07147057A (ja) | ビデオテープレコーダ | |
| JPS61107585A (ja) | 記録再生装置 | |
| JPS61110379A (ja) | 磁気テ−プデイジタル記録再生装置 | |
| JPS6396778A (ja) | クロツク再生位相同期回路 | |
| JPS62154369A (ja) | 再生装置 | |
| JPS58125989A (ja) | 磁気録画再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |