JP3142855B2 - マイクロコントローラのシミユレーシヨンのための回路装置 - Google Patents

マイクロコントローラのシミユレーシヨンのための回路装置

Info

Publication number
JP3142855B2
JP3142855B2 JP02057867A JP5786790A JP3142855B2 JP 3142855 B2 JP3142855 B2 JP 3142855B2 JP 02057867 A JP02057867 A JP 02057867A JP 5786790 A JP5786790 A JP 5786790A JP 3142855 B2 JP3142855 B2 JP 3142855B2
Authority
JP
Japan
Prior art keywords
microcontroller
memory device
chip
circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02057867A
Other languages
English (en)
Other versions
JPH02273840A (ja
Inventor
シユテフアン、シユトラント
ラルフヨハネス、レニンガー
Original Assignee
シーメンス、アクチエンゲゼルシヤフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シーメンス、アクチエンゲゼルシヤフト filed Critical シーメンス、アクチエンゲゼルシヤフト
Publication of JPH02273840A publication Critical patent/JPH02273840A/ja
Application granted granted Critical
Publication of JP3142855B2 publication Critical patent/JP3142855B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7828—Architectures of general purpose stored program computers comprising a single central processing unit without memory
    • G06F15/7832—Architectures of general purpose stored program computers comprising a single central processing unit without memory on one IC chip (single chip microprocessors)

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、接続端子と、マイクロコントローラの１
つのボンド−アウト−チップと、それと接続されており
再プログラミング可能なメモリ装置とを有するマイクロ
コントローラのシミュレーションのための回路装置に関
するものである。
〔従来の技術〕
マイクロコントローラは現在一般的に知られており、
また大規模集積モジュールとして特にたとえば自動車制
動のアンチブッロッキングシステムにおける制御のため
に使用可能である。これらのマイクロコントローラでは
単一のチップの上に一般に１つのマイクロプロセッサ、
ポート、データメモリ、プログラムメモリおよび場合に
よっては他の特殊機能が集積されている。ワンチップコ
ンピュータとも呼ばれる最もよく知られているマイクロ
コントローラの１つはたとえば形式8051である。
ユーザーには現在マスクプログラミングされたマイク
ロコントローラ、いわゆるROMバージョンが提供され
る。これはメモリ装置として内部ROMを有するMOSテクノ
ロジーで製作されたマイクロコントローラである。しか
し、このバージョンは大量生産にしか適していない。す
なわちROMバージョンではユーザーにとって、メモリ内
のなんらかのデータ変更を行うことがもはや不可能であ
る。なぜならば、ROMが既にメーカーによりマスクプロ
グラミングされるからである。しかし、ユーザーがマイ
クロコントローラ内のデータをなんらかの理由から、た
とえばマイクロコントローラを内蔵する製品の変更に伴
い、変更したいならば、ユーザーはマイクロコントロー
ラのメーカーに新しいマスクプログラミングされたバー
ジョンを注文することを余儀なくされる。しかし、マイ
クロコントローラの新しいマスクプログラミングされた
バージョンの製作は比較的時間がかかり（数週間ないし
数ケ月）、また高いコストと結び付いている。従ってプ
ロトタイプおよび少量生産にはROMバージョンは適して
いない。
しかし、このようなマイクロコントローラチップのメ
ーカーはユーザーに、たとえばエレクトロニク、1987
年、第25巻、第84〜88頁から公知のように、EPROMバー
ジョンまたはEEPROMバージョンのマイクロコントローラ
も提供している。これらのマイクロコントローラは、通
常のEPROMプログラミング装置を使用してユーザー自身
によりプログラミングすることができる。マイクロコン
トローラのプログラム内の変更が必要であれば、マイク
ロコントローラのこのEPROMバージョンのプログラムメ
モリが紫外線で消去され、その後に新たにプログラミン
グされ得る。しかし、マイクロコントローラのこのEPRO
MバージョンまたはEEPROMバージョンはマスクプログラ
ミングされたマイクロコントローラと対照的にチップの
他の設計方式および完全に他の製造テクノロジーを必要
とする。
ユーザーにとってマイクロコントローラのメモリを自
らプログラミングするための他の可能性は、第３図中に
示されているように、ピギバック−バージョンのマイク
ロコントローラである。これは外部に接続可能な市販の
EPROMをメモリ装置として有するマイクロコントローラ
チップ“huckepack"である。この回路装置の欠点はなか
んずく、マイクロコントローラチップおよびEPROMチッ
プが重なり合って位置するのでモジュールがマイクロコ
ントローラ自体に比較してはるかに大きな場所をとるこ
と、また他方ではプログラミングの際にEPROMチップが
マイクロコントローラから離さなければならないことに
ある。そのために必要な特殊ケースは取り扱いを煩わし
くする。
ユーザーがマイクロコントローラのなかのプログラム
の作成、試験および変更を行うための他の開発ツールは
ボンド−アウト−チップの形態で得られる。これは、メ
モリ装置への通常はアクセス可能でない内部導線が同じ
く外部端子を設けられているマイクロコントローラのバ
ージョンである。ボンド−アウト−チップは内部ROMメ
モリを有しておらず、１つの外部メモリに対する追加的
な接続導線を含んでいる。たとえばシーメンス製品情報
“SAB80512K、８ビット−シングルチップ−マイクロコ
ントローラ、ROMレス−バージョン；データシート8.87"
の12ページに記載されているように、外部メモリとして
EPROMまたはE2PROMがボンド−アウト−チップに接続さ
れるならば、ユーザーにそのユーザー回路に対するいつ
でもそのプログラムを変更し得る開発ツールが提供され
る。しかし、ここでもEPROMまたはE2PROMチップがプロ
グラミングのために回路装置から離されなければならな
いことは、ユーザーにとって煩わしく、従ってまた妨げ
になると感じられる。さらに不利なことは、この解決策
は高さの点でも面積の点でもシミュレーションすべきマ
イクロコントローラモジュールと同一でないことであ
る。
〔発明が解決しようとする課題〕
上記の従来の技術から出発して、本発明の課題は、そ
のプログラムデータを変更可能なマイクロコントローラ
に対する回路装置であって、EPROMテクノロジーを必要
とせず、加えてマイクロコントローラモジュールの公知
のROMバージョンのように集積された回路装置として使
用可能である回路装置を提供することである。
〔課題を解決するための手段〕
この課題を解決するため、本発明によれば、特定の接
続端子（AK）を有するマイクロコントローラと、マイク
ロコントローラのボンド−アウト−チップと、それと接
続されており再プログラミング可能なメモリ装置とを有
するマイクロコントローラのシミュレーションのための
回路装置において、 付加的に含まれる論理装置を有し、この論理装置を通
じて接続端子の少なくとも一部分を介して再プログラミ
ング可能なメモリ装置への直接アクセスが可能であり、
また回路装置の接続端子がシミュレーションすべきマイ
クロコントローラに対してピン−コンパチブルに構成さ
れており、またシミュレーションすべきマイクロコント
ローラの空間的寸法に等しい、または少なくとも近似的
に等しい空間寸法を有することを特徴とするものであ
る。
本発明の構成は請求項２以下にあげられている。
〔実施例〕
以下、３つの図面により本発明を一層詳細に説明す
る。
第３図には、たとえばSAB80315−Ｃという品名でシー
メンス社から入手可能なピギバック−バージョンの１つ
のマイクロコントローラが示されている。このマイクロ
コントローラMCは第３図中にその40ピン端子ANにより示
されているようないわゆるＣ−DIP40ケースを有する。
このモジュールと固定接続されたソケットSOに差し込む
ことにより外部の１つのメモリ装置SE、たとえばEPROM
またはEEPROMをマイクロコントローラMCに接続し得る。
このEPROMまたはEEPROMモジュールのプログラミングの
ためには、これをソケットSOから取り、市販のプログラ
ミング装置に差し込む必要がある。
第１図には、マイクロコントローラ、ここでは実施例
としてシーメンス社のSAB80515−Ｃ、のシミュレーショ
ンのための回路装置が示されている。この回路装置は参
照符号SAを付されている。たとえばPLCCまたはDIPピン
レイアウトを有するこの回路装置SAは、シミュレーショ
ンすべきマイクロコントローラに適合し、またMOSテク
ノロジーで製作されたボンド−アウト−チップBOC、こ
こではシーメンス社のSAB80512Kモジュール、を有す
る。このボンド−アウト−チップBOCはたとえば前記の
シーメンス製品情報“SAB80512K、８ビット−シングル
チップ−マイクロコントローラ、ROMレス−バージョ
ン；データシート8.87"に記載されている。このボンド
−アウト−チップBOCはユーザーにそのユーザー回路の
開発中の実時間エミュレーションのためにメーカーから
供給される。このボンド−アウト−チップBOCは、シミ
ュレーションすべきマイクロコントローラにも存在する
すべての端子とならんで、マイクロコントローラ自体で
外部へ導かれておらず、従ってユーザーにとってアクセ
ス可能でない接続端子を介して追加的に利用する。この
実施例のボンド−アウト−チップBOCでは、これは純粋
なアドレス線に対する５つの端子Ａ、メモリ装置へのア
クセスのためにすべて一緒に必要なアドレス／データ線
に対する８つの端子A/D、および外部メモリ装置のなか
に記憶されたプログラムデータをアドレス／データ線の
８つのA/Dにレリーズするための１つの端子▲
▼である。ボンド−アウト−チップBOCのその他の端
子AKBは、前記のように、マイクロコントローラのマス
クプログラミングされるバージョンの端子に相当する。
図示されている例ではボンド−アウト−チップBOCは
供給および参照電圧VCC、VSS、VBB、VPD、VAGNDおよびV
AREFに対する６つの端子とならんで、下記の接続端子を
も有する。６つの双方向性８ビット−ポートP0、P1、P
2、P3、P4およびP5、１つの一方向性８ビット−入力ポ
ートAN、１つのリセット端子▲▼、２つのク
ロック端子XTAL1、XTAL2、プログラムメモリ−レリーズ
のための１つの端子▲▼、１つの別の端子AL
E、ならびにシミュレーションすべきマイクロコントロ
ーラのなかの内部ROMへのアクセスを可能にするため高
い電位に接続されなければならない１つの端子▲
▼。低い電位、すなわち論理Ｌレベルでは、シミュレー
ションすべきマイクロコントローラにおいて内部ROMへ
のアクセスは阻止される。ボンド−アウト−チップBOC
のこの最後にあげた68ピンの端子AKBは本発明による回
路装置SAの接続端子AKとも接続されており、本発明によ
る回路装置SAの破線の囲いにより第１図中に示されてい
るように、回路装置SAと外界との単一の接続を成してい
る。これらの端子AKは本発明によりシミュレーションす
べきマイクロコントローラに対してピン−コンパチブル
に構成されている。それによって、本発明による回路装
置SAがマイクロコントローラの代わりにマスク−プログ
ラミングされたバージョンでそのために設けられている
ユーザー回路のソケットのなかに差し込まれることが達
成される。本発明による回路装置SAのケースの空間的寸
法がシミュレーションすべきマイクロコントローラの空
間的寸法に等しいこと、または少なくとも近似的に等し
いことは目的にかなっている。
このボンド−アウト−チップBOCと１つの再プログラ
ミング可能なメモリ装置SE、好ましくは記憶データを紫
外線によりまたは電気的に消去可能であり、また新たに
プログラミング可能である１つのEPROMまたはEEPROMメ
モリが接続されている。１つの論理装置LAを通じて回路
装置SAの接続端子AKの少なくとも一部分を介して、プロ
グラミングまたは点検の目的で、またそれと結び付いて
このメモリ装置SEのなかに記憶されたデータの読出しの
目的で、メモリ装置SEへの直接アクセスが可能である。
論理装置LAはたとえばゲートアレイデバイスであってよ
い。実施例ではメモリ装置SEは8K ８ビット−EEPROM、
たとえば形式28C64により実現されている。接続端子▲
▼および▲▼に低レベル、すなわち“L"
が与えられると、外部接続端子AKの一部分を介してEEPR
OMへのアクセスが可能である。他の場合にはボンド−ア
ウト−チップBOCがEEPROMにアクセスする。
詳細には論理装置LAは、この実施例では、１つの制御
入力端STE1、メモリ装置SEのアドレス接続端子ABと接続
されている13の出力端子AAおよび２つの13極の入力端子
E1およびE2を有する１つのマルチプレクサ装置MUXから
成っている。第１の入力端子E1は回路装置SAの接続端子
AKに少なくとも部分的に、詳細にはこの実施例では第２
の８ビット−ポートP1と第３の８ビット−ポートP2の最
初の５つの接続端子P20ないしP24とに接続されている。
第２の入力端子E2は、１つの制御入力端STE2を有し、５
つのアドレス端子Ａおよびボンド−アウト−チップBOC
のアドレス／データ線A/Dに対する８つの端子A/Dと接続
されている13の入力端子を設けられている１つの中間メ
モリ装置LATCHの出力端と接続されている。この中間メ
モリ装置LATCHの制御入力端STE2は接続端子ALEと接続さ
れている。
プログラミングまたは点検の場合には、（Ｅ）EPROM
に対するアドレスはボンド−アウト−チップBOCの正常
な作動に対する接続端子AKの一部分から到来する。この
ことは、論理装置LAのなかに存在し、接続端子▲▼
および▲▼における論理“L"の際にマルチプ
レクサ装置の制御入力端STE1を低レベルにし、またそれ
によってマルチプレクサ装置MUXの端子E1をその出力端
子AAに通過接続するオアゲートG1、G2、G3、G4により保
証される。
プログラムメモリへの、またはそれからのデータの流
れを３つの８ビット−バッファBu1、Bu2およびBu3が制
御する。
第１の８ビット−バッファBu1は接続端子P0に与えら
れているデータをメモリ装置SEのI/O接続端子に接続す
る。この作動の仕方はプログラミングに対して必要であ
り、また論理装置LAを介して、▲▼、▲
▼およびP25が１つの低レベルを有し、またそれによっ
て第１のバッファBu1の制御端子STE3におけるレリーズ
信号が“L"に等しくなるときに中止される。第２の８ビ
ット−バッファBu2は、メモリ装置SEのI/O線上に位置す
るデータが接続端子P0に接続可能であるように配置され
ている。この作動の仕方はプログラミングされたデータ
を点検する役割をし、また論理装置LAにより、接続端子
▲▼、▲▼およびP26が低レベルに位置
し、またそれによって第２のバッファBu2の制御端子STE
4におけるレリーズ信号が“L"に等しくなるときに生ぜ
しめられる。
第３の８ビット−バッファBu3はメモリ装置SEのI/O線
からのデータをボンド−アウト−チップBOCのアドレス
／データ線の端子A/Dに接続する。この作動の仕方は正
常時に必要である。制御端子STE5におけるレリーズ信号
はボンド−アウト−チップBOCの接続端子▲
▼の出力端から到来する。
メモリ装置SEに対する制御線から端子▲▼は常に
能動的、すなわち論理“L"である。メモリ装置SEのプロ
グラミングのための端子▲▼における書込み信号は
論理装置LAを介して▲▼，▲▼およびP2
5＝“L"により能動的である。端子OEにおける読出し信
号は正常作動中も点検モード中も能動的である。
本発明による回路装置SAがマイクロコントローラとし
て動作するか、またはメモリ装置SEがプログラミングさ
れるべきかの選択は、ここに説明される回路装置SAにお
いて端子▲▼および▲▼に１つの論理レ
ベル“H"または“L"を与えることにより行われる。この
ことは利用者にとって制約とならない。なぜならば、回
路装置SAがマイクロコントローラとして動作しないとき
のみ、メモリ装置SEにアクセスされるべきだからであ
る。接続端子▲▼または▲▼の少なくと
も１つが論理“H"にあれば、ボンド−アウト−チップBO
Cはその接続端子ＡおよびA/Dを介してプログラムメモリ
アクセスに対するアドレスをマルチプレクスされて発す
る。中間メモリ装置LATCHは端子ALEに与えられている信
号により、マルチプレクサMUXを介してメモリ装置SEに
到達するこのアドレスを制御する。付属のデータはバッ
ファ装置Bu3を介して接続端子PSENEにおける信号により
読入れられる。端子▲▼は常に基準電位におかれて
いるので、▲▼が正電位にある間は、メモリ装置SE
の読出し信号は能動的であり、また書込み信号は阻止さ
れている。
それに対して、入力端子▲▼および▲
▼が論理“L"にあれば、EEPROMへの直接アクセスは回路
装置SAの接続端子AKの少なくとも一部分、ここではポー
トP0、P1およびP2を介して可能である。アドレスはEEPR
OMに接続端子P10ないしP17ならびにP20ないしP24および
マルチプレクサ装置MUXを介して伝えられる。EEPROMに
対するデータはEEPROMの入力端子I/Oにおける８ビット
−ポートP0および８ビット−バッファBu1を経て流れ
る。書込みまたはプログラミングのための制御信号は接
続端子25に、また読出し及び従ってコントロールのため
に接続端子P26に与えられなければならない。メモリ装
置SEではそのとき▲▼、すなわち書込み、もしくは
▲▼、すなわち読出しが能動的である。
ボンド−アウト−チップBOCがプログラミングまたは
点検モードで接続端子P0、P1およびP2に関して受動的で
あるように、従ってまた高抵抗であるようにするために
は、さらに、ボンド−アウト−チップBOCをリセット状
態に移行させることが必要である。このための１つの条
件（▲▼＝“L"）は、先の説明からわかるよ
うに、既に満足されている。追加的に端子XTAL1およびX
TAL2に１つの共振器、有利には１つのセラミック共振器
が接続されなければならない。
メモリ装置SEのプログラミングまたは点検のための有
利な装置はメモリ装置SEの使用されるモジュールに対す
る市販のプログラミング装置とアダプタ装置とから成っ
ている。このアダプタ装置AVは、たとえば第２図中に示
されているように、一方ではプログラミング装置PGの種
々の端子構成とシミュレーションすべきマイクロコント
ローラ及び従ってまたここに説明される回路装置SAの接
続端子AKとの間の接続を形成する。他方では、アダプタ
装置AVにより本発明による回路装置SAの特定の接続端子
が固定の値、特に▲▼および▲▼＝“L"
に接続され、また他方では共振器Ｑが接続される。
アダプタ装置AVはプログラミング装置側にアドレスA0
ないしA12、書込み信号▲▼ならびに読出し信号▲
▼およびデータD0ないしD7に対する接続端子APGを
有する。さらに、２つの接続端子APGに電源VCCおよびV
SSを接続する必要がある。
本発明による回路装置SAの側には前記の接続端子AKが
配置されており、また接続端子APGと第２図中に示され
ている仕方で接続されている。接続端子AN、P3、P4、P
5、▲▼およびALEは接続されない状態にとどま
っている。端子XTAL1とXTAL2との間に共振器Ｑが接続さ
れている。さらに、端子VBB、XTAL1およびXTAL2はキャ
パシタンスC1、C2、C3を介して基準電位に対する端子V
SSと接続されている。
本発明による回路装置は、ボンド−アウト−チップBO
Cおよびメモリ装置SEがチップとしてケースなしに１つ
の支持板上に配置されるように、また追加の論理装置LA
はカストマーかたは半カストマー特有の回路として、た
とえばゲートアレイ回路として有利に構成することがで
きる。
ユーザーに本発明による回路装置により１つのマイク
ロコントローラが外部からは１つのマスクプログラミン
グされたマイクロコントローラとほとんど区別されない
“準EPROMバージョン”で提供される。しかし、このシ
ミュレーションされたマイクロコントローラはいつでも
ユーザーにより変更可能である１つの再プログラミング
可能なメモリを有する。ボンド−アウト−チップBOCのM
OSテクノロジーとメモリ装置に対するEPROMテクノロジ
ーとの本発明による組み合わせにより、EPROMバージョ
ンでのマイクロコントローラのコストのかかる製造も不
必要である。さらに、論理装置LAはボンド−アウト−チ
ップBOCの上に集積可能である。
〔発明の効果〕
本発明による回路装置の主な利点はなかんずく、外部
から見てマイクロコントローラのマスクプログラミング
されたバージョンと同一であり、そのプロトタイプのな
かに作動条件のもとに組み入れ可能であるチップがユー
ザーに提供されることにある。ユーザーはマイクロコン
トローラのシミュレーションのために本発明による回路
装置を直接にそのユーザー回路のなかに、マイクロコン
トローラに対して設けられている端子に、なんらの中間
ステッカーまたはアダプタを中間接続する必要なしに、
組み入れることができる。ユーザーはいつでも、そのプ
ログラムメモリを変更しまた点検する可能性を有する。
大規模集積モジュールのメーカーにとって、本発明によ
る回路装置の利点はまさに、マイクロコントローラの
（Ｅ）EPROMバージョン、従ってまたそれと結び付く固
有の（Ｅ）EPROMテクノロジーがこれらのそのつどのマ
イクロコントローラに対してもはや必要でないことにあ
る。
【図面の簡単な説明】
第１図はマイクロコントローラのシミュレーションのた
めの回路装置の本発明の１つの実施例の接続図、第２図
はマイクロコントローラの再プログラミング可能なメモ
リ装置のプログラミングまたは読出しのためのアダプタ
装置の接続図、第３図ａ、ｂ、ｃは従来の技術によるピ
ギバック−バージョンでのマイクロコントローラの正面
図、側面図、平面図である。 AK……接続端子 AV……アダプタ装置 BOC……ボンド−アウト−チップ LA……論理装置 LATCH……中間メモリ装置 MC……マイクロコントローラ MUX……マルチプレクサ装置 PG……プログラミング Ｑ……共振器 SA……マイクロコントローラのシミュレーションのため
の回路装置 SE……メモリ装置
フロントページの続き (56)参考文献 特開 昭64−53240（ＪＰ，Ａ) 特開 昭60−95646（ＪＰ，Ａ) 特開 昭58−3054（ＪＰ，Ａ) 特開 平１−171036（ＪＰ，Ａ) 特開 平１−173852（ＪＰ，Ａ) 特開 昭64−21513（ＪＰ，Ａ) 実開 昭59−99299（ＪＰ，Ｕ) 米国特許4809167（ＵＳ，Ａ) 米国特許4979172（ＵＳ，Ａ)

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】特定の接続端子（AK）を有するマイクロコ
    ントローラと、マイクロコントローラのボンド−アウト
    −チップ（BOC）と、それと接続されており再プログラ
    ミング可能なメモリ装置（SE）とを有するマイクロコン
    トローラのシミュレーションのための回路装置（SA）に
    おいて、 付加的に含まれる論理装置（LA）を有し、この論理装置
    （LA）を通じて接続端子（AK）の少なくとも一部分を介
    して再プログラミング可能なメモリ装置（SE）への直接
    アクセスが可能であり、また回路装置（SA）の接続端子
    （AK）がシミュレーションすべきマイクロコントローラ
    に対してピン−コンパチブルに構成されており、またシ
    ミュレーションすべきマイクロコントローラの空間的寸
    法に等しいか、または少なくとも近似的に等しい空間的
    寸法を有することを特徴とするマイクロコントローラの
    シミュレーションのための回路装置。
  2. 【請求項２】ボンド−アウト−チップ（BOC）が受動的
    状態に移行可能であり、他方において論理装置（LA）を
    介して再プログラミング可能なメモリ装置（SE）への直
    接アクセスが行われることを特徴とする請求項１記載の
    回路装置。
  3. 【請求項３】再プログラミング可能なメモリ装置（SE）
    への直接アクセスの間に、マイクロコントローラにおい
    て内部メモリ装置への内部アクセスを制御する接続端子
    （AK）が、シミュレーションすべきマイクロコントロー
    ラにおける内部メモリ装置への内部アクセスの阻止に相
    当する論理信号を与えられ得ることを特徴とする請求項
    １または２記載の回路装置。
  4. 【請求項４】接続端子（AK）にメモリ装置（SE）への直
    接アクセスのためのアダプタ装置（AV）が設けられてい
    ることを特徴とする請求項１ないし３の１つに記載の回
    路装置。
  5. 【請求項５】アダプタ装置（AV）により論理装置（LA）
    がメモリ装置（SE）への直接アクセスのために能動化可
    能であることを特徴とする請求項１ないし４の１つに記
    載の回路装置。
  6. 【請求項６】メモリ装置（SE）への直接アクセスがプロ
    グラミングの目的で実行可能であることを特徴とする請
    求項１ないし５の１つに記載の回路装置。
  7. 【請求項７】メモリ装置（SE）への直接アクセスが、メ
    モリ装置（SE）内に記憶されているデータの読出しの目
    的で実行可能であることを特徴とする請求項１ないし５
    の１つに記載の回路装置。
  8. 【請求項８】ボンド−アウト−チップ（BOC）および
    （または）再プログラミング可能なメモリ装置（SE）な
    らびに論理装置（LA）がケースなしに支持板上に取付け
    られることを特徴とする請求項１ないし７の１つに記載
    の回路装置。
  9. 【請求項９】再プラグラミング可能なメモリ装置（SE）
    が少なくとも１つのEPROMチップまたはE2PROMチップで
    あることを特徴とする請求項１ないし８の１つに記載の
    回路装置。
  10. 【請求項１０】回路装置（SA）の接続端子（AK）がPLCC
    端子レイアウトの形式で配置されていることを特徴とす
    る請求項１ないし９の１つに記載の回路装置。
  11. 【請求項１１】回路装置（SA）の接続端子（AK）がDIP
    端子レイアウトの形式で配置されていることを特徴とす
    る請求項１ないし９の１つに記載の回路装置。
  12. 【請求項１２】論理装置（LA）がボンド−アウト−チッ
    プ（BOC）上に集積されていることを特徴とする請求項
    １ないし11の１つに記載の回路装置。
JP02057867A 1989-03-09 1990-03-07 マイクロコントローラのシミユレーシヨンのための回路装置 Expired - Fee Related JP3142855B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89104192A EP0386296B1 (de) 1989-03-09 1989-03-09 Zusammensetzung eines Mikrokontrollers
EP89104192.3 1989-03-09

Publications (2)

Publication Number Publication Date
JPH02273840A JPH02273840A (ja) 1990-11-08
JP3142855B2 true JP3142855B2 (ja) 2001-03-07

Family

ID=8201071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02057867A Expired - Fee Related JP3142855B2 (ja) 1989-03-09 1990-03-07 マイクロコントローラのシミユレーシヨンのための回路装置

Country Status (4)

Country Link
US (1) US5307285A (ja)
EP (1) EP0386296B1 (ja)
JP (1) JP3142855B2 (ja)
DE (1) DE58907784D1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6223147B1 (en) * 1993-03-31 2001-04-24 Intel Corporation Multiple use chip socket for integrated circuits and the like
JPH06348867A (ja) * 1993-06-04 1994-12-22 Hitachi Ltd マイクロコンピュータ
US5621651A (en) * 1994-03-09 1997-04-15 Texas Instruments Incorporated Emulation devices, systems and methods with distributed control of test interfaces in clock domains
DE4440438A1 (de) * 1994-11-11 1996-05-15 Brutscher Helmut Einrichtung und Verfahren zur Analyse von Rechnersoftware
US6665802B1 (en) 2000-02-29 2003-12-16 Infineon Technologies North America Corp. Power management and control for a microcontroller

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8602849A (nl) * 1986-11-11 1988-06-01 Philips Nv Inrichting voor het emuleren van een microcontroller, middels gebruik maken van een moedermicrocontroller en een dochtermicrocontroller, moedermicrocontroller, respektievelijk dochtermicrocontroller voor gebruik in zo een inrichting, geintegreerde schakeling voor gebruik in zo een dochtermicrocontroller en microcontroller bevattende zo een geintegreerde schakeling.

Also Published As

Publication number Publication date
US5307285A (en) 1994-04-26
JPH02273840A (ja) 1990-11-08
EP0386296A1 (de) 1990-09-12
EP0386296B1 (de) 1994-06-01
DE58907784D1 (de) 1994-07-07

Similar Documents

Publication Publication Date Title
US6806730B2 (en) Method and system for use of an embedded field programmable gate array interconnect for flexible I/O connectivity
US4443864A (en) Memory system for microprocessor with multiplexed address/data bus
US5922062A (en) Combined IDE and SCSI disk controller interface for common hardware reference platforms
JPH0114614B2 (ja)
US6289409B1 (en) Microcontroller with flexible interface to external devices
JPH06325185A (ja) マイクロプロセッサ、メモリ及び内部構成可能な周辺装置を備える集積回路
US5303180A (en) Pin programmable dram that allows customer to program option desired
JP3142855B2 (ja) マイクロコントローラのシミユレーシヨンのための回路装置
US5373467A (en) Solid state memory device capable of providing data signals on 2N data lines or N data lines
US5317750A (en) Microcontroller peripheral expansion bus for access to internal special function registers
JPH0682324B2 (ja) 半導体集積回路装置
US5692161A (en) Method and apparatus for operating a microcomputer in an emulation mode to access an external peripheral
US6166593A (en) Input/output devices for complex integrated circuits, and assembly method thereof
US6711658B2 (en) Architecture and configuring method for a computer expansion board
KR20210076533A (ko) 시스템-온-칩 자동 설계 장치 및 이의 동작 방법
US6425066B1 (en) Integrated circuit comprising at least two memories
JPH05233844A (ja) マイクロコンピュータ
JPH1139212A (ja) マイクロコンピュータ
JPH05241698A (ja) 入出力ポートの制御方式
JP2819329B2 (ja) プログラム記憶装置
JP2561796B2 (ja) パーソナル・コンピュータ・システム
JP2001075745A (ja) 情報処理装置、半導体メモリ装着用アダプタ
KR890002324B1 (ko) 프로그램 가능 메모리 보호회로
IE893882L (en) Microcontroller peripheral expansion bus
JPH02214958A (ja) プロセツサのポートを拡張するためにそのプロセツサへ結合される装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees