JP3141892B2 - Operational amplifier - Google Patents

Operational amplifier

Info

Publication number
JP3141892B2
JP3141892B2 JP03124507A JP12450791A JP3141892B2 JP 3141892 B2 JP3141892 B2 JP 3141892B2 JP 03124507 A JP03124507 A JP 03124507A JP 12450791 A JP12450791 A JP 12450791A JP 3141892 B2 JP3141892 B2 JP 3141892B2
Authority
JP
Japan
Prior art keywords
transistor
emitter
circuit
polarity
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03124507A
Other languages
Japanese (ja)
Other versions
JPH04329008A (en
Inventor
祐一 瀬戸
英明 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP03124507A priority Critical patent/JP3141892B2/en
Publication of JPH04329008A publication Critical patent/JPH04329008A/en
Application granted granted Critical
Publication of JP3141892B2 publication Critical patent/JP3141892B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、反転入力端子と非反転
入力端子に印加する電圧の差分を増幅して出力する演算
増幅器に係り、特に広い同相入力電圧範囲を実現した演
算増幅器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an operational amplifier for amplifying and outputting a difference between voltages applied to an inverting input terminal and a non-inverting input terminal, and more particularly to an operational amplifier realizing a wide common-mode input voltage range. is there.

【0002】[0002]

【従来の技術】演算増幅器として、図2に示すように、
反転入力端子1、非反転入力端子2に第1、第2の差動
入力回路3、4を共通接続し、それら差動入力回路3、
4の出力を出力回路5に各々独立して与えるものがあっ
た。6は出力端子である。
2. Description of the Related Art As an operational amplifier, as shown in FIG.
Inverting input terminal 1, the first to the non-inverting input terminal 2, a second differential input circuits 3 and 4 are connected in common, their differential input circuit 3,
In some cases, the output of the output circuit 4 is independently provided to the output circuit 5. 6 is an output terminal.

【0003】第1の差動入力回路3は、差動接続のNP
NトランジスタQ1、Q2、能動負荷としてカレントミ
ラー接続されたPNPトランジスタQ3、Q4、定電流
源7から構成される。また第2の差動入力回路4は、差
動接続のPNPトランジスタQ5、Q6、能動負荷とし
てカレントミラー接続されたNPNトランジスタQ7、
Q8、定電流源8から構成される。更に出力回路5は、
PNPトランジスタQ9〜Q11、NPNトランジスタ
Q12〜Q14、コンデンサC1〜C4、抵抗R1〜R
4から構成される。
The first differential input circuit 3 has a differential connection NP
It comprises N-transistors Q1 and Q2, PNP transistors Q3 and Q4 connected as a current mirror as active loads, and a constant current source 7. The second differential input circuit 4 includes PNP transistors Q5 and Q6 of a differential connection, an NPN transistor Q7 of a current mirror connection as an active load,
Q8 and a constant current source 8. Further, the output circuit 5
PNP transistors Q9-Q11, NPN transistors Q12-Q14, capacitors C1-C4, resistors R1-R
4

【0004】この演算増幅器は、反転入力端子1の電圧
V1と非反転入力端子2の電圧V2が、V1<V2のと
きは、第1の差動入力回路3によってトランジスタQ9
のベース電位が低くなり、また第2の差動入力回路4に
よってトランジスタQ12のベース電位も低くなる。こ
の結果、出力端子6の電圧Voが高くなる。逆に、V1
>V2のときは、トランジスタQ9、トランジスタQ1
2のベース電位が高くなって、上記と逆に出力端子6の
電圧Voが低くなる。
When the voltage V1 at the inverting input terminal 1 and the voltage V2 at the non-inverting input terminal 2 satisfy V1 <V2, the transistor Q9 is turned on by the first differential input circuit 3.
Of the transistor Q12 is also lowered by the second differential input circuit 4. As a result, the voltage Vo at the output terminal 6 increases. Conversely, V1
> V2, the transistor Q9, the transistor Q1
2, the base potential of the output terminal 6 increases, and conversely, the voltage Vo of the output terminal 6 decreases.

【0005】[0005]

【発明が解決しようとする課題】ところが、この回路で
は、電源+VCCと−VEEとの間に、差動入力回路を構成
するトランジスタQ1、Q2、Q5、Q6と共にそれに
直列接続の定電流源7、8やカレントミラー接続トラン
ジスタQ3、Q4、Q7、Q8が介在するので、同相入
力範囲が狭くなる。
[SUMMARY OF THE INVENTION However, in this circuit, between the power supply + V CC and -V EE, constant current source connected in series therewith the transistors Q1, Q2, Q5, Q6 of a differential input circuit 7, 8 and the current mirror connection transistors Q3, Q4, Q7, Q8 are interposed, so that the common mode input range is narrowed.

【0006】例えば、反転入力端子1の側では、トラン
ジスタQ7のコレクタ・エミッタ飽和電圧VCE(≒0.
3v)分だけ−VEEより高い電圧までしか入力できず、
またカレントミラー接続のトランジスタQ3の電圧VCE
分だけ+VCC分より低い電圧までしか入力できない。一
方、非反転入力端子2の側でも同様に、トランジスタQ
8、Q3で入力電圧範囲が制限を受ける。このように、
トランジスタの飽和電圧VCEによる吸収電圧が+V
CC側、−VEE側で発生するので、入力電圧範囲が狭くな
る。
For example, on the side of the inverting input terminal 1, the collector-emitter saturation voltage V CE (V0.
3v) can only be input up to a voltage higher than -V EE ,
Further, the voltage V CE of the transistor Q3 connected to the current mirror is connected .
Not only it can enter up to a voltage lower than the only + V CC minute minute. On the other hand, the transistor Q
8. The input voltage range is limited at Q3. in this way,
Absorption voltage due to transistor saturation voltage V CE is + V
CC side, since generated at -V EE side, the input voltage range is narrowed.

【0007】また、第1の差動入力回路3の出力と第2
の差動入力回路4の出力が別々に出力回路5に入力する
ので、コンデンサC1〜C4を使用しても安定に位相補
償することが困難で、周波数帯域を広くすることも困難
であった。本発明の目的は、同相入力範囲が広く、しか
も位相補償も安定化できるようにした演算増幅器を提供
することである。
The output of the first differential input circuit 3 and the second
Since the outputs of the differential input circuit 4 are separately input to the output circuit 5, it is difficult to stably compensate the phase even if the capacitors C1 to C4 are used, and it is also difficult to widen the frequency band. SUMMARY OF THE INVENTION An object of the present invention is to provide an operational amplifier having a wide common mode input range and capable of stabilizing phase compensation.

【0008】[0008]

【課題を解決するための手段】本発明の演算増幅器は、
反転入力端子にベースが接続され第2電源にコレクタが
直接接続される第1極性の第1トランジスタ、該第1ト
ランジスタのエミッタにダーリントン接続される第1極
性の第2トランジスタ、非反転入力端子にベースが接続
され前記第2電源にコレクタが直接接続される第1極性
の第3トランジスタ、該第3トランジスタのエミッタに
ダーリントン接続される第1極性の第4トランジスタ、
前記第2,第4トランジスタの共通接続エミッタと第1
電源との間に接続される第1電流源からなる第1入力回
路と、前記反転入力端子にベースが接続され前記第1電
源にコレクタが直接接続される前記第1極性と反対の第
2極性の第5トランジスタ、前記非反転入力端子にベー
スが接続され前記第1電源にコレクタが直接接続される
第2極性の第6トランジスタ、前記第5トランジスタの
エミッタにエミッタが接続される第1極性のダイオード
接続の第7トランジスタ、前記第6トランジスタのエミ
ッタにエミッタが接続される第1極性のダイオード接続
の第8トランジスタ、前記第5トランジスタのエミッタ
にエミッタが接続される第1極性の第9トランジスタ、
前記第6トランジスタのエミッタにエミッタが接続され
る第1極性の第10トランジスタ、前記第7,第8トラ
ンジスタの共通接続ベースと前記第2電源と間に接続さ
れる第2電流源(14)からなる第2入力回路と、前記
第1入力回路の前記第2トランジスタのコレクタ出力と
前記第2入力回路の前記第10トランジスタのコレクタ
出力を基準側で加算し、前記第1入力回路の前記第4ト
ランジスタのコレクタ出力と前記第2入力回路の前記第
9トランジスタのコレクタ出力を出力側で加算するカレ
ントミラー回路と、該カレントミラー回路の出力側の出
力を受けるように接続される出力回路と、を具備するよ
う構成した。
An operational amplifier according to the present invention comprises:
The base is connected to the inverting input terminal and the collector is connected to the second power supply.
A first transistor having a first polarity directly connected to the first transistor;
First pole connected to Darlington to emitter of transistor
Second transistor, base connected to non-inverting input terminal
A first polarity in which a collector is directly connected to the second power supply
Of the third transistor, the emitter of the third transistor
A fourth transistor of a first polarity connected in Darlington,
A common connection emitter of the second and fourth transistors and a first
A first input circuit comprising a first current source connected to a power supply
And a base connected to the inverting input terminal and the first
A collector opposite to said first polarity, wherein the collector is directly connected to the source;
Fifth bipolar transistor, base connected to the non-inverting input terminal
And the collector is directly connected to the first power supply.
A sixth transistor having a second polarity,
Diode of first polarity with emitter connected to emitter
Connection of the seventh transistor and the sixth transistor
Diode connection of the first polarity, whose emitter is connected to the
An eighth transistor, an emitter of the fifth transistor
A ninth transistor of the first polarity, the emitter of which is connected to
An emitter is connected to an emitter of the sixth transistor.
A tenth transistor having a first polarity, and the seventh and eighth transistors
Connected between the common connection base of the transistor and the second power supply.
A second input circuit comprising a second current source (14)
A collector output of the second transistor of the first input circuit;
The collector of the tenth transistor of the second input circuit
The outputs are added on the reference side, and the fourth trigger of the first input circuit is added.
A collector output of the transistor and the second input circuit;
Curry that adds the collector output of 9 transistors on the output side
And the output of the current mirror circuit.
And an output circuit connected to receive the force.
Was configured.

【0009】[0009]

【作用】本発明では、第1、第2入力回路の入力側トラ
ンジスタのコレクタが電源に直接的に接続されるので、
同相入力電圧範囲がその電源電圧にまで拡大する。そし
て、第1、第2入力回路の出力をカレントミラー回路で
加算するで、ここで出力を共通の1個にまとめて出力回
路に送ることができ、通常の出力回路が利用できるの
で、安定した位相補償が行われる。
According to the present invention, since the collectors of the input transistors of the first and second input circuits are directly connected to the power supply,
The common mode input voltage range extends to its power supply voltage. Then, the outputs of the first and second input circuits are added by a current mirror circuit. Here, the outputs can be combined into one common signal and sent to the output circuit. Phase compensation is performed.

【0010】[0010]

【実施例】以下、本発明の実施例について説明する。図
1はその一実施例の演算増幅器の回路図である。11は
第1入力回路であって、反転入力端子1に対してダーリ
ントン接続される1組のトランジスタQ21、Q22、
同様に非反転入力端子2に対してダーリントン接続され
る1組のトランジスタQ23、Q24、および各組のダ
ーリントン接続のトランジスタQ22、Q24のエミッ
タと電源+VCCラインに接続される定電流源12からな
る。
Embodiments of the present invention will be described below. FIG. 1 is a circuit diagram of an operational amplifier according to one embodiment. Reference numeral 11 denotes a first input circuit, which is a pair of transistors Q21, Q22, and Darlington-connected to the inverting input terminal 1.
Similarly, it comprises a pair of transistors Q23 and Q24 connected to the non-inverting input terminal 2 in Darlington, and a constant current source 12 connected to the emitter of each set of Darlington-connected transistors Q22 and Q24 and the power supply + VCC line. .

【0011】13は第2入力回路であって、反転入力端
子1にベースが接続されるトランジスタQ25、非反転
入力端子2にベースが接続されるトランジスタQ26、
トランジスタQ25にエミッタが共通接続されるトラン
ジスタQ27、トランジスタQ26のエミッタにエミッ
タが接続されるトランジスタQ28、トランジスタQ2
7とベース・エミッタが共通接続されるトランジスタQ
29、トランジスタ28とベース・エミッタが共通接続
されるトランジスタQ30、トランジスタQ29、Q3
0のベース・コレクタと電源−VEEラインとの間に接続
される定電流源14からなる。上記トランジスタQ27
〜Q30はベース接地型であり、第2入力回路13の出
力(トランジスタQ25、Q26のエミッタ出力)をそ
のトランジスタQ27、Q28のコレクタ出力に変換し
ている。トランジスタQ29、Q30はトランジスタQ
25、Q26に充分なエミッタ電流を与えるように接続
されたトランジスタである。
A second input circuit 13 includes a transistor Q25 having a base connected to the inverting input terminal 1, a transistor Q26 having a base connected to the non-inverting input terminal 2,
A transistor Q27 having an emitter commonly connected to the transistor Q25, a transistor Q28 having an emitter connected to the emitter of the transistor Q26, a transistor Q2
7 and a transistor Q whose base and emitter are connected in common
29, a transistor Q30 having a base and an emitter commonly connected to the transistor 28, transistors Q29 and Q3
It consists of a constant current source 14 connected between the 0 base collector and the power supply- VEE line. The above transistor Q27
Q30 to Q30 are grounded bases, and convert the output of the second input circuit 13 (emitter output of the transistors Q25 and Q26) to the collector output of the transistors Q27 and Q28. Transistors Q29 and Q30 are transistors Q
These transistors are connected so as to supply a sufficient emitter current to Q25 and Q26.

【0012】15はトランジスタQ31、Q32からな
るカレントミラー回路であって、上記トランジスタQ2
2とQ24、及びトランジスタ27とQ28の両方の能
動負荷として働く。すなわち、第1入力回路11の出力
と第2入力回路13の出力がこのカレントミラー回路1
5で同相加算される。そしてこのカレントミラー回路1
5からは1個の出力が取り出される。R5、R6は抵抗
である。
Reference numeral 15 denotes a current mirror circuit including transistors Q31 and Q32.
2 and Q24 and as active loads of both transistors 27 and Q28. That is, the output of the first input circuit 11 and the output of the second input circuit 13 are
In-phase addition is performed at 5. And this current mirror circuit 1
5 outputs one output. R5 and R6 are resistors.

【0013】16は上記カレントミラー15の出力を受
ける通常の出力回路であって、トランジスタQ33〜Q
35、定電流源17、18、位相補償用コンデンサC
5、抵抗R7からなっている。
A normal output circuit 16 receives the output of the current mirror 15, and includes transistors Q33 to Q33.
35, constant current sources 17 and 18, phase compensation capacitor C
5, consisting of a resistor R7.

【0014】この実施例の演算増幅器では、反転入力端
子1の電圧V1が非反転入力端子2の電圧V2に対し
て、V1<V2となれば、第1入力回路11において
は、トランジスタQ22のコレクタ電流がトランジスタ
Q24のそれよりも大きくなって、トランジスタQ31
のコレクタ電流が増大し、この結果トランジスタQ32
のコレクタに要求される電流が増大して、その分がトラ
ンジスタQ33のエミッタ電流として供給されるので、
そのエミッタ電流が増大して、トランジスタQ34のエ
ミッタ電流、トランジスタQ35のコレクタ電流が減少
し、出力端子6の出力電圧Voが高くなる。
In the operational amplifier of this embodiment, if the voltage V1 at the inverting input terminal 1 satisfies V1 <V2 with respect to the voltage V2 at the non-inverting input terminal 2, the collector of the transistor Q22 in the first input circuit 11 When the current becomes larger than that of the transistor Q24, the transistor Q31
Of the transistor Q32
Current required for the collector of transistor Q33 increases, and the current is supplied as the emitter current of transistor Q33.
The emitter current increases, the emitter current of the transistor Q34 and the collector current of the transistor Q35 decrease, and the output voltage Vo of the output terminal 6 increases.

【0015】このとき、第2入力回路13においては、
トランジスタ25のエミッタ電流よりもトランジスタQ
26のそれが大きくなり、よって、トランジスタQ28
のコレクタ電流がトランジスタQ27のそれよりも大き
くなって、トランジスタQ31のコレクタ電流をより増
大させる結果となる。よって、この第2入力回路13に
よっても、出力端子6がより高くなる。
At this time, in the second input circuit 13,
The transistor Q is more than the emitter current of the transistor 25.
26, so that transistor Q28
Of the transistor Q27 becomes larger than that of the transistor Q27, resulting in a further increase in the collector current of the transistor Q31. Therefore, the output terminal 6 is also made higher by the second input circuit 13.

【0016】以上のように、入力電圧がV1>V2のと
きは、第1入力回路11と第2入力回路13が同時に働
いて、その出力がカレントミラー回路15で加算され、
出力端子6の電圧Voを高める。
As described above, when the input voltage is V1> V2, the first input circuit 11 and the second input circuit 13 work simultaneously, and their outputs are added by the current mirror circuit 15,
The voltage Vo at the output terminal 6 is increased.

【0017】上記と逆に、入力電圧がV1>V2となれ
ば、第1、第2入力回路11、13が上記と逆に働いて
その出力がカレントミラー回路15で加算され、、出力
端子6の電圧Voが低下する。
Conversely, if the input voltage becomes V1> V2, the first and second input circuits 11 and 13 work in the opposite manner to add their outputs in the current mirror circuit 15 and the output terminal 6 Voltage Vo decreases.

【0018】ところで、この実施例の演算増幅器では、
例えば反転入力端子1の電圧が−VEE側に近づくと、あ
る時点(トランジスタQ25、Q29の合計ベース・エ
ミッタ電圧2VBEと定電流源14を構成するトランジス
タのコレクタ・エミッタ飽和電圧VCEの合計値未満の電
圧差の残す時点)でトランジスタQ25、トランジスタ
Q27、Q29が完全にカットオフとなる。しかし、ト
ランジスタQ21、Q22にはベース電流、コレタク電
流が流れるのでカレントミラー回路15が働き、反転入
力端子1が例え電源電圧−VEEと同一電位にまで低下し
ても、回路全体は動作を継続する。この点は、非反転入
力端子2の側においても同様である。
By the way, in the operational amplifier of this embodiment,
For example, when the voltage of the inverting input terminal 1 approaches the -V EE side, at a certain time (the sum of the total base-emitter voltage 2V BE of the transistors Q25 and Q29 and the collector-emitter saturation voltage V CE of the transistor constituting the constant current source 14) At the time when a voltage difference smaller than the value is left), the transistors Q25, Q27, and Q29 are completely cut off. However, the base current to the transistor Q21, Q22 acts by the current mirror circuit 15 so Koretaku current flows, even if reduced to the power supply voltage even the inverting input terminal 1 -V EE same potential, continued entire circuit operation I do. The same applies to the non-inverting input terminal 2 side.

【0019】また、反転力端子1が+VCC側に近づく
と、ある時点(トランジスタQ21、Q22の合計ベー
ス・エミッタ電圧2VBEと定電流源12構成するトラン
ジスタのコレクタ・エミッタ飽和電圧VCEの合計未満の
電圧差を残す時点)でトランジスタQ21、Q22が完
全にカットオフとなる。しかし、トランジスタQ25に
はベース電流が流れるので、トランジスタQ27にはコ
レクタ電流が流れてカレントミラー回路15が働き、反
転入力端子1が例え電源電圧+VCCと同一電位にまで上
昇しても、回路全体は動作を継続する。この点は、非反
転入力端子2の側においても同様である。
Further, the inverted output terminal 1 approaches + V CC side, the sum of a point in time (transistors Q21, Q22 total base-emitter voltage 2V BE and collector-emitter saturation voltage V CE of the transistor to be 12 constituting a constant current source At the time when a voltage difference of less than is left, the transistors Q21 and Q22 are completely cut off. However, since the base current flows through the transistor Q25, acts by the current mirror circuit 15 the collector current flows through the transistor Q27, also increased to an inverting input terminal 1 is for example the power supply voltage + V CC and the same potential, the entire circuit Continues operation. The same applies to the non-inverting input terminal 2 side.

【0020】以上のように本実施例の演算増幅器では、
入力端子1、2に印加する入力電圧が電源電圧の+VCC
〜−VEEの範囲の電圧まで正常に動作する。つまり、同
相入力範囲が広くなるのである。
As described above, in the operational amplifier of this embodiment,
The input voltage applied to input terminals 1 and 2 is + V CC of the power supply voltage
It operates normally up to a voltage in the range of -VEE . That is, the in-phase input range is widened.

【0021】また、第1入力回路11、第2入力回路1
3のコレクタをカレントミラー回路15において同相的
に加算しているので、その出力をシングルエンドとする
ことが可能となり、通常の回路構成の出力回路16を使
用でき、位相補償を安定して実現できる。
The first input circuit 11 and the second input circuit 1
Since the three collectors are added in phase in the current mirror circuit 15, the output can be made single-ended, and the output circuit 16 having a normal circuit configuration can be used, and the phase compensation can be stably realized. .

【0022】なお、上記実施例において、定電流源1
2、14、17、18は抵抗に置き換えることができ
る。また、PNPトランジスタとNPNトランジスタを
入れ換え、電源+VCC、−VEEを逆にして、同様に構成
することもできる。
In the above embodiment, the constant current source 1
2, 14, 17, and 18 can be replaced with resistors. Further, the same configuration can be adopted by exchanging the PNP transistor and the NPN transistor, and reversing the power supply + V CC and −V EE .

【発明の効果】以上から本発明によれば、電源電圧範囲
いっぱいに入力電圧を印加して正常に動作させることが
できるのて、同相入力範囲が大幅に拡大される。また入
力回路の出力がシングルエンドとなるので出力回路に通
常の出力回路を使用することでき、これにより安定に位
相補償をかけることができて、帯域を狭めることなく、
安定動作する演算増幅器を実現できるという利点があ
る。
As described above, according to the present invention, since the input voltage can be applied to the entire power supply voltage range and normal operation can be performed, the common-mode input range can be greatly expanded. In addition, since the output of the input circuit is single-ended, a normal output circuit can be used for the output circuit, whereby phase compensation can be stably performed without reducing the bandwidth.
There is an advantage that an operational amplifier that operates stably can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施例の演算増幅器の回路図で
ある。
FIG. 1 is a circuit diagram of an operational amplifier according to one embodiment of the present invention.

【図2】 従来の演算増幅器の回路図である。FIG. 2 is a circuit diagram of a conventional operational amplifier.

【符号の説明】[Explanation of symbols]

1:反転入力端子、2:非反転入力端子、6:出力端
子、11:第1入力回路、12:定電流回路、13:第
2入力回路、14:定電流回路、15:カレントミラー
回路、16:出力回路。
1: inverting input terminal, 2: non-inverting input terminal, 6: output terminal, 11: first input circuit, 12: constant current circuit, 13: second input circuit, 14: constant current circuit, 15: current mirror circuit, 16: output circuit.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】反転入力端子にベースが接続され第2電源
にコレクタが直接接続される第1極性の第1トランジス
タ、該第1トランジスタのエミッタにダーリントン接続
される第1極性の第2トランジスタ、非反転入力端子に
ベースが接続され前記第2電源にコレクタが直接接続さ
れる第1極性の第3トランジスタ、該第3トランジスタ
のエミッタにダーリントン接続される第1極性の第4ト
ランジスタ、前記第2,第4トランジスタの共通接続エ
ミッタと第1電源との間に接続される第1電流源からな
る第1入力回路と、 前記反転入力端子にベースが接続され前記第1電源にコ
レクタが直接接続される前記第1極性と反対の第2極性
の第5トランジスタ、前記非反転入力端子にベースが接
続され前記第1電源にコレクタが直接接続される第2極
性の第6トランジスタ、前記第5トランジスタのエミッ
タにエミッタが接続される第1極性のダイオード接続の
第7トランジスタ、前記第6トランジスタのエミッタに
エミッタが接続される第1極性のダイオード接続の第8
トランジスタ、前記第5トランジスタのエミッタにエミ
ッタが接続される第1極性の第9トランジスタ、前記第
6トランジスタのエミッタにエミッタが接続される第1
極性の第10トランジスタ、前記第7,第8トランジス
タの共通接続ベースと前記第2電源と間に接続される第
2電流源からなる第2入力回路と、 前記第1入力回路の前記第2トランジスタのコレクタ出
力と前記第2入力回路の前記第10トランジスタのコレ
クタ出力を基準側で加算し、前記第1入力回路の前記第
4トランジスタのコレクタ出力と前記第2入力回路の前
記第9トランジスタのコレクタ出力を出力側で加算する
カレントミラー回路と、 該カレントミラー回路の出力側の出力を受けるように接
続される出力回路と、 を具備すること を特徴とする演算増幅器。
A second power supply having a base connected to the inverting input terminal;
Transistor of the first polarity, the collector of which is directly connected to the first transistor
Darlington connection to the emitter of the first transistor
To the second transistor of the first polarity,
The base is connected and the collector is directly connected to the second power supply.
A third transistor of a first polarity, the third transistor being
The fourth transistor of the first polarity connected to the Darlington
Transistor, the common connection of the second and fourth transistors.
From a first current source connected between the
A first input circuit, and a base connected to the inverting input terminal and connected to the first power supply.
A second polarity opposite to the first polarity to which the collector is directly connected
The fifth transistor has a base connected to the non-inverting input terminal.
A second pole connected to the first power supply and having a collector connected directly to the first power supply
Of the sixth transistor and the fifth transistor
Diode of the first polarity, whose emitter is connected to the
A seventh transistor, an emitter of the sixth transistor,
Eighth of diode connection of the first polarity to which the emitter is connected
Transistor, an emitter connected to the emitter of the fifth transistor.
A ninth transistor of a first polarity to which the
The first transistor whose emitter is connected to the emitter of the six transistors
Polarity tenth transistor, the seventh and eighth transistors
And a second power supply connected between the common connection base of the
A second input circuit comprising two current sources; and a collector output of the second transistor of the first input circuit.
The force and the correction of the tenth transistor of the second input circuit
Of the first input circuit.
4 transistor collector output and before the second input circuit
The collector output of the ninth transistor is added on the output side.
A current mirror circuit is connected to receive the output of the output side of the current mirror circuit.
Operational amplifier characterized by comprising an output circuit which is continued, the.
JP03124507A 1991-04-30 1991-04-30 Operational amplifier Expired - Fee Related JP3141892B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03124507A JP3141892B2 (en) 1991-04-30 1991-04-30 Operational amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03124507A JP3141892B2 (en) 1991-04-30 1991-04-30 Operational amplifier

Publications (2)

Publication Number Publication Date
JPH04329008A JPH04329008A (en) 1992-11-17
JP3141892B2 true JP3141892B2 (en) 2001-03-07

Family

ID=14887202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03124507A Expired - Fee Related JP3141892B2 (en) 1991-04-30 1991-04-30 Operational amplifier

Country Status (1)

Country Link
JP (1) JP3141892B2 (en)

Also Published As

Publication number Publication date
JPH04329008A (en) 1992-11-17

Similar Documents

Publication Publication Date Title
JP2559392B2 (en) Bridge amplifier
US4454479A (en) Operational amplifier with improved output capability
JPH04227106A (en) High-frequency cross-junction folded cascode circuit
US5376897A (en) Differential amplifier circuit providing high gain output at low power supply voltage
JP3082690B2 (en) Operational amplifier circuit
US5539302A (en) Reference power supply
JP3141892B2 (en) Operational amplifier
US5598128A (en) Operational amplifier with high common mode rejection
JPH0253961B2 (en)
JP3427429B2 (en) Operational amplifier and active filter using the same
JP3427482B2 (en) Operational amplifier
JP3414454B2 (en) Amplifier bias circuit
JP3024579B2 (en) Operational amplifier circuit
JPH08237050A (en) Amplifier circuit
JP3292310B2 (en) Broadband amplifier circuit
JP2682460B2 (en) Operational amplifier
JP3338334B2 (en) Amplifier circuit
JP2503887B2 (en) Variable gain circuit
JPH0750528A (en) Operational amplifier
JPS6223133Y2 (en)
JPH0563463A (en) Arithmetic amplifier
JP3309878B2 (en) Amplifier
JP3283910B2 (en) Clamp type current-voltage converter
JPH0421363B2 (en)
JP2001195141A (en) Band gap reference circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001121

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees