JPH0563463A - Arithmetic amplifier - Google Patents

Arithmetic amplifier

Info

Publication number
JPH0563463A
JPH0563463A JP3240176A JP24017691A JPH0563463A JP H0563463 A JPH0563463 A JP H0563463A JP 3240176 A JP3240176 A JP 3240176A JP 24017691 A JP24017691 A JP 24017691A JP H0563463 A JPH0563463 A JP H0563463A
Authority
JP
Japan
Prior art keywords
transistor
transistors
collector
voltage
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3240176A
Other languages
Japanese (ja)
Inventor
Yuichi Seto
祐一 瀬戸
Hideaki Obara
英明 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP3240176A priority Critical patent/JPH0563463A/en
Publication of JPH0563463A publication Critical patent/JPH0563463A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To provide the arithmetic amplifier with the input voltage range widened on both grounding and power supply sides. CONSTITUTION:The emitters of transistors Q22 and Q23 are commonly connected to a current source Q21, and the bases of the transistors Q22 and Q23 are connected to the input terminal. The collectors of transistors Q24 and Q25 are connected to each collector. The common current source is connected to the bases of the transistors Q24 and Q25. The collector potential of the transistors Q24 and Q25 is set to 0.4V lower by 0.3V than the base potential.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、同相入力範囲を拡大し
た演算増幅器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an operational amplifier having an expanded common mode input range.

【0002】[0002]

【従来の技術】図2に従来の演算増幅器の回路図を示
す。この回路は、定電流源1にエミッタを共通接続した
PNPトランジスタQ1、Q2に能動負荷としてカレン
トミラー接続のNPNトランジスタQ3、Q4を接続
し、更にトランジスタQ1、Q2にPNPトランジスタ
Q5、Q6をダーリントン接続して構成した差動増幅部
分と、PNPトランジスタQ7、NPNトランジスタQ
8、Q9、定電流源2、3からなる出力回路とから成る
ものである。4は反転入力端子、5は非反転入力端子、
6は出力端子である。
2. Description of the Related Art FIG. 2 shows a circuit diagram of a conventional operational amplifier. In this circuit, PNP transistors Q1 and Q2 whose emitters are commonly connected to a constant current source 1 are connected to current mirror connection NPN transistors Q3 and Q4 as active loads, and further, PNP transistors Q5 and Q6 are connected to Darlington connections to the transistors Q1 and Q2. Differential amplification section configured as described above, PNP transistor Q7, NPN transistor Q
8, Q9, and an output circuit composed of constant current sources 2 and 3. 4 is an inverting input terminal, 5 is a non-inverting input terminal,
6 is an output terminal.

【0003】この回路では、入力端子4、5が0vにな
っても、トランジスタQ3、Q4、Q7等が飽和せずに
動作する。トランジスタQ3のコレクタ電圧VC3は、そ
のベース・エミッタ間順方向電圧をVBE 3 (=0.7
v)とすると、 VC3=VBE 3 である。
In this circuit, the transistors Q3, Q4, Q7, etc. operate without being saturated even when the input terminals 4, 5 become 0V. For the collector voltage V C3 of the transistor Q3, the forward voltage between its base and emitter is V BE 3 (= 0.7
v), V C3 = V BE 3 .

【0004】また、トランジスタQ1のエミッタ電圧V
E1は、トランジスタQ5のベースが0vになった時、ト
ランジスタQ5、Q1のベース・エミッタ間順方向電圧
をVBE 5 (=0.6v)、VBE 1 (=0.65v)とす
ると、 VE1=VBE 5 +VBE 1 =1.25v である。
Further, the emitter voltage V of the transistor Q1
When the base-emitter forward voltage of the transistors Q5 and Q1 is V BE 5 (= 0.6v) and V BE 1 (= 0.65v) when the base of the transistor Q5 is 0v, E1 is V E1 = V bE 5 + V bE 1 = is 1.25v.

【0005】よって、そのトランジスタQ1のコレクタ
・エミッタ間電圧VCE 1 は、 VCE 1 =VE1−VC3 =1.25−0.7 =0.55v となる。この結果、そのトランジスタQ1は電流制限領
域(非飽和領域)で動作する。これと差動接続される他
方のトランジスタQ2も同様である。
Therefore, the collector-emitter voltage V CE 1 of the transistor Q1 is V CE 1 = V E1 -V C3 = 1.25-0.7 = 0.55 v. As a result, the transistor Q1 operates in the current limiting region (non-saturation region). The same applies to the other transistor Q2 which is differentially connected to this.

【0006】これらのトランジスタQ1、Q2について
は、そのコレクタ・エミッタ間電圧VCE 1 、VCE 2 が最
低でも0.3v程度までは電流制限領域として働くの
で、 0.55−0.3=0.25v だけ更に入力端子4、5に印加する入力電圧V4 、V5
を低下できる。この結果、この回路では、入力端子4、
5の電圧が0vから更に低下して、−0.25vとなっ
ても動作する。
For these transistors Q1 and Q2, the collector-emitter voltages V CE 1 and V CE 2 work as a current limiting region up to about 0.3 v, so that 0.55-0.3 = 0. Input voltages V 4 and V 5 applied to the input terminals 4 and 5 by 0.25 V
Can be reduced. As a result, in this circuit, the input terminal 4,
It operates even if the voltage of 5 drops from 0v to -0.25v.

【0007】[0007]

【発明が解決しようとする課題】しかながら、電源電圧
をVCCとすると、電源側に入力できる最大電圧は、定電
流源1を構成するトランジスタのコレクタ・エミッタ間
電圧をVCE(=0.3v)とすると、入力端子4に印加
する入力電圧V4 は、 V4 =VCC−(VCE+VBE 1 +VBE 5 ) =VCC−(0.3+0.65+0.6) =VCC−1.55v となり、VCCよりも1.55vだけ低い値までしか入力
できない。これは、入力端子5に印加する入力電圧V5
も同様である。
However, when the power supply voltage is V CC , the maximum voltage that can be input to the power supply side is the collector-emitter voltage of the transistor constituting the constant current source 1 which is V CE (= 0. 3 v), the input voltage V 4 applied to the input terminal 4 is V 4 = V CC − (V CE + V BE 1 + V BE 5 ) = V CC − (0.3 + 0.65 + 0.6) = V CC − It becomes 1.55v, and only a value lower than V CC by 1.55v can be input. This is the input voltage V 5 applied to the input terminal 5.
Is also the same.

【0008】このように、トランジスタQ5、Q6を接
続したことによって、接地側の入力電圧範囲は負側にま
で広がったものの、VCC側の入力電圧範囲はそのトラン
ジスタQ5、Q6のベース・エミッタ間順方向電圧VBE
5 、VBE 6 (=0.6v)分だけ狭くなる。
By connecting the transistors Q5 and Q6 in this way, the input voltage range on the ground side is expanded to the negative side, but the input voltage range on the V CC side is between the base and emitter of the transistors Q5 and Q6. Forward voltage V BE
5 and V BE 6 (= 0.6v).

【0009】また、上記回路ではそのトランジスタQ
5、Q6のノイズが無視できず、低雑音回路には不向き
であるという問題もある。
In the above circuit, the transistor Q
There is also a problem that the noise of 5 and Q6 cannot be ignored and is not suitable for a low noise circuit.

【0010】本発明の目的は、ノイズの問題も生ぜず、
更に接地側及び電源側ともに入力電圧範囲が広くなった
演算増幅器を提供することである。
The object of the present invention is to avoid the problem of noise,
Another object is to provide an operational amplifier having a wide input voltage range on both the ground side and the power supply side.

【0011】[0011]

【課題を解決するための手段】このため本発明は、第1
電流源にエミッタを共通接続した第1、第2トランジス
タと、該第1、第2トランジスタのコレクタにコレクタ
を各々接続し且つベース電位を同一にした第3、第4ト
ランジスタを具備し、該第3、第4トランジスタの一方
のコレクタから出力を取り出す演算増幅器において、
Therefore, the present invention provides the first aspect of the present invention.
A first and a second transistor having emitters commonly connected to a current source; and third and fourth transistors having collectors respectively connected to the collectors of the first and second transistors and having the same base potential. In the operational amplifier that takes out the output from one of the collectors of the third and fourth transistors,

【0012】上記第1、第2トランジスタのベースを入
力端子に接続すると共に、上記第3、第4トランジスタ
のコレクタ電位をベース電位よりも低く設定した。
The bases of the first and second transistors are connected to the input terminal, and the collector potentials of the third and fourth transistors are set lower than the base potential.

【0013】[0013]

【実施例】以下、本発明の実施例について説明する。図
1はその一実施例の演算増幅器の回路図である。Q21
はマルチコレクタ型のPNPトランジスタであり、定電
流源として働く。抵抗R1はその電流値を決定する抵抗
である。PNPトランジスタQ22、Q23はこのトラ
ンジスタQ21で動作電流を決められる差動接続トラン
ジスタであり、それらのベースは反転入力端子4、非反
転入力端子5に直接接続される。NPNトランジスタQ
24、Q25はトランジスタQ22からベース電流を供
給されるカレントミラーであり、トランジスタQ22、
Q23の能動負荷として働く。抵抗R2、R3はトラン
ジスタQ21〜Q25から構成されるGmアンプのGm
低減用抵抗、抵抗R4、R5及びダイオードD1は、ト
ランジスタQ24、Q25のコレクタ電圧を低下させる
ための抵抗である。NPNトランジスタQ26はエミッ
タホロワ用、PNPトランジスタQ27は出力用、PN
PトランジスタQ28は定電流源用である。NPNトラ
ンジスタQ29はトランジスタQ21、Q28とカレン
トミラー回路を構成するトランジスタ、NPNトランジ
スタQ30、Q31、FETトランジスタQ32、ダイ
オードD2、D3、抵抗R8、R9はトランジスタQ2
9のコレクタに流す電流を決めるバイアス回路を構成し
ている。
EXAMPLES Examples of the present invention will be described below. FIG. 1 is a circuit diagram of an operational amplifier of the embodiment. Q21
Is a multi-collector type PNP transistor and functions as a constant current source. The resistor R1 is a resistor that determines its current value. The PNP transistors Q22 and Q23 are differential connection transistors whose operating current is determined by the transistor Q21, and their bases are directly connected to the inverting input terminal 4 and the non-inverting input terminal 5. NPN transistor Q
24 and Q25 are current mirrors to which the base current is supplied from the transistor Q22.
It works as an active load for Q23. The resistors R2 and R3 are Gm of a Gm amplifier composed of transistors Q21 to Q25.
The reducing resistors, the resistors R4 and R5, and the diode D1 are resistors for reducing the collector voltage of the transistors Q24 and Q25. NPN transistor Q26 is for emitter follower, PNP transistor Q27 is for output, PN
The P transistor Q28 is for a constant current source. The NPN transistor Q29 is a transistor forming a current mirror circuit with the transistors Q21 and Q28, the NPN transistors Q30 and Q31, the FET transistor Q32, the diodes D2 and D3, the resistors R8 and R9 are the transistors Q2.
A bias circuit that determines the current flowing through the collector of 9 is configured.

【0014】さて、トランジスタQ21の4個のコクレ
タのコレクタ電流を20μAとすると、トランジスタQ
22、Q23の共通エミッタには40μAの電流が流れ
る。ここで、抵抗R4、R5の値を15KΩとすると、
この抵抗4、R5に発生する電圧VR4、VR5は、 VR5、VR5 =20μA×15KΩ =0.3v となる。
Now, assuming that the collector currents of the four collectors of the transistor Q21 are 20 μA, the transistor Q21
A current of 40 μA flows through the common emitter of 22 and Q23. Here, assuming that the values of the resistors R4 and R5 are 15 KΩ,
The voltages V R4 and V R5 generated in the resistors 4 and R5 are V R5 and V R5 = 20 μA × 15 KΩ = 0.3 v.

【0015】また、トランジスタQ22のコレクタ電圧
C2 2 は、トランジスタQ24のベース・エミッタ間順
方向電圧VBE 2 4(=0.7V)から上記抵抗R4の電圧
R4を差し引いた電圧となる。つまり、 VC2 2 =VBE 2 4−VR4 =0.7−0.3 =0.4v となる。
Further, the collector voltage V C2 2 of the transistor Q22 is a voltage obtained by subtracting the voltage V R4 of the resistor R4 from the base-emitter of the transistor Q24 forward voltage V BE 2 4 (= 0.7V) . In other words, the V C2 2 = V BE 2 4 -V R4 = 0.7-0.3 = 0.4v.

【0016】同様に、トランジスタQ23のコレクタ電
圧VC2 3 は、トランジスタQ26、Q27のベース・エ
ミッタ間順方向電圧VBE 2 6、VBE 2 7の和(=1.4v)
から、抵抗R5の電圧VR5とダイオードD1の順方向電
圧VF1(=0.7v)を差し引いた電圧となる。つま
り、 VC2 3 =VBE 2 6+VBE 2 7−(VR5+VF1) =0.7+0.7−(0.3+0.7) =0.4v となる。
[0016] Similarly, the collector voltage V C2 3 of the transistor Q23, the transistor Q26, the order between the base and emitter of Q27 direction voltage V BE 2 6, V BE 2 7 sum (= 1.4V)
From the voltage V R5 of the resistor R5 and the forward voltage V F1 (= 0.7v) of the diode D1. That, V C2 3 = V BE 2 6 + V BE 2 7 - (V R5 + V F1) = 0.7 + 0.7- (0.3 + 0.7) = a 0.4 v.

【0017】ここで、トランジスタQ22、Q23のコ
レクタ・エミッタ間電圧VCE 2 2、VCE 2 3を最低0.3v
まで電流制限領域とし、同トランジスタQ22、Q23
のベース・エミッタ間順方向電圧VBE 2 2、VBE 2 3を各々
0.7vとすると、入力端子4、5の電圧V4 、V5
は、 V4 =VC2 2 +VCE 2 2−VBE 2 2 =0.4+0.3−0.7 =0v V5 =VC2 3 +VCE 2 3−VBE 2 3 =0.4+0.3−0.7 =0v となる。つまり、入力端子4、5には接地電圧まで入力
させることができる。
Here, the collector-emitter voltages V CE 2 2 and V CE 2 3 of the transistors Q22 and Q23 are set to at least 0.3 v.
Up to the current limit region, and the same transistors Q22 and Q23
If between the base-emitter forward voltage V BE 2 2, V BE 2 3 respectively and 0.7 v, the voltage V 4 of the input terminal 4, 5, V 5
Is V 4 = V C2 2 + V CE 2 2 −V BE 2 2 = 0.4 + 0.3−0.7 = 0 v V 5 = V C2 3 + V CE 2 3 −V BE 2 3 = 0.4 + 0.3 -0.7 = 0v. That is, it is possible to input the ground voltage to the input terminals 4 and 5.

【0018】一方、電源側については、トランジスタQ
21の飽和コレクタ・エミッタ間電圧をVCE 2 1(=0.
3v)とすると、入力端子4の電圧V4 は、 V4 =VCC−(VCE 2 2+VBE 2 2) =VCC−(0.3+0.7) =VCC−1v 入力端子5の電圧V5 も同様に、 V4 =VCC−(VCE 2 3+VBE 2 3) =VCC−(0.3+0.7) =VCC−1v となる。これは、従来よりもほぼ0.55vだけ電源側
入力電圧範囲が広がったことになる。
On the other hand, on the power supply side, the transistor Q
Saturated collector-emitter voltage of 21 V CE 2 1 (= 0 .
3 v), the voltage V 4 of the input terminal 4 is V 4 = V CC − (V CE 2 2 + V BE 2 2 ) = V CC − (0.3 + 0.7) = V CC −1v of the input terminal 5. Similarly, the voltage V 5 is also V 4 = V CC − (V CE 2 3 + V BE 2 3 ) = V CC − (0.3 + 0.7) = V CC −1v. This means that the input voltage range on the power supply side is expanded by about 0.55v as compared with the conventional case.

【0019】以上から、入力電圧V4 、V5 は、 0≦(V4 、V5 )≦(VCC−1) までの範囲で印加させることができる。From the above, the input voltages V 4 and V 5 can be applied within the range of 0 ≦ (V 4 , V 5 ) ≦ (V CC −1).

【0020】また、前述したように、トランジスタQ2
1の1個のコレクタはトランジスタQ24、Q25にベ
ース電流を供給しているので、ゲインが+1の使用条件
においても、広い入力電圧範囲を持たせることができ、
雑音特性が劣化することはない。
Further, as described above, the transistor Q2
Since one collector of 1 supplies the base current to the transistors Q24 and Q25, it is possible to provide a wide input voltage range even under the usage condition of the gain of +1.
The noise characteristics do not deteriorate.

【0021】なお、上記実施例において、トランジスタ
Q21は3個の電流源として働いているが、これは個別
の電流源トランジスタに代えることができる。また、ダ
イオードD1はそこで0.7vの電圧を発生させればよ
いのであるから、抵抗に置換することもできる。また、
この実施例ではトランジスタQ24、Q25のコレクタ
の電位をベースの電位よりも0.3vだけ低くするため
に抵抗R4、R5、ダイオードD1等を使用している
が、これは一例であり、これに限られるものではない。
In the above embodiment, the transistor Q21 works as three current sources, but this can be replaced with individual current source transistors. Further, since the diode D1 only needs to generate a voltage of 0.7 V there, it can be replaced with a resistor. Also,
In this embodiment, the resistors R4 and R5, the diode D1 and the like are used to lower the collector potential of the transistors Q24 and Q25 by 0.3v below the base potential. It is not something that can be done.

【0022】[0022]

【発明の効果】以上説明したように本発明によれば、差
動接続トランジスタにダーリントン接続トランジスタを
必要としないため、広い入力電圧範囲を持たせることが
できるために、雑音特性も良好である。そして、低電源
電圧動作(VCC≦5v)においも、大きな入力電圧信号
を取り扱うことができるようになる。例えば、5v電源
では4vの信号をゲイン1でも通すことができる。
As described above, according to the present invention, since the Darlington connection transistor is not required for the differential connection transistor, a wide input voltage range can be provided, so that the noise characteristic is also excellent. Then, even in the low power supply voltage operation (V CC ≦ 5v), a large input voltage signal can be handled. For example, with a 5v power supply, a 4v signal can be passed even with a gain of 1.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例の演算増幅器の回路図であ
る。
FIG. 1 is a circuit diagram of an operational amplifier according to an embodiment of the present invention.

【図2】 従来の演算増幅器の回路図である。FIG. 2 is a circuit diagram of a conventional operational amplifier.

【符号の説明】[Explanation of symbols]

1〜3:定電流源、4:反転入力端子、5:非反転入力
端子、6:出力端子。
1-3: constant current source, 4: inverting input terminal, 5: non-inverting input terminal, 6: output terminal.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 第1電流源にエミッタを共通接続した第
1、第2トランジスタと、該第1、第2トランジスタの
コレクタにコレクタを各々接続し且つベース電位を同一
にした第3、第4トランジスタを具備し、該第3、第4
トランジスタの一方のコレクタから出力を取り出す演算
増幅器において、 上記第1、第2トランジスタのベースを入力端子に接続
すると共に、上記第3、第4トランジスタのコレクタ電
位をベース電位よりも低く設定したことを特徴とする演
算増幅器。
1. A first and a second transistor having emitters commonly connected to a first current source, and third and fourth transistors having collectors respectively connected to collectors of the first and second transistors and having the same base potential. A transistor is provided, and the third and fourth
In an operational amplifier that extracts an output from one collector of a transistor, the bases of the first and second transistors are connected to an input terminal, and the collector potentials of the third and fourth transistors are set lower than the base potential. Characteristic operational amplifier.
【請求項2】 上記第3、第4トランジスタのベースに
共通接続した第2電流源と、上記第3トランジスタのベ
ース・コレクタ間に接続した第1抵抗と、上記第4トラ
ンジスタのコレクタにダイオードを介して接続した第2
抵抗と、該第2抵抗の他端にベースが接続されるエミッ
タホロワ接続の第5トランジスタと、該第5トランジス
タのベースに接続される第3電流源と、該第5トランジ
スタの出力を受ける出力用の第6トランジスタとを具備
することを特徴とする請求項1に記載の演算増幅器。
2. A second current source connected in common to the bases of the third and fourth transistors, a first resistor connected between the base and collector of the third transistor, and a diode in the collector of the fourth transistor. Second connected via
A resistor, a fifth transistor of emitter follower connection whose base is connected to the other end of the second resistor, a third current source connected to the base of the fifth transistor, and an output for receiving the output of the fifth transistor. 6. The operational amplifier according to claim 1, further comprising:
【請求項3】 上記第1乃至第3電流源を、1個のマル
チコレクタトランジスタで構成したことを特徴とする請
求項2に記載の演算増幅器。
3. The operational amplifier according to claim 2, wherein the first to third current sources are composed of one multi-collector transistor.
【請求項4】 上記第1、第2抵抗を同値としたことを
特徴とする請求項2に記載の演算増幅器。
4. The operational amplifier according to claim 2, wherein the first and second resistors have the same value.
【請求項5】 上記ダイオードを抵抗に置換したことを
特徴とする請求項2に記載の演算増幅器。
5. The operational amplifier according to claim 2, wherein the diode is replaced with a resistor.
JP3240176A 1991-08-28 1991-08-28 Arithmetic amplifier Pending JPH0563463A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3240176A JPH0563463A (en) 1991-08-28 1991-08-28 Arithmetic amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3240176A JPH0563463A (en) 1991-08-28 1991-08-28 Arithmetic amplifier

Publications (1)

Publication Number Publication Date
JPH0563463A true JPH0563463A (en) 1993-03-12

Family

ID=17055606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3240176A Pending JPH0563463A (en) 1991-08-28 1991-08-28 Arithmetic amplifier

Country Status (1)

Country Link
JP (1) JPH0563463A (en)

Similar Documents

Publication Publication Date Title
US4437023A (en) Current mirror source circuitry
JP2953383B2 (en) Voltage-current converter
US5376897A (en) Differential amplifier circuit providing high gain output at low power supply voltage
US5162751A (en) Amplifier arrangement
US4654602A (en) Current mirror circuit
US5539302A (en) Reference power supply
EP0299723B1 (en) Current mirror circuit
JPH03788B2 (en)
US5155429A (en) Threshold voltage generating circuit
US6734720B2 (en) Operational amplifier in which the idle current of its output push-pull transistors is substantially zero
JP2598074B2 (en) Operational amplifier
JP2644191B2 (en) Buffer amplifier
JPH09105763A (en) Comparator circuit
JPH0563463A (en) Arithmetic amplifier
JP2623954B2 (en) Variable gain amplifier
JP3141892B2 (en) Operational amplifier
JPH0352031Y2 (en)
JP2908149B2 (en) Operational amplifier
JP3470835B2 (en) Operational amplifier
JP3051600B2 (en) Current generation circuit
JPH07336161A (en) Differential amplifier
JPH0746059A (en) Arithmetic amplifier and active filter using this
JPH0522275B2 (en)
JP3018486B2 (en) Bias circuit
JPH04215315A (en) Level shift circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001114