JP2908149B2 - Operational amplifier - Google Patents

Operational amplifier

Info

Publication number
JP2908149B2
JP2908149B2 JP4311428A JP31142892A JP2908149B2 JP 2908149 B2 JP2908149 B2 JP 2908149B2 JP 4311428 A JP4311428 A JP 4311428A JP 31142892 A JP31142892 A JP 31142892A JP 2908149 B2 JP2908149 B2 JP 2908149B2
Authority
JP
Japan
Prior art keywords
collector
transistor
base
npn transistor
pnp transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4311428A
Other languages
Japanese (ja)
Other versions
JPH06140848A (en
Inventor
秀樹 三宅
克之 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4311428A priority Critical patent/JP2908149B2/en
Publication of JPH06140848A publication Critical patent/JPH06140848A/en
Application granted granted Critical
Publication of JP2908149B2 publication Critical patent/JP2908149B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は演算増幅器に関し、特
に出力ダイナミックレンジが広く、なおかつ消費電流の
小さい演算増幅器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an operational amplifier, and more particularly to an operational amplifier having a wide output dynamic range and low current consumption.

【0002】[0002]

【従来の技術】図5は従来の、出力ダイナミックレンジ
が広くなるように工夫した演算増幅器の一例である。図
において、51は反転入力端子であり、第1のPNPト
ランジスタ41のベースに接続される。52は非反転入
力端子であり、第2のPNPトランジスタ42のベース
に接続される。第1,第2のPNPトランジスタ41,
42のエミッタは相互に接続され、定電流源61を介し
て電源1に接続される。第1のPNPトランジスタ41
のコレクタは第1のNPNトランジスタ31のコレク
タ、及び第2のNPNトランジスタ31,32のベース
に接続される。第2のPNPトランジスタ42のコレク
タは第2のNPNトランジスタ32のコレクタ、及び第
3のNPNトランジスタ33のベースに接続される。第
1のNPNトランジスタ31のエミッタは抵抗21を介
して接地され、第2のNPNトランジスタ32のエミッ
タは抵抗22を介して接地される。第3のNPNトラン
ジスタ33のエミッタは接地され、コレクタはダイオー
ド72,71、及び定電流源62を介して電源1に接続
される。34は第4のNPNトランジスタであり、コレ
クタは電源1に接続され、ベースは定電流源62を介し
て電源1に接続され、エミッタは出力端子53に接続さ
れる。43は第3のPNPトランジスタであり、エミッ
タは出力端子53に接続され、ベースは第3のNPNト
ランジスタ33のコレクタに接続され、コレクタは接地
される。63は定電流源であり、一方の端子は出力端子
53に接続され、他方は接地される。以上から演算増幅
器が構成される。
2. Description of the Related Art FIG. 5 shows an example of a conventional operational amplifier designed so as to widen an output dynamic range. In the figure, reference numeral 51 denotes an inverting input terminal, which is connected to the base of the first PNP transistor 41. A non-inverting input terminal 52 is connected to the base of the second PNP transistor 42. The first and second PNP transistors 41,
The emitters 42 are mutually connected and connected to the power supply 1 via the constant current source 61. First PNP transistor 41
Is connected to the collector of the first NPN transistor 31 and the bases of the second NPN transistors 31 and 32. The collector of the second PNP transistor 42 is connected to the collector of the second NPN transistor 32 and the base of the third NPN transistor 33. The emitter of the first NPN transistor 31 is grounded via the resistor 21, and the emitter of the second NPN transistor 32 is grounded via the resistor 22. The emitter of the third NPN transistor 33 is grounded, and the collector is connected to the power supply 1 via the diodes 72 and 71 and the constant current source 62. Reference numeral 34 denotes a fourth NPN transistor. The collector is connected to the power supply 1, the base is connected to the power supply 1 via the constant current source 62, and the emitter is connected to the output terminal 53. A third PNP transistor 43 has an emitter connected to the output terminal 53, a base connected to the collector of the third NPN transistor 33, and a collector grounded. A constant current source 63 has one terminal connected to the output terminal 53 and the other terminal grounded. From the above, an operational amplifier is configured.

【0003】次に動作について説明する。今、反転入力
端子51の入力電圧を高くし、非反転入力端子52の入
力電圧を低くすると、第1のPNPトランジスタ41の
コレクタ電流は減少し、第2のPNPトランジスタ42
のコレクタ電流は増加する。第1のPNPトランジスタ
41のコレクタ電流の減少により第1のNPNトランジ
スタ31のコレクタ電流も減少する。第1,第2のNP
Nトランジスタ31と32はカレントミラー回路となっ
ているため、第1のNPNトランジスタ31のコレクタ
電流の減少により、第2のNPNトランジスタ32のコ
レクタ電流も減少する。以上の第2のPNPトランジス
タ42のコレクタ電流の増加、及び第2のNPNトラン
ジスタ32のコレクタ電流の減少により、第3のNPN
トランジスタ33のベースへの電流の注入が増加する。
このため、第3のNPNトランジスタ33のコレクタ電
流は増加し、第3のPNPトランジスタ43のベースか
らの電流の吸い込みを増加させる。これにより、第3の
PNPトランジスタ43のエミッタ電流が増加し、出力
からの吸い込み電流が増加する。
Next, the operation will be described. Now, if the input voltage of the inverting input terminal 51 is increased and the input voltage of the non-inverting input terminal 52 is decreased, the collector current of the first PNP transistor 41 decreases, and the second PNP transistor 42
Collector current increases. As the collector current of the first PNP transistor 41 decreases, the collector current of the first NPN transistor 31 also decreases. First and second NP
Since the N-transistors 31 and 32 form a current mirror circuit, the collector current of the first NPN transistor 31 decreases, so that the collector current of the second NPN transistor 32 also decreases. Due to the increase in the collector current of the second PNP transistor 42 and the decrease in the collector current of the second NPN transistor 32, the third NPN
Current injection into the base of the transistor 33 increases.
For this reason, the collector current of the third NPN transistor 33 increases, and the current sink from the base of the third PNP transistor 43 increases. As a result, the emitter current of the third PNP transistor 43 increases, and the sink current from the output increases.

【0004】また逆に、反転入力端子51の入力電圧を
低くし、非反転入力端子52の入力電圧を高くすると、
上述と逆に第4のNPNトランジスタ34のエミッタ電
流が増加し、出力への掃き出し電流が増加する。
Conversely, when the input voltage of the inverting input terminal 51 is reduced and the input voltage of the non-inverting input terminal 52 is increased,
Contrary to the above, the emitter current of the fourth NPN transistor 34 increases, and the sweep current to the output increases.

【0005】[0005]

【発明が解決しようとする課題】図6に従来の演算増幅
器を、ボルテージフォロワとして用いたときの入出力特
性を示す。今、定電流源63がない場合、入力電圧を小
さくしていくと、最小出力電圧Vmin は第3のNPNト
ランジスタ33の飽和電圧と第3のPNPトランジスタ
43のベース−エミッタ電圧の和となり、図6の実線に
示されるように出力ダイナミックレンジが狭くなってい
た。このため、定電流源63を加え、入力が小さいとき
でも最小出力電圧Vmin が下がるようにし、これにより
図の破線に示されるようにダイナミックレンジを広くし
ていた。
FIG. 6 shows input / output characteristics when a conventional operational amplifier is used as a voltage follower. Now, when the constant current source 63 is not provided, as the input voltage is reduced, the minimum output voltage Vmin becomes the sum of the saturation voltage of the third NPN transistor 33 and the base-emitter voltage of the third PNP transistor 43. 6, the output dynamic range was narrowed. For this reason, the constant current source 63 is added to lower the minimum output voltage Vmin even when the input is small, thereby widening the dynamic range as shown by the broken line in the figure.

【0006】しかし、この回路では定電流源63が付加
されることによって出力電圧が最小出力電圧Vmin の近
傍にある場合に限らず、常時回路中に電流が流れること
となるため、その分消費電流が増加するという問題があ
った。
However, in this circuit, the addition of the constant current source 63 does not always limit the output voltage to the vicinity of the minimum output voltage Vmin. There was a problem that increases.

【0007】この発明は上記のような問題点を解消する
ためになされたもので、ダイナミックレンジを広くする
とともに、これによっても消費電流の増加することのな
い演算増幅器を提供することを目的としている。
The present invention has been made to solve the above problems, and has as its object to provide an operational amplifier having a wide dynamic range and no increase in current consumption. .

【0008】[0008]

【課題を解決するための手段】この発明にかかる演算増
幅器は、反転入力端子を第1のPNPトランジスタのベ
ースに接続し、非反転入力端子を第2のPNPトランジ
スタのベースに接続し、それぞれ─エミッタを接続して
これを定電流源を介して電源に接続し、第1のPNPト
ランジスタのコレクタを第1のNPNトランジスタのコ
レクタ、及びベース、及び第2のNPNトランジスタの
ベースに接続し、第2のPNPトランジスタのコレクタ
を第2のNPNトランジスタのコレクタ、及び第3のN
PNトランジスタのベースに接続し、第1、及び第2の
NPNトランジスタのエミッタをそれぞれ抵抗を介して
接地し、第3のNPNトランジスタのエミッタを接地
し、コレクタを第1,第2のダイオード及び定電流源を
直列に介して電源に接続し、第4のNPNトランジスタ
のコレクタを電源に接続し、そのベースを第2のダイオ
ードと定電流源の接続点に接続し、そのエミッタを出力
端子に接続し、第3のPNPトランジスタのエミッタを
出力端子に接続し、そのベースを第3のNPNトランジ
スタのコレクタに接続し、コレクタを接地し、第5のN
PNトランジスタのコレクタを出力端子に接続し、その
ベースを第2のNPNトランジスタのコレクタに接続
し、そのエミッタを抵抗を介して接地したものである。
An operational amplifier according to the present invention has an inverting input terminal connected to the base of a first PNP transistor and a non-inverting input terminal connected to the base of a second PNP transistor. Connecting the emitter to a power supply via a constant current source, connecting the collector of the first PNP transistor to the collector and base of the first NPN transistor, and the base of the second NPN transistor; The collector of the second PNP transistor, the collector of the second NPN transistor, and the third NPN transistor.
Connected to the base of the PN transistor, the emitters of the first and second NPN transistors are respectively grounded via resistors, the emitter of the third NPN transistor is grounded, and the collectors are connected to the first and second diodes and the constant. A current source is connected in series to a power supply, a collector of the fourth NPN transistor is connected to the power supply, a base thereof is connected to a connection point between the second diode and the constant current source, and an emitter thereof is connected to an output terminal. The emitter of the third PNP transistor is connected to the output terminal, the base is connected to the collector of the third NPN transistor, the collector is grounded, and the fifth NPN transistor is connected to the third NPN transistor.
The collector of the PN transistor is connected to the output terminal, the base is connected to the collector of the second NPN transistor, and the emitter is grounded via a resistor.

【0009】また、この発明にかかる演算増幅器は、反
転入力端子を第1のNPNトランジスタのベースに接続
し、非反転入力端子を第2のNPNトランジスタのベー
スに接続し、それぞれのエミッタを接続してこれを定電
流源を介して接地し、第1のNPNトランジスタのコレ
クタを第1のPNPトランジスタのコレクタ、及びベー
ス、及び第2のPNPトランジスタのベースに接続し、
第2のNPNトランジスタのコレクタを第2のPNPト
ランジスタのコレクタ、及び第3のPNPトランジスタ
のベースに接続し、第1、及び第2のPNPトランジス
タのエミッタを抵抗を介して電源に接続し、第3のPN
Pトランジスタのエミッタを電源に接続し、そのコレク
タを第1,第2のダイオード及び定電流源を介して接地
し、第3のPNトランジスタのコレクタを電源に接続
し、そのベースを第3のPNPトランジスタのコレクタ
に接続し、そのエミッタを出力端子に接続し、第4のP
NPトランジスタのエミッタを出力端子に接続し、その
ベースを第2のダイオードと定電流源との接続点に接続
し、そのコレクタを接地し、第5のPNPトランジスタ
のエミッタを抵抗を介して電源に接続し、そのベースを
第2のNPNトランジスタのコレクタに接続し、そのコ
レクタを出力端子に接続したものである。
In the operational amplifier according to the present invention, the inverting input terminal is connected to the base of the first NPN transistor, the non-inverting input terminal is connected to the base of the second NPN transistor, and the respective emitters are connected. And grounding via a constant current source, connecting the collector of the first NPN transistor to the collector and base of the first PNP transistor, and the base of the second PNP transistor,
Connecting the collector of the second NPN transistor to the collector of the second PNP transistor and the base of the third PNP transistor, connecting the emitters of the first and second PNP transistors to a power supply via a resistor, 3 PN
Connect the emitter of P transistors to the power supply, the collector first, via the second diode and the constant current source to ground, the collector of the third N PN transistors connected to the power supply, the base third The collector of the PNP transistor, the emitter of which is connected to the output terminal;
The emitter of the NP transistor is connected to the output terminal, the base is connected to the connection point between the second diode and the constant current source, the collector is grounded, and the emitter of the fifth PNP transistor is connected to the power supply via a resistor. And the base is connected to the collector of the second NPN transistor, and the collector is connected to the output terminal.

【0010】[0010]

【作用】この発明にかかる演算増幅器では、出力電圧が
小さくなるような電圧が入力された場合、第5のNPN
トランジスタが動作し、出力からの吸い込み電流を増加
させ、ダイナミックレンジを広くする。それ以外ではこ
の第5のNPNトランジスタは動作せず、消費電流はほ
とんど増加しない。
In the operational amplifier according to the present invention, when a voltage that reduces the output voltage is input, the fifth NPN
The transistor operates to increase the sink current from the output and widen the dynamic range. Otherwise, the fifth NPN transistor does not operate, and the current consumption hardly increases.

【0011】また、出力電圧が大きくなるような電圧が
入力された場合、第5のPNPトランジスタが動作し、
出力への掃き出し電流を増加させ、ダイナミックレンジ
を広くする。それ以外ではこの第5のPNPトランジス
タは動作せず、消費電流はほとんど増加しない。
When a voltage that increases the output voltage is input, the fifth PNP transistor operates,
Increase the sweep current to the output and widen the dynamic range. Otherwise, the fifth PNP transistor does not operate, and the current consumption hardly increases.

【0012】[0012]

【実施例】実施例1.図1は本発明の第1の実施例によ
る演算増幅器を示す図である。本実施例1の演算増幅器
は、図5の従来の演算増幅器定電流源63の代わりに、
第5のNPNトランジスタ35と抵抗23とを加えたも
のである。即ち、第5のNPNトランジスタ35のコレ
クタを出力端子53に接続し、そのベースは第3のNP
Nトランジスタ33のベースに接続し、そのエミッタは
抵抗23を介して接地する。
[Embodiment 1] FIG. 1 is a diagram showing an operational amplifier according to a first embodiment of the present invention. The operational amplifier of the first embodiment is different from the operational amplifier constant current source 63 of FIG.
This is obtained by adding a fifth NPN transistor 35 and a resistor 23. That is, the collector of the fifth NPN transistor 35 is connected to the output terminal 53, and the base thereof is connected to the third NP transistor 35.
Connected to the base of N transistor 33, the emitter of which is grounded via resistor 23.

【0013】次に動作について説明する。反転入力端子
51の入力電圧を高くし、非反転入力端子52の電圧を
低くした場合、図5の従来の演算増幅器の場合と同様に
第3のNPNトランジスタ33のベースへの電流の注入
が増加し、出力端子53からの吸い込み電流が増加す
る。このとき、同時に第5のNPNトランジスタ35の
ベースへの電流の注入も増加し、第5のNPNトランジ
スタ35のコレクタ電流も増加し、従来の定電流源63
と同様の働きをする。
Next, the operation will be described. When the input voltage of the inverting input terminal 51 is increased and the voltage of the non-inverting input terminal 52 is decreased, the injection of current into the base of the third NPN transistor 33 increases as in the case of the conventional operational amplifier of FIG. Then, the sink current from the output terminal 53 increases. At this time, the current injection into the base of the fifth NPN transistor 35 also increases at the same time, the collector current of the fifth NPN transistor 35 also increases, and the conventional constant current source 63
Works the same as.

【0014】逆に、反転入力端子51の入力電圧を低く
し、非反転入力端子52の入力電圧を高くすると、第5
のNPNトランジスタ35のベースへの電流の注入は減
少し、第5のNPNトランジスタ35は動作しなくな
る。
Conversely, when the input voltage of the inverting input terminal 51 is reduced and the input voltage of the non-inverting input terminal 52 is increased, the fifth
The current injection into the base of the NPN transistor 35 decreases, and the fifth NPN transistor 35 does not operate.

【0015】例えば、この演算増幅器をボルテージフォ
ロワとして用いた場合の入出力特性を図2に示す。入力
電圧が小さいとき(反転入力端子51の電圧が高く非反
転入力端子52の電圧が低い場合)は第5のNPNトラ
ンジスタ35が動作し、従来の演算増幅器の定電流源6
3と同様の働きをし、図2の実線に示すように、最小出
力電圧Vmin は第5のNPNトランジスタ35の飽和電
圧まで下げることができるようになる。
For example, FIG. 2 shows input / output characteristics when this operational amplifier is used as a voltage follower. When the input voltage is low (when the voltage at the inverting input terminal 51 is high and the voltage at the non-inverting input terminal 52 is low), the fifth NPN transistor 35 operates and the constant current source 6 of the conventional operational amplifier is used.
3, the minimum output voltage Vmin can be reduced to the saturation voltage of the fifth NPN transistor 35, as shown by the solid line in FIG.

【0016】一方、入力電圧が大きい場合(反転入力端
子51の電圧が低く非反転入力端子52の電圧が高い場
合)には、第5のNPNトランジスタ35は動作しなく
なる。即ち、本実施例回路では、消費電流は入力電圧が
小さいとき以外はほとんど増加しない。従ってこのよう
な回路を用いることにより、ダイナミックレンジが広
く、なおかつ消費電流の少ない演算増幅器を得ることが
できる。
On the other hand, when the input voltage is high (when the voltage at the inverting input terminal 51 is low and the voltage at the non-inverting input terminal 52 is high), the fifth NPN transistor 35 does not operate. That is, in the circuit of this embodiment, the current consumption hardly increases except when the input voltage is small. Therefore, by using such a circuit, an operational amplifier having a wide dynamic range and low current consumption can be obtained.

【0017】実施例2.図3は本発明の第2の実施例に
よる演算増幅器を示す。図において、51は反転入力端
子であり、第1のNPNトランジスタ36のベースに接
続される。52は非反転入力端子であり、第2のNPN
トランジスタ37のベースに接続される。第1,第2の
NPNトランジスタ36,37のエミッタは接続され、
定電流源61を介して接地される。第1のNPNトラン
ジスタ36のコレクタは第1のPNPトランジスタ44
のコレクタ、及び第2のPNPトランジスタ44,45
のベースに接続される。第2のNPNトランジスタ37
のコレクタは第2のPNPトランジスタ45のコレク
タ、及び第3のPNPトランジスタ46のベースに接続
される。第1のPNPトランジスタ44のエミッタは抵
抗21を介して電源1に接続され、第2のPNPトラン
ジスタ45のエミッタは抵抗22を介して電源に接続さ
れる。第3のPNPトランジスタ46のエミッタは電源
1に接続され、コレクタはダイオード71,72及び定
電流源62を介して接地される。34は第3のNPNト
ランジスタであり、コレクタは電源に接続され、ベース
は第3のPNPトランジスタ46のコレクタに接続さ
れ、エミッタは出力端子53に接続される。43は第4
のPNPトランジスタであり、エミッタは出力端子53
に接続され、ベースは定電流源62を介して接地され、
コレクタは接地される。
Embodiment 2 FIG. FIG. 3 shows an operational amplifier according to a second embodiment of the present invention. In the figure, reference numeral 51 denotes an inverting input terminal, which is connected to the base of the first NPN transistor 36. 52 is a non-inverting input terminal, and the second NPN
Connected to the base of transistor 37. The emitters of the first and second NPN transistors 36 and 37 are connected,
Grounded via a constant current source 61. The collector of the first NPN transistor 36 is connected to the first PNP transistor 44
And second PNP transistors 44 and 45
Connected to the base. Second NPN transistor 37
Is connected to the collector of the second PNP transistor 45 and the base of the third PNP transistor 46. The emitter of the first PNP transistor 44 is connected to the power supply 1 via the resistor 21, and the emitter of the second PNP transistor 45 is connected to the power supply via the resistor 22. The emitter of the third PNP transistor 46 is connected to the power supply 1 and the collector is grounded via the diodes 71 and 72 and the constant current source 62. Reference numeral 34 denotes a third NPN transistor whose collector is connected to the power supply, whose base is connected to the collector of the third PNP transistor 46, and whose emitter is connected to the output terminal 53. 43 is the fourth
PNP transistor whose emitter is the output terminal 53
And the base is grounded via a constant current source 62,
The collector is grounded.

【0018】47は第5のPNPトランジスタであり、
エミッタは抵抗23を介して電源1に接続され、ベース
は第3のNPNトランジスタ46のベースに接続され、
コレクタは出力端子53に接続される。以上から演算増
幅器が構成される。
Reference numeral 47 denotes a fifth PNP transistor,
The emitter is connected to the power supply 1 via the resistor 23, the base is connected to the base of the third NPN transistor 46,
The collector is connected to the output terminal 53. From the above, an operational amplifier is configured.

【0019】次に動作について説明する。今、反転入力
端子51の入力電圧を低くし、非反転入力端子52の入
力電圧を高くすると、第1のNPNトランジスタ36の
コレクタ電流は減少し、第2のNPNトランジスタ37
のコレクタ電流は増加する。第1のNPNトランジスタ
36のコレクタ電流の減少により第1のPNPトランジ
スタ44のコレクタ電流も減少する。第1,第2のPN
Pトランジスタ44と45はカレントミラー回路とな
ているため、第1のPNPトランジスタ44のコレクタ
電流の減少により、第2のPNPトランジスタ45のコ
レクタ電流も減少する。以上の第2のNPNトランジス
タ37のコレクタ電流の増加、及び第2のPNPトラン
ジスタ45のコレクタ電流の減少により、第3のPNP
トランジスタ46のベースからの電流の吸い込みが増加
する。このため、第3のPNPトランジスタ46のコレ
クタ電流が増加し、この電流は第3のNPNトランジス
タ34のベースへの電流の注入を増加させ、出力への掃
き出し電流を増加させる。また、第5のPNPトランジ
スタ47のベースからの電流の吸い込みも増加してお
り、このコレクタ電流も増加し、これによりさらに出力
への掃き出し電流が増加する。この結果出力端子53の
出力電圧は上昇する。
Next, the operation will be described. Now, when the input voltage of the inverting input terminal 51 is reduced and the input voltage of the non-inverting input terminal 52 is increased, the collector current of the first NPN transistor 36 decreases, and the second NPN transistor 37
Collector current increases. As the collector current of the first NPN transistor 36 decreases, the collector current of the first PNP transistor 44 also decreases. First and second PN
Since the P-transistor 44 and 45 are <br/> Tsu Do a current mirror circuit, a decrease of the collector current of the first PNP transistor 44, also decreases the collector current of the second PNP transistor 45. Due to the increase in the collector current of the second NPN transistor 37 and the decrease in the collector current of the second PNP transistor 45, the third PNP
Current sinking from the base of transistor 46 increases. As a result, the collector current of the third PNP transistor 46 increases, and this current increases the current injection to the base of the third NPN transistor 34, and increases the sweep current to the output. In addition, the current absorption from the base of the fifth PNP transistor 47 has also increased, and the collector current has also increased, thereby further increasing the sweep current to the output. As a result, the output voltage of the output terminal 53 increases.

【0020】図6に演算増幅器をボルテージフォロワと
して用いた場合の、入出力特性を示す。今、第5のPN
Pトランジスタ47,及び抵抗23がないとした場合、
最大出力電圧Vmax は、図4の破線に示すように電源電
圧から第3のPNPトランジスタ46の飽和電圧と第3
のNPNトランジスタ34のベース−エミッタ電圧を引
いた値となり、出力のダイナミックレンジを狭くしてし
まう。
FIG. 6 shows input / output characteristics when the operational amplifier is used as a voltage follower. Now the fifth PN
Assuming that there is no P transistor 47 and resistor 23,
The maximum output voltage Vmax is calculated from the power supply voltage and the saturation voltage of the third PNP transistor 46 as shown by the broken line in FIG.
, The value obtained by subtracting the base-emitter voltage of the NPN transistor 34, thereby narrowing the dynamic range of the output.

【0021】しかし、本回路では先に述べたように、入
力電圧が大きいとき(反転入力端子51の電圧が低く非
反転入力端子52の電圧が高い場合)、第5のPNPト
ランジスタ47が動作し、出力への掃き出し電流を増加
させることによって、最大出力電圧Vmax を、図4の実
線に示すように電源電圧から第5のPNPトランジスタ
47の飽和電圧を引いた値にまで高めることができる。
However, in this circuit, as described above, when the input voltage is high (when the voltage at the inverting input terminal 51 is low and the voltage at the non-inverting input terminal 52 is high), the fifth PNP transistor 47 operates. The maximum output voltage Vmax can be increased to a value obtained by subtracting the saturation voltage of the fifth PNP transistor 47 from the power supply voltage as shown by the solid line in FIG.

【0022】一方、入力電圧が小さいとき(反転入力端
子51の電圧が高く非反転入力端子52の電圧が低い場
合)には、上記第5のPNPトランジスタ47は動作し
ない。即ち、本実施例回路では、消費電流は入力電圧が
大きいとき以外はほとんど増加しない。従ってこのよう
な回路を用いることにより、ダイナミックレンジが広
く、なおかつ消費電力の小さい演算増幅器を得ることが
できる。
On the other hand, when the input voltage is low (when the voltage at the inverting input terminal 51 is high and the voltage at the non-inverting input terminal 52 is low), the fifth PNP transistor 47 does not operate. That is, in the circuit of this embodiment, the current consumption hardly increases except when the input voltage is large. Therefore, by using such a circuit, an operational amplifier having a wide dynamic range and low power consumption can be obtained.

【0023】[0023]

【発明の効果】以上のように、この発明にかかる演算増
幅器によれば、入力電圧が小さいとき、あるいは大きい
ときにのみ動作するトランジスタと抵抗とからなる電流
源を付加するようにしたので、ダイナミックレンジが広
く、消費電流の小さい演算増幅器が得られるという効果
がある。
As described above, according to the operational amplifier of the present invention, a current source consisting of a transistor and a resistor that operates only when the input voltage is small or large is added, so that the dynamic There is an effect that an operational amplifier having a wide range and small current consumption can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例による演算増幅器の回路構
成図である。
FIG. 1 is a circuit configuration diagram of an operational amplifier according to an embodiment of the present invention.

【図2】図1の構成の動作を説明するための入出力特性
図である。
FIG. 2 is an input / output characteristic diagram for explaining the operation of the configuration of FIG. 1;

【図3】この発明の第2の実施例による演算増幅器の回
路構成図である。
FIG. 3 is a circuit configuration diagram of an operational amplifier according to a second embodiment of the present invention.

【図4】図3の構成の動作を説明するための入出力特性
図である。
FIG. 4 is an input / output characteristic diagram for explaining the operation of the configuration of FIG. 3;

【図5】従来の演算増幅器の回路構成図である。FIG. 5 is a circuit configuration diagram of a conventional operational amplifier.

【図6】図5の構成の動作を説明するための入出力特性
図である。
FIG. 6 is an input / output characteristic diagram for explaining the operation of the configuration of FIG. 5;

【符号の説明】[Explanation of symbols]

1 電源 21,22,23 抵抗 31,32,33,34,35,36,37 NPNト
ランジスタ 41,42,43,44,45,46,47 PNPト
ランジスタ 51 反転入力端子 52 非反転入力端子 53 出力端子 61,62,63 定電流源 71,72 ダイオード
DESCRIPTION OF SYMBOLS 1 Power supply 21, 22, 23 Resistance 31, 32, 33, 34, 35, 36, 37 NPN transistor 41, 42, 43, 44, 45, 46, 47 PNP transistor 51 Inverting input terminal 52 Non-inverting input terminal 53 Output terminal 61, 62, 63 Constant current source 71, 72 Diode

フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H03F 3/45 H03F 1/02 Continuation of the front page (58) Field surveyed (Int.Cl. 6 , DB name) H03F 3/45 H03F 1/02

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 反転入力端子を第1のPNPトランジス
タのベースに接続し、非反転入力端子を第2のPNPト
ランジスタのベースに接続し、それぞれのエミッタを接
続してこれを定電流源を介して電源に接続し、 第1のPNPトランジスタのコレクタを第1のNPNト
ランジスタのコレクタ、及びベース、及び第2のNPN
トランジスタのベースに接続し、第2のPNPトランジ
スタのコレクタを第2のNPNトランジスタのコレク
タ、及び第3のNPNトランジスタのベースに接続し、
第1、及び第2のNPNトランジスタのエミッタをそれ
ぞれ抵抗を介して接地し、 第3のNPNトランジスタのエミッタを接地し、そのコ
レクタを第1,第2のダイオード及び定電流源を直列に
介して電源に接続し、 第4のNPNトランジスタのコレクタを電源に接続し、
そのベースを上記第2のダイオードと定電流源との接続
点に接続し、そのエミッタを出力端子に接続し、 第3のPNPトランジスタのエミッタを出力端子に接続
し、そのベースを第3のNPNトランジスタのコレクタ
に接続し、そのコレクタを接地し、 第5のNPNトランジスタのコレクタを出力端子に接続
し、そのベースを第2のNPNトランジスタのコレクタ
に接続し、そのエミッタを抵抗を介して接地したことを
特徴とする演算増幅器。
1. An inverting input terminal is connected to a base of a first PNP transistor, a non-inverting input terminal is connected to a base of a second PNP transistor, and respective emitters are connected to each other via a constant current source. And the collector of the first PNP transistor is connected to the collector and base of the first NPN transistor and the second NPN transistor.
Connecting the collector of the second PNP transistor to the collector of the second NPN transistor and the base of the third NPN transistor;
The emitters of the first and second NPN transistors are grounded via respective resistors, the emitter of the third NPN transistor is grounded, and its collector is connected in series with the first and second diodes and a constant current source. Connecting to the power supply, connecting the collector of the fourth NPN transistor to the power supply,
The base is connected to the connection point between the second diode and the constant current source, the emitter is connected to the output terminal, the emitter of the third PNP transistor is connected to the output terminal, and the base is connected to the third NPN. The collector of the transistor was connected to ground, the collector of the fifth NPN transistor was connected to the output terminal, the base was connected to the collector of the second NPN transistor, and the emitter was grounded via a resistor. An operational amplifier, characterized in that:
【請求項2】 反転入力端子を第1のNPNトランジス
タのベースに接続し、非反転入力端子を第2のNPNト
ランジスタのベースに接続し、それぞれのエミッタを接
続してこれを定電流源を介して接地し、 第1のNPNトランジスタのコレクタを第1のPNPト
ランジスタのコレクタ、及びベースと、第2のPNPト
ランジスタのベースに接続し、第2のNPNトランジス
タのコレクタを第2のPNPトランジスタのコレクタ、
及び第3のPNPトランジスタのベースに接続し、第1
及び第2のPNPトランジスタのエミッタを抵抗を介し
て電源に接続し、 第3のPNPトランジスタのエミッタを電源に接続し、
そのコレクタを第1,第2のダイオード及び定電流源を
直列に介して接地し、 第3のNPNトランジスタのコレクタを電源に接続し、
そのベースを第3のPNPトランジスタのコレクタに接
続し、そのエミッタを出力端子に接続し、 第4のPNPトランジスタのエミッタを出力端子に接続
し、そのベースを第2のダイオードと定電流源との接続
点に接続し、そのコレクタを接地し、 第5のPNPトランジスタのエミッタを抵抗を介して電
源に接続し、そのベースを第2のNPNトランジスタの
コレクタに接続し、そのコレクタを出力端子に接続した
ことを特徴とする演算増幅器。
2. An inverting input terminal is connected to a base of a first NPN transistor, a non-inverting input terminal is connected to a base of a second NPN transistor, and respective emitters are connected to each other via a constant current source. The collector of the first NPN transistor is connected to the collector and base of the first PNP transistor and the base of the second PNP transistor, and the collector of the second NPN transistor is connected to the collector of the second PNP transistor. ,
And the third PNP transistor is connected to the base of the first PNP transistor.
And connecting the emitter of the second PNP transistor to a power supply via a resistor, connecting the emitter of the third PNP transistor to a power supply,
The collector is grounded through the first and second diodes and the constant current source in series, the collector of the third NPN transistor is connected to the power supply,
The base is connected to the collector of the third PNP transistor, the emitter is connected to the output terminal, the emitter of the fourth PNP transistor is connected to the output terminal, and the base is connected between the second diode and the constant current source. Connected to a connection point, the collector is grounded, the emitter of the fifth PNP transistor is connected to the power supply via a resistor, the base is connected to the collector of the second NPN transistor, and the collector is connected to the output terminal An operational amplifier characterized in that:
JP4311428A 1992-10-26 1992-10-26 Operational amplifier Expired - Lifetime JP2908149B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4311428A JP2908149B2 (en) 1992-10-26 1992-10-26 Operational amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4311428A JP2908149B2 (en) 1992-10-26 1992-10-26 Operational amplifier

Publications (2)

Publication Number Publication Date
JPH06140848A JPH06140848A (en) 1994-05-20
JP2908149B2 true JP2908149B2 (en) 1999-06-21

Family

ID=18017092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4311428A Expired - Lifetime JP2908149B2 (en) 1992-10-26 1992-10-26 Operational amplifier

Country Status (1)

Country Link
JP (1) JP2908149B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5224588B2 (en) * 2008-07-16 2013-07-03 新日本無線株式会社 Output circuit

Also Published As

Publication number Publication date
JPH06140848A (en) 1994-05-20

Similar Documents

Publication Publication Date Title
JPS5990412A (en) Bidirectional constant current driving circuit
JP3377675B2 (en) High frequency amplifier circuit
JPH0446009B2 (en)
US5376897A (en) Differential amplifier circuit providing high gain output at low power supply voltage
JP2908149B2 (en) Operational amplifier
CA2371066A1 (en) Overvoltage protection
US4017749A (en) Transistor circuit including source voltage ripple removal
JP3347896B2 (en) Constant voltage source circuit
US4553107A (en) Current mirror circuit having stabilized output current
JP2897515B2 (en) Voltage-current converter
JPS6228087Y2 (en)
JPH079615B2 (en) Absolute voltage-current conversion circuit
JP2829773B2 (en) Comparator circuit
JP2902277B2 (en) Emitter follower output current limiting circuit
JP2623954B2 (en) Variable gain amplifier
JP2759226B2 (en) Reference voltage generation circuit
JP3036925B2 (en) Differential amplifier circuit
JP2901441B2 (en) Buffer amplifier
JPH0352031Y2 (en)
JP2619056B2 (en) Broadband amplifier circuit
JPS5819859Y2 (en) differential amplifier circuit
JP2844796B2 (en) Amplifier circuit
JP3120580B2 (en) Impedance compensation circuit
KR940006090Y1 (en) Comparator with hysteresis
JPH11136105A (en) Voltage comparator circuit

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 14