JP3140604B2

JP3140604B2 - ポリシング回路

Info

Publication number: JP3140604B2
Application number: JP9606493A
Authority: JP
Inventors: 重男品田; 光広高野; 晶彦高瀬; 直明山中; 陽一佐藤; 浩竹尾; 道夫草柳; 一雄井口; 淳田中
Original assignee: Fujitsu Ltd; Hitachi Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Fujitsu Ltd; Hitachi Ltd; Nippon Telegraph and Telephone Corp
Priority date: 1993-04-22
Filing date: 1993-04-22
Publication date: 2001-03-05
Anticipated expiration: 2016-03-05
Also published as: JPH06311178A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＡＴＭ網におけるポリ
シング回路に関する。

【０００２】

【従来の技術】ＡＴＭ網におけるポリシング方式として
は、例えば、「１９９１年電子情報通信学会春季全国大
会Ｂ−６９８」にあるように、全位相における確定的
な観測が要求されている。ポリシング回路は、基本的
に、実際に各ユーザから送出されたトラヒックが、トラ
ヒック容量の規定値に違反しているかいないかを監視す
る。該従来技術では、監視時間内のセル到着数の有／無
を表すシフトレジスタと監視時間内のセル到着数を表す
アップダウンカウンタとを備え、シフトレジスタとアッ
プダウンカウンタとを連動させ、常にアップダウンカウ
ンタが最近の監視時間内のセル到着数を示すようにして
いる。そして、このアップダウンカウンタのセル到着数
と許容セル数とを比較している。

【０００３】マルチメディア環境下では、バースト性を
定義する容量の規定パラメータの範囲（周期性）は広い
ためこれらを効率的に正確に監視する必要がある。バー
ストトラヒックの容量は、一定時間（トラヒック規定周
期）に到着するセル数で定義できる。上記従来技術にお
いては、トラヒックの規定周期を短周期と長周期とに分
割して監視している。短周期の監視においては、短周期
のセルトラヒックを全ての位相でセル数を監視する。長
周期においては、短周期用のセル数を加算し、長周期し
きい値との差を演算している。

【０００４】上記短周期および長周期のポリシング方法
として、仮想パスあるいは仮想回線ごとに監視時間Ｔ内
に最大Ｘセルまでのセルの到着を許容するポリシング方
式が提案されている。このポリシングの実現方法として
は、セル到着時刻と、セル到着数とを格納するメモリ
（以下、スタンプメモリという）を備え、セル到着時
に、該セル到着時刻と該セルのユーザのＸセル個前の到
着時刻との到着間隔が、監視時間Ｔ０以下の時に違反と
判定する回路が考えられる。この場合、セル到着時刻を
発生させるタイマカウンタを有限長の自走カウンタで構
成する方法が一般的に用いられている。自走カウンタを
巡回させることにより到着時刻を連続的に発生させてい
る。この自走カウンタおよびスタンプメモリを利用した
ポリシング方法としては、本出願人が先に出願している
特願平４−５００６０号に記載されている技術がある。
該技術では、自走カウンタのオーバーフローを計数す
る、リセット可能なステータスカウンタをさらに備え
て、ステータスカウンタが、自走カウンタのオーバーフ
ローを計数し、到着セルが正常と判定されたときに計数
値を出力してリセットされるように構成している。

【０００５】

【発明が解決しようとする課題】上記特願平４−５００
６０号に記載されている技術においては、スタンプメモ
リ量は、各ユーザの申告可能な最大限の範囲を考慮して
いる。すなわち、自走カウンタ長のビット数をＢ、収容
する最大ユーザ数をＡ、提供するサービスメニューの中
で最大許容セル到着数をＸ個とすると、Ｂ＊Ａ＊Ｘビッ
ト（＊は積を示す）のメモリ量となる。例えば、Ｂ＝１
６ビット、Ａ＝２５６ユーザ、Ｘ＝２２００個とすると
約９Ｍビットにもなり、非常に大きなハード量となり実
現上問題がある。

【０００６】本発明の目的は、上記課題を解決すべく、
ハード量の低減が可能なポリシング回路を提供すること
にある。

【０００７】

【課題を解決するための手段】本発明は、上記課題を解
決するために、非同期転送モードネットワーク（ＡＴＭ
網）における、あらかじめ定められたユーザ識別情報が
付加されたセルの到着を監視するポリシング回路であっ
て、前記セルを受信して該セルの前記ユーザ識別情報を
検出するセル検出器と、あらかじめ定めた値Ｔ０（ただ
し、Ｔ０は自然数）までカウントして巡回的に自走する
自走カウンタと、前記ユーザ識別情報に対応させ、前記
セルの到着時刻として該自走カウンタのカウンタ値を格
納するスタンプメモリ部と、前記ユーザ識別情報に対応
させたあらかじめ定められた監視時間および該監視時間
内の許容到着セル個数をセル到着違反判定のためのパラ
メータとして格納するためのパラメータメモリと、個々
のセル到着時に該セルのユーザに対応して、前記スタン
プメモリ部に格納された到着時刻と、前記パラメータメ
モリに格納された監視時間および許容到着セル個数とに
基づいてセル到着違反の有無の判定をする判定部とを有
し、前記スタンプメモリ部は、前記ユーザ毎に、前記許
容到着セル個数に基づいてブロック分割され、該ブロッ
ク分割内では、巡回的に使用されることにより達成され
る。

【０００８】前記スタンプメモリ部は、前記ユーザ毎の
メモリ領域の先頭アドレスを格納する先頭アドレス部
と、前記ユーザ毎に現到着セルから前記許容到着セル個
数前のメモリ領域のアドレスを、該先頭アドレスからの
差アドレスにより示すアドレスポインタ部と、前記先頭
アドレスおよび前記アドレスポインタの差アドレスに基
づいて前記メモリ領域にアクセスするアクセス制御部と
さらにを備えることができる。

【０００９】前記パラメータメモリは、複数組のパラメ
ータを備え、前記アドレスポインタ部は、前記パラメー
タの組に対応して設けられる。

【００１０】前記アクセス制御部は、前記判定部におい
て、前記セルの到着が違反でないときに、前記セルのユ
ーザの前記先頭アドレスおよび前記アドレスポインタの
差アドレスに基づいて決まるメモリ領域のアドレスに前
記自走カウンタのカウンタ値を格納し、前記アドレスポ
インタの差アドレスを更新することができる。

【００１１】前記アドレスポインタは、前記ユーザ毎の
前記許容到着セル個数の最大値をオーバーフロー値とし
て巡回的に更新される。

【００１２】また、前記自走カウンタの現在の１周期の
セル到着累積数と、前記自走カウンタの前回の周期のセ
ル到着累積数とを少なくとも格納するカウンタメモリを
さらに備え、前記自走カウンタは、前記Ｔ０を、全ユー
ザの前記監視時間の最大値とし、前記判定部は、前記カ
ウンタメモリに格納されているセル到着累積数をさらに
参照してセル到着違反の有無を判定する。この場合、前
記カウンタメモリは、領域を３面備え、前記自走カウン
タの巡回に合わせて該領域を切り替え、前記３面の領域
は、前記自走カウンタの現在の１周期のセル到着累積数
を格納する現周期面と、前記自走カウンタの前回の周期
のセル到着累積数を格納する前周期面と、前記自走カウ
ンタの前々回の周期のセル到着累積数を格納する最過去
面とであり、前記カウンタメモリは、前記最過去面を、
前記自走カウンタの１周期以内でクリアすることができ
る。

【００１３】また、前記判定部は、前記セルの到着時
に、該セルのユーザの前記カウンタメモリに格納されて
いる現周期面のセル到着累積数と、前周期面とのセル到
着累積数と、前記スタンプメモリ部に格納されている許
容到着セル個数前のセルの到着時刻と、前記自走カウン
タの前記セルの到着時のカウント値とから現到着セルと
許容到着セル個数前の到着間隔を求めることができる。

【００１４】前記判定部は、前記セルの到着時に、該セ
ルのユーザの前記カウンタメモリに格納されている現周
期面のセル到着累積数と、前記パラメータメモリに格納
されている許容到着セル数とを比較し、該比較の結果、
前記現周期面のセル到着累積数が前記許容到着セル数よ
り大きい場合には、前記スタンプメモリ部に格納されて
いる許容到着セル個数前のセルの到着時刻と、前記自走
カウンタの前記セルの到着時のカウント値とから現到着
セルと許容到着セル個数前の到着間隔を求め、前記比較
の結果、前記現周期面のセル到着累積数が前記許容到着
セル数未満の場合には、前記カウンタメモリに格納され
ている前周期面のセル到着累積数と前記現周期面のセル
到着累積数とを加算し、該加算値と前記パラメータメモ
リに格納されている許容到着セル数とを比較し、該比較
の結果、前記加算値が前記許容到着セル数より大きい場
合には、前記スタンプメモリ部に格納されている許容到
着セル個数前のセルの到着時刻と、前記自走カウンタの
前記セルの到着時のカウント値と、前記Ｔ０とから現到
着セルと許容到着セル個数前の到着間隔を求め、前記求
められた到着間隔が該セルのユーザの監視時間以内なら
違反と判定する。

【００１５】

【作用】スタンプメモリは、ユーザ一律に最大許容セル
個数分割り当てるのでなく、実際に割り当てられる許容
セル数分ブロック化を行ない、このブロック内で巡回的
に使用する。これにより、最大監視時間分のスタンプメ
モリを保有することで達成できる。例えば、前例で言え
ば、最大監視時間内の全ユーザの許容セル合計数は最大
監視時間と考えられるので、Ｂ＝１６、Ａ＊Ｘ＝２２０
０、となり約３５Ｋビットとなる。

【００１６】自走カウンタ長は、提供するサービスメニ
ューの中で最大監視時間を表現できる最小のカウンタ長
Ｔ０とする。これより大きいとスタンプメモリのハード
増となる可能性がある。

【００１７】判定部は、個々のセル到着時、自走カウン
タの現周期で使用しているカウンタメモリ値が許容セル
個数以上になら、現自走カウンタ値と、許容セル個数前
のスタンプメモリの値との差を到着間隔として求める。
また、前周期と現周期とのカウンタメモリ値の加算値が
許容セル個数以上なら、現自走カウンタ値と、自走カウ
ンタ長との加算値から、許容セル個数前のスタンプメモ
リ値との差を到着間隔として求める。求めた到着間隔
と、パラメータメモリに格納している監視時間との比較
を行ない、これら演算結果が大きいとき正常と判定し、
小さいときに違反と判定する。また、カウンタメモリの
カウンタ値の場合が上記以外なら正常と判定する。この
判定は、２面のカウンタメモリを用いるが最過去の１面
は使用していない。リセット処理としては該１面をクリ
アする。

【００１８】これらの制御処理にループ処理は含まれ
ず、かつ新データが書き込まれる処理のみなので、ロバ
スト的でもある。

【００１９】

【実施例】図１は、本発明の第１の実施例におけるポリ
シング回路の構成図を示している。本実施例は、各ユー
ザに対して、一組の監視時間と許容到着セル数とをパラ
メータとしてポリシングを行う場合の実施例である。

【００２０】図１において、１はセル検出器、２は判定
比較部、３はパラメータメモリ部、４はカウンタメモリ
部、５はスタンプメモリ部、６は自走カウンタ、７はリ
セット信号である。

【００２１】まず、図１に示す各部の構成を詳細に説明
し、つぎに、図１に示すポリシング回路の動作を説明す
る。

【００２２】セル検出器１は、入力セルを受信して、セ
ルが、ユーザセルであるかないかをセルに付加されてい
るセル種別を示す情報を検出して判別する。ユーザセル
である場合には、セル検出器１は、セルの特定の領域に
付加されている、セルの仮想パス識別子を示すユーザ識
別番号（ＶＰＩ）を検出し、検出されたユーザ識別番号
を出力する。もしくは、仮想回線識別子（ＶＣＩ）とし
て識別番号が示されているときには、ＶＣＩの識別番号
を検出して出力する。

【００２３】判定比較部２は、到着したセルが、該セル
のユーザの許容到着セル数と監視時間と到着間隔とから
正常セルか違反セルかを判定する判定部である。判定方
法については後述する。判定比較部２は、判定の結果、
正常か違反かの判定結果を出力し、正常と判定すると、
カウンタメモリ部４を該ユーザの到着セル数を１インク
リメントするように指示し、タイムスタンプメモリ部５
にタイムスタンプをするように指示する。ポリシング回
路では、正常の場合は該セルをそのまま送出し、異常の
場合は該セルを廃棄できる。ユーザは、前述のように、
予め識別番号が割り当てられており、監視時間Ｔ（Ｉ）
内に最大Ｙ（Ｉ）セルまでのセルの到着を許容するとい
う、トラヒック容量の規定値を契約している。規定値以
上のセルをユーザが送出した場合には、そのセルは廃棄
される。また、契約には、予め定められたトラヒック容
量のサービスメニューを選択して契約することもでき
る。

【００２４】自走カウンタ６は、セルに同期してカウン
トする、有限値のカウンタであり、カウント値ｔ（０）
を出力し、最大値Ｔ０までカウントするとリセット信号
７を出力し、０に巡回する。最大値Ｔ０は、各ユーザの
監視時間のうち最大の監視時間としておく。

【００２５】スタンプメモリ部５は、ユーザ１からユー
ザＡ（Ａはユーザ数とする）に対してブロック分割され
ておいる。スタンプメモリ部５の構成を図２に示す。図
２において、メモリ８は、ユーザ毎にブロック分割され
ており、セル到着時に到着時刻として自走カウンタの出
力値をポインタが示すつぎのアドレスに格納する。ブロ
ック長は各ユーザの許容セル数としている。これによ
り、メモリ容量を少なくすることができる。ブロック先
頭アドレス部９は、これら各ブロックの先頭アドレスが
格納されており、アドレスポインタ部１０は、これら各
ブロックの中で許容セル数前のセル入力時刻が格納され
ているアドレスの、ブロック先頭アドレスからの差アド
レスがユーザ毎に格納されている。すなわち、ブロック
長は各ユーザの許容セル数であるので、許容セル数前の
セル入力時刻が格納されているアドレスをアドレスポイ
ンタにより示し（正確には、ブロック先頭アドレスから
の差アドレス）て、当該アドレスを参照し、正常セルの
場合には到着時刻を当該アドレスに格納するとともに、
アドレスポインタを１インクリメントしておく。アドレ
スポインタは（各ユーザの許容セル数−１）までインク
リメントされると０に巡回する。アクセス制御部１１
は、セル到着時、該セルのユーザに対応して、ブロック
先頭アドレス部９の該当アドレス値と、アドレスポイン
タ部１０の該当ポインタ値をメモリ８のアドレスとして
メモリ８へアクセスし、格納されているスタンプメモリ
値を判定比較部２が読み出せるように制御する。次に、
図２を参照してスタンプメモリ部の動作について説明し
ておく。判定比較部２が正常セルと判定した場合に、ア
クセス制御部１１は、先頭アドレス値とアドレスポイン
タ値との加算値をアドレスとして、メモリ８へ自走カウ
ンタ６の出力値を書き込み、アドレスポインタを１増加
させる。この時、アドレスポインタ値が許容セル数値に
一致した場合には、ポインタをクリアする。即ちこれに
より、スタンプメモリの各ブロックを巡回的に使用する
ことが可能になる。

【００２６】図３を参照してスタンプメモリの具体的な
例を説明する。図３はスタンプメモリ部５のアクセス動
作の説明図である。図３においては、簡単のためユーザ
数を４としている。ブロック先頭アドレス部９には、ユ
ーザ１からユーザ４の許容到着セル数（Ｙ）を２１、
９、２５、１５とすると、これらに対応して０、２１、
３０、５５が格納されている。スタンプメモリ８は、こ
れらの先頭アドレスに従いブロック分割され、これらの
ブロック内の書き込みアドレスがアドレスポインタ１０
に格納される。図３では、ユーザ１からユーザ４に対応
して４、８、１、１としてあるが、このポインタは、許
容到着セル個数前の正常到着セルの到着時刻（自走カウ
ンタ値）（ｔ（−Ｙ））が格納されているブロック内の
アドレスを示しており、後述する数１に示す到着間隔
（ＡＴ）演算時にアクセスされる。図３では、ユーザ１
からユーザ４に対応してスタンプメモリ８に４０、２
１、３０、２１という到着時刻が格納されている。そし
て、到着セルが正常と判定された時、その時刻ｔ（０）
がアドレスポインタの示すアドレスに格納される。即
ち、数１に示すような式からアクセスするアドレスを求
めることができる。

【００２７】

【数１】（アクセスするアドレス）＝（ブロック先頭ア
ドレス）＋（アドレスポインタ）・・・（数１）それと共に、アドレスポインタは、（許容到着セル数−
１）である２０、８、２４、１４を最大値として巡回的
に更新される（１インクリメント）。例えば、ユーザ２
のセルが到着したとすると、スタンプメモリ８へアクセ
スするアドレスは、ブロック先頭アドレス＝２１、アド
レスポインタ＝８より２９となる。この位置に格納され
ている２１が許容セル数前の到着アドレスとして読みだ
される。判定比較部２で正常と判定され、かつ、自走カ
ウンタ値ｔ（０）＝１７とするとアドレス２９に１７が
格納されると、アドレスポインタ値は０に書き替えられ
る。

【００２８】カウンタメモリ部４は、図４に示すような
構成をとっており、ユーザごとに到着セル数を記憶して
おく。また、カウンタメモリ部４は、記憶領域が３面構
成になっており、これらの３面はリセット信号７が入る
毎に巡回的に使用する面が切り替わり、各面は、現在の
周期の到着数を示す現周期面（Ｎ）と、前回の周期（現
在の面に切り替わるリセット信号７が入る前まで）の到
着数を示す前周期面（Ｎ−１）と、前前回の周期（前回
の面に切り替わるリセット信号７が入る前まで）の到着
数を示す前前周期面（Ｎ−２）（以下、最過去面とい
う）とがある。最過去面は、自走カウンタ６のリセット
信号により、空き時間を利用してメモリ内容がクリアさ
れる。または、現周期の到着セル数の書き込みと最過去
面のリセットとを時分割にして処理してもよい。図４に
おいて、１２はカウンタメモリ部の中のメモリ、１３は
アクセス制御部である。メモリ１２は前述のように３面
から構成されており、これらの使用は、自走カウンタ６
の周期毎に巡回的に切り替える。アクセス制御部１３
は、カウンタメモリ１２のアクセスに関し、入力セルの
ユーザに対応して、該当する現周期（Ｎ）の入力セル数
値（Ｘ（Ｎ，Ｉ））、および、前周期（Ｎ−１）の入力
セル数値（Ｘ（Ｎ−１，Ｉ））を判定比較部２へ出力す
る。ここで、Ｉはユーザ識別番号（ＶＰＩ）であり、カ
ウンタメモリ部４が各ユーザに対応して設けられるため
にＩを引数としている。また、判定結果が正常の場合に
は、現周期で使用しているカウンタメモリの値を１増加
させる。この動作以外の空きアクセスタイムを利用し
て、リセット信号７をトリガとしてカウンタメモリの最
過去面（Ｎ−２）のクリア処理を１回行うようにする。
該リセット信号７は、自走カウンタ６のオーバーフロー
後の再スタート時発出されるようにすることにより、自
走カウンタ周期に１回発出される。

【００２９】また、カウンタメモリ部４は、記憶領域を
３面構成にする代わりに、自走カウンタの現周期の入力
セル数と前周期の入力セル数との２周期分の入力セル数
を蓄積しておける記憶手段ならばよい。

【００３０】パラメータメモリ部３は、各ユーザ（Ｉ）
ごとに契約されている、許容到着セル数（Ｙ（Ｉ））と
監視時間（Ｔ（Ｉ））とがあらかじめ格納されてい
る。、該セルの到着時間とＸ個まえの到着時間との差
が、監視時間Ｔ（Ｉ）以下の時に違反とし、監視時間Ｔ
（Ｉ）以上の時に正常と判定する。監視時間Ｔ（Ｉ）
は、予め比較判定部４の内部もしくは外部に設定するこ
とができ、各ユーザごとに設定される。

【００３１】つぎに、判定比較部におけるセルの到着間
隔の計算方法および判定方法について説明する。図７お
よび図８に、セルの到着間隔を説明するための説明図を
示す。図７は、現周期面（Ｎ）における入力セル数が許
容到着セル数＝３以上のときについて示し、図８は、現
周期面（Ｎ）における入力セル数が許容到着セル数未満
のときを示している。

【００３２】判定比較部２は、ユーザ（Ｉ）に対応する
許容到着セル数（Ｙ（Ｉ））をパラメータメモリ部３か
ら読み出し、カウンタメモリ部４において、現周期面
（Ｎ）から入力セル数（Ｘ（Ｎ，Ｉ））を読みだし、上
記許容到着セル数（Ｙ（Ｉ））と比較する。比較の結果
に基づいて、さらに到着間隔（ＡＴ）を求めて判定す
る。図７に示すように、入力セル数が許容到着セル数
以上であれば、到着間隔（ＡＴ）は、スタンプメモリ部
５から許容セル数前の入力セルのスタンプメモリ値（ｔ
（−Ｙ））を読みだし、自走カウンタ６の出力値（ｔ
（０））から差し引いた値を到着間隔（ＡＴ）とする。
図８に示すように、入力セル数が許容到着セル数未満な
ら、カウンタメモリ４の前周期面から入力セル数（Ｘ
（Ｎ−１，Ｉ））を読み出し、該値と現周期面から読み
出した入力セル数との加算値（Ｘ（Ｎ，Ｉ）＋Ｘ（Ｎ−
１，Ｉ））と、上記許容到着セル数値（Ｙ（Ｉ））とを
比較する。許容セル数以上なら、スタンプメモリ部５か
ら許容セル数前の入力セルのスタンプメモリ値（ｔ（−
Ｙ））を読み出し、自走カウンタ６の出力値（ｔ
（０））と自走カウンタ長（Ｔ0）の加算値から差し引
き、到着間隔（ＡＴ）とする。これらを数２に数式で示
す。

【００３３】

【数２】ＡＴ＝ｔ（０）−ｔ（−Ｙ）；Ｘ（Ｎ，Ｉ）≧Ｙ（Ｉ）のときＡＴ＝ｔ（０）＋Ｔ0−ｔ（−Ｙ）；Ｘ（Ｎ，Ｉ）＜Ｙ（Ｉ）かつＸ（Ｎ，Ｉ）＋Ｘ（Ｎ−１，Ｉ）≧Ｙ（Ｉ）のときつぎに、正常か違反かの判定は、まず、カウンタメモリ
４の現周期面（Ｎ）の入力セル数と前周期面（Ｎ−１）
の入力セル数の加算値が許容到着セル数(Ｙ（Ｉ））未
満なら正常セルと判定する。すなわち、自走カウンタ６
の周期Ｔ０は、各ユーザの監視時間のうち最大の監視時
間であるので、判定比較部２における判定は、自走カウ
ンタの１周期（現周期）における入力セル数と前周期に
おける入力セル数との和が許容到着セル数(Ｙ（Ｉ））
未満の場合には、必ず、どのユーザの監視時間でも到着
間隔のほうが大きくなるので正常と判定できる。次に、
上記のように到着間隔が求められた場合には、パラメー
タメモリ部３から、監視時間（Ｔ（Ｉ））を読み出し、
該（Ｔ（Ｉ））値と到着間隔（ＡＴ）とを比較する。到
着間隔が監視時間（Ｔ（Ｉ））以下なら違反セルと判定
し、さもないときは正常セルと判定する。判定比較部２
は、正常、違反判定結果を出力する。数３に正常と判定
する場合の条件を示す。

【００３４】

【数３】Ｘ（Ｎ，Ｉ）＋Ｘ（Ｎ−１，Ｉ）＜Ｙ（Ｉ）またはＡＴ＞Ｔ（Ｉ）｛ただし、（Ｘ（Ｎ，Ｉ）＋Ｘ（Ｎ−
１，Ｉ）≧Ｙ（Ｉ）の時｝以上のように判定比較部で
判定することにより、正常セルか違反セルかを判定する
ことができる。

【００３５】つぎに、図１に示すポリシング回路の動作
について説明する。

【００３６】図１において、セル検出器１は、入力セル
を検出し、該入力セルのユーザ（Ｉ）を識別し、ユーザ
（Ｉ）の識別情報を示すセル検出結果を出力する。セル
検出結果を受けると、カウンタメモリ部４は、現周期面
（Ｎ）の該ユーザの到着セル数（Ｘ（Ｎ，Ｉ））をカウ
ンタメモリ値として判定比較部２に出力する。判定比較
部２では、ユーザ（Ｉ）に対応する許容到着セル数（Ｙ
（Ｉ））をパラメータメモリ部３から読み出す。判定比
較部２は、到着セル数（Ｘ（Ｎ，Ｉ））と許容到着セル
数（Ｙ（Ｉ））と比較する。入力セル数が許容到着セル
数以上であれば、スタンプメモリ部５から許容セル数前
の入力セルのスタンプメモリ値（ｔ（−Ｙ））を読みだ
し、前述のように到着間隔（ＡＴ）を求める。入力セル
数が、許容到着セル数未満なら、カウンタメモリ４の前
周期面から入力セル数（Ｘ（Ｎ−１，Ｉ））を読み出
し、該値と現周期面から読み出した入力セル数との加算
値（Ｘ（Ｎ，Ｉ）＋Ｘ（Ｎ−１，Ｉ））と、上記許容到
着セル数値（Ｙ（Ｉ））とを比較する。許容セル数以上
なら、スタンプメモリ部５から許容セル数前の入力セル
のスタンプメモリ値（ｔ（−Ｙ））を読み出し、前述の
ように到着間隔（ＡＴ）を求める。判定比較部２は、さ
らに正常か否かの判定を行う。

【００３７】判定比較部２において正常判定の時は、カ
ウンタメモリ部４は、現周期面のカウンタメモリ値（Ｘ
（Ｎ，Ｉ））を１増加させ、スタンプメモリ部５では、
入力セルに対応するユーザのスタンプメモリブロックの
ポインタが示すアドレスへ自走カウンタ６の現在値（ｔ
（０））を格納する。リセット信号７は、自走カウンタ
６がタイムオーバ時に出力され、即ち、Ｔ０周期ごとに
リセット信号７が出力される。カウンタメモリ４は、リ
セット信号７により使用する面が巡回していき、１周期
内で、最過去面をクリアする処理を行なう。

【００３８】このように処理することにより、セルの到
着が正常か否かを判定し、違反している場合には、セル
を廃棄することができる。また、スタンプメモリを各ユ
ーザの契約している許容到着セル数とすることができる
のでメモリ容量を低減することができる。

【００３９】次に、本発明の第２の実施例について説明
する。本実施例においては、各ユーザに対して二組の監
視時間および許容到着セル数によりポリシングを行う場
合について説明する。この場合のポリシング回路構成図
を図５に示す。

【００４０】図５において、セル検出器１、カウンタメ
モリ部４、自走カウンタ６、リセット信号７は第１の実
施例における図１に示した構成と全く同じである。自走
カウンタ６は、全ユーザの全監視時間の最大値をその長
さとする。

【００４１】以下、パラメータメモリ部１５、比較判定
部１４、スタンプメモリ部１６について説明する。

【００４２】まず、パラメータメモリ部１５は、各ユー
ザに対して二組のパラメータが必要になるため前記第１
の実施例の二倍のエリアが必要となる。パラメータメモ
リ部１５は、次に説明する比較判定部１４の動作におい
て参照されるパラメータを出力し、ユーザＩの許容到着
セル数のＹ1(Ｉ)およびＹ2(Ｉ)(Ｙ1≦Ｙ2）と、監視時
間のＴ1（Ｉ）およびＴ2（Ｉ）とのパラメータが格納さ
れている。二組のパラメータの例としては、Ｙ1(Ｉ)と
Ｔ1（Ｉ）とを平均値とし、Ｙ2(Ｉ)とＴ2（Ｉ）とをピ
ーク値とする場合などがあり、これらはあらかじめ契約
されていて、両方の条件を満たさなければならないとす
る。

【００４３】スタンプメモリ部１６は、図６に示すよう
に、許容到着セル数がＹ1(Ｉ)およびＹ2(Ｉ)のように複
数あるので、アドレスポインタ部をそれに合わせた数を
設ける。図６は、スタンプメモリ部１６の構成図を示し
ている。図６において、８はメモリ、９はブロック先頭
アドレス部であり、図２と同じ動作をする。１７および
１８は、アドレスポインタ部であり、許容到着セル数の
パラメータに合わせて設ける。１９は選択器、２０はア
クセス制御部である。

【００４４】次に、図６に示すスタンプメモリ部１６の
動作について説明する。メモリ８は、ユーザ毎にブロッ
ク分割されており、それぞれのブロック長は許容到着セ
ル数Ｙ1(I)、Ｙ2(I)のうち大きい方、本実施例ではＹ2
(I)にとってある。ブロック先頭アドレス部９には、こ
れら各ブロックの先頭アドレスが格納されており、アド
レスポインタ部１７と１８とは、これら各ブロックの中
で許容到着セル数Ｙ1(I)、Ｙ2(I)前のセル入力時刻がそ
れぞれ格納されているアドレスの、ブロック先頭アドレ
スからの差アドレスがユーザ毎に格納されている。すな
わち、ブロック長は各ユーザの大きい方の許容セル数で
あるので、それぞれの許容セル数前のセル入力時刻が格
納されているアドレスをアドレスポインタにより示し
（正確には、ブロック先頭アドレスからの差アドレス）
ておく。当該アドレスを参照し、正常セルの場合には到
着時刻を当該アドレスに格納するとともに、それぞれの
アドレスポインタを１インクリメントしておく。アドレ
スポインタは、”各ユーザの許容セル数−１”までそれ
ぞれインクリメントされると０に巡回する。選択器１９
は、アドレスポインタ１７と１８との出力のいずれかを
選択するもので、後述する到着時間の演算時に、ｔ（−
Ｙ1）、ｔ（−Ｙ2）をメモリ８から出力するように選択
される。また、選択器１９は、正常判定時、アドレスポ
インタ１８（許容到着セル数のパラメータの大きい方が
Ｙ2(I)のため）の示す位置にｔ（０）を書き込むように
アクセス制御部２０の制御に従い選択される。アクセス
制御部２０は、セル到着時、該セルのユーザに対応し
て、アドレスポインタ部１７および１８の該当ポインタ
値の選択器１９の選択結果と、ブロック先頭アドレス部
９の該当アドレス値との加算値をアドレスとしてメモリ
８へアクセスする。これにより、格納されているスタン
プメモリ値を判定比較部１４が読み出せるようにする。
判定比較部１４が、正常セルと判定した場合には、上記
先頭アドレス値とアドレスポインタ１８の出力値（大き
い許容到着セル数に対応するアドレスポインタ値、今の
場合はＹ１（Ｉ）≦Ｙ２（Ｉ）よりアドレスポインタ１
８の出力値）の加算値をアドレスとして、メモリ８へ、
自走カウンタ６の出力値ｔ（０）を書き込み、アドレス
ポインタ１７および１８を１増加させる。この時、アド
レスポインタ値が”許容セル数値Ｙ１（Ｉ）−１”ある
いは”Ｙ２（Ｉ）−１”に一致した場合には、該当する
ポインタをクリアする。これにより、スタンプメモリの
各ブロックを巡回的に使用することが可能になる。

【００４５】比較判定部１４は、現時刻と許容セル数Ｙ
１（１）個前の時刻との差の到着間隔ＡＴ1と、現時刻
とＹ２（Ｉ）個前の時刻との差のＡＴ2とを前実施例と
同様に以下の式でもとめる。ここで、現周期面のカウン
タメモリ値をＸ（Ｎ，Ｉ）、前周期面カウンタメモリ値
をＸ（Ｎ−１，Ｉ）、セル到着時の自走カウンタ出力を
ｔ（０）、自走カウンタ長をＴ0、スタンプメモリ部１６
に格納されている許容セル数Ｙ１（１）、Ｙ２（Ｉ）個
前の入力セルのスタンプメモリ値をｔ（−Ｙ1）、ｔ
（−Ｙ2）とする。

【００４６】

【数４】ＡＴ1＝ｔ（０）−ｔ（−Ｙ1）；Ｘ（Ｎ，Ｉ）≧Ｙ1（Ｉ）ＡＴ1＝ｔ（０）＋Ｔ0−ｔ（−Ｙ1）；Ｘ（Ｎ，Ｉ）＜Ｙ1（Ｉ）かつＸ（Ｎ，Ｉ）＋Ｘ（Ｎ−１，Ｉ）≧Ｙ1（Ｉ）・・・（数４）

【００４７】

【数５】ＡＴ2＝ｔ（０）−ｔ（−Ｙ2）；Ｘ（Ｎ，Ｉ）≧Ｙ2（Ｉ）ＡＴ2＝ｔ（０）＋Ｔ0−ｔ（−Ｙ2）；Ｘ（Ｎ，Ｉ）＜Ｙ2（Ｉ）かつＸ（Ｎ，Ｉ）＋Ｘ（Ｎ−１，Ｉ）≧Ｙ2（Ｉ）・・・（数５）また、正常か違反かの判定は、Ｙ１（Ｉ）≦Ｙ２（Ｉ）
の仮定に注意して、まず、現周期面（Ｎ）の入力セル数
と前周期面（Ｎ−１）の入力セル数との加算値が許容セ
ル数(Ｙ1（Ｉ））未満なら正常セルと判定する。次に、
到着間隔が求められた上記数４に示す場合には、パラメ
ータメモリ部１５から、監視時間（Ｔ1（Ｉ））を読み
出し、監視時間（Ｔ1（Ｉ））と到着間隔（ＡＴ1）とを
比較する。到着間隔が、監視時間（Ｔ1（Ｉ））以下な
ら違反セルと判定し、さもないときは現周期面（Ｎ）の
入力セル数と前周期面（Ｎ−１）の入力セル数との加算
値が許容セル数(Ｙ2（Ｉ））未満なら正常セルと判定す
る。

【００４８】次に、到着間隔が求められた上記数５に示
す場合には、パラメータメモリ部１５から、監視時間
（Ｔ2（Ｉ））を読み出し、監視時間（Ｔ2（Ｉ））と到
着間隔（ＡＴ2）を比較し、到着間隔が、監視時間（Ｔ2
（Ｉ））以下なら違反セルと判定し、さもないときは正
常セルと判定する。判定比較部１４は、正常もしくは違
反判定結果を出力する。数６に正常と判定する場合の条
件を示しておく。

【００４９】

【数６】Ｘ（Ｎ，Ｉ）＋Ｘ（Ｎ−１，Ｉ）＜Ｙ1（Ｉ）またはＡＴ1＞Ｔ1（Ｉ）｛（Ｘ（Ｎ，Ｉ）＋Ｘ（Ｎ−１，Ｉ）≧Ｙ1(Ｉ) かつ、Ｘ（Ｎ，Ｉ）＋Ｘ（Ｎ−１，Ｉ）＜Ｙ2（Ｉ）のとき｝または、ＡＴ2＞Ｔ2（Ｉ）｛（Ｘ（Ｎ，Ｉ）＋Ｘ（Ｎ−１，Ｉ）≧Ｙ2(Ｉ)の時｝・・・（数６）上記以外のときは違反と判定する。正常判定時は、カウ
ンタメモリ部４の現周期面のカウンタメモリ値（Ｘ
（Ｎ，Ｉ））を１増加させ、スタンプメモリ部の入力セ
ルに対応するユーザのスタンプメモリブロックへは、大
きい方の許容到着セル数をオーバーフロー値として巡回
的に変化するアドレスポインタの示すスタンプメモリ位
置へ（本実施例２ではＹ2をオーバーフロー値とする図
６に示すアドレスポインタ１８の示す位置）自走カウン
タ６の現在値(ｔ(０）)を格納する。

【００５０】以上、本実施例によれば、スタンプメモリ
は実際に使用するメモリ量にまで限定でき、パラメータ
を複数備えることができる。

【００５１】上記第１および第２の実施例によれば、、
セル到着時にのみ、該セルの到着が正常か否かを判定
し、違反している場合にはセルを廃棄することができ、
アクセスタイム上の条件は厳しくなくなる。また、スタ
ンプメモリをユーザごとにブロック化し、各ユーザの契
約している許容到着セル数として実際に使用する容量に
することができるのでメモリ容量を低減することができ
る。また、セル到着時刻用の自走カウンタのカウンタ長
を、最大監視時間を表現できる最小のビット長とするこ
とができる。

【００５２】さらに、カウンタメモリ部を、現周期面と
前周期面と最過去面とで構成することにより、セル到着
時刻を発生させる時計を有限長の自走カウンタで構成し
ても、最近の監視時間内における到着セル数を算出する
処理と監視時間以前のデータをクリアしておく処理とを
同時にすることができる。また、自走カウンタの巡回性
を考慮して、より少ない処理とより少ないハードウエア
構成で到着間隔を得ることができる。また、スタンプメ
モリは常時、新データに更新され、カウンタメモリはリ
セット処理として次々にクリアする処理なので、回路全
体がループ処理等は含まずロバスト的なポリシング回路
を構成することができる。

【００５３】

【発明の効果】本発明によれば、ＡＴＭ網におけるポリ
シング回路において、ハード量を低減することができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例のポリシング回路構成図
である。

【図２】本発明の第１の実施例のスタンプメモリの構成
図である。

【図３】本発明の第１の実施例の図２におけるスタンプ
メモリへのアクセス動作の説明図である。

【図４】本発明の第１の実施例のカウンタメモリの構成
図である。

【図５】本発明の第２の実施例のポリシング回路構成図
である。

【図６】本発明の第２の実施例のスタンプメモリの構成
図である。

【図７】セルの到着間隔の説明図。

【図８】セルの到着間隔の説明図。

【符号の説明】

１…セル検出器、２…判定比較部、３…パラメータメモ
リ部、４…カウンタメモリ部、５…スタンプメモリ部、
６…自走カウンタ、７…リセット信号、８…メモリ、９
…ブロック先頭アドレス部、１０…アドレスポインタ
部、１１…アクセス制御部、１２…メモリ、１３…アク
セス制御部、１４…判定比較部、１５…パラメータメモ
リ部、１６…スタンプメモリ部、１７…アドレスポイン
タ部、１８…アドレスポインタ部、１９…選択器、２０
…アクセス制御部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者高野光広神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所情報通信事業部内 (72)発明者高瀬晶彦東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者山中直明東京都千代田区内幸町一丁目１番６号日本電信電話株式会社内 (72)発明者佐藤陽一東京都千代田区内幸町一丁目１番６号日本電信電話株式会社内 (72)発明者竹尾浩神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者草柳道夫神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者井口一雄神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者田中淳神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (56)参考文献特開平５−252191（ＪＰ，Ａ) 特開平５−252192（ＪＰ，Ａ) 特開平４−281644（ＪＰ，Ａ) 特開平５−183570（ＪＰ，Ａ) 特開平５−136806（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/28 H04L 12/56

Claims

(57)【特許請求の範囲】

【請求項１】非同期転送モードネットワーク（ＡＴＭ
網）における、あらかじめ定められたユーザ識別情報が
付加されたセルの到着を監視するポリシング回路であっ
て、前記セルを受信して該セルの前記ユーザ識別情報を検出
するセル検出器と、あらかじめ定めた値Ｔ０（ただし、Ｔ０は自然数）まで
カウントして巡回的に自走する自走カウンタと、前記ユーザ識別情報に対応させ、前記セルの到着時刻と
して該自走カウンタのカウンタ値を格納するスタンプメ
モリ部と、前記ユーザ識別情報に対応させたあらかじめ定められた
監視時間および該監視時間内の許容到着セル個数をセル
到着違反判定のためのパラメータとして格納するための
パラメータメモリと、個々のセル到着時に該セルのユーザに対応して、前記ス
タンプメモリ部に格納された到着時刻と、前記パラメー
タメモリに格納された監視時間および許容到着セル個数
とに基づいてセル到着違反の有無の判定をする判定部と
を有し、前記スタンプメモリ部は、前記ユーザ毎に、前記許容到
着セル個数に基づいてブロック分割され、該ブロック分
割内では、巡回的に使用されることを特徴とするポリシ
ング回路。
【請求項２】請求項１において、前記スタンプメモリ部
は、前記ユーザ毎のメモリ領域の先頭アドレスを格納す
る先頭アドレス部と、前記ユーザ毎に現到着セルから前
記許容到着セル個数前のメモリ領域のアドレスを、該先
頭アドレスからの差アドレスにより示すアドレスポイン
タ部と、前記先頭アドレスおよび前記アドレスポインタ
の差アドレスに基づいて前記メモリ領域にアクセスする
アクセス制御部とさらにを備えることを特徴とするポリ
シング回路。
【請求項３】請求項２において、前記パラメータメモリ
は、複数組のパラメータを備え、前記アドレスポインタ部は、前記パラメータの組に対応
して設けられることを特徴とするポリシング回路。
【請求項４】請求項２において、前記アクセス制御部
は、前記判定部において、前記セルの到着が違反でない
ときに、前記セルのユーザの前記先頭アドレスおよび前
記アドレスポインタの差アドレスに基づいて決まるメモ
リ領域のアドレスに前記自走カウンタのカウンタ値を格
納し、前記アドレスポインタの差アドレスを更新するこ
とを特徴とするポリシング回路。
【請求項５】請求項４において、前記アドレスポインタ
は、前記ユーザ毎の前記許容到着セル個数の最大値をオ
ーバーフロー値として巡回的に更新されることを特徴と
するポリシング回路。
【請求項６】請求項１において、前記自走カウンタの現
在の１周期のセル到着累積数と、前記自走カウンタの前
回の周期のセル到着累積数とを少なくとも格納するカウ
ンタメモリをさらに備え、前記自走カウンタは、前記Ｔ０を、全ユーザの前記監視
時間の最大値とし、前記判定部は、前記カウンタメモリに格納されているセ
ル到着累積数をさらに参照してセル到着違反の有無を判
定することを特徴とするポリシング回路。
【請求項７】請求項６において、前記カウンタメモリ
は、領域を３面備え、前記自走カウンタの巡回に合わせ
て該領域を切り替え、前記３面の領域は、前記自走カウンタの現在の１周期の
セル到着累積数を格納する現周期面と、前記自走カウン
タの前回の周期のセル到着累積数を格納する前周期面
と、前記自走カウンタの前々回の周期のセル到着累積数
を格納する最過去面とであり、前記カウンタメモリは、前記最過去面を、前記自走カウ
ンタの１周期以内でクリアすることを特徴とするポリシ
ング回路。
【請求項８】請求項６において、前記判定部は、前記セ
ルの到着時に、該セルのユーザの前記カウンタメモリに
格納されている現周期面のセル到着累積数と、前周期面
とのセル到着累積数と、前記スタンプメモリ部に格納さ
れている許容到着セル個数前のセルの到着時刻と、前記
自走カウンタの前記セルの到着時のカウント値とから現
到着セルと許容到着セル個数前の到着間隔を求めること
を特徴とするポリシング回路。
【請求項９】請求項６において、前記判定部は、前記セ
ルの到着時に、該セルのユーザの前記カウンタメモリに
格納されている現周期面のセル到着累積数と、前記パラ
メータメモリに格納されている許容到着セル数とを比較
し、該比較の結果、前記現周期面のセル到着累積数が前記許
容到着セル数より大きい場合には、前記スタンプメモリ
部に格納されている許容到着セル個数前のセルの到着時
刻と、前記自走カウンタの前記セルの到着時のカウント
値とから現到着セルと許容到着セル個数前の到着間隔を
求め、前記比較の結果、前記現周期面のセル到着累積数が前記
許容到着セル数未満の場合には、前記カウンタメモリに
格納されている前周期面のセル到着累積数と前記現周期
面のセル到着累積数とを加算し、該加算値と前記パラメ
ータメモリに格納されている許容到着セル数とを比較
し、該比較の結果、前記加算値が前記許容到着セル数よ
り大きい場合には、前記スタンプメモリ部に格納されて
いる許容到着セル個数前のセルの到着時刻と、前記自走
カウンタの前記セルの到着時のカウント値と、前記Ｔ０
とから現到着セルと許容到着セル個数前の到着間隔を求
め、前記求められた到着間隔が該セルのユーザの監視時間以
内なら違反と判定すことを特徴とするポリシング回路。
【請求項１０】非同期転送モードネットワーク（ＡＴＭ
網）における、あらかじめ定められたユーザ識別情報が
付加されたセルの到着を監視するポリシング回路であっ
て、前記セルを受信して該セルの前記ユーザ識別情報を検出
するセル検出器と、前記ユーザ識別情報に対応させたあらかじめ定められた
監視時間および該監視時間内の許容到着セル個数のパラ
メータを少なくとも一組格納するためのパラメータメモ
リと、全ユーザの前記監視時間の最大値までカウントして巡回
的に自走する自走カウンタと、前記ユーザ識別情報に対応させ、前記セルの到着時刻と
して該自走カウンタのカウンタ値を格納するスタンプメ
モリ部と、前記ユーザ識別情報に対応させて前記セル到着累積数を
格納するカウンタメモリと、個々のセル到着時に該セルのユーザの前記カウンタメモ
リの到着セル数と、前記スタンプメモリ部の到着時刻
と、前記パラメータメモリの監視時間および許容到着セ
ル個数とに基づいてセルの到着の違反の有無を判定する
判定部とを有し、前記スタンプメモリ部は、前記ユーザ毎に、前記許容到
着セル個数に基づいてブロック分割され、該ブロック分
割内では、巡回的に使用され、前記セルの到着時刻を格
納するメモリ領域と、前記ユーザ毎のメモリ領域の先頭
アドレスを格納する先頭アドレス部と、前記ユーザ毎に
現到着セルから前記許容到着セル個数前のメモリ領域の
アドレスを、該先頭アドレスからの差アドレスにより示
し、前記ユーザ毎の前記許容到着セル個数の最大値をオ
ーバーフロー値として巡回する、前記パラメータの組に
対応して設けられるアドレスポインタ部と、前記判定部
において、前記セルの到着が違反でないときに、前記先
頭アドレスおよび前記アドレスポインタの差アドレスに
基づいて前記セルのユーザのメモリ領域に前記自走カウ
ンタのカウンタ値を格納し、前記アドレスポインタの差
アドレスを更新するアクセス制御部とを備え、前記カウンタメモリは、前記自走カウンタの現在の１周
期のセル到着累積数と、前記自走カウンタの前回の周期
のセル到着累積数とを少なくとも格納し、前記判定部は、前記セルの到着時に、該セルのユーザの
前記カウンタメモリの現周期面のセル到着累積数と、前
周期面とのセル到着累積数と、前記スタンプメモリ部の
許容到着セル個数前の到着時刻と、前記自走カウンタの
前記セルの到着時のカウント値とから許容到着セル個数
前の到着間隔を求め、該到着間隔が前記パラメータメモ
リに格納されている該セルのユーザの監視時間以内なら
違反と判定することを特徴とするポリシング回路。