JPH05183570A

JPH05183570A - ポリシング制御方式

Info

Publication number: JPH05183570A
Application number: JP34581591A
Authority: JP
Inventors: Atsushi Tanaka; 淳田中; Michio Kusayanagi; 道夫草柳; Hiroshi Takeo; 浩竹尾; Naoaki Yamanaka; 直明山中; Yoichi Sato; 陽一佐藤
Original assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Priority date: 1991-12-27
Filing date: 1991-12-27
Publication date: 1993-07-23

Abstract

(57)【要約】【目的】固定長パケットの到着時刻を生成するタイマ
ーカウンタがオーバーフローしたときでも正しく固定長
パケットの到着時間間隔の規定違反を判定することがで
きるポリシング制御方式を実現することを目的とする。【構成】判定対象となる固定長パケットの到着時刻を
蓄積するメモリに蓄積された固定長パケットの現在の到
着時刻と所定の個数前に到着した時刻との時間間隔を所
定の時間間隔と比較して該所定の時間間隔内に通過する
該固定長パケットの個数が規定された該所定の個数を越
えているか否かを判定し、該固定長パケットの個数が該
所定の個数を越えないように違反パケットを廃棄制御す
ると共にタイマーカウンタの所定周期を隣接する固定長
パケット間の時間間隔がオーバーフローしたか否かを監
視して該違反判定の材料とするように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はポリシング制御方式に関
し、特にＡＴＭ伝送網の各ノードにおけるＡＴＭセル
（固定長パケット）のポリシング制御方式に関するもの
である。

【０００２】広範囲なマルチメディアサービスを目指す
高速・広帯域統合網（Ｂ−ＩＳＤＮ）の実現技術として
最近、ＡＴＭ(Asynchronous Transfer Mode ：非同期転
送技術) 伝送網の研究が活発に行われている。

【０００３】このＡＴＭ伝送網には、図１４(a) に示す
ように加入者側に電話等の音声端末、テレビ端末等のビ
ジュアル端末、ファックス、コンピュータ間の伝送端末
等がつながっており、同図(b) に示すようにヘッダ部
（５バイト）とペイロード部（４８バイト）とで構成さ
れたセル（以下、固定長パケットと称する）形式で全て
の情報を統一して多くのノード、即ちＡＴＭ伝送網のク
ロスコネクト装置間のパスを非同期伝送するもので、情
報が発生したときのみに固定長パケットを送出すること
で回線の使用効率が上がり、また、低速から高速まで全
ての速度を一元的に扱うことができるので、ＳＴＭ(Syn
chronous Transfer Mode: 同期転送技術)伝送網と比較
してタイムスロット割り当て処理の手間が無くなるた
め、分散処理制御に適合しており、柔軟性に富んだ多重
化伝送が可能となる。

【０００４】このようなＡＴＭ伝送網を加入者系に用い
た場合、自由な固定長パケットの送出を加入者に許容す
ると情報発生の頻度の違いにより加入者間で不公平が生
じるため、各ノードにおいて存在する伝送網（ネットワ
ーク）の供給者と加入者との間で単位時間当たりに送出
できる固定長パケットの上限を予め契約し、加入者はそ
の契約に従って固定長パケットを送出し、伝送網の供給
者は、加入者が契約の範囲内の量で固定長パケットを送
出しているかどうかを、伝送網の入口でチェックして自
ネットワークを防御するための「ポリシング制御機能」
が必要とされている。

【０００５】

【従来の技術】上記のようなポリシング制御機能を実現
する有力な候補としていわゆるＤＢ（危険な橋）法が提
案されている。このＤＢ法はその名の通り、「危険な
橋」を同時に通過出来る人数を制限することと等価の制
御をパケットに対して施すものであり、図１５(a) に示
すように長さＴパケット時間の橋ＤＢの上に同時に存在
可能なパケットの個数をＸ個とし、同図(b) に示すよう
にカウンタＣが橋ＤＢの上のパケットの個数を常に計数
し、この計数値がＸを越えるとポリシング契約に違反し
ているものと判定する事を原理としている。

【０００６】このようなＤＢ法の具体的な従来技術が図
１６に示されており、まず入力した全ての固定長パケッ
トはヘッダーにおけるＶＰＩ(Virtual Path Identifica
tion) が取り出されてタイマーカウンタ２２の制御下で
ブリッジメモリ２１に順次書き込まれて行く。

【０００７】一方、入力した固定長パケットはＶＰＩ毎
にポリシング制御を行うものとすると、ＶＰＩフィルタ
２３で所定のＶＰＩのみが取り出されてパケット数カウ
ンタ２８に与えられ一つづつカウントアップされて行
く。

【０００８】但し、このカウンタ２８は、タイマーカウ
ンタ２２の制御下で逐次移動して行くブリッジメモリ２
１のタップ位置を示す信号（メモリ２１の最初のメモリ
セルからの時間を示す信号）が、上記のＤＢ法における
ポリシングパラメータとしての時間Ｔを発生するポリシ
ングパラメータ発生部２５からの時間Ｔと比較部２６で
比較し一致したときであって且つその時間Ｔに対応した
タップ位置のＶＰＩが所定のＶＰＩであるとき、そのＶ
ＰＩがＶＰＩフィルタ２４で検出された時には比較部２
６及びＶＰＩフィルタ２４の両出力信号によりＡＮＤゲ
ート２７が開かれてカウンタ２８がその分だけ一つづつ
カウントダウンされて行くようになっている。

【０００９】従って、このカウンタ２８のカウント値と
上記の図１５(a) に示した存在可能なパケット数Ｘを発
生するポリシングパラメータ発生部２９からの値Ｘとを
比較してこのカウント値がＸを越えている時には廃棄制
御部３１でそのときの固定長パケットを廃棄するように
制御する。

【００１０】しかしながら、このようなポリシング制御
方式では、ブリッジメモリ２１からＶＰＩを読み出すと
き、１固定パケット時間にタップの個数分だけメモリア
クセスを行う必要があり、メモリのアクセス時間の制約
から実現が困難であり、又ブリッジメモリやカウンタの
ソフトエラーの履歴が有限時間内に消滅しないという問
題がある。

【００１１】そこで更に上記のＤＢ法に於ける時間Ｔと
パケット数Ｘとの関係を逆転させてポリシング制御を行
おうとする方式が提案されるに到った。

【００１２】即ち、図１(a) に示すように、Ｘ＋１個の
固定長パケットが到着するのに要した時間がＴを越えた
ような場合にはパケットの転送密度が少なく正常なもの
と判定できるし、また逆にＸ＋１個のパケットが到着す
るのに要した時間がＴ未満である場合にはパケット転送
密度が高く違反しているものと判定することができる。

【００１３】このように判定対象となる固定長パケット
の到着時間を監視し、この固定長パケットの現在の時刻
と所定の個数Ｘ前に到着した時刻との時間間隔を所定の
時間間隔Ｔと比較することによりこの所定の時間間隔Ｔ
内に通過する固定長パケットの個数を予め規定された所
定の個数Ｘ以下に制限する事が出来る。

【００１４】このような図１(a) に示すような原理方式
を実施する手段が同図(b) に示されており、ここでは、
判定対象となる固定長パケットの到着時刻をメモリ１に
蓄積しておき、このメモリ１に蓄積された固定長パケッ
トの現在の時刻と所定の個数Ｘ前に到着した時刻との時
間間隔を比較手段２により所定の時間間隔Ｔと比較する
ことにより、その所定の時間間隔Ｔ内に通過する固定長
パケットの個数が予め規定された所定の個数Ｘを越えて
いるか否かを判定し、固定長パケットの個数が所定の個
数Ｘを越えている違反時にはその時の固定長パケットを
廃棄手段３において廃棄し所定の個数Ｘ以下に制限する
ようにしている。

【００１５】

【発明が解決しようとする課題】しかしながら、この場
合に、固定長パケットの到着時刻を同図(b) に示すよう
にタイマーカウンタ４で生成すると、到着した隣接する
固定長パケットの時間間隔が、タイマーカウンタ４の所
定周期を越えている時には、固定長パケットの到着時間
間隔が短くても必ず規定違反であると断定することはで
きない。

【００１６】これは同図(c) に示すように、パケット到
着の現時刻ｔと、時間間隔Ｔ内に於けるパケット数とし
て予め規定されている所定の個数Ｘだけ前にパケット到
着した時刻をｔ_xとすると、ｔ−ｔ_xがＴよりも大きけ
れば上記のように正常パケットと判断できるが、ｔ−ｔ
_Xがタイマーカウンタの周期２^N（Ｎ：カウンタの語
長）を越えたオーバーフロー時にはそのオーバーフロー
後に到着したパケットの時刻の監視が誤ってされてしま
うという問題がある。

【００１７】従って本発明は、固定長パケットの到着時
刻を生成するタイマーカウンタがオーバーフローしたと
きでも正しく固定長パケットの到着時間間隔の規定違反
を判定することができるポリシング制御方式を実現する
ことを目的とする。

【００１８】

【課題を解決するための手段及び作用】上記の課題を解
決するため、本発明に係るポリシング制御方式では、同
図(c)に示すように、ｔ−ｔ_Xが該所定の値Ｔ或いはタ
イマーカウンタ４の周期２^Nを越えた場合にも正常パケ
ットとし、この逆にＸ個前の固定パケット到着時から現
時刻までの間にオーバーフローが発生せず且つｔ−ｔ_X
がＴより小さい時には到着パケットが違反しているもの
と判断しようとするものである。

【００１９】そこで、本発明では、同図(b) に示すよう
に、到着時刻がタイマーカウンタ４によって生成される
場合に、該タイマーカウンタ４の所定周期を隣接する固
定長パケット間の時間間隔がオーバーフローしたか否か
を監視して該オーバーフロー時を該比較手段２に知らせ
て違反判定の材料とするオーバーフロー検出手段５を設
けている。

【００２０】従って、本発明では、メモリタップの個数
分アクセスするという必要は無くなりメモリのアクセス
速度が大幅に緩和されると共にタイマーカウンタによる
オーバーフロー時でも正確なポリシング制御を実現する
ことができる。

【００２１】尚、このオーバーフロー検出手段５は、該
タイマーカウンタ４の現在時刻と該メモリ１に蓄積され
た前回の到着時刻との時間間隔が該所定の時間間隔Ｔを
越えているときにオーバーフローフラグを発生するオー
バーフローチェック部と、該メモリ１の語数と同一語長
を有し該オーバーフローフラグを記憶するオーバーフロ
ーメモリとで構成することができる。

【００２２】更に、該オーバーフロー検出手段５は、該
タイマーカウンタ４の現在時刻と該メモリ１に蓄積され
た前回の到着時刻との時間間隔が該所定の時間間隔を越
えているときにオーバーフローを示す所定パターンを該
メモリ１に記憶するオーバーフローチェック部で構成し
てもよい。

【００２３】また、本発明では、該廃棄手段３が該固定
長パケットを廃棄するとき、該メモリ１に該到着時刻を
書き込むのを禁止することができ、以てネットワークに
流入するパケットの個数とメモリ内のパケットの個数と
が一致するようにしてより正確なポリシング制御を実現
している。

【００２４】また、上記においては固定長パケットの到
着時刻を監視しているが、比較手段２はこのような到着
時刻の代わりに隣接する固定長パケット間の到着時間間
を用い、所定の個数Ｘ前に到着した時刻にその到着時間
間隔を所定の個数Ｘ分だけ加えることにより生成しても
同様のポリシング制御を行うなう事が出来る。

【００２５】また本発明では上記のメモリ１は、到着す
る固定長パケットの属性（例えばＶＰＩ、ＶＣ）毎に設
けることが出来、また上記の所定の時間間隔Ｔ及び１又
は所定の個数Ｘは、それらの各属性毎に異なるようにす
ることが出来る。

【００２６】更に本発明では、上記のタイマーカウンタ
４を、到着する固定長パケットの属性毎に設けることが
でき、この属性を検出するフィルタにより各固定長パケ
ットの到着毎にタイマーカウンタ４をリセットすること
により隣接する固定長パケット間の到着時間間隔を該メ
モリ１に与えることもできる。

【００２７】この場合、上記のオーバーフローチェック
手段５は、タイマーカウンタ４の値が該所定の時間間隔
Ｔを越えたか否かを監視することによりオーバーフロー
チェックを行うことができる。

【００２８】更に本発明では、タイマーカウンタ４が該
所定の時間間隔Ｔを表現する語長より１ビット以上多い
ビット数を有するものでもよく、この場合には、該所定
の時間間隔Ｔより上位のビットが有効になることにより
該オーバーフローチェック手段５がオーバーフローチェ
ックを行うことができ、このようにすれば該所定の時間
間隔Ｔとの比較が必要無くなる。

【００２９】更に本発明では、タイマーカウンタ４の桁
上がり信号を検出することにより該オーバーフローチェ
ック手段５がオーバーフローチェックを行うことも可能
であり、この場合には、タイマーカウンタ４の語長を短
く設定することができる。

【００３０】更に本発明では、タイマーカウンタ４が、
該所定の時間間隔Ｔまでカウントアップしたとき該フィ
ルタにより各固定長パケットの到着毎にリセットされる
まで該カウント値を最大値として保持しメモリ１に与え
る非巡回型のものとすることにより、オーバーフローチ
ェック手段５が必要無くなる。

【００３１】

【実施例】図２は、図１に示した本発明に係るポリシン
グ制御方式の実施例を示したもので、図中、１は判定対
象となるＸ個の固定長パケットの到着時刻を蓄積する例
えばＲＡＭとポインタとによって構成される論理的なシ
フトレジスタ等のメモリであり、２はこのメモリ１にお
ける最も古い時刻ｔ_Xと現在の時刻ｔとを比較する比較
部であり、３は入力する固定長パケットを比較部２から
の比較結果に基づいて出力又は廃棄制御部である。

【００３２】また、メモリ１及び比較部２への時刻を与
える為のタイマーカウンタ４と、到着するパケットの時
間間隔が該所定の時間間隔Ｔを超えていない事をメモリ
１及びタイマーカウンタ４並びにその周期Ｍから確認す
る事によりタイマーカウンタ４のカウント周期２^Nを越
えるようなオーバーフローを未然に検出するオーバーフ
ローチェック部５と、オーバーフローチェック部５でオ
ーバーフロー検出が行われたときにその状態を記憶する
オーバーフローメモリ６と、比較部２における時間の基
準値Ｔを与えるものとしてポリシングパラメータ発生部
７とを更に設けており、オーバーフローチェック部５と
オーバーフローメモリ６とでオーバーフロー検出手段を
形成している。

【００３３】尚、この実施例では、固定長パケットの属
性としてＶＰＩを用い、所定のＶＰＩについてポリシン
グ制御を行うものであり、その為、ＶＰＩフィルタ８を
設けてある。尚、固定長パケットの属性としてその他、
ヘッダにおけるＶＣＩ(Virtual Channel Identificatio
n)等を用いてもよい。

【００３４】この様な実施例の動作においては、先ず固
定長パケットが入力すると、この中でＶＰＩ毎にポリシ
ング制御方式を行うため、先ずＶＰＩフィルタ８で所定
のＶＰＩが検出され、この時にフィルタ８からメモリ１
に対して書込制御のイネーブル信号が与えられ、この時
点での時刻がタイマーカウンタ４より与えられて到着時
刻ｔ₁として蓄積される。

【００３５】この様にして、所定のＶＰＩのパケットが
到着する度にメモリ１にその到着時刻が書き込まれて行
き、Ｘ個のパケットが到着するとメモリ１に全ての到着
時刻が蓄積され、その内の最も古い到着時刻であるＸ個
前の到着時刻ｔ_Xが比較部２に与えられる。

【００３６】この時、比較部２は現在の到着時刻ｔがタ
イマーカウンタ４より与えられるので比較部２ではｔ−
ｔ_Xを計算し、この計算値がポリシングパラメータ発生
部７からの閾値であるＴより大きいか小さいかを比較す
る。

【００３７】この結果、ｔ−ｔ_X≧Ｔであれば、図１
(c) に示した様に、Ｘ個のパケットが到着するまでに所
定の時間間隔Ｔ以上かかったことになりパケットが正常
に転送されていることが示されているので比較部２は廃
棄制御部３から固定長パケットがそのまま転送されるよ
うに制御する。

【００３８】一方、ｔ−ｔ_X＜Ｔであれば、Ｘ個のパケ
ットが到着するまでにかかった時間が所定の時間間隔Ｔ
であったことになりパケットが正常に転送されているこ
とが示されているので比較部２は廃棄制御部３から固定
長パケットが転送されないように廃棄処分を行うことと
なる。

【００３９】但し、このような動作においてはタイマー
カウンタ４のカウント周期を特に考慮していないが、タ
イマーカウンタ４の周期を越えてパケットが遅く到着す
る場合には、メモリ１に書き込まれる時刻はその時刻に
カウンタ周期２^Nを加えた時刻が正しい時刻となる。従
って、この状態で比較部２が比較動作を行うと誤った廃
棄制御を行う虞がある。

【００４０】即ち、オーバーフローチェック部５には常
にタイマーカウンタ４の現在の時刻が与えられると共に
メモリ１における最初のメモリーセルに蓄積される到着
時刻ｔ₁とを常に比較監視し、ｔ−ｔ₁が該所定の時間
間隔Ｔより大きいときにはオーバーフローフラグ“１”
をメモリ６に書き込むこととなる。尚、メモリ１の場合
と同様にメモリ６に書き込むときにもＶＰＩフィルタ８
からの書込制御が与えられている。又、特にオーバーフ
ローが発生していないときには、ＶＰＩフィルタ８から
の書込制御に従い“０”がメモリ６に順次蓄積されるこ
ととなる。

【００４１】従って、メモリ１とメモリ６の語長は同じ
ものであり、ポリシングパラメータと同一アドレスでア
クセスされるか、又はメモリ１と同一アドレスでアクセ
スされるメモリ領域に設けることができる。

【００４２】この様にしてオーバーフローメモリ６にオ
ーバーフローフラグが蓄積されていくと、このメモリに
フラグ“１”が立っているか否かにより、比較部２では
ｔ−ｔ_Xが閾値Ｔを下回る違反パケットが検出されたと
しても、この時にオーバーフローメモリ６がオーバーフ
ローフラグを示している時には図１(c) に示したように
正常なパケットであるとしてパケットの廃棄は行わない
ようにしている。

【００４３】尚、メモリ１から出力される到着時刻ｔ_X
とｔとの差がメモリ１の語長を越えないようにするため
には、メモリ１の語長をＮとすると、２^N≧Ｔ・Ｘ＋Ｍ
（Ｍはタイマーカウンタ４の周期）の最大値に設定する
必要がある。

【００４４】この場合には、メモリの語長が十分確保さ
れているので、図２に示したようにオーバーフローチェ
ック部５はメモリーセルｔ₁の値をチェックするだけで
十分である。但し、メモリ語長を２^N≧（Ｔ＋Ｍ）にと
ると、メモリ１の各メモリーセルの到着時刻を全てチェ
ックする必要がある。

【００４５】図３は、図２に示した実施例においてオー
バーフローメモリ６を取り除いた変形例を示したもので
あり、この実施例ではオーバーフローチェック部５が上
記のようにオーバーフローを検出したとき、予め決めた
所定のオーバーフローパターンをメモリ１に書き込むこ
とにより、図２と同様のオーバーフローチェックが出来
るようにしている。

【００４６】以上の実施例では、メモリ１に各パケット
の到着時刻を書き込んだが、隣接するパケットの到着時
間間隔を書き込んでも同様にポリシング制御を行うこと
が出来、この場合の実施例が図４に示されており、この
実施例では特にタイマーカウンタ４からの到着時刻を常
に入力して前回に到着したパケットの時刻としてラッチ
するラッチ部１１と、このラッチ部１１にラッチされた
前回の到着時刻と現在の時刻との時間間隔を計算してメ
モリ１に与える差分計算部１２と、メモリ１の各メモリ
ーセル（この場合には上記の実施例と異なり最初のメモ
リーセルｔ₁は必要なくなる。）の各到着時刻を加算し
て比較部２へ伝える加算器１３とを設けている。

【００４７】即ち、所定のＶＰＩのパケットが到着する
毎に、隣接するパケット間の時間間隔がメモリ１に蓄積
されて行き、最も古い時間間隔ｔ_Xが蓄積された時点で
メモリーセルｔ₂からｔ_Xまでの時間間隔を加算器１３
で加算することにより上記と同様のｔ−ｔ_Xの時間間隔
が得られ、これを閾値Ｔと比較することにより同様の廃
棄制御を行うことが出来る。

【００４８】また、上記のように違反パケットを廃棄し
た場合、そのパケットに関する到着時刻はメモリ１に書
き込まれてしまっているので、廃棄制御部３からネット
ワ−クに流入するパケットの個数とメモリ１内のパケッ
トの個数との間に誤差が生じ、正確なポリシング制御が
出来なくなってしまうことがある。

【００４９】そこで、これを防止するために図５に示す
ような実施例を用いることが有効となる。

【００５０】即ち、この実施例では、比較部２から廃棄
制御部３への制御信号をノット回路１４に与え、このノ
ット回路１４で反転した信号をＡＮＤゲート１５に送る
ことによりＶＰＩフィルタ８で検出された所定のＶＰＩ
のパケットが到着しても、このパケットの到着が違反に
なる時にはノット回路１４及びＡＮＤゲート１５により
書込制御信号がメモリ１に与えられなくなるので、不必
要な到着時刻の書込が防止できることとなる。

【００５１】以上の実施例では、固定長パケットの現在
の到着時刻と所定の個数Ｘ前に到着した時刻との時間間
隔を所定の時間間隔Ｔと比較して該所定の時間間隔Ｔ内
に通過する該固定長パケットの個数が規定された該所定
の個数Ｘを越えているか否かを判定しているが、この場
合に該所定の個数Ｘ＝１であり、該所定の時間間隔Ｔが
隣接した固定長パケット間の時間間隔である場合の実施
例が図６に示されており、この実施例では比較部２が差
分計算部２１と比較器２２とで構成されている。

【００５２】そして、差分計算部２１ではメモリ１に記
憶されている前回の固定長パケットの到着時刻ｔ₁とタ
イマーカウンタ４からの現在の到着時刻との差分を計算
し、この差分値をポリシングパラメータ発生部７からの
基準時間間隔Ｔと比較器２２で比較し、該差分値が基準
時間間隔Ｔを下回ったときに違反パケットであるとして
廃棄制御部３に与えるようにしているが、このとき、オ
ーバーフローチェック部５がタイマーカウンタ４の周期
Ｍを考慮してオーバーフロー検出を行い、このときには
廃棄制御部３でのパケット廃棄は行わないようにしてい
る。

【００５３】尚、このときのメモリ１の語長Ｎは、２²
≧Ｔ＋Ｍの最大値に設定される。

【００５４】また、オーバーフローチェック部５では、
前回のセル到着から基準時間間隔Ｔ以上経過している場
合には、上記のように１ビットのオーバーフローフラグ
を出力信号として発生する他、タイマーカウンタ４の値
が"0000"〜"7FFF" (16進数)のとき、オーバーフローを
示す特殊パターンとして例えば"FFFF"を前回セルの到着
時刻としてメモリ１に書き込むことにより、現在時刻が
どのような値をとろうが、差分は"8000"以上となり、比
較器２２が最上位ビットを見ることでオーバーフローの
有無を判断することができる。

【００５５】図７は比較部２の差分計算部２１の計算を
容易にするための実施例を示したもので、この実施例で
は、桁上がりフラグ９を用いてタイマーカウンタ４が一
回りしてキャリーアウト信号を出力したときには、この
フラグ９にセットしておき、差分計算部２１での差分計
算時には、図８に示すようにビットを拡張して演算を行
うことにより違反判断のエラーを排除している。

【００５６】この桁上がりフラグ９の実施例が図９に示
されており、フラグとしては２ビット分用意しておき、
普通にタイマーカウンタ４が最大値を数えて桁が上がる
（キャリーアウトの）場合には、下位のフラグ９Ｂをセ
ットし、この状態では、実際の到着時間間隔がＴより小
さければ違反と判断することとなる。

【００５７】しかし、タイマーカウンタ４の値が同じで
も、タイマーカウンタ４が一回りしている可能性もある
ので、上記の下位フラグ９Ｂがセットされていて、更に
キャリーアウト信号が出力されたときには、ＡＮＤゲー
ト１０により上位フラグ９Ａをセットする。

【００５８】これにより、前回パケットの到着時刻との
差分値は必ず大きな値となり（図８参照）、誤って違反
判定されることは無くなる。

【００５９】図１０は、図４等に示した到着時間間隔に
よってポリシング制御を実行する方式の他の実施例を示
しており、この実施例では、図４の実施例においてラッ
チ部１１及び差分計算部１２を用いず、属性としてのＶ
ＰＩ毎に設けたタイマーカウンタ４のカウント値を、該
当するＶＰＩの固定長パケットが到着してＶＰＩフィル
タ８がこれを検出したときにシフトレジスタで構成され
たメモリ１に与えると同時にリセットを掛けるように構
成したものである。尚、この場合、メモリ１及びオーバ
ーフローメモリ６は差分計算部１２が無いので、構成メ
モリセルはｔ₂〜ｔ_xでなく、ｔ_1,ｔ₂〜ｔ_xとなる。

【００６０】そして、オーバーフローチェック部５で
は、タイマーカウンタ４のカウント値がポリシングパラ
メータ（所定の時間間隔）Ｔを越えているか否かを監視
し（通常は周期的にＶＰＩ毎にポーリングを行って監視
し）、越えているときにはオーバーフローメモリ６のメ
モリセルｔ₁に“１”を立て、越えていないときには
“０”を書き込む。

【００６１】このように該当するＶＰＩの固定長パケッ
トの到着時間間隔が必要個数だけメモリ１に蓄積される
ので、その出力値の合計を上記と同様に加算部１３で加
算することにより比較部２においてポリシング判定が可
能となり、オーバーフローメモリ６でビット“１”が立
っている場合にはそのパケットを廃棄制御部３において
廃棄させる。この実施例は、ラッチ部１１及び差分計算
部１２を用いないのでＶＰＩ数が少ない場合に特に有効
となる。

【００６２】図１１は、図１０に示した到着時間間隔に
よってポリシング制御を実行する方式に用いるタイマー
カウンタ４の実施例を示したもので、この実施例では、
ＶＰＩフィルタ８の出力信号をタイマーカウンタ４のリ
セット端子ＲＳＴに与えると共にカウンタ値をＱ₀〜Ｑ
₃の４ビット出力とし、５ビット目Ｑ₄をオーバーフロ
ービットとする。

【００６３】従って、例えばポリシングパラメータＴが
「１１１１」に相当していると仮定すれば、タイマ出力
が「１００００」になったとき、５ビット目の「１」で
オーバーフローを判断することができ、この場合には、
ポリシングパラメータＴとの必要やポーリングの必要が
無いという利点がある。

【００６４】また、上記のように１ビット上位のビット
でオーバーフローを知らせる代わりにタイマーカウンタ
４の桁上がり信号（キャリーアウト：図７参照）を用い
てもオーバーフローチェックを行うことができ、このと
きにはタイマーカウンタ４の語長を短く設定することが
できる。

【００６５】図１２は図１０の実施例を更に変形させた
実施例を示しており、この実施例では、タイマーカウン
タ４を、ポリシングパラメータＴまでカウントアップし
たときＶＰＩフィルタ８により各固定長パケットの到着
毎にリセットされるまで該カウント値を最大値として保
持しメモリ１に与える非巡回型のカウンタで構成してお
り、これによりオーバーフローチェック部５やオーバー
フローメモリ６は必要無くなり該ポリシングパラメータ
Ｔによってタイマーカウンタ４の最大値が設定されるよ
うになっている。

【００６６】即ち、この例ではタイマーカウンタ４はサ
イクリック型のもの（１周したらまた“０”からカウン
トアップする型のもの）ではなく、１周したら最大値を
保持して停止する非巡回型のカウンタを用いており、タ
イマーカウンタ４がオーバーフローしている場合には常
に最大値がメモリ１に蓄積されるため、誤って違反と判
断されることが無くなる。

【００６７】図１３は図１２に示した非巡回型タイマー
カウンタの一実施例を示したもので、ＶＰＩフィルタ８
からのリセット信号を受けると共にポリシングパラメー
タＴがロードされて最大値が与えられるカウンタ４１
と、このカウンタ４１のキャリーアウト端子ＣＯの出力
信号によりセットされ、ＶＰＩフィルタ８の出力信号に
よりリセットされるＳＲ−ＦＦ（フリップフロップ）４
２と、カウンタ４１のＱ出力をデータ入力端子Ｄに入力
しＳＲ−ＦＦ４２のＱ出力をクロック端子ＣＬＫに入力
してデータ入力をラッチするＤ−ＦＦ４３とで構成され
ている。

【００６８】従って、カウンタ４１が時間間隔Ｔで設定
された最大値まで達してキャリーアウト端子ＣＯが有効
になると、ＳＲ−ＦＦ４２がセットされてＱ出力により
このときのカウンタ４１のカウント出力値ＱをＤ−ＦＦ
４３でラッチするので、その最大値がメモリ１のセルｔ
₁に記憶されることとなる。

【００６９】

【発明の効果】以上のように本発明に係るポリシング制
御方式によれば、判定対象となる固定長パケットの到着
時刻を蓄積するメモリに蓄積された固定長パケットの現
在の到着時刻と所定の個数前に到着した時刻との時間間
隔を所定の時間間隔と比較して該所定の時間間隔内に通
過する該固定長パケットの個数が規定された該所定の個
数を越えているか否かを判定し、該固定長パケットの個
数が該所定の個数を越えないように違反パケットを廃棄
制御すると共にタイマーカウンタの所定周期を隣接する
固定長パケット間の時間間隔がオーバーフローしたか否
かを監視して該違反判定の材料とするように構成したの
で、メモリのアクセス速度が大幅に低減すると共にタイ
マーカウンタの語長に起因する到着時間間隔の誤判定が
避けられ、信頼性の高いポリシング制御が可能となる。

【図面の簡単な説明】

【図１】本発明に係るポリシング制御方式を原理的に説
明する図である。

【図２】本発明に係るポリシング制御方式の実施例を示
したブロック図である。

【図３】本発明に係るポリシング制御方式の別の実施例
を示したブロック図である。

【図４】本発明に係るポリシング制御方式の更に別の実
施例（到着時間間隔制御）を示したブロック図である。

【図５】本発明に係るポリシング制御方式の更に別の実
施例（違反セルの書込禁止）を示したブロック図であ
る。

【図６】本発明に係るポリシング制御方式を２つの隣接
する固定長パケットに適用した実施例を示したブロック
図である。

【図７】図６の実施例をより具体的に示したブロック図
である。

【図８】図７における桁上がりフラグによる差分計算を
説明するための図である。

【図９】図８の具体例を示した回路図である。

【図１０】本発明に係るポリシング制御方式の更に別の
実施例（カウンタリセット方式による到着時間間隔制
御）を示したブロック図である。

【図１１】本発明によるカウンタリセット方式による到
着時間間隔制御に用いられるタイマーカウンタの実施例
を示したブロック図である。

【図１２】本発明に係るポリシング制御方式の更に別の
実施例（非巡回型タイマーカウンタを使用した到着時間
間隔制御）を示したブロック図である。

【図１３】本発明に用いる非巡回型タイマーカウンタの
一実施例を示したブロック図である。

【図１４】ＡＴＭ固定パケットの基本構造を示した図で
ある。

【図１５】従来方式の原理を示した図である。

【図１６】従来の技術を示したブロック図である。

【符号の説明】

１メモリ２比較手段３廃棄手段４タイマーカウンタ５オーバーフローチェック部６オーバーフローメモリ７ポリシングパラメータ発生部８ＶＰＩフィルタ１１ラッチ部１２差分計算部１３加算器１４ノット回路１５ＡＮＤゲート図中、同一符号は同一又は相当部分を示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者竹尾浩神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者山中直明東京都千代田区内幸町一丁目１番６号日本電信電話株式会社内 (72)発明者佐藤陽一東京都千代田区内幸町一丁目１番６号日本電信電話株式会社内

Claims

【特許請求の範囲】

【請求項１】判定対象となる固定長パケットの到着時
刻を蓄積するメモリ(1) と、該メモリ(1) に蓄積された該固定長パケットの現在の到
着時刻と所定の個数(X) 前に到着した時刻との時間間隔
を所定の時間間隔(T) と比較して該所定の時間間隔(T)
内に通過する該固定長パケットの個数が規定された該所
定の個数(X) を越えているか否かを判定する比較手段
(2) と、該比較手段(2) の出力信号が、該固定長パケットの個数
が該所定の個数(X) を越えている違反時を示していると
きにはその時の固定長パケットを廃棄して該所定の個数
(X) 以下に制限する廃棄手段(3) と、該到着時刻を生成するタイマーカウンタ(4) と、該タイマーカウンタ(4) の所定周期を隣接する固定長パ
ケット間の時間間隔がオーバーフローしたか否かを監視
して該オーバーフロー時を該比較手段(2) に知らせて違
反判定の材料とするオーバーフロー検出手段(5) と、を設けたことを特徴とするポリシング制御方式。
【請求項２】該所定の個数(X) が１であり、該所定の
時間間隔(T) が隣接した固定長パケット間の時間間隔で
あることを特徴とした請求項１に記載のポリシング制御
方式。
【請求項３】該オーバーフロー検出手段(5) が、該タ
イマーカウンタ(4)の現在時刻と該メモリ(1) に蓄積さ
れた前回の到着時刻との時間間隔が該所定の時間間隔
(T) を越えているときにオーバーフローフラグを発生す
るオーバーフローチェック部と、該メモリ(1) と同一語
長を有し該オーバーフローフラグを記憶するオーバーフ
ローメモリとで構成されていることを特徴とした請求項
１又は２に記載のポリシング制御方式。
【請求項４】該オーバーフロー検出手段(5) が、該タ
イマーカウンタ(4)の現在時刻と該メモリ(1) に蓄積さ
れた前回の到着時刻との時間間隔が該所定の時間間隔
(T) を越えているときにオーバーフローを示す所定パタ
ーンを該メモリ(1) に記憶するオーバーフローチェック
部で構成されていることを特徴とした請求項１又は２に
記載のポリシング制御方式。
【請求項５】該メモリ(1) が、ＲＡＭとポインタとに
よって構成される論理的なシフトレジスタであることを
特徴とした請求項１乃至４のいずれかに記載のポリシン
グ制御方式。
【請求項６】該廃棄手段(3) が、該固定長パケットを
廃棄するとき、該メモリ(1) に該到着時刻を書き込むの
を禁止する手段を設けたことを特徴とする請求項１乃至
５のいずれかに記載のポリシング制御方式。
【請求項７】該比較手段(2) が、該到着時刻の代わり
に、隣接する固定長パケット間の到着時間間隔を用い、
該所定の個数(X) 前に到着した時刻を該到着時間間隔を
所定の個数(X) 分だけ加えることにより生成することを
特徴とした請求項１乃至６のいずれかに記載のポリシン
グ制御方式。
【請求項８】該メモリ(1) が、到着する固定長パケッ
トの属性毎に設けられていることを特徴とした請求項１
乃至７のいずれかに記載のポリシング制御方式。
【請求項９】該所定の時間間隔(T) 及び該所定の個数
(X) のうち少なくとも一方が、各属性毎に異なっている
ことを特徴とした請求項８に記載のポリシング制御方
式。
【請求項１０】該タイマーカウンタ(4) が、到着する固
定長パケットの属性毎に設けられており、該属性を検出
するフィルタにより各固定長パケットの到着毎にリセッ
トされることにより隣接する固定長パケット間の到着時
間間隔を該メモリ(1) に与えることを特徴とした請求項
１乃至９のいずれかに記載のポリシング制御方式。
【請求項１１】該オーバーフローチェック手段(5) が、
該タイマーカウンタ(4) の値が該所定の時間間隔(T) を
越えたか否かを監視することによりオーバーフローチェ
ックを行うことを特徴とした請求項１０に記載のポリシ
ング制御方式。
【請求項１２】該タイマーカウンタ(4) が該所定の時間
間隔(T) を表現する語長より１ビット以上多いビット数
を有しており、該所定の時間間隔(T) より上位のビット
が有効になることにより該オーバーフローチェック手段
(5) がオーバーフローチェックを行うことを特徴とした
請求項１１に記載のポリシング制御方式。
【請求項１３】該タイマーカウンタ(4) の桁上がり信号
を検出することにより該オーバーフローチェック手段
(5) がオーバーフローチェックを行うことを特徴とした
請求項１２に記載のポリシング制御方式。
【請求項１４】該タイマーカウンタ(4) が、該所定の時
間間隔(T) までカウントアップしたとき該フィルタによ
り各固定長パケットの到着毎にリセットされるまで該カ
ウント値を最大値として保持し該メモリ(1) に与える非
巡回型のものであり、これにより該オーバーフローチェ
ック手段(5) を除去したことを特徴とする請求項１０に
記載のポリシング制御方式。