KR20010108575A - 초고속 폴리싱 장치 및 그 방법 - Google Patents

초고속 폴리싱 장치 및 그 방법 Download PDF

Info

Publication number
KR20010108575A
KR20010108575A KR1020000029087A KR20000029087A KR20010108575A KR 20010108575 A KR20010108575 A KR 20010108575A KR 1020000029087 A KR1020000029087 A KR 1020000029087A KR 20000029087 A KR20000029087 A KR 20000029087A KR 20010108575 A KR20010108575 A KR 20010108575A
Authority
KR
South Korea
Prior art keywords
cell
value
cam
entry
stored
Prior art date
Application number
KR1020000029087A
Other languages
English (en)
Inventor
은종명
Original Assignee
은종명
주식회사 아이커뮤넷
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 은종명, 주식회사 아이커뮤넷 filed Critical 은종명
Priority to KR1020000029087A priority Critical patent/KR20010108575A/ko
Publication of KR20010108575A publication Critical patent/KR20010108575A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0823—Errors, e.g. transmission errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

개시된 내용은 사용자로부터 입력되는 트래픽을 감시하여 사용자가 승인 규제(admission control) 기간에 약정한 사항을 초과할 경우 통신망 사용자들의 서비스 품질(QoS : Quality of Service)을 저하시키지 않도록 통신망에 접속되는 모든 사용자들에게 즉각적인 대처 방안을 마련해주는 초고속 폴리싱 장치 및 그 방법에 관한 것이다.
본 발명은 초고속 폴리싱 장치에 있어서, 외부로부터 네트워크를 통해 전달되는 다중화된 셀들을 각각의 VCI(Virtual Circuit Identifier) 값을 갖는 셀들로 분리하고 분리된 셀의 VCI 값을 확인하기 위한 확인수단; 상기 확인수단으로부터 분리된 셀의 VCI 값을 통해 이전 셀()과 현재셀()의 도착시점과 출발시점을 관리하기 위하여 특정 엔트리가 기억되거나 제거되는 과정을 감시하기 위한 감시수단; 및 상기 감시수단의 현재셀()을 지연시킬 필요가 있는 경우에 현재셀()을 폴리싱 장치에 저장하여 이전셀()과의 출발시간 간격을 인접셀 간의 최소간격() 이상 유지하기 위한 저장수단을 포함하여 구성된다.
따라서, 본 발명은 약정된 승인 규제를 어기는 사용자를 빨리 탐지하여 대역폭 파라메터(TSpec)를 상회하여 트래픽의 서비스 품질을 저하시키는 셀을 바로 드라핑(dropping)할 수 있는 효과를 제공한다.

Description

초고속 폴리싱 장치 및 그 방법{Apparatus and method for superhighway policing}
본 발명은 초고속 폴리싱 장치 및 그 방법에 관한 것이다.
보다 상세하게는 사용자로부터 입력되는 트래픽을 감시하여 사용자가 승인 규제(admission control) 기간에 약정한 사항을 초과할 경우 통신망 사용자들의 서비스 품질(QoS : Quality of Service)을 저하시키지 않도록 통신망에 접속되는 모든 사용자들에게 즉각적인 대처 방안을 마련해줄 수 있도록 하는 초고속 폴리싱 장치 및 그 방법에 관한 것으로, 특히 약정된 대역폭 파라메터(TSpec)를 잘 지키는 사용자(well-behaving sources)에게 폴리싱 장치가 없는 것 처럼 보이도록 셀손실(loss)이나 셀시간 지연(delay) 등이 없도록 하고, 약정된 대역폭 파라메터(TSpec)를 이행하지 않는 사용자들을 빨리 탐지하여 대역폭 파라메터(TSpec)를 상회하도록 함으로써, 트래픽의 서비스 품질에 영향을 끼칠 수 있는 셀을 즉각적으로 드라핑(dropping)하여 영상 및 음성 등 실시간으로 제공되는 트래픽 분량에 대한 유입을 억제하여 주는 초고속 폴리싱 장치 및 그 방법에 관한 것이다.
종래의 회선교환망은 호(call) 설정시에 약속한 채널로 항상 고정된 용량을 호 설정 기간동안 유지시켜주기 때문에 통신망 제어가 간단해진다. 반면에 초고속 통신망은 사용자가 통신망에 접속하는 형태에 있어서 가상회선(VC : Virtual Circuit)의 개념을 사용하면서 이 회선용량에 상당한 융통성이 주어지는 통신망인ATM(Asynchronous Transfer Mode) 통신망을 근간으로 하고 있다. 이 초고속 망은 통신망 접속이나 셀 전달과정에서 융통성이 증가하여 실시간 트래픽이나 "Best Effort" 트래픽이 모두 동일한 초고속 망을 통하여 서비스 되므로 멀티미디어 통신에 적합한 차기 통신망의 기반이 되는 장점이 있으나 그만큼 통신망 제어가 복잡해지는 문제점이 있다.
또한, 초고속 통신망은 사용자가 통화로형성(call setup)시에 통신망을 통하여 보낼 트래픽 흐름에 대한 약정(Description of Traffic Flow)인 대역폭 파라메터(TSpec)를 통신망에 알려주고 통신망으로부터 승인(admission)을 받아야만 통신망으로 트래픽을 흘려보낼 수가 있고, 통신망을 이용하는 트래픽들이 각각 약정한 대역폭 파라메터(TSpec) 범위 내에서 트래픽을 망으로 유입시키는지 아니면 약정을 어기고 대역폭 파라메터(TSpec)를 초과하는 트래픽을 망으로 유입시키는지를 살펴 그 약정을 어기는 경우에 폴리싱 차원에서 실시간으로 초과되는 트래픽 분량에 대해 유입 억제를 해야만 하는 블편함이 있었다.
본 발명의 목적은 전술한 문제점을 해결할 수 있도록 사용자로부터 입력되는 트래픽을 감시하여 사용자가 승인 규제(admission control) 기간에 약정한 사항을 초과할 경우 통신망 사용자들의 서비스 품질(QoS : Quality of Service)을 저하시키지 않도록 통신망에 접속되는 모든 사용자들에게 즉각적인 대처 방안을 마련해줌에 있어, 약정된 대역폭 파라메터(TSpec)을 잘 지키는 사용자(well-behaving sources)들에게 폴리싱 장치가 없는 것 처럼 보이도록 셀 손실(loss)이나 셀 시간지연(delay)이 없도록 하는 초고속 폴리싱 장치 및 그 방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 약정된 대역폭 파라메터(TSpec)를 이행하지 않는 사용자들을 빨리 탐지하여 대역폭 파라메터(TSpec)를 상회하도록 함으로써, 트래픽의 서비스 품질에 영향을 끼칠 수 있는 셀을 즉각적으로 드라핑(dropping)하여 영상, 음성 등의 실시간 트래픽 서비스 품질을 만족시킬 수 있도록 하는 초고속 폴리싱 장치 및 그 방법을 제공하는데 있다.
도 1 은 본 발명이 적용되는 ATM 통신망으로 유입되는 가상채널에 소속된 셀 스트림에 대한 예시도,
도 2 는 본 발명이 적용되는 ATM 네트워크에서 리키 버켓(Leaky Bucket) 모델에 대한 구조도,
도 3 은 본 발명에 따른 초고속 폴리싱 장치에 대한 일실시예 구성도,
도 4 는 본 발명에 따른 초고속 폴리싱 방법에 대한 일실시예 흐름도,
도 5 는 본 발명에 따른 폴리싱 장치의 CAM 감시부에서의 데이터 저장 구조에 대한 예시도,
도 6 은 본 발명에 따른 폴리싱 장치의 CAM 저장부에서의 데이터 저장 구조에 대한 예시도,
도 7 은 본 발명에 따른 폴리싱 장치에서의 엔트리 데이터 값의 변화를 나타낸 예시도이다.
*도면의 주요부분에 대한 부호의 설명*
31 : VCI 확인부 32 : CAM 감시부
33 : CAM 저장부
이러한 목적을 달성하기 위한 본 발명에 따른 초고속 폴리싱 장치는 외부로부터 네트워크를 통해 전달되는 다중화된 셀들을 각각의 VCI(Virtual Circuit Identifier) 값을 갖는 셀들로 분리하고 분리된 셀의 VCI 값을 확인하기 위한 확인수단; 상기 확인수단으로부터 분리된 셀의 VCI 값을 통해 이전 셀()과 현재셀()의 도착시점과 출발시점을 관리하기 위하여 특정 엔트리가 기억되거나 제거되는 과정을 감시하기 위한 감시수단; 및 상기 감시수단의 현재셀()을 지연시킬 필요가 있는 경우에 현재셀()을 폴리싱 장치에 저장하여 이전셀()과의 출발시간 간격을 인접셀 간의 최소간격() 이상 유지하기 위한 저장수단을 포함하여 구성된 것을 특징으로 한다.
또한, 본 발명에 따른 초고속 폴리싱 방법은 (1) 외부로부터 입력되는 모든 셀들 중에서 현재셀()의 VCI 값이 폴리싱 장치에 도착하는 단계; (2) 상기도착한 현재셀()의 VCI(Virtual Circuit Identifier) 값이 CAM 감시부의 어드레스 필드와의 매칭용 어드레스로 사용되는지를 확인하는 단계; (3) 상기 단계(2)의 확인결과, 도착한 현재셀()의 VCI 값이 매칭용 어드레스로 사용되면 상기 CAM 감시부에 있는 매칭된 어드레스의 엔트리 값을 새로운 값으로 갱신하여 상기 CAM 감시부에 저장하는 단계; (4) 상기 CAM 감시부에 저장된 현재셀()의 VCI값과 상기 갱신된 어드레스의 엔트리 값및 셀의 데이터 필드내용(cell payload)을 CAM 저장부에 저장한 후 ATM 통신망으로 전달하는 단계; 및 (5) 상기 단계(2)의 확인결과, 도착한 현재셀()의 VCI 값이 매칭용 어드레스로 사용되지 않으면 현재셀()의 VCI 값을 갖는 바로 앞서간 셀과의 간격이이상이라 판단하여 상기 ATM 통신망으로 전달하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 초고속 폴리싱 장치를 상세하게 설명한다.
우선, 특정 사용자로부터 ATM 통신망으로 유입되는 하나의 가상회선에 소속된 셀의 스트림을 나타내면 도 1과 같고, 도 2 는 본 발명이 적용되는 ATM 네트워크에서 리키 버켓(Leaky Bucket) 모델에 대한 구조도로서, 연속된 두 셀의 도착시간 간격을 셀 슬롯시간 확률변수로 표현하고, 평균값을로 표현하며, 입력 셀 스트림의 평균부하는로 표현한다.
따라서, 본 발명에 따른 폴리싱 장치는 승인 규제(admission control)시에 약정한 대역폭 파라메터(TSpec) 중 최고치(peak rate)가인 임의의 가상회선(VC)에 대한 인접셀 간의 최소간격()을라 하면, 도 2에서 버켓(bucket)으로 유입되는 셀 스트림과 버켓(bucket)을 출발하는 폴리싱이 이루어진 셀 스트림 사이에서의은 입력 셀 스트림의 약속 이행 불충실도를 나타내며, 이를라 정의한다.
예를 들어,≥1 이면 유입되는 셀 스트림은 승인 규제(admission control)시의 약정을 지키지 않고 있다는 의미이다. 즉, 본 발명에 따른 초고속 폴리싱 장치는 리키 버켓(Leaky Bucket)의 원리와 유사하다. 따라서, 도 2와 같이 호스트로부터 통신망으로 유입되는 셀 스트림(unregulated flow)은 버켓(bucket)을 빠져나갈 때 두 인접 셀간의 간격이 최소한이상인 셀 스트림(regulated flow)으로 바뀌도록 해야 한다.
또한, 폴리싱 장치는 폴리싱 버퍼 안에 들어오는 셀들의 간격이 약정한 TSpec의 주요 파라미터인 최대부하를 지키는지의 여부를 조사하기 위해 ATM 망의 UNI(User Network Interface) AAL(ATM Adaptation Layer) 계층에 CAM(Computer Aided Manufacturing)을 이용하도록 한다.
따라서, 통신망에 유입되는 셀들이 서로 각각의 VCI(Virtual Circuit Identifier) 값을 갖는 셀들로 분리되어 임의의 가상회선에 속한 인접 셀들이 폴리싱 장치를 떠나게 될 때는 임의의 가상회선에 속한 인접 셀들의 간격이이상 되도록 한다. 이처럼, 셀들이 폴리싱 장치를 거쳐 ATM 통신망으로 유입될 때 항상 같은 VCI 헤더 값을 갖는 인접하는 두 셀간의 간격을이상으로 하고 폴리싱과 쉐이핑을 이뤄 네트워크로 유입되도록 한다.
도 3 은 본 발명에 따른 초고속 폴리싱 장치에 대한 일실시예 구성도이다.
도 3에 도시된 바와 같이, 본 발명에 따른 폴리싱 장치는 특정 사용자로부터 네트워크를 통해 전달되는 다중화된 셀들을 각각의 VCI(Virtual Circuit Identifier) 값을 갖는 셀들로 분리하고 분리된 셀의 VCI 값을 확인하기 위한 VCI 확인부(31)와, VCI 확인부(31)로부터 분리된 셀의 VCI 값을 전달받아 이전셀()과 현재셀()의 도착시점과 출발시점을 관리하기 위하여 특정 엔트리가 기억되거나 제거되는 과정을 감시하기 위한 CAM 감시부(31)와, CAM 감시부(32)의 현재셀()을 지연시킬 필요가 있는 경우에 현재셀()을 폴리싱 장치에 저장하여 이전셀()과의 출발시간 간격을 인접셀 간의 최소간격() 이상 유지시키기 위한 CAM 저장부(33)를 구비한다.
여기서, CAM 감시부(32)에 기억되는 각각의 특정 엔트리는 각 셀이 속한 VCI를 구분할 수 있도록 VCI 값이 기억되는 어드레스(ADDRESS)필드, CAM 저장부(33)에저장되어 지연되고 있는 같은 VCI 값을 가진 셀들의 숫자를 표시하는 셀 카운터(COUNTER)필드 및 어떤 하나의 엔트리가 CAM 감시부(32)에 기억된 순간 어떤 초기 타이머 값으로 입력되어 셀의 슬롯 시간이 1씩 경과할 때마다 1씩 감소하는 타이머(TIMER)필드로 구성된다. 여기서, 셀 카운터의 최대값은 폴리싱 장치에서 임의의 VC당 최대로 할당된 셀 버퍼 수인가 된다.
한편, 다수의 가상회선으로 다중화 된 셀 스트림에 대하여 모든 가상회선을 병렬처리 개념으로 폴리싱하면서 각 가상회선별로는 독립적으로 동작하는 폴리싱 장치의 동작 원리를 도시된 도 1과 같이 특정 가상회선에 속한 셀 스트림으로 설명한다. 즉, 특정 가상회선에 속한 현재셀()이 폴리싱 장치로 들어 올 때 그 가상회선에 속한 바로 앞서 온 이전셀()이 폴리싱 장치를 이미 떠났는지를 조사하고, 떠났다면 떠난 시점부터 현시점까지 인접셀 간의 최소간격()이 지났는지 여부를 판단한다.
도 4 는 본 발명에 따른 초고속 폴리싱 방법에 대한 일실시예 흐름도이다.
도 4에 도시된 바와 같이, 특정 사용자 컴퓨터로부터 입력되는 모든 셀 중 현재셀()이 폴리싱 장치에 도착한다(S401).
이어서, 이전셀()이 폴리싱 장치를 떠난 시간(Tpre_start)과 현재셀()이 폴리싱 장치를 떠난 시간(Tnow_start)과의 차를 계산하여 그 차가인접셀 간의 최소간격() 이상인지를 판단한다(S402).
상술한 과정(S402)을 판단한 결과, 이전셀()이 폴리싱 장치를 떠난 시간(Tpre_start)과 현재셀()이 폴리싱 장치를 떠난 시간(Tnow_start)과의 차이가 인접셀 간의 최소간격() 이상이면, 폴리싱 장치에 현재셀()을 저장하고(S403), 현재시간(Tcurrent)이 이전셀()이 폴리싱 장치를 떠난 시간(Tpre_start)과 인접셀 간의 최소간격()을 합한 시간 이상인지를 판단한다(S404).
상술한 과정(S404)의 판단결과, 현재시간(Tcurrent)이 이전셀()이 폴리싱 장치를 떠난 시간(Tpre_start)과 인접셀 간의 최소간격()을 합한 시간 이상이면 폴리싱 장치에 현재셀()이 폴리싱 장치에 도착한 시간을 기록한 후(S405), 현재셀()이 폴리싱 장치를 통해 ATM 통신망으로 출발하도록 하고(S406), 미만이면 폴리싱 장치에 현재셀()을 저장하는 과정(S403)을 반복 수행한다(S403).
한편, 상술한 과정(S402)을 판단한 결과, 이전셀()이 폴리싱 장치를 떠난 시간과 현재셀()이 폴리싱 장치를 떠난 시간과의 차이가 인접셀 간의최소간격() 미만이면, 폴리싱 장치에 현재셀()이 폴리싱 장치에 도착한 시간을 기록한 후(S405), 현재셀()이 폴리싱 장치를 통해 ATM 통신망으로 출발하도록 한다(S406).
이와 같이 구성된 본 발명에 따른 초고속 폴리싱 방법에 대한 작용을 구체적으로 설명하면 다음과 같다.
우선, 도시된 바와 같이 도 4는 폴리싱 장치에 있는 CAM 감시부(32)에서 수행되는 일련의 기능을 표시하며, 시간단위는 셀 슬롯시간을 1로 나타낸다.
폴리싱 장치에서 특정 엔트리가 기억되거나 제거되는 과정은 다음과 같다.
특정 사용자 컴퓨터로부터 입력되는 모든 셀은 폴리싱 장치를 통과하게 되는 데 그 중 현재셀()이 폴리싱 장치로 들어오면 그 셀의 VCI 값은 CAM 감시부(32)의 어드레스 필드와의 매칭용 어드레스로 사용된다.
한편, 폴리싱 장치로 입력되는 현재셀()이 CAM 감시부(32)에서 매칭이 되면, 현재셀()과 동일 VCI 값을 갖는 바로 앞서간 셀이 폴리싱 장치에 아직 대기중이거나 혹은 폴리싱 장치를 떠났다 하더라도 떠난 시점으로부터 현시점까지가이 경과하지 않았다는 것을 의미한다. 이 경우는 먼저 CAM 감시부(32)에 있는 매칭된 어드레스의 엔트리 값이 새로운 값으로 바뀌어 다시 CAM 감시부(32)에 갱신 및 저장된다.
그리고, 현재셀()은 ATM 노드로 바로 보내지지 않고, 일단 CAM 저장부(33)로 전달되어 저장된다. 이 순간에 CAM 저장부(33)에 기억될 엔트리 내용은 CAM 감시부(32)에서 매칭되어 갱신된 세 가지 값과 셀의 데이터 필드내용(cell payload)이다.
즉, 4가지의 필드로 구성되는 엔트리 값이 CAM 저장부(33)에 저장된다. CAM 감시부(32)나 CAM 저장부(33)의 타이머(TIMER)필드나 카운터(COUNTER)필드에 저장되는 값들은 기억될 때의 초기 값에서 시작하여 시간이에서 다음 셀 슬롯 시간일 때 다음과 같은 변화관계식을 갖는데 이를 수식으로 나타내면 하기의 [수학식1] 및 [수학식2]와 같다.
이와 같이, CAM 감시부(32)와 CAM 저장부(33)에서 하나의 엔트리가 제거되는 방식의 차이점을 설명해보면 다음과 같다.
즉, CAM 감시부(32)에서 카운터(COUNTER)값과 타이머(TIMER)값이 모두 0이면이 해당 엔트리가 CAM 감시부(32)에서 제거되나, CAM 저장부(33)에서 어떤 엔트리의 카운터(COUNTER)값이 1인 상태에서 타이머(TIMER)값이 0이 되면 이 해당 엔트리는 CAM 저장부(33)에서 제거됨과 동시에 셀의 데이터영역 필드, 곧 폴리싱 장치에 저장되었던 셀이 ATM 노드로 보내지게 된다. VCI 별로 이용되는 CAM 저장부(33)의 버퍼는 공용버퍼(shared buffer)방식으로 저장된다.
한편, 현재셀()이 도착 했을 때 CAM 감시부(32)에 매칭되는 엔트리 내용이 도 5와 같다고 가정하면, 폴리싱 장치에는 가상회선 64번에 속하는 2개의 앞서 들어온 셀이 남아있는 상태이다. 이때, VCI=64인 현재셀이 폴리싱 장치로 들어왔을 때 CAM 감시부(32)에 저장되어 있는 이 엔트리 값은 (64, 3, 2)로 바뀌고 CAM 저장부(33)에는 도 6과 같이 현재 시간에서 들어온 셀이 (64, 3, 2,) 형태로 저장된다.
현재 시간에 폴리싱 장치로 들어온 셀을 기준으로 이시간 이후 CAM 감시부(32)나 CAM 저장부(33) 안에서의 동작을 살펴보면 폴리싱 장치에서의 엔트리 데이터 값의 변화를 나타낸 도 7과 같이, 각 타이머(TIMER)값은 셀 슬롯시간이 경과함에 따라 1씩 감소하기 시작하여 카운터(COUNTER)=1, 타이머(TIMER)=0이 되는 시점에 CAM 저장부(33)에 저장되어 있던가 폴리싱 장치를 떠나게 되며, 이때 CAM 저장부(33)의엔트리는 지워지게 된다. 만약, 시간에 VCI=64인가 들어온 이후로시간이 경과하는 동안 VCI=64에 속한 셀이폴리싱 장치로 더 이상 들어오지 않으면 도 7에서 처럼 CAM 감시부(32)의 VCI=64에 해당하는 엔트리는시간에 카운터(COUNTER)필드값과 타이머(TIMER)필드값이 각각 0이 되어 CAM 감시부(32)로부터 지워지게 된다.
한편, CAM 감시부(32)에서 매칭이 되지 않으면 현재셀()과 같은 VC 값을 갖는 즉, 동일한 VCI 값을 갖는 바로 앞서간 셀과의 간격이이상이라는 것을 의미하고, 그 셀은 그대로 ATM 노드로 보내진다. 이 경우에 CAM 감시부(32)에는 이 셀에 해당되는 하나의 엔트리가 기억된다. 이때, 기억되는 엔트리 내용 중 어드레스 필드에는 이 셀의 VCI 값이, 카운터 필드에는 0이, 그리고 타이머 필드에는값이 저장된다. 이 순간부터 이 엔트리의 타이머 값은 매 셀 슬롯시간이 경과할 때마다 1씩 감소하게 되고, 결국 카운터 값과 타이머 값이 각각 0 값이 되는 순간 이 엔트리가 CAM 감시부(32)에서 자동적으로 제거된다.
이상에서와 같이 본 발명에 따른 초고속 폴리싱 장치에 따르면, 약정된 승인 규제를 어기는 사용자를 빨리 탐지하여 대역폭 파라메터(TSpec)를 상회하여 트래픽의 서비스 품질을 저하시키는 셀을 바로 드라핑(dropping)할 수 있는 효과가 있다.
또한, 본 발명은 사용자로부터 입력되는 트래픽을 감시하여 사용자가 승인 규제(admission control) 기간에 약정한 사항을 초과할 경우 통신망 사용자들의 서비스 품질(QoS : Quality of Service)을 저하시키지 않고 통신망에 접속되는 모든 사용자들에게 즉각적인 대처 방안을 마련해 줄 수 있는 효과가 있다.
여기에서, 상술한 본 발명에서는 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경할 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. 초고속 폴리싱 장치에 있어서,
    외부로부터 네트워크를 통해 전달되는 다중화된 셀들을 각각의 VCI(Virtual Circuit Identifier) 값을 갖는 셀들로 분리하고 분리된 셀의 VCI 값을 확인하기 위한 확인수단;
    상기 확인수단으로부터 분리된 셀의 VCI 값을 통해 이전 셀()과 현재셀()의 도착시점과 출발시점을 관리하기 위하여 특정 엔트리가 기억되거나 제거되는 과정을 감시하기 위한 감시수단; 및
    상기 감시수단의 현재셀()을 지연시킬 필요가 있는 경우에 현재셀()을 폴리싱 장치에 저장하여 이전셀()과의 출발시간 간격을 인접셀 간의 최소간격() 이상 유지하기 위한 저장수단을 포함하여 이루어진 초고속 폴리싱 장치.
  2. 제 1 항에 있어서, 상기 특정 엔트리는,
    각 셀이 속한 VCI를 구분할 수 있도록 VCI 값이 기억되는 어드레스(ADDRESS)필드, 상기 저장수단에 저장되어 지연되고 있는 같은 VCI 값을 가진 셀들의 숫자를 표시하는 셀 카운터(COUNTER)필드 및 어떤 하나의 엔트리가 상기 감시수단에 기억된 순간 어떤 초기 타이머 값으로 입력되어 소정의 셀 슬롯 시간이 경과할 때마다 감소하는 타이머(TIMER)필드로 구성되는 것을 특징으로 하는 초고속 폴리싱 장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 저장수단은,
    특정 가상회선에 속한 현재셀()이 폴리싱 장치로 들어 올 때 그 가상회선에 속한 바로 앞서 온 이전셀()이 폴리싱 장치를 떠났는지의 여부를 조사한 결과에 따라, 이전셀()이 폴리싱 장치를 떠난 경우 떠난 시점부터 현재 시점까지의 간격이 인접셀 간의 최소 간격인이상 유지되도록 하는 것을 특징으로 하는 초고속 폴리싱 장치.
  4. 초고속 폴리싱 방법에 있어서,
    (1) 외부로부터 입력되는 모든 셀들 중에서 현재셀()의 VCI 값이 폴리싱 장치에 도착하는 단계;
    (2) 상기 도착한 현재셀()의 VCI(Virtual Circuit Identifier) 값이 CAM 감시부의 어드레스 필드와의 매칭용 어드레스로 사용되는지를 확인하는 단계;
    (3) 상기 단계(2)의 확인결과, 도착한 현재셀()의 VCI 값이 매칭용 어드레스로 사용되면 상기 CAM 감시부에 있는 매칭된 어드레스의 엔트리값을 새로운 값으로 갱신하여 상기 CAM 감시부에 저장하는 단계;
    (4) 상기 CAM 감시부에 저장된 현재셀()의 VCI값과 상기 갱신된 어드레스의 엔트리 값및 셀의 데이터 필드내용(cell payload)을 CAM 저장부에 저장한 후 ATM 통신망으로 전달하는 단계; 및
    (5) 상기 단계(2)의 확인결과, 도착한 현재셀()의 VCI 값이 매칭용 어드레스로 사용되지 않으면 현재셀()의 VCI 값을 갖는 바로 앞서간 셀과의 간격이이상이라 판단하여 상기 ATM 통신망으로 전달하는 단계를 포함하여 이루어진 초고속 폴리싱 방법.
  5. 제 4 항에 있어서, 상기 단계(4)는,
    CAM 감시부나 CAM 저장부의 타이머(TIMER)필드나 카운터(COUNTER)필드에 저장되는 값들이 기억될 때의 초기 값에서 시작하여 시간이에서 다음 셀 슬롯 시간일 때 하기의 수학식들에 의해 변화관계식을 갖는 것을 특징으로 하는 초고속 폴리싱 방법.
    ,
  6. 제 4 항 또는 제 5 항에 있어서, 상기 단계(4)는,
    CAM 감시부와 CAM 저장부에서 하나의 엔트리를 제거하고자 할 경우, CAM 감시부에서 카운터(COUNTER)값과 타이머(TIMER)값이 모두 0이면 이 해당 엔트리가 CAM 감시부에서 제거되고, CAM 저장부에서 어떤 엔트리의 카운터(COUNTER)값이 1인 상태에서 타이머(TIMER)값이 0이면 해당 엔트리가 CAM 저장부에서 제거됨과 동시에 폴리싱 장치에 저장되었던 셀이 ATM 통신망으로 전달되는 것을 특징으로 하는 초고속 폴리싱 방법.
  7. 제 6 항에 있어서, 상기 단계(5)는,
    CAM 감시부에 소정의 엔트리가 기억될 경우, CAM 저장부에 저장된 엔트리 내용 중 어드레스 필드에는 이 셀의 VCI 값과 카운터 필드에는 0, 그리고 타이머 필드에는값이 저장되며, 이 순간부터 이 엔트리의 타이머 값은 매 셀 슬롯시간이 경과할 때마다 소정의 값이 감소하게 되고, 카운터 값과 타이머 값이 각각소정의 값이 되는 순간 이 엔트리가 CAM 감시부에서 자동적으로 제거되는 것을 특징으로 하는 초고속 폴리싱 방법.
KR1020000029087A 2000-05-29 2000-05-29 초고속 폴리싱 장치 및 그 방법 KR20010108575A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000029087A KR20010108575A (ko) 2000-05-29 2000-05-29 초고속 폴리싱 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000029087A KR20010108575A (ko) 2000-05-29 2000-05-29 초고속 폴리싱 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR20010108575A true KR20010108575A (ko) 2001-12-08

Family

ID=45815169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000029087A KR20010108575A (ko) 2000-05-29 2000-05-29 초고속 폴리싱 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR20010108575A (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110585A (ja) * 1991-10-16 1993-04-30 Fujitsu Ltd ポリシング機能モニタ方式
JPH06311178A (ja) * 1993-04-22 1994-11-04 Hitachi Ltd ポリシング回路
JPH06315034A (ja) * 1993-04-28 1994-11-08 Nippon Telegr & Teleph Corp <Ntt> セル流制御装置およびａｔｍ通信網
US5469543A (en) * 1991-08-14 1995-11-21 Nec Corporation Policing circuits arranged in matrix array for selectively transferring virtual path identifier (VPI) responsive to either VPI or service class identifier (SCI) threshold value
WO1997007615A1 (en) * 1995-08-18 1997-02-27 Newbridge Networks Corporation Traffic policing in broadband networks
US5745478A (en) * 1995-03-27 1998-04-28 Koninklijke Ptt Nederland N.V. ATM policing device
US5828654A (en) * 1992-02-06 1998-10-27 Hitachi, Ltd. ATM cell policing method and apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469543A (en) * 1991-08-14 1995-11-21 Nec Corporation Policing circuits arranged in matrix array for selectively transferring virtual path identifier (VPI) responsive to either VPI or service class identifier (SCI) threshold value
JPH05110585A (ja) * 1991-10-16 1993-04-30 Fujitsu Ltd ポリシング機能モニタ方式
US5828654A (en) * 1992-02-06 1998-10-27 Hitachi, Ltd. ATM cell policing method and apparatus
JPH06311178A (ja) * 1993-04-22 1994-11-04 Hitachi Ltd ポリシング回路
JPH06315034A (ja) * 1993-04-28 1994-11-08 Nippon Telegr & Teleph Corp <Ntt> セル流制御装置およびａｔｍ通信網
US5745478A (en) * 1995-03-27 1998-04-28 Koninklijke Ptt Nederland N.V. ATM policing device
WO1997007615A1 (en) * 1995-08-18 1997-02-27 Newbridge Networks Corporation Traffic policing in broadband networks

Similar Documents

Publication Publication Date Title
JP3813696B2 (ja) パケット交換通信システム
JP3813695B2 (ja) パケット交換通信システム
JP3278865B2 (ja) トラヒック制御方法
JP3813697B2 (ja) トラフィック成形装置
US8009565B2 (en) Switch with function for assigning queue based on a declared transfer rate
US7236458B2 (en) Method for monitoring traffic in packet switched network
JPH04100342A (ja) トラヒック制御方式
JPH0744542B2 (ja) 非同期転送モードにおける仮想パスの帯域割当方式
JPH09149046A (ja) パケット流量監視制御方式
JP2002208937A (ja) フロー制御装置およびノード装置
CA2238795A1 (en) Er information acceleration in abr traffic
JP4317788B2 (ja) シェーピング装置、フロー制御方法および通信ノード装置
JP2000031997A (ja) 帯域管理装置及びその方法
JP2002543740A (ja) Ａｔｍネットワークのトラフィックを管理する方法および装置
KR20010108575A (ko) 초고속 폴리싱 장치 및 그 방법
EP0481447A2 (en) Method of controlling communication network incorporating virtual channels exchange nodes and virtual paths exchange nodes
JPH09214499A (ja) セル流量制御装置
JPH07131465A (ja) Ａｔｍセル多重化制御方式
JP2778552B2 (ja) バッファ管理方法及びバッファ管理システム
JP3813700B2 (ja) パケットの時間多重連続フロー成形方法
US7477596B1 (en) Policing engine providing dynamic adjustment of peak and sustained data cell rates and efficient transfer of AAL5 cells
KR0151911B1 (ko) 에이티엠 망에서 출력대역제어를 위한 셀 간격 제어 장치 및 그 방법
JPH10190691A (ja) トラフィック成形装置及びルーチン
JP2000324124A (ja) Ａｔｍ交換機
Hung et al. Buffer design for wide-area ATM networks using virtual finishing times

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee