JP3139547B2 - 電界放出型冷陰極及びその用途 - Google Patents

電界放出型冷陰極及びその用途

Info

Publication number
JP3139547B2
JP3139547B2 JP26695098A JP26695098A JP3139547B2 JP 3139547 B2 JP3139547 B2 JP 3139547B2 JP 26695098 A JP26695098 A JP 26695098A JP 26695098 A JP26695098 A JP 26695098A JP 3139547 B2 JP3139547 B2 JP 3139547B2
Authority
JP
Japan
Prior art keywords
emitter
substrate
gate electrode
field emission
cold cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26695098A
Other languages
English (en)
Other versions
JP2000100314A (ja
Inventor
久 武村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26695098A priority Critical patent/JP3139547B2/ja
Priority to US09/399,518 priority patent/US6351059B1/en
Publication of JP2000100314A publication Critical patent/JP2000100314A/ja
Application granted granted Critical
Publication of JP3139547B2 publication Critical patent/JP3139547B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02Electron guns
    • H01J3/021Electron guns using a field emission, photo emission, or secondary emission electron source
    • H01J3/022Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Microwave Tubes (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電界放出型冷陰極に
関し、特に電子を放出するエミッタの近傍にゲート電極
を有する電界放出型冷陰極に関する。また、本発明はこ
の電界放出型冷陰極の用途に関する。
【0002】
【従来の技術】電界放出型冷陰極は、先鋭なコーン形状
のエミッタと、サブミクロンオーダの開口を有しエミッ
タに近接して形成されるゲート電極により、エミッタ先
端に高電界を集中し、真空中でエミッタ先端から電子を
放出させる素子で、別に設けられたアノード電極でその
電子を受ける。近年の微細加工技術の発展により小型化
が進み3極管型の超小型電子管や薄型表示装置の電子銃
の構成要素として広く使用されている。従来の1μm程
度のゲート径を有する電界放出型冷陰極は通常100V
程度の電圧をエミッタとゲート電極の間にかけることに
より先鋭なエミッタの先端から電子が放出されていた。
しかしながら、100V以上の動作電圧では消費電力や
制御回路の面から動作条件が制限を受けるため、低電圧
での動作が求められていた。その一つの方法として、ゲ
ート電極の開口径を微細化する方法がある。しかしなが
ら、単に微細化するだけでは同時にエミッタとゲート電
極間の絶縁膜の膜厚も薄くなり絶縁耐圧が劣化するの
で、絶縁耐圧の劣化を抑制できるゲート電極の径の微細
化手法が求められていた。
【0003】さらに、近接してエミッタとゲート電極が
空間的に隔てられて配置されるためにエミッタとゲート
電極間で放電が発生することがある。これにより過剰な
電流がエミッタ或いはゲート電極に流れると電極材料が
溶融し、エミッタ・ゲート電極間が短絡破壊する不良が
発生することがある。これを防止するためには放電時に
過剰な電流が流れないようにエミッタ或いはゲート電極
に電流を抑制する素子を形成することが有効である。こ
れまで通常用いられる方法としては抵抗をエミッタに接
続して形成する方法がある。この方法では抵抗形成領域
の面積が必要で有るばかりでなく、放電時以外の通常動
作時にも電流が抑制され、動作電圧が上昇することがあ
った。そこで非線形な電流電圧特性を有する縦型の電流
制御素子が提案されてきている。
【0004】縦型の電流制御素子を有する電界放出型冷
陰極は、例えば特開平10−12128号公報に開示さ
れている。
【0005】図8は第1の従来例の工程順断面図であ
る。まず、図8(a)に示すように、シリコン基板1表
面に例えば酸化膜よりなるマスク膜14を1μm厚に形
成する。次にレジストなどでマスク膜14をパターニン
グし基板1を露出させる。次にマスク膜14をマスクと
して露出した基板を異方性エッチングして10μmの深
さのトレンチ4を形成する。次に図8(b)に示すよう
に、BPSG膜を2μm厚に減圧CVDにより成膜しトレ
ンチ4内にのみBPSG膜5が埋設されるまでエッチバ
ックを行う。次に図8(c)に示すように、酸化膜6を
CVD法により約400nm厚に堆積しした後、ゲート電
極膜7をスパッタ法により200nm厚に堆積し所望の
電極形状にパターニングする。次に図8(d)に示すよ
うにエミッタ形成領域に0.5μm程度の径のゲート開
口8をゲート電極7及び酸化膜6を選択的にエッチング
して形成する。次にアルミナ膜などの犠牲層9を斜め方
向からの回転蒸着でゲート電極7及び酸化膜6の側壁に
堆積させる。次にモリブデンなどのエミッタ材料を垂直
方向からの蒸着で堆積させると基板上にエミッタ10a
と犠牲層上に余剰なエミッタ材料10bが形成される。
最後に図8(f)に示すように、犠牲層9を燐酸などで
エッチングすることにより、エミッタ材料10bはリフ
トオフされ電界放出型冷陰極が形成される。
【0006】この従来例ではトレンチ4で囲まれた領域
が非線形な電流電圧特性を持つ放電電流抑制素子として
働き、装置の放電短絡破壊が防止できる。
【0007】この従来例の特性改善構造の一例を図9に
示す。シリコン基板1上に開口を有する酸化膜6とゲー
ト電極膜7を有し、ゲート開口8内に先鋭な形状のエミ
ッタ10aを有し、エミッタ10aを囲むように基板1
に設けられBPSG膜5で埋設されたトレンチ4を有
し、トレンチ4で囲まれた基板1の上面に基板よりも高
濃度のn型不純物を添加されたn型領域12を有してい
る。
【0008】この例は図8の従来例にn型拡散層12を
加えた構造となっており、エミッタ下部の接触抵抗が低
下し、さらに電流経路がエミッタ下部に集中することを
防いでいる。これにより、n型拡散層12が無い場合、
局所的な領域に放電時に電流が集中し、エミッタと基板
の接触抵抗により局所的に電圧がかかりブレークダウン
し、トレンチで囲まれた領域の非線形な電流電圧特性の
放電電流抑制素子の実効長が短くなり、実効長が短くな
った素子間に高電界がかかり耐圧が劣化することを防止
している。
【0009】
【発明が解決しようとする課題】従来技術の第1の問題
点は、ゲート電極下の絶縁膜を絶縁性のよい熱酸化膜で
形成できないため、ゲート径の微細化を進めることによ
り絶縁膜厚が薄くなりエミッタ・ゲート電極間の耐圧が
低下していくことである。これはエミッタの高さがゲー
ト開口径に比例するためであり、例えばゲート開口径が
0.8μmから0.4μmになると酸化膜厚は0.4μ
mから0.2μmになる。
【0010】従来技術の第2の問題点は、ゲート径の微
細化によりエミッタ・ゲート電極間の酸化膜が薄膜化す
るに伴い酸化膜側壁の沿面距離が短くなることである。
一般に、エミッタゲート電極間の酸化膜の真空中に露出
した沿面は表面位、付着物、沿面での放電の発生など
エミッタ・ゲート電極間のリーク電流の発生経路となる
と考えられている。従って、エミッタ・ゲート電極間の
酸化膜厚が微細化により薄くなり沿面距離が短くなると
エミッタ・ゲート電極間のリーク電流が発生するという
問題があった。
【0011】次に第3の問題点はトレンチにより形成さ
れた放電電流抑制素子の耐圧が微細化に伴うエミッタ・
ゲート電極間の酸化膜の薄膜化により低下することであ
る。これはトレンチで形成された放電電流抑制素子の耐
圧が決まる要因であるトレンチ深さで決まる縦方向の耐
圧とトレンチの幅で決まる横方向の耐圧の内、横方向の
耐圧が劣化するためである。横方向の耐圧は実質的には
トレンチの幅とエミッタとトレンチ間に発生している電
位差にも影響されている。ここで正に印加されたゲート
電極の下の酸化膜が薄膜化すると酸化膜下の基板にn型
のチャネルが形成され耐圧はトレンチ幅のみに依存する
ことになる。従って、エミッタと基板の接触抵抗を下げ
るために図9に示したように基板上にn型拡散層12を
形成した構造では顕著になる可能性がある。
【0012】本発明の目的は微細化に伴うエミッタ・ゲ
ート電極間の耐圧の劣化・リーク電流の増加および放電
時の耐圧の劣化という課題を抑制した上で、ゲート電極
とエミッタ間の距離を短縮させエミッタ先端にかかる電
界を高め、動作電圧の低減を信頼性を高めると同時に実
現することである。
【0013】
【課題を解決するための手段】上記課題を解決する本発
明は、電子を放出するエミッタが上表面に形成されエミ
ッタ電極となる基板と、基板上に絶縁膜を介して形成さ
れエミッタを間隔をおいて取り囲む開口を有するゲート
電極とにより構成された電界放出型冷陰極において、エ
ミッタ近傍ではゲート電極とエミッタ電極とを隔てる空
間を有し、絶縁膜と基板との前記空間に面接する境界は
エミッタの形成される基板表面より低い位置に有り、前
記エミッタを囲み前記境界よりも前記エミッタから離れ
た位置から絶縁膜で埋設されたトレンチが形成されてい
ることを特徴とする電界放出型冷陰極である。また、本
発明の電界放出型冷陰極は、前記境界と前記エミッタの
形成される基板表面との段差が前記絶縁膜とエミッタと
の間に形成されていること、ゲート電極を支える絶縁膜
の厚さは、エミッタとゲート電極間の距離よりも大きく
形成されていることを特徴としている。
【0014】更に、ゲート電極のエミッタ電極と空間を
隔てて対向する面および該空間と接する基板の表面の少
なくともいずれかの一方に絶縁膜が形成されてもよい。
【0015】また、境界面で囲まれたエミッタに接する
基板の表面が基板よりも高濃度のn型領域となっていて
もよい。
【0016】本発明によれば、ゲート電極を支える絶縁
膜厚はエミッタ近傍のエミッタ・ゲート電極間距離より
も厚くなっているのでエミッタとゲート電極間の絶縁性
が高くなり、さらにトレンチで形成された放電電流抑制
素子の耐圧が高くなり、エミッタとゲート電極間距離を
短縮することにより動作電圧の低い電界放出型冷陰極を
提供できる。
【0017】また、高耐圧で低電圧動作が可能な本発明
の電界放出型冷陰極を画像を表示する表示装置、例えば
フラットパネルディスプレイやディスプレイ用陰極管に
適応することにより、電流特性の安定した低電圧で動作
できる装置を提供できる。
【0018】さらに高耐圧で低電圧動作が可能な本発明
の電界放出型冷陰極を進行波管を形成する増幅装置に適
用することにより、電流特性の安定した低電圧で動作で
きる装置を提供できる。
【0019】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図1は本発明の第1の実施
の形態の電界放出型冷陰極の模式的断面図、図2は本発
明の第1の実施の形態の電界放出型冷陰極の模式的上面
図、図3は本発明の第1の形態の電界放出型冷陰極の製
造工程の第1の実施例を示す模式的断面図である。図1
は図2のA−B断面を示す。図中符号1は基板、1aは
基板に形成された凸形状の基板段差部、3、6は酸化
膜、3aは酸化膜端、4は基板に形成されたトレンチ、
5はトレンチを埋設するBPSG(ボロン・リン珪酸ガ
ラス)膜、7はゲート電極、10aはエミッタである。
図中13はゲート電極7とエミッタ10aに接続された
基板間の酸化膜の沿面距離を示す説明のための矢印であ
る。
【0020】第1の実施の形態の電界放出型冷陰極は、
図1および図2に示すように、BPSG膜で埋設された
トレンチで分離され上表面に凸型の基板段差部1aと先
鋭な先端を有するエミッタ10aとが形成されたn型の
基板1、エミッタ10aを取り囲むように形成されたゲ
ート電極7、酸化膜3および酸化膜6により構成されて
いる。基板段差部1aの内側にエミッタ10aは形成さ
れ、酸化膜3および酸化膜6の境界3aは段差部1aの
外側に、即ち、ゲート電極7とエミッタ電極10aとを
隔てる空間に面した酸化膜3と基板1との境界はエミッ
タの形成される基板表面よりも低くなるように形成され
ている。これにより、ゲート電極7を支える酸化膜3お
よび酸化膜6を合わせた厚さはゲート電極7とエミッタ
10a間の距離よりも大きく設定することができる。ま
た、境界3aの外側にBPSG膜5で埋設されたトレン
チ4が基板1の深さ方向に形成されている。これによ
り、エミッタ10aと、エミッタ10aからみてトレン
チ4の外側の基板1とを隔てる絶縁膜の横方向の膜厚
は、トレンチ4で分離されている領域ではトレンチ4の
幅であり、これに加えて、トレンチ4の内側からエミッ
タ10aの形成される凸部まで酸化膜3が基板上に形成
されていることで、境界3aとトレンチ4までの距離だ
け実効的に絶縁膜の横方向膜厚を厚く形成する事ができ
ている。
【0021】従って、ゲート電極7とエミッタ電極とな
る基板1の間の耐圧は、酸化膜3と酸化膜6の絶縁耐圧
とゲート電極7とエミッタ10aとの間のゲート開口部
の放電などによる耐圧で決まることになる。ゲート電極
7と基板間の絶縁耐圧はトータル絶縁膜厚(この実施の
形態では全酸化膜厚)できまるが、ゲート電極7とエミ
ッタ10aとの距離とは関係なく設定できるため、酸化
膜厚で決まる絶縁耐圧は酸化膜厚を酸化膜厚間の電界強
度が破壊電界未満となるような膜厚に設定することによ
り十分な耐圧を得ることができる。また、ゲート電極7
とエミッタ10a間の耐圧は放電で流れる電流量で決ま
るが、これはトレンチ4で囲まれた基板1がピンチ抵抗
として働くことによりエミッタ10aを流れる電流量を
制御することができ、放電時にエミッタ10aやゲート
電極7の溶融破壊を防止することができる。トレンチ4
で囲まれたピンチ抵抗部の耐圧はトレンチ4の深さと幅
で決まるが、縦方向の耐圧はトレンチ深さを深くするこ
とにより向上させることができる。横方向の耐圧はトレ
ンチ4の幅を大きくとることにより向上させることが可
能である。電界放出型冷陰極の実施の形態の中には、エ
ミッタ10a直下の領域の基板のn型領域濃度を接触抵
抗を小さくするために高く設定する場合がある。この場
合には、ピンチ抵抗の横方向の耐圧は放電時にトレンチ
側壁から広がる空乏層の幅がエミッタ直下の表面領域で
はn型領域で制限されるためにトレンチ4の上部の幅で
耐圧が決まる。その場合でもトレンチ4上部にはエミッ
タ10aとトレンチ4の間に酸化膜3を形成する構成と
なっているために、表面部のトレンチ4の実効幅が酸化
膜端3aとトレンチ4間の距離だけ大きく設定でき、基
板表面での耐圧の劣化は生じず、十分な耐圧を得ること
が可能となる。また、放電の一部はエミッタ電極となる
基板1とゲート電極7との間の絶縁膜(この場合酸化膜
3と酸化膜6)とのゲート電極7の空洞内に露出した側
壁表面の沿面を流れる沿面放電がある。この発生を抑制
するためにゲート電極7と基板1間の図中13で示す絶
縁膜沿面距離をエミッタ10aとゲート電極7間の距離
よりも大きくとり、沿面に関わる放電やリーク電流の発
生を抑制することが可能となる。さらにトレンチ4で囲
まれた領域は放電時にのみピンチ抵抗として働くために
通常動作時には空乏層の広がりはなく低抵抗素子として
動作しており、通常動作時に余剰な電圧上昇といった問
題は無いという利点がある。
【0022】次に本発明の第1の実施の形態の電界放出
型冷陰極の製造工程の第1の実施例について図3を参照
して説明する。
【0023】初めに、図3(a)に示すように、約10
15cm-3の濃度のn型シリコンよりなる基板1の表面
に、窒化膜2をCVD法などにより約100nm厚に形
成した後、選択的にフォトリソグラフィ法を用いパター
ニングする。次に窒化膜2をマスクとして基板表面を熱
酸化し、約300nm厚の酸化膜3を形成する。
【0024】次に、図3(b)に示すように、レジスト
(不図示)等をマスクとして酸化膜3の所定領域に例え
ば約2μmの幅の開口を形成し、さらに露出した基板1
に異方性のドライエッチングを施し、約10μmの深さ
のトレンチ4を形成する。その後、減圧CVD法でBP
SG膜を約2μm厚に堆積した後、例えば1000℃の
熱処理を施してBPSG膜を平坦化した後、エッチバッ
クを行い、トレンチ内以外のBPSG膜を除去し、トレ
ンチ4内にBPSG膜5を埋設させるとともに窒化膜2
を除去する。
【0025】次に、図3(c)に示すように、約300
nm厚の酸化膜6をCVD法で堆積し、更に約100n
mから200nm厚の、例えばタングステンよりなるゲ
ート電極膜をスパッタ法により堆積し、図示はしていな
いが引き出し電極を形成するパターニングを行い、選択
的にゲート電極膜をエッチングしてゲート電極7を形成
する。フォトリソグラフィ法によりゲート電極7と酸化
膜6に約0.6μmのゲート開口8を形成する。
【0026】次に、図3(d)に示すように、斜め方向
からの蒸着によりアルミナ膜などによる犠牲層9をゲー
ト開口8の側壁に露出した酸化膜6の側壁と露出してい
るゲート電極7上に堆積するように形成する。次に、垂
直方向から蒸着法により、例えばMoよりなるエミッタ
材料層を堆積する。堆積されたエミッタ材料層はゲート
電極7上に余剰なエミッタ材料層10bとゲート開口8
内に露出した基板上に先鋭な形状のエミッタ10aを形
成する。
【0027】次に、図3(e)に示すように、犠牲層9
を燐酸によりエッチング除去すると、犠牲層9上に形成
されたエミッタ材料層10bはリフトオフされエミッタ
10aが露出する。次に、弗酸により、ゲート開口8内
に露出した酸化膜6をサイドエッチングするとともに酸
化膜6のサイドエッチングにより露出した酸化膜3を同
様にサイドエッチングさせ、図のような電界放出型冷陰
極が完成する。
【0028】この実施例ではトレンチ4内をBPSG膜
5で埋設したが、これに限ったものではなく、不純物原
子の添加されていない酸化膜や窒化膜で埋設してもかま
わない。また、ゲート電極7と基板間の絶縁膜は酸化膜
3と酸化膜6で形成したが、これも他の絶縁膜でもサイ
ドエッチングが選択的に可能で有ればかまわない。更
に、この実施例では、酸化膜3を熱酸化により形成して
いるが、CVD法などにより、あらかじめエミッタ10
aの形成される基板表面よりも低く形成した基板面に酸
化膜を堆積させてもよい。ここで、エミッタ10aの高
さはゲート開口8の幅でおおよそ決まる。従って、ゲー
ト開口8の幅を変える場合、エミッタ10aの高さをゲ
ート電極7とほぼ同じ高さに設定し、最も低いゲート電
圧でエミッションするようにするためには、酸化膜6の
膜厚を変える必要がある。この実施例ではゲート開口幅
を約0.6μmとしたが、これは酸化膜6の厚さを約3
00nmとした場合の一例であって、ゲート開口径を小
さくする場合には、酸化膜6の膜厚を薄く形成する必要
がある。ゲート電極7と基板1間の絶縁膜厚を保ったま
まゲート開口径を小さくするには、予め酸化膜3の膜厚
を厚く設定することにより容易に形成することができ
る。これにより沿面距離と絶縁耐圧の劣化を防止するこ
とができる。また、トレンチ4を形成することにより、
ゲート電極7とエミッタ10a間で放電が発生しゲート
電極7とエミッタ10aが短絡状態になったとしても、
放電の発生したエミッタ直下の基板の電位がゲート電極
の電位まで高くなることにより、トレンチ4の外側の基
板1の電位との間にほぼゲート電圧に近い電位差が発生
しトレンチ4が電界効果トランジスタのゲート絶縁膜と
して働く。これによりトレンチ側壁から内側に空乏層が
広がり、トレンチ4で囲まれた領域がピンチ抵抗として
働き電流を抑制できる。その結果、エミッタ10aやゲ
ート電極7が過電流の発生により溶融するのを防止でき
る。
【0029】次に、本発明の第2の実施例の形態の電界
放出型冷陰極の製造工程の実施例について図4を参照し
て説明する。図4は本発明の第2の実施の形態の製造工
程の実施例を示す模式的断面図である。
【0030】まず、図4(a)は図3(a)と同様であ
り、n型のシリコンよりなる基板1上に選択的に窒化膜
2を形成し、さらに熱酸化により酸化膜3を形成したと
ころである。
【0031】次に、図4(b)は図3(b)と同様であ
り、酸化膜3および基板を貫通しトレンチ4を形成し、
BPSG膜5を埋設した後、窒化膜2を除去したところ
である。
【0032】次に、図4(c)に示すように、約200
nm厚の酸化膜6をCVD法で堆積し、次いで、約10
0nm厚の窒化膜11をCVD法で堆積し、更に約10
0nmから200nm厚の、例えばタングステンよりな
るゲート電極膜をスパッタ法により堆積し、図示はして
いないが引き出し電極を形成するパターニングを行い選
択的にゲート電極膜をエッチングしてゲート電極7を形
成する。次にフォトリソグラフィ法によりゲート電極7
と窒化膜11と酸化膜6に約0.6μmのゲート開口8
を形成する。
【0033】次に、図4(d)に示すように、斜め方向
からの蒸着によりアルミナ膜などによる犠牲層9をゲー
ト開口8の側壁に露出した窒化膜11と酸化膜6の側壁
と露出しているゲート電極7上に堆積するように形成す
る。次に、垂直方向から蒸着法により、例えばMoより
なるエミッタ材料層を堆積する。堆積したエミッタ材料
層はゲート電極7上に余剰なエミッタ材料層10bとゲ
ート開口8内に露出した基板上に先鋭な形状のエミッタ
10aを形成する。
【0034】次に、図4(e)に示すように、犠牲層9
を燐酸によりエッチング除去すると、犠牲層9上に形成
されたエミッタ材料層10bはリフトオフされエミッタ
10aが露出する。次に、弗酸により、ゲート開口8内
に露出した酸化膜6をサイドエッチングするとともに酸
化膜6のサイドエッチングにより露出した酸化膜3を同
様にサイドエッチングさせ、図のように窒化膜11がゲ
ート電極7の下に残った形状の電界放出型冷陰極が完成
する。
【0035】なお、本発明ではゲート電極7の下に残る
絶縁膜を窒化膜11で形成したが材料はこれに限ったも
のではなく、サイドエッチングする他の絶縁膜(この実
施例では酸化膜3、酸化膜6)をサイドエッチングする
際にエッチング速度の遅い材料であればかまわない。
【0036】また、本実施例では窒化膜11はゲート電
極7に接して形成しているが、これはこれに限ったもの
ではなく、酸化膜3と酸化膜6の膜中のいずれかの間に
形成してもかまわない。また、窒化膜を2層以上に分け
て酸化膜3および酸化膜6中に形成する多層膜としても
かまわない。
【0037】第1の実施例では同一の材料によりゲート
電極7と基板1間の絶縁膜を形成していたが、第2の実
施例では窒化膜11を挿入して形成してある。これによ
りゲート開口内に露出したゲート電極7と基板1間の絶
縁膜の沿面距離は、第1の実施例では酸化膜3と酸化膜
6の膜厚にほぼ等しかったのに対して、本実施例では酸
化膜6のサイドエッチング距離だけ沿面距離が長くなっ
ている。その結果、沿面距離に関わる耐圧の向上、放電
の発生やリーク電流の発生を抑制できる効果がある。
【0038】次に本発明の第2の形態の電界放出型冷陰
極の第2の実施例について図5を参照して説明する。図
5は本発明の第2の実施の形態の電界放出型冷陰極の第
2の実施例の模式的断面図である。
【0039】BPSG膜5で埋設された深さ約10μm
のトレンチ4で分離され、上表面に凸形状の基板段差部
1aと先鋭な先端を有するエミッタ10aとが形成され
たn型のシリコンよりなる基板1、エミッタ10aを取
り囲むように形成された約100nmから200nm厚
のゲート電極7、300nm厚の酸化膜3および200
nm厚の酸化膜6、100nm厚の窒化膜11、基板1
の上表面の凸部に形成された約1017cm-3の濃度の不
純物が添加されたn型拡散層12により構成されてい
る。
【0040】ここで、基板段差部1aの内側にエミッタ
10aは形成され、酸化膜3および酸化膜6の境界3a
は段差部1aの外側に、即ち酸化膜3と基板1との境界
はエミッタの形成される基板表面よりも低くなるように
形成され、n型拡散層12とトレンチ4の間に酸化膜3
が形成されている。これにより、n型拡散層12は直接
トレンチ4と接する形状とならず実効的に酸化膜端3a
からトレンチまでの距離だけトレンチ幅が広がった構造
に近い特性となる。その結果、接触抵抗を下げるための
n型拡散層を形成した素子においても、放電時の耐圧を
十分に高く設定することができる。この構成では横方向
の耐圧を確保するためにトレンチの幅を広くすることな
く耐圧を向上できるので、トレンチを広げた場合にトレ
ンチ内を埋設することが困難になるという工程上の不都
合を解消することができる。
【0041】次に、本発明の第3の形態の電界放出型冷
陰極の実施例について図6を参照して説明する。図6は
本発明の第3の実施の形態の電界放出型冷陰極の実施例
の模式的断面図である。
【0042】BPSG膜5で埋設された深さ約10μm
のトレンチ4で分離され、上表面に凸型の段差部1aと
先鋭な先端を有するエミッタ10とが形成されたn型の
シリコンよりなる基板1、エミッタ10を取り囲むよう
に形成された約100nmから200nm厚のゲート電
極7、300nm厚の酸化膜3および300nm厚の酸
化膜6により構成されている。この電界放出型冷陰極は
公知の方法によりn型のシリコン基板1の一部を先鋭に
加工しエミッタ10を形成した後、エミッタ10の周り
を除き酸化膜3を形成した後、これまでの実施例で述べ
たようにBPSG膜5を埋設したトレンチ4を形成し、
酸化膜6とゲート電極7を堆積した後、公知のエッチバ
ック手法によりエミッタ10上のゲート電極7に開口を
設け、弗酸により酸化膜6と酸化膜3をサイドエッチす
ることにより形成することができる。
【0043】これまでの実施例が基板1上にMoを堆積
して形成したエミッタを有する電界放出型冷陰極であっ
たのに対して、この実施例はエミッタとしてn型のシリ
コンよりなる基板1を加工して形成した実施例である。
【0044】次に、本発明の第4の形態の電界放出型冷
陰極の実施例について図7を参照して説明する。図7は
本発明の第4の実施の形態の電界放出型冷陰極の実施例
の模式的断面図である。
【0045】BPSG膜5で埋設された深さ約10μm
のトレンチ4で分離され、上表面に凸型の段差部1aと
先鋭な先端を有するエミッタ10とが形成されたn型の
シリコンよりなる基板1、エミッタ10を取り囲むよう
に形成された約100nmから200nm厚のゲート電
極7、300nm厚の酸化膜3および200nm厚の酸
化膜6さらに約100nmの膜厚の窒化膜11により構
成されている。この電界放出型冷陰極も、公知の方法に
よりn型のシリコン基板1の一部を先鋭に加工しエミッ
タ10を形成した後、エミッタ10の周りを除き酸化膜
3を形成した後、これまでの実施例で述べたようにBP
SG膜5を埋設したトレンチ4を形成し、酸化膜6、窒
化膜11、ゲート電極7を堆積した後、公知のエッチバ
ック手法によりエミッタ10上のゲート電極7および窒
化膜11に開口を設け、弗酸により酸化膜6と酸化膜3
をサイドエッチすることにより形成することができる。
【0046】この方法ではシリコン基板1をエミッタと
して形成する方法においてもゲート電極7と基板1間の
絶縁膜の沿面距離を大きく形成することが可能である。
【0047】なお、本発明の形態3および4においても
エミッタ10および凸型の段差部1aの内側の領域にn
型の不純物を添加したn型拡散層を形成した素子に適用
してもかまわない。
【0048】これまでの実施の形態ではトレンチ4に囲
まれた領域に1個の凸型の領域を基板1に形成し、凸型
の内側の上部に1個のエミッタを堆積或いは基板1を加
工して形成した形状で説明したが、本発明の実施形態は
これに限ったものではなく、トレンチ4で囲まれた基板
1上に複数個の凸部が形成され、凸部の基板上に単数或
いは複数個のエミッタが形成された構成でも、トレンチ
で囲まれた基板1に1個の凸部が形成され複数個のエミ
ッタが凸部の基板上に形成された構成でもかまわない。
さらには、基板1内にトレンチ4で囲まれた領域はこれ
までの実施の形態では1個の領域で説明したが、その限
りではなく、同一の基板上に複数個のトレンチ4で囲ま
れた領域が形成され、それぞれに単数或いは複数個の凸
部の基板上に単数或いは複数個のエミッタが形成されて
いてもかまわない。
【0049】表示装置に電子銃として本発明の電界放出
型冷陰極を組み込む場合には、このエミッタに対向して
蛍光体層を有する陽極電極が配置され、エミッタから放
出された電子を受けて蛍光体が発光する。
【0050】この電界放出型冷陰極を電子銃として、表
示装置に組み込んだ場合、通常真空中での動作が要求さ
れるため、表示装置に組み込んだ後絶縁不良で交換する
ことは困難であった。また、表示装置の低消費電力動作
のために低電圧で動作する電子銃が求められていた。表
示装置の低消費電力化には電子銃を動作させるドライブ
回路での消費電力低減が有効である。そのためには、ド
ライブ電圧となるエミッタ・ゲート間電圧を低減するこ
とが有効であるが、本発明では放電や絶縁破壊の耐性が
劣化することなくゲート径を小さくでき、エミッタ・ゲ
ート間電圧を低減することができるため、容易にドライ
ブ回路の消費電力を低減できる。特に画素数の大きいフ
ラットパネルディスプレイに適用することにより、複数
の電子銃が低消費電力で高信頼性を維持しつつ動作させ
ることが可能となる。なお、この効果は他の表示素子に
おいても同様であり、ディスプレイ用陰極管(CRT)
でも同様である。
【0051】また、進行波管(TWT)用の電子銃とし
て、この電界放出型冷陰極を適用する場合においても真
空中での動作であるために絶縁不良、放電破壊で電子銃
を交換することは困難である。また、大電力のTWTの
場合には高電流の電子が必要とされるため消費電力の低
減のためには動作電圧の低減がなおいっそう重要であ
る。本発明の電界放出型冷陰極をTWTに適用すること
により容易に高信頼性の低電圧動作の装置を実現するこ
とができる。
【0052】
【発明の効果】以上説明したように本発明の電界放出型
冷陰極は、高耐圧で低電圧動作が可能であり、同時に放
電時の過電流を通常動作時の電圧上昇無く抑制できる効
果がある。
【0053】これはエミッタとゲート電極とを隔てる空
間を有しており、また、ゲート電極を支える絶縁膜の厚
さをエミッタとゲート電極間距離よりも厚くすることが
できるので、エミッタとゲート電極間距離を短縮するこ
とによって微細化しても絶縁膜の膜厚減少による耐圧劣
化が無く、微細化により動作電圧を低くできるからであ
る。
【0054】さらに、ゲート電極を支える絶縁膜の一部
にエッチング速度の異なる材料を用いることにより、エ
ミッタ近傍のゲート開口内の絶縁膜をサイドエッチした
場合にエッチング速度の遅い材料膜がゲート電極と同様
の長さに残り、実効的なエミッタ近傍の絶縁膜の沿面距
離が長くなり、沿面によるエミッタとゲート電極間の耐
圧やリーク電流の発生を抑制できるという効果がある。
【0055】また、エミッタ近傍の空洞の外側の基板に
絶縁膜で埋設されたトレンチを囲むように形成すること
により、このトレンチで囲まれた領域がピンチ抵抗とし
て動作するため、通常動作時には動作電圧の上昇が無
く、エミッタとゲート電極間に放電が発生した場合に過
剰な電流の発生を抑制でき、エミッタ或いはゲート電極
の溶融破壊を防止できる効果がある。さらに、エミッタ
とトレンチ間に絶縁膜を介した構造となっているため
に、エミッタ直下に接触抵抗低減のためのn型拡散層を
形成してもトレンチとn型拡散層は接触しない構成とな
るばかりでなく、トレンチ上部の横方向の実効絶縁膜幅
が広くなり容易に放電時の電流を抑制できる効果があ
る。
【0056】また、高耐圧で放電時の電流制御ができ、
低電圧動作が可能な本発明の電界放出型冷陰極を表示装
置、例えばフラットパネルディスプレイあるいはディス
プレイ用陰極に適用することにより、電流特性の安定し
た高信頼性の装置を提供することが可能となる。
【0057】また、高耐圧で放電時の電流制御ができ低
電圧動作が可能な本発明の電界放出型冷陰極を進行波管
(TWT)に適用することにより、高信頼性で低消費電
力の装置を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の電界放出型冷陰極
の模式的断面図である。
【図2】本発明の第1の実施の形態の電界放出型冷陰極
の模式的上面図である。
【図3】本発明の第1の実施の形態の電界放出型冷陰極
の製造工程の実施例を示す模式的断面図である。
【図4】本発明の第2の実施の形態の電界放出型冷陰極
の製造工程の第1の実施例を示す模式的断面図である。
【図5】本発明の第2の実施の形態の電界放出型冷陰極
の第2の実施例を示す模式的断面図である。
【図6】本発明の第3の実施の形態の電界放出型冷陰極
の実施例を示す模式的断面図である。
【図7】本発明の第4の実施の形態の電界放出型冷陰極
の実施例を示す模式的断面図である。
【図8】従来の電界放出型冷陰極の第1の実施例を示す
模式的断面図である。
【図9】従来の電界放出型冷陰極の第2の実施例を示す
模式的断面図である。
【符号の説明】
1 シリコン基板 2、11 窒化膜 3、6 酸化膜 4 トレンチ 5 BPSG膜 7 ゲート電極 8 ゲート開口 9 犠牲層 10、10a エミッタ 10b エミッタ材料層 12 n型拡散層 13 絶縁膜の沿面距離 14 マスク膜 1a 基板段差部 3a 境界

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 電子を放出するエミッタが上表面に形成
    されエミッタ電極となる基板と、前記基板上に絶縁膜を
    介して形成され前記エミッタと間隔をおいて取り囲む開
    口を有するゲート電極とにより構成された電界放出型冷
    陰極において、前記エミッタ近傍では前記ゲート電極と
    前記エミッタ電極とを隔てる空間を有し、前記絶縁膜と
    前記基板との前記空間に面接する境界は前記エミッタの
    形成される前記基板表面より低い位置に有り、前記エミ
    ッタを囲み、前記境界よりも前記エミッタから離れた位
    置から前記基板に絶縁膜で埋設されたトレンチが形成さ
    れていることを特徴とする電界放出型冷陰極。
  2. 【請求項2】 前記境界と前記エミッタの形成される前
    記基板表面との段差が前記絶縁膜と前記エミッタとの間
    に形成されていることを特徴とする請求項1に記載の電
    界放出型冷陰極。
  3. 【請求項3】 前記ゲート電極を支える前記絶縁膜の厚
    さは、前記エミッタと前記ゲート電極間の距離よりも大
    きく形成されていることを特徴とする請求項1又は2に
    記載の電界放出型冷陰極。
  4. 【請求項4】 前記ゲート電極の前記エミッタ電極と空
    間を隔てて対向する面および該空間と接する前記基板の
    表面の少なくともいずれかの一方に絶縁膜が形成されて
    いる請求項1乃至3の何れか1項に記載の電界放出型冷
    陰極。
  5. 【請求項5】 前記境界面で囲まれた前記エミッタに接
    する前記基板の表面が基板よりも高濃度のn型領域とな
    っていることを特徴とする請求項1乃至4の何れか1項
    に記載の電界放出型冷陰極。
  6. 【請求項6】 電子銃を用いて画像を表示する表示装置
    において、前記電子銃が請求項1乃至5の何れか1項に
    記載の電界放出型冷陰極を備えることを特徴とする表示
    装置。
  7. 【請求項7】 前記表示装置がフラットパネルディスプ
    レイである請求項6記載の表示装置。
  8. 【請求項8】 前記表示装置がディスプレイ用陰極管で
    ある請求項記載の表示装置。
  9. 【請求項9】 電子銃を用いて進行波管を形成する増幅
    装置において、前記電子銃が請求項1乃至5の何れか1
    項に記載の電界放出型冷陰極を備えることを特徴とする
    進行波管装置。
JP26695098A 1998-09-21 1998-09-21 電界放出型冷陰極及びその用途 Expired - Fee Related JP3139547B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP26695098A JP3139547B2 (ja) 1998-09-21 1998-09-21 電界放出型冷陰極及びその用途
US09/399,518 US6351059B1 (en) 1998-09-21 1999-09-20 Field-emission type cold cathode and application thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26695098A JP3139547B2 (ja) 1998-09-21 1998-09-21 電界放出型冷陰極及びその用途

Publications (2)

Publication Number Publication Date
JP2000100314A JP2000100314A (ja) 2000-04-07
JP3139547B2 true JP3139547B2 (ja) 2001-03-05

Family

ID=17437949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26695098A Expired - Fee Related JP3139547B2 (ja) 1998-09-21 1998-09-21 電界放出型冷陰極及びその用途

Country Status (2)

Country Link
US (1) US6351059B1 (ja)
JP (1) JP3139547B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002298755A (ja) * 2001-01-26 2002-10-11 Sony Corp 電子銃と陰極線管及び画像表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0785778A (ja) 1993-09-20 1995-03-31 Toppan Printing Co Ltd 電子放出素子
JPH105021A (ja) 1996-06-21 1998-01-13 Hinode Houshiyoku:Kk 身飾品の製造方法
JP3080004B2 (ja) 1996-06-21 2000-08-21 日本電気株式会社 電界放出型冷陰極およびその製造方法
JPH1050205A (ja) 1996-08-01 1998-02-20 Matsushita Electric Ind Co Ltd 電界放出型電子源及びその製造方法

Also Published As

Publication number Publication date
US6351059B1 (en) 2002-02-26
JP2000100314A (ja) 2000-04-07

Similar Documents

Publication Publication Date Title
JP3070469B2 (ja) 電界放射冷陰極およびその製造方法
KR100205051B1 (ko) 필드 에미션 디스플레이 소자의 제조방법
JP3080004B2 (ja) 電界放出型冷陰極およびその製造方法
JP2900837B2 (ja) 電界放射型冷陰極装置及びその製造方法
JP3139547B2 (ja) 電界放出型冷陰極及びその用途
JP2985942B2 (ja) 電界放出型冷陰極装置
JP3104639B2 (ja) 電界放出型冷陰極
JP3266503B2 (ja) 側面電界放出素子のための最適ゲート制御設計及び製作方法
JP3127844B2 (ja) 電界放出型冷陰極
JPH0748346B2 (ja) 電界放出冷陰極素子
US6043103A (en) Field-emission cold cathode and method of manufacturing same
JP3026484B2 (ja) 電界放出型冷陰極
JP3107007B2 (ja) 電界放出型冷陰極および電子管
JP3139476B2 (ja) 電界放出型冷陰極
JP3390255B2 (ja) 電界放出陰極装置及びその製造方法
JPH11149858A (ja) 電界放出型冷陰極およびその製造方法
JP4193294B2 (ja) 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置
JP2001043789A (ja) 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置
KR100279749B1 (ko) 게이트와 에미터를 초근접시킨 전계방출 어레이의 제조방법
JP2000215787A (ja) 電界放出型冷陰極素子、その製造方法及び画像表示装置
US5953580A (en) Method of manufacturing a vacuum device
JP3178600B2 (ja) 電界放出型冷陰極
JPH11238451A (ja) 電界放出冷陰極及びその製造方法
JPH09185941A (ja) 電子放出装置及びその製造方法
KR100218684B1 (ko) 전계방출 소자 제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees