JP3139541B2 - 電界放出型冷陰極の製造方法 - Google Patents
電界放出型冷陰極の製造方法Info
- Publication number
- JP3139541B2 JP3139541B2 JP33024797A JP33024797A JP3139541B2 JP 3139541 B2 JP3139541 B2 JP 3139541B2 JP 33024797 A JP33024797 A JP 33024797A JP 33024797 A JP33024797 A JP 33024797A JP 3139541 B2 JP3139541 B2 JP 3139541B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- opening
- gate electrode
- layer
- conductive substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、フラットパネルデ
ィスプレイ、ＣＲＴ、電子顕微鏡、電子ビーム露光装
置、および各種電子ビーム装置の電子ビーム源として利
用することが可能な電界放出型冷陰極に関する。
ィスプレイ、ＣＲＴ、電子顕微鏡、電子ビーム露光装
置、および各種電子ビーム装置の電子ビーム源として利
用することが可能な電界放出型冷陰極に関する。
【０００２】
【従来の技術】近年、半導体微細加工技術を用いて、導
電性基板、絶縁層、ゲート電極層およびそれらの開口部
内に先鋭化された陰極エミッタを一体化して形成される
電界放出型冷陰極の研究開発が活発に行われ、高性能な
電子銃への応用が期待されている。
電性基板、絶縁層、ゲート電極層およびそれらの開口部
内に先鋭化された陰極エミッタを一体化して形成される
電界放出型冷陰極の研究開発が活発に行われ、高性能な
電子銃への応用が期待されている。
【０００３】従来の電界放出型冷陰極の製造技術の一例
として、Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈ
ｙｓｉｃｓ，Ｖｏｌ．４７（１９７６）の５２４８ペー
ジに記載されているようにＳｐｉｎｔ等は高放射電流密
度の発生と制御性の面から高融点金属モリブデンを用い
た電界放出型冷陰極の製造方法を示している。図２にそ
の製造方法を示す。Ｎ型に高ドープされたシリコン基板
（導電性基板３）上にＳｉＯ２からなる絶縁層２とモリ
ブデンからなるゲート電極層１を順次堆積し（図２
（ａ））、エッチング工程により円形の開口部を形成す
る（図２（ｂ））。フッ酸によりゲート電極開口部下方
の絶縁層をエッチングし、図２（ｃ）に示すように絶縁
層の開口径のみを広げる。その後、基板を回転させなが
ら、斜め入射でアルミニウム層を堆積させる（図２
（ｄ））。以下、この層を犠牲層と呼ぶことにする。斜
め入射によって形成された犠牲層４はゲート電極の上部
とその側壁のみに堆積する。犠牲層４を形成した後、エ
ミッタ材料であるモリブデンを高真空中で蒸着等の手法
により、基板に対して垂直に堆積させる。モリブデンの
堆積が進行すると、犠牲層の開口部周辺にもモリブデン
が凝縮し、開口径が徐々に小さくなり、最終的には開口
部が閉ざされる。これと同時に導電性基板上にはコーン
形状のエミッタ５が形成される（図２（ｅ））。犠牲層
４上に堆積したモリブデン６は犠牲層４をエッチングす
ることよって同時に除去され、最終的に導電性基板上に
形成された絶縁層およびゲート電極層の開□部内に先端
部が鋭利なコーン形状のエミッタが形成される（図２
（ｆ））。このようなエミッタは複数個配列することも
可能であり、先端部にゲート電圧をエミッタ電位に対し
て１００から３００ボルト印加することにより、１チッ
プ当たり５０から１５０マイクロアンペア程度の電子を
真空中に放出可能であることが記載されている。
として、Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈ
ｙｓｉｃｓ，Ｖｏｌ．４７（１９７６）の５２４８ペー
ジに記載されているようにＳｐｉｎｔ等は高放射電流密
度の発生と制御性の面から高融点金属モリブデンを用い
た電界放出型冷陰極の製造方法を示している。図２にそ
の製造方法を示す。Ｎ型に高ドープされたシリコン基板
（導電性基板３）上にＳｉＯ２からなる絶縁層２とモリ
ブデンからなるゲート電極層１を順次堆積し（図２
（ａ））、エッチング工程により円形の開口部を形成す
る（図２（ｂ））。フッ酸によりゲート電極開口部下方
の絶縁層をエッチングし、図２（ｃ）に示すように絶縁
層の開口径のみを広げる。その後、基板を回転させなが
ら、斜め入射でアルミニウム層を堆積させる（図２
（ｄ））。以下、この層を犠牲層と呼ぶことにする。斜
め入射によって形成された犠牲層４はゲート電極の上部
とその側壁のみに堆積する。犠牲層４を形成した後、エ
ミッタ材料であるモリブデンを高真空中で蒸着等の手法
により、基板に対して垂直に堆積させる。モリブデンの
堆積が進行すると、犠牲層の開口部周辺にもモリブデン
が凝縮し、開口径が徐々に小さくなり、最終的には開口
部が閉ざされる。これと同時に導電性基板上にはコーン
形状のエミッタ５が形成される（図２（ｅ））。犠牲層
４上に堆積したモリブデン６は犠牲層４をエッチングす
ることよって同時に除去され、最終的に導電性基板上に
形成された絶縁層およびゲート電極層の開□部内に先端
部が鋭利なコーン形状のエミッタが形成される（図２
（ｆ））。このようなエミッタは複数個配列することも
可能であり、先端部にゲート電圧をエミッタ電位に対し
て１００から３００ボルト印加することにより、１チッ
プ当たり５０から１５０マイクロアンペア程度の電子を
真空中に放出可能であることが記載されている。
【０００４】
【発明が解決しようとする課題】前記犠牲層を用いた電
界放出型冷陰極の製造法はエミッタ形成と最上層に堆積
した不用なエミッタ材料の除去を容易にしていた。しか
し、犠牲層を用いる手法では以下に述べる問題点があっ
た。
界放出型冷陰極の製造法はエミッタ形成と最上層に堆積
した不用なエミッタ材料の除去を容易にしていた。しか
し、犠牲層を用いる手法では以下に述べる問題点があっ
た。
【０００５】第一に、犠牲層の膜質と制御性が悪いた
め、エミッタ形状のばらつき等による放出電流の不均一
性が生じていた。ゲート開口部内に形成されるエミッタ
形状は犠牲層堆積後の開口部の形状に大きく依存する。
したがって、犠牲層の開口部が円形ではなく湾曲してい
る場合には、形成されるエミッタ形状は犠牲層の形状を
反映し必然的に歪んだ形状になったり、エミッタ先端位
置が正常な位置からずれることになる。電界電子放出に
よる放出電流特性はエミッタの先端形状やゲート電極に
対するエミッタの先端位置により、電界の集中の度合い
が異なるため、犠牲層を介して形成されたエミッタから
の電子放出特性は不均一になり、歩留まりや信頼性が低
下する要因になる。さらに、犠牲層は基板を回転させな
がら、斜め入射によって堆積させるため、工程が複雑に
なることに加えて高価で制御性のよい装置が必要にな
る。したがって、従来の製造方法では高コスト化と低ス
ループットの要因になる。
め、エミッタ形状のばらつき等による放出電流の不均一
性が生じていた。ゲート開口部内に形成されるエミッタ
形状は犠牲層堆積後の開口部の形状に大きく依存する。
したがって、犠牲層の開口部が円形ではなく湾曲してい
る場合には、形成されるエミッタ形状は犠牲層の形状を
反映し必然的に歪んだ形状になったり、エミッタ先端位
置が正常な位置からずれることになる。電界電子放出に
よる放出電流特性はエミッタの先端形状やゲート電極に
対するエミッタの先端位置により、電界の集中の度合い
が異なるため、犠牲層を介して形成されたエミッタから
の電子放出特性は不均一になり、歩留まりや信頼性が低
下する要因になる。さらに、犠牲層は基板を回転させな
がら、斜め入射によって堆積させるため、工程が複雑に
なることに加えて高価で制御性のよい装置が必要にな
る。したがって、従来の製造方法では高コスト化と低ス
ループットの要因になる。
【０００６】第二に、従来の製造方法によって形成され
るゲートとエミッタの距離は図４に示すように、エミッ
タの高さＬとエミッタ先端角θが規定されると、実質的
なゲート開口径は開口部の犠牲層の膜厚（２ｔ）だけ広
げられることになる。したがつて、ゲートとエミッタの
距離は犠牲層の膜厚により制約を受け小さくすることが
できず、その結果、電界放出開始電圧を低下させること
が困難であり、動作電圧が高いという問題を生じてい
た。
るゲートとエミッタの距離は図４に示すように、エミッ
タの高さＬとエミッタ先端角θが規定されると、実質的
なゲート開口径は開口部の犠牲層の膜厚（２ｔ）だけ広
げられることになる。したがつて、ゲートとエミッタの
距離は犠牲層の膜厚により制約を受け小さくすることが
できず、その結果、電界放出開始電圧を低下させること
が困難であり、動作電圧が高いという問題を生じてい
た。
【０００７】
【課題を解決するための手段】上記課題を解決する本発
明によれば、導電性基板上に絶縁層およびゲート電極層
をこの順で形成する工程と、前記絶縁層および前記ゲー
ト電極層をエッチングし、前記導電性基板に達する開口
部を形成する工程と、前記導電性基板に対して垂直方向
から、前記開口部の底面に露出した導電性基板の表面お
よび前記ゲート電極層の表面にエミッタ材料を堆積し、
開口部内に先鋭化されたエミッタチップを形成する工程
と、前記ゲート電極層上部に堆積したエミッタ材料を、
Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ
ｉｎｇ（ＣＭＰ）技術により除去する工程とを有するこ
とを特徴とする電界放出型冷陰極の製造方法が提供され
る。また本発明によれば、 導電性基板上に絶縁層、ゲー
ト電極層およびストッパー層をこの順で形成する工程
と、前記絶縁層、ゲート電極層およびストッパー層をエ
ッチングし、前記導電性基板に達する開口部を形成する
工程と、前記導電性基板に対して垂直方向から、前記開
口部の底面に露出した導電性基板の表面および前記スト
ッパー層の表面にエミッタ材料を堆積し、開口部内に先
鋭化されたエミッタチップを形成する工程と、前記ゲー
ト電極層上部に堆積したエミッタ材料を、Ｃｈｅｍｉｃ
ａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ（ＣＭ
Ｐ）技術により除去する工程とを有することを特徴とす
る電界放出型冷陰極の製造方法が提供される。
明によれば、導電性基板上に絶縁層およびゲート電極層
をこの順で形成する工程と、前記絶縁層および前記ゲー
ト電極層をエッチングし、前記導電性基板に達する開口
部を形成する工程と、前記導電性基板に対して垂直方向
から、前記開口部の底面に露出した導電性基板の表面お
よび前記ゲート電極層の表面にエミッタ材料を堆積し、
開口部内に先鋭化されたエミッタチップを形成する工程
と、前記ゲート電極層上部に堆積したエミッタ材料を、
Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ
ｉｎｇ（ＣＭＰ）技術により除去する工程とを有するこ
とを特徴とする電界放出型冷陰極の製造方法が提供され
る。また本発明によれば、 導電性基板上に絶縁層、ゲー
ト電極層およびストッパー層をこの順で形成する工程
と、前記絶縁層、ゲート電極層およびストッパー層をエ
ッチングし、前記導電性基板に達する開口部を形成する
工程と、前記導電性基板に対して垂直方向から、前記開
口部の底面に露出した導電性基板の表面および前記スト
ッパー層の表面にエミッタ材料を堆積し、開口部内に先
鋭化されたエミッタチップを形成する工程と、前記ゲー
ト電極層上部に堆積したエミッタ材料を、Ｃｈｅｍｉｃ
ａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ（ＣＭ
Ｐ）技術により除去する工程とを有することを特徴とす
る電界放出型冷陰極の製造方法が提供される。
【０００８】本発明の電界放出型冷陰極の製造方法によ
れば、エミッタ形成時に犠牲層を用いることなくゲート
電極層を介して直接行うため、工程を簡略化できる。ま
た、エミッタ形状および先端位置の制御性が向上するこ
とによって、放出電流が均一化され、生産性と信頼性が
向上する。さらに、ゲートとエミッタの距離が小さくな
るため、低電圧で良好な電子放出特性を得ることができ
る。
れば、エミッタ形成時に犠牲層を用いることなくゲート
電極層を介して直接行うため、工程を簡略化できる。ま
た、エミッタ形状および先端位置の制御性が向上するこ
とによって、放出電流が均一化され、生産性と信頼性が
向上する。さらに、ゲートとエミッタの距離が小さくな
るため、低電圧で良好な電子放出特性を得ることができ
る。
【０００９】
【発明の実施の形態】図１は、本発明によって製造され
る電界放出型冷陰極の断面構造を示すものである。Ｎ型
に高ドープされたシリコン基板（導電性基板３）上に５
００ｎｍのＳｉＯ２からなる絶縁層２と２００ｎｍのモ
リブデンからなるゲート電極層１を順次堆積し（図１
（ａ））、エッチング工程により複数の円形の開口部を
形成する。（図１（ｂ））ゲート電極層は導電性を有す
る金属、合金、金属間化合物でもよい。開口径は、ここ
では７００ｎｍとした。次に、フッ酸によりゲート電極
開口部下方の絶縁層をエッチングし、図１（ｃ）に示す
ように絶縁層の開口径のみを広げる。その後、エミッタ
材料であるモリブデンを高真空中で蒸着により、基板に
対して垂直に堆積させる。モリブデンの堆積が進行する
と、ゲート電極層の開口部周辺にもモリブデンが凝縮
し、膜厚が増加するとともに開口径が徐々に小さくな
り、最終的に開口部が閉ざされる。これと同時に導電性
基板上にはコーン形状のエミッタ５が形成される（図１
（ｄ））。ゲート電極層１上に堆積したモリブデン６
は、その後Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ
Ｐｏｌｉｓｈｉｎｇ（ＣＭＰ）等の技術を用いて研削さ
れ、図２（ｅ）に示すように導電性基板上に形成された
絶縁層およびゲート電極層の開口部内に先端部が鋭利な
コーン形状のエミッタ５が形成される。ＣＭＰによるエ
ミッタ材料の研削はあらかじめ堆積させたゲート電極層
の膜厚に至るまで行う。この際の研削は時間制御によっ
て行う。ただし、高精度で研削量を制御するには図１
（ａ）の工程でＣＭＰによるエミッタ材料との選択比の
高い窒化膜等をゲート電極層の上にＣＶＤ等の手法を用
いてあらかじめ形成し、研削する際のストッパーにする
ことも可能である。
る電界放出型冷陰極の断面構造を示すものである。Ｎ型
に高ドープされたシリコン基板（導電性基板３）上に５
００ｎｍのＳｉＯ２からなる絶縁層２と２００ｎｍのモ
リブデンからなるゲート電極層１を順次堆積し（図１
（ａ））、エッチング工程により複数の円形の開口部を
形成する。（図１（ｂ））ゲート電極層は導電性を有す
る金属、合金、金属間化合物でもよい。開口径は、ここ
では７００ｎｍとした。次に、フッ酸によりゲート電極
開口部下方の絶縁層をエッチングし、図１（ｃ）に示す
ように絶縁層の開口径のみを広げる。その後、エミッタ
材料であるモリブデンを高真空中で蒸着により、基板に
対して垂直に堆積させる。モリブデンの堆積が進行する
と、ゲート電極層の開口部周辺にもモリブデンが凝縮
し、膜厚が増加するとともに開口径が徐々に小さくな
り、最終的に開口部が閉ざされる。これと同時に導電性
基板上にはコーン形状のエミッタ５が形成される（図１
（ｄ））。ゲート電極層１上に堆積したモリブデン６
は、その後Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ
Ｐｏｌｉｓｈｉｎｇ（ＣＭＰ）等の技術を用いて研削さ
れ、図２（ｅ）に示すように導電性基板上に形成された
絶縁層およびゲート電極層の開口部内に先端部が鋭利な
コーン形状のエミッタ５が形成される。ＣＭＰによるエ
ミッタ材料の研削はあらかじめ堆積させたゲート電極層
の膜厚に至るまで行う。この際の研削は時間制御によっ
て行う。ただし、高精度で研削量を制御するには図１
（ａ）の工程でＣＭＰによるエミッタ材料との選択比の
高い窒化膜等をゲート電極層の上にＣＶＤ等の手法を用
いてあらかじめ形成し、研削する際のストッパーにする
ことも可能である。
【００１０】本発明では図２で示した従来技術と比較し
て、エミッタ形成時に犠牲層を用いないため、工程を短
縮することができる。さらに、本発明ではゲート開口部
を利用して直接エミッタ形成を行うため、従来の開口部
の制御性および形状が不安定な犠牲層を用いる工程に比
べて、均一な形状制御が可能である。
て、エミッタ形成時に犠牲層を用いないため、工程を短
縮することができる。さらに、本発明ではゲート開口部
を利用して直接エミッタ形成を行うため、従来の開口部
の制御性および形状が不安定な犠牲層を用いる工程に比
べて、均一な形状制御が可能である。
【００１１】また、本発明では従来技術と比較して、エ
ミッタ形成時の犠牲層の層厚によるゲートとエミッタ間
の距離の増大を防止することができる。図３に示すよう
に、エミッタ形成では、基板に対して垂直および平行方
向のモリブデンの凝縮速度を反映してエミッタ先端角θ
はゲート開口径に依存せず一定の値を示す。したがっ
て、ゲート開口径ｄはエミッタの高さＬに対してｄ＝２
Ｌｔａｎθの関係になるように設定される。エミッタ先
端角はモリブデンの蒸着条件によって依存するが、本実
験ではおよそ３０度であった。そこで、例えば絶縁層５
００ｎｍ、膜厚２００ｎｍのゲート電極層の開口部内に
エミッタ先端がゲート電極層の膜厚に対して中心に位置
するような素子設計を行うと、上記の関係からゲート開
口径は７００ｎｍとなる。実施例で示した素子の寸法は
このような計算を元に設計されている。また、ゲートと
エミッタ間の距離はエミッタ高さＬを短くすれば、必然
的に小さくなる。しかし、エミッタの高さを小さくする
ことはゲート電極と基板との絶縁を担う絶縁層２の膜厚
を減少させることになる。ここでは絶縁耐圧すなわち素
子破壊が生じない程度の絶縁層膜厚を考慮して、エミッ
タ高さＬを決定している。
ミッタ形成時の犠牲層の層厚によるゲートとエミッタ間
の距離の増大を防止することができる。図３に示すよう
に、エミッタ形成では、基板に対して垂直および平行方
向のモリブデンの凝縮速度を反映してエミッタ先端角θ
はゲート開口径に依存せず一定の値を示す。したがっ
て、ゲート開口径ｄはエミッタの高さＬに対してｄ＝２
Ｌｔａｎθの関係になるように設定される。エミッタ先
端角はモリブデンの蒸着条件によって依存するが、本実
験ではおよそ３０度であった。そこで、例えば絶縁層５
００ｎｍ、膜厚２００ｎｍのゲート電極層の開口部内に
エミッタ先端がゲート電極層の膜厚に対して中心に位置
するような素子設計を行うと、上記の関係からゲート開
口径は７００ｎｍとなる。実施例で示した素子の寸法は
このような計算を元に設計されている。また、ゲートと
エミッタ間の距離はエミッタ高さＬを短くすれば、必然
的に小さくなる。しかし、エミッタの高さを小さくする
ことはゲート電極と基板との絶縁を担う絶縁層２の膜厚
を減少させることになる。ここでは絶縁耐圧すなわち素
子破壊が生じない程度の絶縁層膜厚を考慮して、エミッ
タ高さＬを決定している。
【００１２】一方、従来の犠牲層を用いた手法では図４
に示すように、犠牲層の膜厚ｔだけゲート電極の開口部
を大きくしておく必要がある。すなわち、エミッタの高
さＬが同じである場合、従来技術では２ｔに相当するゲ
ート開口径のマージンを必要とするため、実質的なゲー
ト開口径は本発明に比べ、２ｔだけ大きくなる。具体的
には、犠牲層の開口部での膜厚を１５０ｎｍとすると、
本発明では従来技術と比較して３００ｎｍのゲート径縮
小を実現することができる。また従来ではゲート開口径
を２ｔ以下に縮小することが不可能であったのに対し、
本発明ではさらに微細化したゲート開口を有するエミッ
タを形成することが可能である。したがって、犠牲層を
用いない本発明では工程が簡略化できると同時に、素子
設計が容易になり、ゲートとエミッタ間の距離を従来技
術よりも縮小することが可能となる。
に示すように、犠牲層の膜厚ｔだけゲート電極の開口部
を大きくしておく必要がある。すなわち、エミッタの高
さＬが同じである場合、従来技術では２ｔに相当するゲ
ート開口径のマージンを必要とするため、実質的なゲー
ト開口径は本発明に比べ、２ｔだけ大きくなる。具体的
には、犠牲層の開口部での膜厚を１５０ｎｍとすると、
本発明では従来技術と比較して３００ｎｍのゲート径縮
小を実現することができる。また従来ではゲート開口径
を２ｔ以下に縮小することが不可能であったのに対し、
本発明ではさらに微細化したゲート開口を有するエミッ
タを形成することが可能である。したがって、犠牲層を
用いない本発明では工程が簡略化できると同時に、素子
設計が容易になり、ゲートとエミッタ間の距離を従来技
術よりも縮小することが可能となる。
【００１３】
【発明の効果】本発明によれば、エミッタ形成を行う際
に犠牲層を用いることなく、ゲート電極層を介して直接
行うため、工程が簡略化できる。また、エミッタ形状お
よび先端位置の制御性が向上することによって、放出電
流が均一化され、生産性と信頼性が向上する。さらに、
ゲートとエミッタの距離が小さくなり、微細エミッタの
作製が可能になるため、低電圧で良好な電子放出特性を
得ることができる。
に犠牲層を用いることなく、ゲート電極層を介して直接
行うため、工程が簡略化できる。また、エミッタ形状お
よび先端位置の制御性が向上することによって、放出電
流が均一化され、生産性と信頼性が向上する。さらに、
ゲートとエミッタの距離が小さくなり、微細エミッタの
作製が可能になるため、低電圧で良好な電子放出特性を
得ることができる。
【図１】本発明における電界放出型冷陰極の製造工程を
説明する図である。
説明する図である。
【図２】従来技術における電界放出型冷陰極の製造工程
を説明する図である。
を説明する図である。
【図３】本発明における電界放出型冷陰極の断面構造を
説明する図である。
説明する図である。
【図４】従来技術における電界放出型冷陰極の断面構造
を説明する図である。
を説明する図である。
１ ゲート電極層 ２ 絶縁層 ３ 導電性基板 ４ 犠牲層 ５ エミッタ ６ モリブデン
Claims (3)
- 【請求項１】 導電性基板上に絶縁層およびゲート電極
層をこの順で形成する工程と、 前記絶縁層および前記ゲート電極層をエッチングし、前
記導電性基板に達する開口部を形成する工程と、 前記導電性基板に対して垂直方向から、前記開口部の底
面に露出した導電性基板の表面および前記ゲート電極層
の表面にエミッタ材料を堆積し、開口部内に先鋭化され
たエミッタチップを形成する工程と、 前記ゲート電極層上部に堆積したエミッタ材料を、Ｃｈ
ｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎ
ｇ（ＣＭＰ）技術により除去する工程とを有することを
特徴とする電界放出型冷陰極の製造方法。 - 【請求項２】 導電性基板上に絶縁層、ゲート電極層お
よびストッパー層をこの順で形成する工程と、 前記絶縁層、ゲート電極層およびストッパー層をエッチ
ングし、前記導電性基板に達する開口部を形成する工程
と、 前記導電性基板に対して垂直方向から、前記開口部の底
面に露出した導電性基板の表面および前記ストッパー層
の表面にエミッタ材料を堆積し、開口部内に先鋭化され
たエミッタチップを形成する工程と、 前記ゲート電極層上部に堆積したエミッタ材料を、Ｃｈ
ｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎ
ｇ（ＣＭＰ）技術により除去する工程とを有することを
特徴とする電界放出型冷陰極の製造方法。 - 【請求項３】 前記ストッパー層が窒化膜である請求項
２に記載の電界放出型冷陰極の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33024797A JP3139541B2 (ja) | 1997-12-01 | 1997-12-01 | 電界放出型冷陰極の製造方法 |
| US09/200,988 US20020009943A1 (en) | 1997-12-01 | 1998-11-30 | Process for manufacturing a field emission cathode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33024797A JP3139541B2 (ja) | 1997-12-01 | 1997-12-01 | 電界放出型冷陰極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11162332A JPH11162332A (ja) | 1999-06-18 |
| JP3139541B2 true JP3139541B2 (ja) | 2001-03-05 |
Family
ID=18230510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33024797A Expired - Fee Related JP3139541B2 (ja) | 1997-12-01 | 1997-12-01 | 電界放出型冷陰極の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020009943A1 (ja) |
| JP (1) | JP3139541B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4830217B2 (ja) * | 2001-06-18 | 2011-12-07 | 日本電気株式会社 | 電界放出型冷陰極およびその製造方法 |
| US20070265158A1 (en) * | 2004-03-29 | 2007-11-15 | Pioneer Corporation | Method of Selectively Applying Carbon Nanotube Catalyst |
| CN100435265C (zh) * | 2005-03-16 | 2008-11-19 | 毕明光 | 利用核径迹技术制造场发射真空微电子器件及显示器 |
| US7521705B2 (en) * | 2005-08-15 | 2009-04-21 | Micron Technology, Inc. | Reproducible resistance variable insulating memory devices having a shaped bottom electrode |
-
1997
- 1997-12-01 JP JP33024797A patent/JP3139541B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-30 US US09/200,988 patent/US20020009943A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11162332A (ja) | 1999-06-18 |
| US20020009943A1 (en) | 2002-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5266530A (en) | Self-aligned gated electron field emitter | |
| US5186670A (en) | Method to form self-aligned gate structures and focus rings | |
| US5259799A (en) | Method to form self-aligned gate structures and focus rings | |
| US5653619A (en) | Method to form self-aligned gate structures and focus rings | |
| US5372973A (en) | Method to form self-aligned gate structures around cold cathode emitter tips using chemical mechanical polishing technology | |
| US5394006A (en) | Narrow gate opening manufacturing of gated fluid emitters | |
| US5702281A (en) | Fabrication of two-part emitter for gated field emission device | |
| US6224447B1 (en) | Electrode structures, display devices containing the same, and methods for making the same | |
| JP3271775B2 (ja) | 自己整列されたアノードを有するプレーナ・バキューム・マイクロエレクトロニック・デバイスを形成するための方法 | |
| JP3139541B2 (ja) | 電界放出型冷陰極の製造方法 | |
| KR100243990B1 (ko) | 전계방출 캐소드와 그 제조방법 | |
| US6036565A (en) | Method of fabricating a field emmision cold cathode | |
| US6391670B1 (en) | Method of forming a self-aligned field extraction grid | |
| US5779514A (en) | Technique to fabricate chimney-shaped emitters for field-emission devices | |
| JP3266503B2 (ja) | 側面電界放出素子のための最適ゲート制御設計及び製作方法 | |
| US5610471A (en) | Single field emission device | |
| US5787337A (en) | Method of fabricating a field-emission cold cathode | |
| JPH06131970A (ja) | 微小真空素子の製造方法 | |
| US5516404A (en) | Method for manufacturing a micro-electronic component having an electrically conductive tip of doped silicon | |
| JPH08129952A (ja) | 電界放出型電子銃の製造方法 | |
| JP3097527B2 (ja) | 電界放射型素子の製造方法 | |
| JP2000173448A (ja) | 電界放射冷陰極の製造方法 | |
| US5468169A (en) | Field emission device employing a sequential emitter electrode formation method | |
| KR100257568B1 (ko) | 전계방출표시 소자의 필드 에미터 어레이 형성방법 | |
| JP3235512B2 (ja) | 電界放射冷陰極およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |