JP3138962B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3138962B2 JP3138962B2 JP01317909A JP31790989A JP3138962B2 JP 3138962 B2 JP3138962 B2 JP 3138962B2 JP 01317909 A JP01317909 A JP 01317909A JP 31790989 A JP31790989 A JP 31790989A JP 3138962 B2 JP3138962 B2 JP 3138962B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- function
- gate
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/1778—Structural details for adapting physical parameters
- H03K19/17792—Structural details for adapting physical parameters for operating speed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17724—Structural details of logic blocks
- H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、配列可能な論理回路アレー型の電子集積回
路に関する。
路に関する。
〈従来の技術及び解決しようとする課題〉 本発明は、英国特許第2180382号明細書に開示される
ような型の配列可能な論理回路アレーに独自の利点を見
出すものである。この英国特許では、論理回路アレー
は、個別の場所またはセルのマトリックスからなり、各
場所或いはセルには、単一の論理機能を実行するために
適合した論理回路がある。単一の論理機能は、2−入力
ナンドゲートによって与えられるのが代表的である。
ような型の配列可能な論理回路アレーに独自の利点を見
出すものである。この英国特許では、論理回路アレー
は、個別の場所またはセルのマトリックスからなり、各
場所或いはセルには、単一の論理機能を実行するために
適合した論理回路がある。単一の論理機能は、2−入力
ナンドゲートによって与えられるのが代表的である。
この型のアレーは、必要な種々の異なる論理機能を実
行するために、種々のナンドゲート配列方法でプログラ
ムすることができる。このような機能の一つは、ラッチ
機能として知られており、英国特許第2180382号の明細
書に開示されている論理アレーでは、ラッチ機能は、4
個のナンドゲートを使用することにより与えられる。
行するために、種々のナンドゲート配列方法でプログラ
ムすることができる。このような機能の一つは、ラッチ
機能として知られており、英国特許第2180382号の明細
書に開示されている論理アレーでは、ラッチ機能は、4
個のナンドゲートを使用することにより与えられる。
しかし、このものでは、論理アレーが必要とするラッ
チ機能が増えると、他の必要な機能に残されるナンドゲ
ートが少なくなるという不利益があり、このため、アレ
ーの全体的効率を減じる結果となる。
チ機能が増えると、他の必要な機能に残されるナンドゲ
ートが少なくなるという不利益があり、このため、アレ
ーの全体的効率を減じる結果となる。
本発明の目的は、付加論理回路を各個別の場所の各論
理回路内に提供して、各場所に、より大きなプログラム
能力を持たせることによって不利益を解消し、これによ
りアレー全体の活用性を高めることにある。
理回路内に提供して、各場所に、より大きなプログラム
能力を持たせることによって不利益を解消し、これによ
りアレー全体の活用性を高めることにある。
〈発明の概要〉 本発明によれば、英国特許第2180382号明細書のクレ
ーム1に記載されているような配列可能な半導体集積回
路が提供されており、この回路は、集積回路の区域に形
成された配列可能な論理アレーを含み、前記論理アレー
は、複数の個別の場所(MC,SC)を有し、前記各個別の
場所(MC,SC)は、各々が第一の単一の論理機能だけを
実行できる第一論理回路(G1,I2)と、選択手段(BS)
の制御下で、前記第一論理回路(G1,I2)がそれ自体で
機能して前記第一の単一の論理機構を実行できるように
するか、前記第一論理回路(G1,I2)と共同して当該第
一論理回路(G1,I2)が第二の単一の論理機能を実行で
きるようにする付加論理回路(C)とを含み、前記第一
論理回路は、論理ゲート(G1)と、該論理ゲート(G1)
の出力に接続されたインバータ(I2)とを含み、前記付
加論理回路(C)は、一方のインバータの入力が他方の
インバータの出力に接続してラッチとて機能するよう前
記第一論理回路のインバータ(I2)と接続するインバー
タ(I3)と、前記論理ゲート(G1)とインバータ(I2)
の間に並列に介装される第一スイッチ手段(T1,T2)及
び第二スイッチ手段(T3)とを含み、前記選択手段(B
S)により前記第二スイッチ手段(T3)を導通させた時
に第一論理回路(G1,I2)がそれ自体で機能して前記第
一の単一の論理機能である論理ゲート機能を実行し、前
記選択手段(BS)により前記第二スイッチ手段(T3)を
非導通とし前記第一スイッチ手段(T1,T2)を開閉作動
させた時に前記第一論理回路(G1,I2)と付加論理回路
(C)が共同して前記第二の単一の論理機能である前記
ラッチ機能を実行できるようにし、前記複数の個別の場
所(MC,SC)を縦続接続可能として制限された信号転送
系を構成するようにした。
ーム1に記載されているような配列可能な半導体集積回
路が提供されており、この回路は、集積回路の区域に形
成された配列可能な論理アレーを含み、前記論理アレー
は、複数の個別の場所(MC,SC)を有し、前記各個別の
場所(MC,SC)は、各々が第一の単一の論理機能だけを
実行できる第一論理回路(G1,I2)と、選択手段(BS)
の制御下で、前記第一論理回路(G1,I2)がそれ自体で
機能して前記第一の単一の論理機構を実行できるように
するか、前記第一論理回路(G1,I2)と共同して当該第
一論理回路(G1,I2)が第二の単一の論理機能を実行で
きるようにする付加論理回路(C)とを含み、前記第一
論理回路は、論理ゲート(G1)と、該論理ゲート(G1)
の出力に接続されたインバータ(I2)とを含み、前記付
加論理回路(C)は、一方のインバータの入力が他方の
インバータの出力に接続してラッチとて機能するよう前
記第一論理回路のインバータ(I2)と接続するインバー
タ(I3)と、前記論理ゲート(G1)とインバータ(I2)
の間に並列に介装される第一スイッチ手段(T1,T2)及
び第二スイッチ手段(T3)とを含み、前記選択手段(B
S)により前記第二スイッチ手段(T3)を導通させた時
に第一論理回路(G1,I2)がそれ自体で機能して前記第
一の単一の論理機能である論理ゲート機能を実行し、前
記選択手段(BS)により前記第二スイッチ手段(T3)を
非導通とし前記第一スイッチ手段(T1,T2)を開閉作動
させた時に前記第一論理回路(G1,I2)と付加論理回路
(C)が共同して前記第二の単一の論理機能である前記
ラッチ機能を実行できるようにし、前記複数の個別の場
所(MC,SC)を縦続接続可能として制限された信号転送
系を構成するようにした。
第一スイッチ手段は、第一及び第二トランジスタから
なる送信ゲートであり、送信ゲートは、前記論理ゲート
から送信ゲートへの信号入力によって開閉作動状態に制
御可能であることが好ましい。第二スイッチ手段は、前
記選択手段により導通状態が制御される単一トランジス
タからなる。
なる送信ゲートであり、送信ゲートは、前記論理ゲート
から送信ゲートへの信号入力によって開閉作動状態に制
御可能であることが好ましい。第二スイッチ手段は、前
記選択手段により導通状態が制御される単一トランジス
タからなる。
選択手段は、ゲート制御信号を生成するのが便利であ
る。ゲート制御信号がある時は、単一トランジスタが導
通状態になり、送信ゲートが短絡して作動しないため、
個別の場所は、第一論理機能としてのみ作動する。
る。ゲート制御信号がある時は、単一トランジスタが導
通状態になり、送信ゲートが短絡して作動しないため、
個別の場所は、第一論理機能としてのみ作動する。
ゲート制御信号がない時は、単一トランジスタが、送
信ゲートを開閉作動状態に制御できる非導通状態になる
ため、個別の場所は、第二論理機能としてのみ作動す
る。
信ゲートを開閉作動状態に制御できる非導通状態になる
ため、個別の場所は、第二論理機能としてのみ作動す
る。
論理ゲートは、送信ゲートの開閉状態間の迅速な切換
をさせるために送信ゲートに送る入力信号の信号過渡時
間は、同入力信号による論理ゲートからの出力の過渡時
間より短くなるようにしている。
をさせるために送信ゲートに送る入力信号の信号過渡時
間は、同入力信号による論理ゲートからの出力の過渡時
間より短くなるようにしている。
本発明では、第一論理機能がナンドゲート機能であ
り、第二論理機能がラッチ機能である。
り、第二論理機能がラッチ機能である。
また、シフトレジスタを形成するようにラッチ機能の
ために配列される個々の場所の複数縦続が考えられる。
ために配列される個々の場所の複数縦続が考えられる。
〈実施例〉 本発明は、以下に述べる実施例及び添付図面により容
易に理解できる。
易に理解できる。
添付図面では、各セルの構成が便宜的に等しく示され
ている。二個のセルは、主セル及び従属セルである。
ている。二個のセルは、主セル及び従属セルである。
各セルは、インバータ形式の出力バッファI1更にイン
バータI2とともに基本の2−入力ナンドゲートG1を有す
る。主セルMCに関しては、ナンドゲートG1の入力のうち
の一方の入力CKが、クロック信号を第一マルチプレクサ
MUX1からセルに送るのに対して、他方の入力Dは、デー
タ信号を第二マルチプレクサMUX2からセルに送る。
バータI2とともに基本の2−入力ナンドゲートG1を有す
る。主セルMCに関しては、ナンドゲートG1の入力のうち
の一方の入力CKが、クロック信号を第一マルチプレクサ
MUX1からセルに送るのに対して、他方の入力Dは、デー
タ信号を第二マルチプレクサMUX2からセルに送る。
付加論理回路Cが、ナンドゲートG1と出力バッファI1
の間に接続される。ビットストアBSからの制御信号を利
用して、付加論理回路は、セルのナンド機能をラッチ回
路機能に変えるように配置される。ビットストアBSはま
た、制御信号を、第一マルチプレクサMUX1及び第二マル
チプレクサMUX2へも供給する。
の間に接続される。ビットストアBSからの制御信号を利
用して、付加論理回路は、セルのナンド機能をラッチ回
路機能に変えるように配置される。ビットストアBSはま
た、制御信号を、第一マルチプレクサMUX1及び第二マル
チプレクサMUX2へも供給する。
付加論理回路は、回路内で、インバータI2と並列に且
つ背中合わせに接続するインバータI3を有し、ラッチ機
構を実行するように配置される。更に、インバータI4
は、クロック信号を、主セルMCの入力CKから従属セルSC
のトランジスタT2に反転させて送るために設けられる。
つ背中合わせに接続するインバータI3を有し、ラッチ機
構を実行するように配置される。更に、インバータI4
は、クロック信号を、主セルMCの入力CKから従属セルSC
のトランジスタT2に反転させて送るために設けられる。
また、付加論理回路には、二個のスイッチ手段が設け
られており、第一の手段は、送信ゲートを形成するよう
に並列接続された極性の異なる二個のトランジスタT1及
びT2で構成され、第二の手段は、単スイッチとして機能
する単一トランジスタT3で構成される。
られており、第一の手段は、送信ゲートを形成するよう
に並列接続された極性の異なる二個のトランジスタT1及
びT2で構成され、第二の手段は、単スイッチとして機能
する単一トランジスタT3で構成される。
作動に際して、付加論理回路とともに論理回路を有す
るセルのナンドゲート機能として或いはラッチ機能とし
て作動するかの選択は、ビットストアBSから発するゲー
ト制御信号GCSにより制御される。ゲート制御信号GCSが
ある時は、トランジスタT3が導通し、送信ゲートを構成
するトランジスタT1及びT2のスイッチは短絡して、送信
ゲートは作動しない。この状態では、セルはナンドゲー
ト機能としてのみ作動する。
るセルのナンドゲート機能として或いはラッチ機能とし
て作動するかの選択は、ビットストアBSから発するゲー
ト制御信号GCSにより制御される。ゲート制御信号GCSが
ある時は、トランジスタT3が導通し、送信ゲートを構成
するトランジスタT1及びT2のスイッチは短絡して、送信
ゲートは作動しない。この状態では、セルはナンドゲー
ト機能としてのみ作動する。
他方では、ゲート制御信号GCSがない時は、トランジ
スタT3は導通せず、トランジスタT1及びT2は、ナンドゲ
ートG1の入力CKからのクロック信号により制御される。
クロック信号は、一方では、トランジスタT1に直接に送
られ、他方では、インバータI4を介してトランジスタT2
に送られる。ナンドゲートG1の有効な出力OPは、送信ゲ
ートに送られる。出力OPから出て送信ゲート(T1+T2)
を通る信号は、インバータI2及びI3で構成されるラッチ
機構により効果的にラッチされる。この状況では、セル
は、ラッチ回路機能としてのみ作動する。
スタT3は導通せず、トランジスタT1及びT2は、ナンドゲ
ートG1の入力CKからのクロック信号により制御される。
クロック信号は、一方では、トランジスタT1に直接に送
られ、他方では、インバータI4を介してトランジスタT2
に送られる。ナンドゲートG1の有効な出力OPは、送信ゲ
ートに送られる。出力OPから出て送信ゲート(T1+T2)
を通る信号は、インバータI2及びI3で構成されるラッチ
機構により効果的にラッチされる。この状況では、セル
は、ラッチ回路機能としてのみ作動する。
ラッチ機能及び送信ゲート制御の作動を下記表に述べ
る。
る。
入力信号CKが、二進数の1の状態で、送信ゲートが閉
の時は、ラッチ(I2及びI3)は入力Dのデータ信号に従
う。しかしながら、送信ゲートが開こうとする際に、ラ
ッチに蓄えられた信号が失われるのを防ぐためには、送
信ゲートへの信号は、ナンドゲートG1の入力時点の信号
が、ラッチ(I2+I3)で有効となる前に、スイッチ変換
をさせるのに十分な速さでなければならない。このよう
に、ラッチ(I2+I3)の迅速な切換は、送信ゲートに送
る信号の過渡時間をナンドゲートを介するより短くする
ことによって達成できる。ここに記載されているような
ラッチモードで作動し且つシフトレジスタ(主セル及び
従属セルとして示される二段階の)様式で接続されるセ
ルを有する本発明を利用すると、インバータI4を介して
反転出力を第1のセルから第2のセルに反転クロック入
力として送るために使用するのに便利である。
の時は、ラッチ(I2及びI3)は入力Dのデータ信号に従
う。しかしながら、送信ゲートが開こうとする際に、ラ
ッチに蓄えられた信号が失われるのを防ぐためには、送
信ゲートへの信号は、ナンドゲートG1の入力時点の信号
が、ラッチ(I2+I3)で有効となる前に、スイッチ変換
をさせるのに十分な速さでなければならない。このよう
に、ラッチ(I2+I3)の迅速な切換は、送信ゲートに送
る信号の過渡時間をナンドゲートを介するより短くする
ことによって達成できる。ここに記載されているような
ラッチモードで作動し且つシフトレジスタ(主セル及び
従属セルとして示される二段階の)様式で接続されるセ
ルを有する本発明を利用すると、インバータI4を介して
反転出力を第1のセルから第2のセルに反転クロック入
力として送るために使用するのに便利である。
このような配置で、多くのラッチの縦続使用が、動作
速度を増大するだけでなく、アレーのより効果的な利用
にも役立つ適宜なシフトレジスタを形成することは、当
技術分野の通常の知識を有する者には明らかである。
速度を増大するだけでなく、アレーのより効果的な利用
にも役立つ適宜なシフトレジスタを形成することは、当
技術分野の通常の知識を有する者には明らかである。
図面は、本発明による各々論理回路を有する二個のセル
の概要図である。 MC……主セル、SC……従属セル、C……付加論理回路、
G1……ナンドゲート、I1〜I4……インバータ、T1〜T3…
…トランジスタ、BS……ビットストア
の概要図である。 MC……主セル、SC……従属セル、C……付加論理回路、
G1……ナンドゲート、I1〜I4……インバータ、T1〜T3…
…トランジスタ、BS……ビットストア
フロントページの続き (72)発明者 ケネス オースチン イギリス国、チェシャー、ノースウィッ チ、ハートフォード、チェスター ロー ド 226ビー (56)参考文献 特開 昭56−153838(JP,A) 特開 昭60−38926(JP,A) 特公 昭61−52493(JP,B2) 英国公開2202356(GB,A) 英国特許2171546(GB,B)
Claims (8)
- 【請求項1】集積回路の区域に形成された配列可能な論
理アレーを含み、 前記論理アレーは、複数の個別の場所(MC,SC)を有
し、 前記各個別の場所(MC,SC)は、 各々が第一の単一の論理機能だけを実行できる第一論理
回路(G1,I2)と、 選択手段(BS)の制御下で、前記第一論理回路(G1,I
2)がそれ自体で機能して前記第一の単一の論理機構を
実行できるようにするか、前記第一論理回路(G1,I2)
と共同して当該第一論理回路(G1,I2)が第二の単一の
論理機能を実行できるようにする付加論理回路(C)
と、 を含み、 前記第一論理回路は、論理ゲート(G1)と、該論理ゲー
ト(G1)の出力に接続されたインバータ(I2)とを含
み、 前記付加論理回路(C)は、一方のインバータの入力が
他方のインバータの出力に接続してラッチとて機能する
よう前記第一論理回路のインバータ(I2)と接続するイ
ンバータ(I3)と、前記論理ゲート(G1)とインバータ
(I2)の間に並列に介装される第一スイッチ手段(T1,T
2)及び第二スイッチ手段(T3)とを含み、 前記選択手段(BS)により前記第二スイッチ手段(T3)
を導通させた時に第一論理回路(G1,I2)がそれ自体で
機能して前記第一の単一の論理機能である論理ゲート機
能を実行し、前記選択手段(BS)により前記第二スイッ
チ手段(T3)を非導通とし前記第一スイッチ手段(T1,T
2)を開閉作動させた時に前記第一論理回路(G1,I2)と
付加論理回路(C)が共同して前記第二の単一の論理機
能である前記ラッチ機能を実行できるようにし、 前記複数の個別の場所(MC,SC)を縦続接続可能として
制限された信号転送系を構成するようにしたことを特徴
とする半導体集積回路。 - 【請求項2】第一スイッチ手段が、第一及び第二トラン
ジスタ(T1,T2)からなる送信ゲートであり、送信ゲー
トは前記論理ゲート(G1)から送信ゲートへの信号入力
によって開閉作動状態に制御可能であることを特徴とす
る請求項1記載の半導体集積回路。 - 【請求項3】第二スイッチ手段が、前記選択手段(BS)
により導通状態が制御される単一トランジスタ(T3)か
らなることを特徴とする請求項1又は2記載の半導体集
積回路。 - 【請求項4】選択手段(BS)が、ゲート制御信号(GC
S)を生成し、ゲート制御信号(GCS)がある時は、単一
トランジスタ(T3)が導通状態になり、送信ゲート(T
1,T2)が短絡して、第一論理機能が実行されることを特
徴とする請求項3記載の半導体集積回路。 - 【請求項5】選択手段(BS)が、ゲート制御信号(GC
S)を生成し、ゲート制御信号(GCS)がない時は、単一
トランジスタ(T3)が送信ゲート(T1,T2)を開閉作動
状態に制御できる非導通状態になり、第二論理機能が実
行されることを特徴とする請求項3記載の半導体集積回
路。 - 【請求項6】各第一論理回路の論理ゲート(G1)が、送
信ゲート(T1,T2)の開閉状態間の迅速な切換をさせる
ために送信ゲート(T1,T2)に送る入力信号の過渡時間
が、同入力信号による論理ゲート(G1)からの出力の過
渡時間より短いように配置されたことを特徴とする請求
項1〜5のいずれか1つに記載の半導体集積回路。 - 【請求項7】第一論理機能がナンドゲート機能であり、
第二論理機能がラッチ機能であることを特徴とする請求
項1〜6のいずれか1つに記載の半導体集積回路。 - 【請求項8】ラッチ回路機能のために配列された複数の
個別の場所(MC,SC)がシフトレジスタを形成するよう
に縦続されたことを特徴とする請求項1〜7のいずれか
1つに記載の半導体集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8828828.7 | 1988-12-09 | ||
GB888828828A GB8828828D0 (en) | 1988-12-09 | 1988-12-09 | Semiconductor integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02185118A JPH02185118A (ja) | 1990-07-19 |
JP3138962B2 true JP3138962B2 (ja) | 2001-02-26 |
Family
ID=10648265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01317909A Expired - Fee Related JP3138962B2 (ja) | 1988-12-09 | 1989-12-08 | 半導体集積回路 |
Country Status (11)
Country | Link |
---|---|
US (1) | US5001368A (ja) |
EP (1) | EP0372749B1 (ja) |
JP (1) | JP3138962B2 (ja) |
KR (1) | KR0130760B1 (ja) |
CN (1) | CN1022077C (ja) |
AT (1) | ATE112114T1 (ja) |
CA (1) | CA2004778C (ja) |
DE (1) | DE68918413T2 (ja) |
ES (1) | ES2064463T3 (ja) |
GB (1) | GB8828828D0 (ja) |
RU (1) | RU2054801C1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6507232B2 (en) | 1998-07-09 | 2003-01-14 | Nec Corporation | Semiconductor device which can be set to predetermined capacitance value without increase of delay time |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5477165A (en) * | 1986-09-19 | 1995-12-19 | Actel Corporation | Programmable logic module and architecture for field programmable gate array device |
US5451887A (en) * | 1986-09-19 | 1995-09-19 | Actel Corporation | Programmable logic module and architecture for field programmable gate array device |
US5198705A (en) * | 1990-05-11 | 1993-03-30 | Actel Corporation | Logic module with configurable combinational and sequential blocks |
US5144166A (en) * | 1990-11-02 | 1992-09-01 | Concurrent Logic, Inc. | Programmable logic cell and array |
US5313119A (en) * | 1991-03-18 | 1994-05-17 | Crosspoint Solutions, Inc. | Field programmable gate array |
US5322812A (en) | 1991-03-20 | 1994-06-21 | Crosspoint Solutions, Inc. | Improved method of fabricating antifuses in an integrated circuit device and resulting structure |
US5237218A (en) * | 1991-05-03 | 1993-08-17 | Lattice Semiconductor Corporation | Structure and method for multiplexing pins for in-system programming |
DE69227144T2 (de) * | 1991-05-10 | 1999-03-18 | Toshiba Kawasaki Kk | Programmierbare logische Einheit |
US5221865A (en) * | 1991-06-21 | 1993-06-22 | Crosspoint Solutions, Inc. | Programmable input/output buffer circuit with test capability |
US5148052A (en) * | 1991-10-10 | 1992-09-15 | Intel Corporation | Recirculating transparent latch employing a multiplexing circuit |
US5347519A (en) * | 1991-12-03 | 1994-09-13 | Crosspoint Solutions Inc. | Preprogramming testing in a field programmable gate array |
KR960701449A (ko) * | 1993-03-17 | 1996-02-24 | 더글라스 클린트 | 랜덤 액세스 메모리에 기초하여 구성할 수 있는 어레이(random access memory(ram) based configurable arrays) |
GB9312674D0 (en) | 1993-06-18 | 1993-08-04 | Pilkington Micro Electronics | Configurabel logic array |
US5424654A (en) * | 1994-09-22 | 1995-06-13 | Kaplinsky; Cecil H. | Programmable macrocell circuit |
US5629636A (en) * | 1994-10-19 | 1997-05-13 | Crosspoint Solutions, Inc. | Ram-logic tile for field programmable gate arrays |
US5465055A (en) * | 1994-10-19 | 1995-11-07 | Crosspoint Solutions, Inc. | RAM-logic tile for field programmable gate arrays |
US5532957A (en) * | 1995-01-31 | 1996-07-02 | Texas Instruments Incorporated | Field reconfigurable logic/memory array |
US5754823A (en) * | 1995-02-23 | 1998-05-19 | Datalogic, Inc. | Configurable I/O system using logic state arrays |
US5847580A (en) * | 1996-10-10 | 1998-12-08 | Xilinx, Inc. | High speed bidirectional bus with multiplexers |
US5936424A (en) * | 1996-02-02 | 1999-08-10 | Xilinx, Inc. | High speed bus with tree structure for selecting bus driver |
US5744980A (en) * | 1996-02-16 | 1998-04-28 | Actel Corporation | Flexible, high-performance static RAM architecture for field-programmable gate arrays |
US5760611A (en) * | 1996-10-25 | 1998-06-02 | International Business Machines Corporation | Function generator for programmable gate array |
US5936426A (en) * | 1997-02-03 | 1999-08-10 | Actel Corporation | Logic function module for field programmable array |
US5914616A (en) * | 1997-02-26 | 1999-06-22 | Xilinx, Inc. | FPGA repeatable interconnect structure with hierarchical interconnect lines |
US5942913A (en) * | 1997-03-20 | 1999-08-24 | Xilinx, Inc. | FPGA repeatable interconnect structure with bidirectional and unidirectional interconnect lines |
US6204689B1 (en) | 1997-02-26 | 2001-03-20 | Xilinx, Inc. | Input/output interconnect circuit for FPGAs |
US5963050A (en) * | 1997-02-26 | 1999-10-05 | Xilinx, Inc. | Configurable logic element with fast feedback paths |
US6201410B1 (en) | 1997-02-26 | 2001-03-13 | Xilinx, Inc. | Wide logic gate implemented in an FPGA configurable logic element |
US5889411A (en) * | 1997-02-26 | 1999-03-30 | Xilinx, Inc. | FPGA having logic element carry chains capable of generating wide XOR functions |
US5920202A (en) * | 1997-02-26 | 1999-07-06 | Xilinx, Inc. | Configurable logic element with ability to evaluate five and six input functions |
US6294926B1 (en) | 1999-07-16 | 2001-09-25 | Philips Electronics North America Corporation | Very fine-grain field programmable gate array architecture and circuitry |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2202356A (en) | 1985-02-27 | 1988-09-21 | Xilinx Inc | Configurable combinational logic circuit |
GB2171546B (en) | 1985-02-27 | 1989-10-18 | Xilinx Inc | Configurable logic element |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3342354A1 (de) * | 1983-04-14 | 1984-10-18 | Control Data Corp., Minneapolis, Minn. | Weich programmierbare logikanordnung |
US4642487A (en) * | 1984-09-26 | 1987-02-10 | Xilinx, Inc. | Special interconnect for configurable logic array |
ES2002307A6 (es) * | 1985-09-11 | 1988-08-01 | Pilkington Micro Electronics | Un circuito integrado semiconductor configurable |
JPS62220879A (ja) * | 1986-03-22 | 1987-09-29 | Hitachi Ltd | 半導体装置 |
US4725979A (en) * | 1986-12-05 | 1988-02-16 | Monolithic Memories, Inc. | Emitter coupled logic circuit having fuse programmable latch/register bypass |
US4786904A (en) * | 1986-12-15 | 1988-11-22 | Zoran Corporation | Electronically programmable gate array having programmable interconnect lines |
-
1988
- 1988-12-09 GB GB888828828A patent/GB8828828D0/en active Pending
-
1989
- 1989-11-22 AT AT89312115T patent/ATE112114T1/de not_active IP Right Cessation
- 1989-11-22 EP EP89312115A patent/EP0372749B1/en not_active Expired - Lifetime
- 1989-11-22 DE DE68918413T patent/DE68918413T2/de not_active Expired - Fee Related
- 1989-11-22 ES ES89312115T patent/ES2064463T3/es not_active Expired - Lifetime
- 1989-12-05 RU SU894742572A patent/RU2054801C1/ru active
- 1989-12-06 CA CA002004778A patent/CA2004778C/en not_active Expired - Fee Related
- 1989-12-07 KR KR1019890018129A patent/KR0130760B1/ko not_active IP Right Cessation
- 1989-12-08 CN CN89109119A patent/CN1022077C/zh not_active Expired - Fee Related
- 1989-12-08 US US07/447,946 patent/US5001368A/en not_active Expired - Lifetime
- 1989-12-08 JP JP01317909A patent/JP3138962B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2202356A (en) | 1985-02-27 | 1988-09-21 | Xilinx Inc | Configurable combinational logic circuit |
GB2171546B (en) | 1985-02-27 | 1989-10-18 | Xilinx Inc | Configurable logic element |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6507232B2 (en) | 1998-07-09 | 2003-01-14 | Nec Corporation | Semiconductor device which can be set to predetermined capacitance value without increase of delay time |
Also Published As
Publication number | Publication date |
---|---|
CA2004778A1 (en) | 1990-06-09 |
CN1043839A (zh) | 1990-07-11 |
CN1022077C (zh) | 1993-09-08 |
ATE112114T1 (de) | 1994-10-15 |
CA2004778C (en) | 2000-04-25 |
JPH02185118A (ja) | 1990-07-19 |
RU2054801C1 (ru) | 1996-02-20 |
DE68918413D1 (de) | 1994-10-27 |
KR0130760B1 (ko) | 1998-10-01 |
EP0372749A2 (en) | 1990-06-13 |
EP0372749A3 (en) | 1990-08-01 |
EP0372749B1 (en) | 1994-09-21 |
ES2064463T3 (es) | 1995-02-01 |
GB8828828D0 (en) | 1989-01-18 |
US5001368A (en) | 1991-03-19 |
KR900011151A (ko) | 1990-07-11 |
DE68918413T2 (de) | 1995-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3138962B2 (ja) | 半導体集積回路 | |
US6525565B2 (en) | Double data rate flip-flop | |
US5280202A (en) | Programmable application specific integrated circuit and logic cell therefor | |
US5396127A (en) | Programmable application specific integrated circuit and logic cell therefor | |
US4642487A (en) | Special interconnect for configurable logic array | |
US4912345A (en) | Programmable summing functions for programmable logic devices | |
KR100235812B1 (ko) | 시프트 레지스터 및 프로그래머블 논리회로 및 프로그래머블 논리회로시스템 | |
CN100444523C (zh) | 双电压三态缓冲器电路 | |
GB2345207A (en) | Static clock pulse generator for LCD | |
US6879185B2 (en) | Low power clock distribution scheme | |
US4680484A (en) | Wired-AND FET logic gate | |
US7417455B2 (en) | Programmable function generator and method operating as combinational, sequential and routing cells | |
US6195296B1 (en) | Semiconductor memory device and system | |
JP2726529B2 (ja) | プログラマブル論理素子 | |
US5513141A (en) | Single port register | |
JPH04369920A (ja) | 入力選択機能付きラッチ回路 | |
JPH04307809A (ja) | Rsフリップフロップ | |
JPH05160684A (ja) | ラッチ回路 | |
JPH08501911A (ja) | オプションの入力インバータを具備するフィールドプログラマブルゲートアレイ用ロジックセル | |
SU983833A1 (ru) | Переключающее устройство с фиксацией | |
JPH08279298A (ja) | 正逆シフトレジスタおよびその駆動方法 | |
JPH0536853U (ja) | ゲートアレー | |
JPH053421A (ja) | フリツプフロツプ回路 | |
JPH0220118A (ja) | 空間分割スイッチ | |
JPH05102311A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |