JP3137223B2 - 高周波増幅器およびその発振防止方法 - Google Patents
高周波増幅器およびその発振防止方法Info
- Publication number
- JP3137223B2 JP3137223B2 JP07007214A JP721495A JP3137223B2 JP 3137223 B2 JP3137223 B2 JP 3137223B2 JP 07007214 A JP07007214 A JP 07007214A JP 721495 A JP721495 A JP 721495A JP 3137223 B2 JP3137223 B2 JP 3137223B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency amplifier
- circuit
- matching circuit
- oscillation
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、トランジスタやＦＥ
Ｔなどを用いて構成された高周波増幅器が、不安定動作
をして発振などを起した場合に、この発振を停止させ安
定化を図ることを目的とした高周波増幅器およびその発
振防止方法に関するものである。
Ｔなどを用いて構成された高周波増幅器が、不安定動作
をして発振などを起した場合に、この発振を停止させ安
定化を図ることを目的とした高周波増幅器およびその発
振防止方法に関するものである。
【０００２】
【従来の技術】図５は、例えば、実開平４−４６７１０
号に示された従来の高周波増幅器の一般的な構成を示
す。１は高周波増幅器であり、２は増幅機能を有する電
界効果トランジスタ（以下、ＦＥＴという）もしくはト
ランジスタである。３はＦＥＴ２の電源供給と出力整合
用に用いられるインダクタンス、４は次段の回路への直
流リーク防止と出力整合用に用いられるキャパシタン
ス、５はバイアス安定化のための抵抗、６は所望の周波
数帯域で低インピーダンス化を図るためのキャパシタン
ス、７はバイアス用のインダクタンス、８は直流リーク
防止用のキャパシタンス、９は入力整合回路を構成す
る、特定周波数帯域で所望のインダクタンスとして動作
する分布定数回路（以下、パターンＬという）、１０は
インダクタンス９と共に入力整合回路を構成するキャパ
シタンスである。
号に示された従来の高周波増幅器の一般的な構成を示
す。１は高周波増幅器であり、２は増幅機能を有する電
界効果トランジスタ（以下、ＦＥＴという）もしくはト
ランジスタである。３はＦＥＴ２の電源供給と出力整合
用に用いられるインダクタンス、４は次段の回路への直
流リーク防止と出力整合用に用いられるキャパシタン
ス、５はバイアス安定化のための抵抗、６は所望の周波
数帯域で低インピーダンス化を図るためのキャパシタン
ス、７はバイアス用のインダクタンス、８は直流リーク
防止用のキャパシタンス、９は入力整合回路を構成す
る、特定周波数帯域で所望のインダクタンスとして動作
する分布定数回路（以下、パターンＬという）、１０は
インダクタンス９と共に入力整合回路を構成するキャパ
シタンスである。
【０００３】図６は、高周波増幅器１のプリント基板実
装図であり、図において、１２はプリント基板、１３ａ
〜１３ｅはＧＮＤ１４に接続するスルーホール、１６、
１７は電源デカップリング用のキャパシタンス、１９は
シールドケース、２０は電波吸収体であり、シールドケ
ース１９の内部に貼られている。
装図であり、図において、１２はプリント基板、１３ａ
〜１３ｅはＧＮＤ１４に接続するスルーホール、１６、
１７は電源デカップリング用のキャパシタンス、１９は
シールドケース、２０は電波吸収体であり、シールドケ
ース１９の内部に貼られている。
【０００４】次に動作について説明する。図５におい
て、ＦＥＴ２はインダクタンス７により適切なバイアス
条件でゲートバイアスを受け、また、インダクタンス３
により、ドレインバイアスを受け、増幅機能を実現して
いる。また、このインダクタンス３は出力整合用の素子
としての機能も果たしており、出力側負荷（一般的には
特性インピーダンス５０Ω）とのマッチングをコンデン
サ４とともに実現している。抵抗５は電流帰還を行い、
バイアスの安定化をはかるための抵抗であり、キャパシ
タンス６は所望の周波数帯域で低インピーダンス化を図
り、ＦＥＴのソース側インピーダンスを下げて利得を確
保している。また、インダクタンス９とキャパシタンス
１０とにより、入力側整合回路を構成しており、ＦＥＴ
２の入力側インピーダンスと入力側負荷（一般的には特
性インピーダンス５０ΩまたはＢＰＦなどのフィルタが
接続されたりするケースが多い）とのマッチングをと
り、所要周波数帯域において、所要特性を実現するため
の最適設計をなしている。
て、ＦＥＴ２はインダクタンス７により適切なバイアス
条件でゲートバイアスを受け、また、インダクタンス３
により、ドレインバイアスを受け、増幅機能を実現して
いる。また、このインダクタンス３は出力整合用の素子
としての機能も果たしており、出力側負荷（一般的には
特性インピーダンス５０Ω）とのマッチングをコンデン
サ４とともに実現している。抵抗５は電流帰還を行い、
バイアスの安定化をはかるための抵抗であり、キャパシ
タンス６は所望の周波数帯域で低インピーダンス化を図
り、ＦＥＴのソース側インピーダンスを下げて利得を確
保している。また、インダクタンス９とキャパシタンス
１０とにより、入力側整合回路を構成しており、ＦＥＴ
２の入力側インピーダンスと入力側負荷（一般的には特
性インピーダンス５０ΩまたはＢＰＦなどのフィルタが
接続されたりするケースが多い）とのマッチングをと
り、所要周波数帯域において、所要特性を実現するため
の最適設計をなしている。
【０００５】さらに、増幅器においては、他の重要な要
素として安定性を考慮した整合回路の安定化設計を行う
必要がある。この安定化設計を行う場合、所要周波数帯
域では、安定化設計を行うが、所要周波数帯域外では、
十分な安定化設計を行うことはなく、また、図７に示す
ように、入力側負荷としては、バイパスフィルタ（以
下、ＢＰＦという）１１など、所要周波数帯域外では、
整合インピーダンスと異なる値を有する部品が接続され
たりするため、様々な駆動条件（バイアス条件、温度、
負荷等）によって、所要周波数帯域側で不安定動作とな
り、発振などを起こしてしまう場合がある。この発振対
策として、従来は、ＦＥＴのバイアス条件や周辺回路構
成を変更するなど基本設計の見直しや、図６に示すよう
にシールドケース１９の内側に破線で示した電波吸収体
２０を貼るなどの手段がとられていた。
素として安定性を考慮した整合回路の安定化設計を行う
必要がある。この安定化設計を行う場合、所要周波数帯
域では、安定化設計を行うが、所要周波数帯域外では、
十分な安定化設計を行うことはなく、また、図７に示す
ように、入力側負荷としては、バイパスフィルタ（以
下、ＢＰＦという）１１など、所要周波数帯域外では、
整合インピーダンスと異なる値を有する部品が接続され
たりするため、様々な駆動条件（バイアス条件、温度、
負荷等）によって、所要周波数帯域側で不安定動作とな
り、発振などを起こしてしまう場合がある。この発振対
策として、従来は、ＦＥＴのバイアス条件や周辺回路構
成を変更するなど基本設計の見直しや、図６に示すよう
にシールドケース１９の内側に破線で示した電波吸収体
２０を貼るなどの手段がとられていた。
【０００６】
【発明が解決しようとする課題】従来の高周波増幅器発
振防止方法は、以上のような手段が採られており、基本
設計の見直しの場合、回路規模の増大やプリント基板の
新規設計など、費用面及びスケジュール面で大きな損失
を発生させる場合が多く、また、電波吸収体をシールド
ケース内に貼る場合については、シールド内部の空間的
寸法や周波数帯域などによって効果が著しく変化するた
め、ケースによっては効果がない場合もある。
振防止方法は、以上のような手段が採られており、基本
設計の見直しの場合、回路規模の増大やプリント基板の
新規設計など、費用面及びスケジュール面で大きな損失
を発生させる場合が多く、また、電波吸収体をシールド
ケース内に貼る場合については、シールド内部の空間的
寸法や周波数帯域などによって効果が著しく変化するた
め、ケースによっては効果がない場合もある。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、入力整合回路を構成する分布定
数回路の線路上の任意のポイントへ磁性体を置くこと
で、わずかな性能劣化のみで、発振等の不安定動作を解
決し、基本設計の見直し等を行う場合に比べて、短期間
で、かつトータルコストを押えるに適した高周波増幅器
およびその発振防止方法を提供することを目的とする。
ためになされたもので、入力整合回路を構成する分布定
数回路の線路上の任意のポイントへ磁性体を置くこと
で、わずかな性能劣化のみで、発振等の不安定動作を解
決し、基本設計の見直し等を行う場合に比べて、短期間
で、かつトータルコストを押えるに適した高周波増幅器
およびその発振防止方法を提供することを目的とする。
【０００８】第１の発明は、高周波増幅器の不安定動作
による発振等をより一層的確かつ迅速に解消できる装置
を得ることを目的とする。
による発振等をより一層的確かつ迅速に解消できる装置
を得ることを目的とする。
【０００９】第２の発明は、高周波増幅器の不安定動作
による発振等をなお一層的確かつ迅速に解消できる装置
を得ることを目的とする。
による発振等をなお一層的確かつ迅速に解消できる装置
を得ることを目的とする。
【００１０】第３の発明は、高周波増幅器の不安定動作
による発振等をなお一層的確かつ迅速に解消できる方法
を得ることを目的とする。
による発振等をなお一層的確かつ迅速に解消できる方法
を得ることを目的とする。
【００１１】
【課題を解決するための手段】第１の発明では、所定の
周波数帯域で所望のインダクタンスとして動作する分布
定数回路とキャパシタンスとにより構成した整合回路を
入出力部に具備した高周波増幅器において、前記整合回
路を覆うシールド部材と、このシールド部材の内面に着
脱自在に配設され配設時に前記整合回路を構成する分布
定数回路に装着される磁性体を設けた。
周波数帯域で所望のインダクタンスとして動作する分布
定数回路とキャパシタンスとにより構成した整合回路を
入出力部に具備した高周波増幅器において、前記整合回
路を覆うシールド部材と、このシールド部材の内面に着
脱自在に配設され配設時に前記整合回路を構成する分布
定数回路に装着される磁性体を設けた。
【００１２】第２の発明では、所定の周波数帯域で所望
のインダクタンスとして動作する分布定数回路とキャパ
シタンスとにより構成した整合回路を入出力部に具備し
た高周波増幅器において、前記整合回路を覆うシールド
部材と、このシールド部材の天面に着脱自在に配設され
配設時に前記整合回路を構成する分布定数回路に装着さ
れる磁性体を設けた。
のインダクタンスとして動作する分布定数回路とキャパ
シタンスとにより構成した整合回路を入出力部に具備し
た高周波増幅器において、前記整合回路を覆うシールド
部材と、このシールド部材の天面に着脱自在に配設され
配設時に前記整合回路を構成する分布定数回路に装着さ
れる磁性体を設けた。
【００１３】第３の発明では、所定の周波数帯域で所望
のインダクタンスとして動作する分布定数回路とキャパ
シタンスとにより構成した整合回路を入出力部に具備し
た高周波増幅器の発振防止方法において、発振を起す不
安定動作に応じ、前記整合回路を覆うシールド部材の天
面に磁性体を配設し、その磁性体を前記分布定数回路の
線路に接触させて回路の安定化を図った。
のインダクタンスとして動作する分布定数回路とキャパ
シタンスとにより構成した整合回路を入出力部に具備し
た高周波増幅器の発振防止方法において、発振を起す不
安定動作に応じ、前記整合回路を覆うシールド部材の天
面に磁性体を配設し、その磁性体を前記分布定数回路の
線路に接触させて回路の安定化を図った。
【００１４】この発明の実施例では、次のような具体的
課題解決手段を有する。この発明に係る高周波増幅器の
発振防止方法は、不安定動作を起こす高周波増幅器の入
出力整合回路において、入出力整合回路を構成するパタ
ーンＬの線路上の任意のポイントに磁性体（フェライト
等）を配置する。
課題解決手段を有する。この発明に係る高周波増幅器の
発振防止方法は、不安定動作を起こす高周波増幅器の入
出力整合回路において、入出力整合回路を構成するパタ
ーンＬの線路上の任意のポイントに磁性体（フェライト
等）を配置する。
【００１５】この発明に係る高周波増幅器の発振防止方
法は、不安定動作を起こす高周波増幅器の入出力整合回
路において、入出力整合回路を構成するパターンＬをは
さむ形で、チップ型もしくはディップ型のフェライトビ
ーズを実装出来るパッド部を作り、このパッド部にフェ
ライトビーズ（外周がフェライトで覆われているタイ
プ）を実装しハンダ付けすることにより、パターンＬの
線路上にフェライトビーズを配置する。
法は、不安定動作を起こす高周波増幅器の入出力整合回
路において、入出力整合回路を構成するパターンＬをは
さむ形で、チップ型もしくはディップ型のフェライトビ
ーズを実装出来るパッド部を作り、このパッド部にフェ
ライトビーズ（外周がフェライトで覆われているタイ
プ）を実装しハンダ付けすることにより、パターンＬの
線路上にフェライトビーズを配置する。
【００１６】この発明に係る高周波増幅器の発振防止方
法は、不安定動作を起こす高周波増幅器の入出力整合回
路において、回路のシールド用筐体内天面に磁性体（フ
ェライト）を貼着し、シールド筐体組みつけ時に、この
磁性体（フェライト）が、入出力整合回路を構成するパ
ターンＬの線路上に配置され、且つ、線路に接触するよ
う配置する。
法は、不安定動作を起こす高周波増幅器の入出力整合回
路において、回路のシールド用筐体内天面に磁性体（フ
ェライト）を貼着し、シールド筐体組みつけ時に、この
磁性体（フェライト）が、入出力整合回路を構成するパ
ターンＬの線路上に配置され、且つ、線路に接触するよ
う配置する。
【００１７】
【作用】第１の発明においては、磁性体が、整合回路を
覆うシールド部材の内面に着脱自在に配設され、配設時
に整合回路を構成する分布定数回路に装着されて、安定
化動作を行う。
覆うシールド部材の内面に着脱自在に配設され、配設時
に整合回路を構成する分布定数回路に装着されて、安定
化動作を行う。
【００１８】第２の発明においては、磁性体が、整合回
路を覆うシールド部材の天面に着脱自在に配設され、配
設時に整合回路を構成する分布定数回路に装着されて、
安定化動作を行う。
路を覆うシールド部材の天面に着脱自在に配設され、配
設時に整合回路を構成する分布定数回路に装着されて、
安定化動作を行う。
【００１９】第３の発明においては、磁性体が、発振を
起す不安定動作に応じ、整合回路を覆うシールド部材の
天面に配設され、分布定数回路の線路に接触して、安定
化動作を行う。
起す不安定動作に応じ、整合回路を覆うシールド部材の
天面に配設され、分布定数回路の線路に接触して、安定
化動作を行う。
【００２０】この発明の実施例においては、次のような
具体的作用を有する。この発明における高周波増幅器の
発振防止方法は、不安定動作を起こす高周波増幅器の入
力側整合回路を構成するパターンＬの線路上に、適切な
性能を有する磁性体（フェライト等）を配置し、高周波
増幅器を構成する能動素子であるＦＥＴの入力側負荷イ
ンピーダンスの所要周波数帯域外での安定化（入力反射
係数を小さく）を図り、発振等を防止する。
具体的作用を有する。この発明における高周波増幅器の
発振防止方法は、不安定動作を起こす高周波増幅器の入
力側整合回路を構成するパターンＬの線路上に、適切な
性能を有する磁性体（フェライト等）を配置し、高周波
増幅器を構成する能動素子であるＦＥＴの入力側負荷イ
ンピーダンスの所要周波数帯域外での安定化（入力反射
係数を小さく）を図り、発振等を防止する。
【００２１】
【実施例】実施例１． 以下、図面を参照しながらこの発明の実施例を説明す
る。図１は、この発明の一実施例に係る高周波増幅器の
プリント基板実装図である。１は、入力側に不要波除去
用のＢＰＦ１１を備えた高周波増幅器であり、２は、増
幅機能を有するＦＥＴもしくはトランジスタである。３
は、ＦＥＴの電源供給と出力整合用に用いられるインダ
クタンスである。図示のものはパターンによるインダク
タンスであるが、集中定数型の固定インダクタでも良
い。４は、次段の回路への直流リーク防止と出力整合用
に用いられるキャパシタンス、５は、バイアス安定化の
ための抵抗、６は所望の周波数帯域で低インピーダンス
化を図るためのキャパシタンス、７はバイアス用のイン
ダクタンスである。図示のものは、パターンによるイン
ダクタンスであるが、集中定数型の固定インダクタでも
良い。８は、直流リーク防止用のキャパシタンスであ
る。９は入力整合回路を構成し特定周波数帯域で所望の
インダクタンスとして動作するパターンによるインダク
タンスからなる分布定数回路（以下、パターンＬとい
う）、１０はインダクタンス９と共に入力整合回路を構
成するキャパシタンスである。１１は、不要波除去用の
ＢＰＦ、１２は、プリント基板、１３ａ〜１３ｅは、Ｇ
ＮＤ１４へ接続するためのスルーホールである。１５
は、磁性体（棒状に加工したフェライト等）である。１
６・１７は、ともに電源デカップリング用のキャパシタ
ンスである。
る。図１は、この発明の一実施例に係る高周波増幅器の
プリント基板実装図である。１は、入力側に不要波除去
用のＢＰＦ１１を備えた高周波増幅器であり、２は、増
幅機能を有するＦＥＴもしくはトランジスタである。３
は、ＦＥＴの電源供給と出力整合用に用いられるインダ
クタンスである。図示のものはパターンによるインダク
タンスであるが、集中定数型の固定インダクタでも良
い。４は、次段の回路への直流リーク防止と出力整合用
に用いられるキャパシタンス、５は、バイアス安定化の
ための抵抗、６は所望の周波数帯域で低インピーダンス
化を図るためのキャパシタンス、７はバイアス用のイン
ダクタンスである。図示のものは、パターンによるイン
ダクタンスであるが、集中定数型の固定インダクタでも
良い。８は、直流リーク防止用のキャパシタンスであ
る。９は入力整合回路を構成し特定周波数帯域で所望の
インダクタンスとして動作するパターンによるインダク
タンスからなる分布定数回路（以下、パターンＬとい
う）、１０はインダクタンス９と共に入力整合回路を構
成するキャパシタンスである。１１は、不要波除去用の
ＢＰＦ、１２は、プリント基板、１３ａ〜１３ｅは、Ｇ
ＮＤ１４へ接続するためのスルーホールである。１５
は、磁性体（棒状に加工したフェライト等）である。１
６・１７は、ともに電源デカップリング用のキャパシタ
ンスである。
【００２２】以上のような構成において、次にその動作
を説明する。先ず、高周波増幅器の動作については、従
来技術と同様であるため、ここでは説明を省略する。一
般的に、高周波増幅器（特に低雑音増幅器）の重要な設
計要素として、利得、ＮＦ及び安定性があり、このう
ち、利得及びＮＦについては、整合回路より最適設計を
なしており、安定性についても所要周波数帯域内につい
ては、前述の最適設計により、満足した設計となってい
る。しかしながら、所要周波数帯域外については十分な
安定化設計を行うことはなく、また、入力側負荷として
ＢＰＦ１１など所要周波数帯域外では、ＦＥＴ２の整合
インピーダンスと異なる値を有する部品が接続されるケ
ースが殆どであるため、様々な駆動条件によって所要周
波数帯域側で不安定動作となり発振などを起こしてしま
う場合がある。この発振対策として、この発明では、入
力整合回路を構成するパターンＬ９の線路上に、磁性体
（フェライト等）１５を置くことにより、所要周波数帯
域外でのインピーダンスを安定化させ、発振条件を満足
させないようにしている。
を説明する。先ず、高周波増幅器の動作については、従
来技術と同様であるため、ここでは説明を省略する。一
般的に、高周波増幅器（特に低雑音増幅器）の重要な設
計要素として、利得、ＮＦ及び安定性があり、このう
ち、利得及びＮＦについては、整合回路より最適設計を
なしており、安定性についても所要周波数帯域内につい
ては、前述の最適設計により、満足した設計となってい
る。しかしながら、所要周波数帯域外については十分な
安定化設計を行うことはなく、また、入力側負荷として
ＢＰＦ１１など所要周波数帯域外では、ＦＥＴ２の整合
インピーダンスと異なる値を有する部品が接続されるケ
ースが殆どであるため、様々な駆動条件によって所要周
波数帯域側で不安定動作となり発振などを起こしてしま
う場合がある。この発振対策として、この発明では、入
力整合回路を構成するパターンＬ９の線路上に、磁性体
（フェライト等）１５を置くことにより、所要周波数帯
域外でのインピーダンスを安定化させ、発振条件を満足
させないようにしている。
【００２３】図２はインピーダンスの安定化の効果を示
す図である。図において、横軸は周波数、縦軸はリター
ンロス（５０Ωの正規化インピーダンスに対する反射損
失）を示している。図からもわかるように、フェライト
無しのとき（破線）に対し、フェライト有の場合、６７
０ＭＨｚ付近より高い周波数帯域で、リターンロスが改
善されている。このため、ＦＥＴ２からみた入力負荷側
の所要周波数帯域外でのインピーダンスが安定化された
ことになり、高周波増幅器の安定化を図ることが出来
る。
す図である。図において、横軸は周波数、縦軸はリター
ンロス（５０Ωの正規化インピーダンスに対する反射損
失）を示している。図からもわかるように、フェライト
無しのとき（破線）に対し、フェライト有の場合、６７
０ＭＨｚ付近より高い周波数帯域で、リターンロスが改
善されている。このため、ＦＥＴ２からみた入力負荷側
の所要周波数帯域外でのインピーダンスが安定化された
ことになり、高周波増幅器の安定化を図ることが出来
る。
【００２４】実施例２． 図３は、この発明の他の実施例を示す。図において、２
１はチップ型（面実装型）のフェライトビーズであり、
所要帯域において、最適な性能を有する材質を選択す
る。２２ａ、２２ｂは２１のフェライトビーズを実装
（ハンダ付け）するためのパッドであり、パターンＬ９
をはさむ形で、配置される。２２ａ、２２ｂのパッド部
は、フローティング状態であり、高周波増幅器１の電
源、ＧＮＤや他の信号線等には接続されていない。この
ように、フェライトビーズ２１を実装できるパッド部２
２ａ、２２ｂを予め設けておくことにより、発振等の不
具合が発生した場合でも、フェライトビーズ２１を自挿
することが可能であり、実施例１の接着方法よりも容易
に対応を図れる。
１はチップ型（面実装型）のフェライトビーズであり、
所要帯域において、最適な性能を有する材質を選択す
る。２２ａ、２２ｂは２１のフェライトビーズを実装
（ハンダ付け）するためのパッドであり、パターンＬ９
をはさむ形で、配置される。２２ａ、２２ｂのパッド部
は、フローティング状態であり、高周波増幅器１の電
源、ＧＮＤや他の信号線等には接続されていない。この
ように、フェライトビーズ２１を実装できるパッド部２
２ａ、２２ｂを予め設けておくことにより、発振等の不
具合が発生した場合でも、フェライトビーズ２１を自挿
することが可能であり、実施例１の接着方法よりも容易
に対応を図れる。
【００２５】実施例３． 図４は、この発明の実施例を示す。図において、２３
は、フェライト片であり、シールドの内側天面に配置さ
れる。フェライト片２３は、所要帯域において最適な性
能を有する材質を選択し、且つ、大きさ（形状）につい
ても、シールドを組み付けた場合、１高周波増幅器の基
板上の９パターンＬの線路上に接触するよう選ばれてい
る（加工されている）。この場合、通常、高周波増幅器
では必須であるシールドを利用することにより、基板上
での対応を図ることなく、シールド１９を付けることに
より確実に回路の安定化を図ることが出来る。
は、フェライト片であり、シールドの内側天面に配置さ
れる。フェライト片２３は、所要帯域において最適な性
能を有する材質を選択し、且つ、大きさ（形状）につい
ても、シールドを組み付けた場合、１高周波増幅器の基
板上の９パターンＬの線路上に接触するよう選ばれてい
る（加工されている）。この場合、通常、高周波増幅器
では必須であるシールドを利用することにより、基板上
での対応を図ることなく、シールド１９を付けることに
より確実に回路の安定化を図ることが出来る。
【００２６】実施例４． 上述の各実施例では入力整合回路側に発振防止対策を施
すことについて説明してきたが、出力整合回路側におい
て同様の対策を施すことにより上記実施例と同様の効果
を奏する。
すことについて説明してきたが、出力整合回路側におい
て同様の対策を施すことにより上記実施例と同様の効果
を奏する。
【００２７】以上のように、この発明の実施例によれ
ば、高周波増幅器の入力整合回路を構成するパターンＬ
の線路上に磁性体（フェライト等）を直接置くだけで、
発振を停止させることができるので、基本設計の見直し
による回路規模の増大やプリント基板の新規設計など、
費用面及び、スケジュール面での大きな損失の発生を防
ぐことができ、且つ、簡単に発振等の不安定動作を改善
できる等の効果がある。
ば、高周波増幅器の入力整合回路を構成するパターンＬ
の線路上に磁性体（フェライト等）を直接置くだけで、
発振を停止させることができるので、基本設計の見直し
による回路規模の増大やプリント基板の新規設計など、
費用面及び、スケジュール面での大きな損失の発生を防
ぐことができ、且つ、簡単に発振等の不安定動作を改善
できる等の効果がある。
【００２８】また、予め整合回路を構成するパターンＬ
の線路をはさむ形でチップ型（面実装型）もしくはディ
ップ型のフェライトビーズを実装できるパッドを設けて
おくことにより発振等の不具合が発生した場合でも、フ
ェライトビーズを自挿機により自挿し、ハンダ付けにて
固定することが出来るため、加工性を改善するという効
果が得られる。
の線路をはさむ形でチップ型（面実装型）もしくはディ
ップ型のフェライトビーズを実装できるパッドを設けて
おくことにより発振等の不具合が発生した場合でも、フ
ェライトビーズを自挿機により自挿し、ハンダ付けにて
固定することが出来るため、加工性を改善するという効
果が得られる。
【００２９】また、適切な形状に加工したフェライト片
をシールド筐体の天面の任意の部位に貼着することによ
り、基板上で特別な対応を図ることなく、通常、高周波
回路では必須とされているシールド筐体を利用すること
により、同時に空間でのカップリングを抑圧するという
効果が得られる。
をシールド筐体の天面の任意の部位に貼着することによ
り、基板上で特別な対応を図ることなく、通常、高周波
回路では必須とされているシールド筐体を利用すること
により、同時に空間でのカップリングを抑圧するという
効果が得られる。
【００３０】
【発明の効果】第１の発明によれば、高周波増幅器の不
安定動作による発振等をより一層的確かつ迅速に解消で
きる装置を得ることができる。
安定動作による発振等をより一層的確かつ迅速に解消で
きる装置を得ることができる。
【００３１】第２の発明によれば、高周波増幅器の不安
定動作による発振等をなお一層的確かつ迅速に解消でき
る装置を得ることができる。
定動作による発振等をなお一層的確かつ迅速に解消でき
る装置を得ることができる。
【００３２】第３の発明によれば、高周波増幅器の不安
定動作による発振等をなお一層的確かつ迅速に解消でき
る方法を得ることができる。
定動作による発振等をなお一層的確かつ迅速に解消でき
る方法を得ることができる。
【図１】 この発明の一実施例による高周波増幅器の発
振防止方法を示す図である。
振防止方法を示す図である。
【図２】 この発明によるインピーダンス安定化の効果
を示す図である。
を示す図である。
【図３】 この発明の他の実施例による高周波増幅器の
発振防止方法を示す図である。
発振防止方法を示す図である。
【図４】 この発明の更に他の実施例による高周波増幅
器の発振防止方法を示す図である。
器の発振防止方法を示す図である。
【図５】 高周波増幅器の一般的な構成を示す図であ
る。
る。
【図６】 従来技術による高周波増幅器の発振防止方法
を示す図である。
を示す図である。
【図７】 高周波増幅器の入力側にＢＰＦを付加した場
合のブロック図である。
合のブロック図である。
１ この発明による発振防止対策の対象となる高周波増
幅器、２ ＦＥＴもしくはトランジスタ等の増幅性能を
有する能動素子、３・７ パターンによるインダクタ、
９ パターンによるインダクタからなる分布定数回路、
４・６・８・１０・１６・１７ キャパシタ、１１ Ｂ
ＰＦ、１２ プリント基板、１３ａ〜ｅスルーホール、
１４ プリント基板のＧＮＤ面、１５ 磁性体（フェラ
イト等）、１９ シールドケース、２０ 電波吸収体、
２１ チップ（面実装）型のフェライトビーズ、２２
面実装部品実装用のパッド部、２３ フェライト片。
幅器、２ ＦＥＴもしくはトランジスタ等の増幅性能を
有する能動素子、３・７ パターンによるインダクタ、
９ パターンによるインダクタからなる分布定数回路、
４・６・８・１０・１６・１７ キャパシタ、１１ Ｂ
ＰＦ、１２ プリント基板、１３ａ〜ｅスルーホール、
１４ プリント基板のＧＮＤ面、１５ 磁性体（フェラ
イト等）、１９ シールドケース、２０ 電波吸収体、
２１ チップ（面実装）型のフェライトビーズ、２２
面実装部品実装用のパッド部、２３ フェライト片。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−172506（ＪＰ，Ａ) 特開 平５−235655（ＪＰ，Ａ) 特開 平３−151607（ＪＰ，Ａ) 特開 平７−46047（ＪＰ，Ａ) 特開 昭61−184911（ＪＰ，Ａ) 特開 昭59−221108（ＪＰ，Ａ) 特開 平４−251998（ＪＰ，Ａ) 特開 平５−7101（ＪＰ，Ａ) 特開 平３−276901（ＪＰ，Ａ) 実開 昭48−81349（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/60 H03F 3/193
Claims (3)
- 【請求項１】 所定の周波数帯域で所望のインダクタン
スとして動作する分布定数回路とキャパシタンスとによ
り構成した整合回路を入出力部に具備した高周波増幅器
において、前記整合回路を覆うシールド部材と、このシ
ールド部材の内面に着脱自在に配設され配設時に前記整
合回路を構成する分布定数回路に装着される磁性体を設
けたことを特徴とする高周波増幅器。 - 【請求項２】 所定の周波数帯域で所望のインダクタン
スとして動作する分布定数回路とキャパシタンスとによ
り構成した整合回路を入出力部に具備した高周波増幅器
において、前記整合回路を覆うシールド部材と、このシ
ールド部材の天面に着脱自在に配設され配設時に前記整
合回路を構成する分布定数回路に装着される磁性体を設
けたことを特徴とする高周波増幅器。 - 【請求項３】 所定の周波数帯域で所望のインダクタン
スとして動作する分布定数回路とキャパシタンスとによ
り構成した整合回路を入出力部に具備した高周波増幅器
の発振防止方法において、発振を起す不安定動作に応
じ、前記整合回路を覆うシールド部材の天面に磁性体を
配設し、その磁性体を前記分布定数回路の線路に接触さ
せて回路の安定化を図ることを特徴とする高周波増幅器
の発振防止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07007214A JP3137223B2 (ja) | 1995-01-20 | 1995-01-20 | 高周波増幅器およびその発振防止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07007214A JP3137223B2 (ja) | 1995-01-20 | 1995-01-20 | 高周波増幅器およびその発振防止方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08204471A JPH08204471A (ja) | 1996-08-09 |
| JP3137223B2 true JP3137223B2 (ja) | 2001-02-19 |
Family
ID=11659756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07007214A Expired - Fee Related JP3137223B2 (ja) | 1995-01-20 | 1995-01-20 | 高周波増幅器およびその発振防止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3137223B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08279596A (ja) * | 1995-04-05 | 1996-10-22 | Mitsubishi Electric Corp | 集積回路装置，及びその製造方法 |
| JP5754010B2 (ja) * | 2011-06-20 | 2015-07-22 | 学校法人金沢工業大学 | 軽量永久磁石型磁気共鳴分析装置 |
-
1995
- 1995-01-20 JP JP07007214A patent/JP3137223B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08204471A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5142239A (en) | High frequency linear amplifier assembly | |
| KR100798663B1 (ko) | 분산된 듀플렉싱 기능을 갖는 전-듀플렉스 송수신기 | |
| US20060051038A1 (en) | Electronic apparatus and design method | |
| US7298213B2 (en) | Input impedance matching circuit for low noise amplifier | |
| JPH11298263A (ja) | 高周波電力増幅回路及び高周波電力増幅モジュール | |
| JP3137223B2 (ja) | 高周波増幅器およびその発振防止方法 | |
| US20130309985A1 (en) | Transmission module | |
| US7248118B2 (en) | Radio frequency power amplifier module | |
| JPH09289421A (ja) | 高周波用電力増幅器 | |
| US11411585B2 (en) | Radio-frequency module and communication device | |
| JPH06188643A (ja) | 高周波低雑音増幅器 | |
| JP2883218B2 (ja) | 半導体増幅器 | |
| JP2006295371A (ja) | 電力増幅モジュール | |
| JP3064939B2 (ja) | 高周波増幅器 | |
| JP2002368545A (ja) | 電子回路のノイズ対策方法および電子回路基板 | |
| JP3231449B2 (ja) | マイクロ波回路 | |
| JP2516198B2 (ja) | 電力増幅器モジュ―ルの製造方法および無線機の製造方法 | |
| JP2006222675A (ja) | 不要輻射低減回路及び不要輻射低減方法並びに電子機器 | |
| US20040114298A1 (en) | EMI suppression device | |
| JPH03278701A (ja) | 高周波増幅器 | |
| JPH0261175B2 (ja) | ||
| JP2005244539A (ja) | モノリシック低雑音増幅器 | |
| JPS60140907A (ja) | 半導体集積回路 | |
| JP2005217753A (ja) | 増幅器 | |
| JP2007235524A (ja) | 可変利得増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |