JP2002368545A - 電子回路のノイズ対策方法および電子回路基板 - Google Patents

Abstract

(57)【要約】 【課題】 高周波ノイズの影響を簡単な構成で低減す
る。 【解決手段】 電子回路１１では、アンプ１３を含むパ
ワーＩＣ１２で、プリアンプなどの小信号用の接地を小
信号用接地端子１４で、他の部分の接地接続端子１５と
は分けて行う。電子回路基板にパワーＩＣ１２を実装す
る状態では、小信号用接地端子１４を小信号用接地端子
装着領域２４から小信号用接地配線パターン２７を介し
て共通接地点１６に接続し、１点アースを行う。小信号
用接地端子１４と接地接続端子１５との間は、コンデン
サ１７で高周波ノイズをバイパスする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路な
どを搭載する電子回路のノイズ対策方法および電子回路
基板に関する。

【０００２】

【従来の技術】従来から、電子回路では、ノイズに対す
る種々の対策が採られている。図６は、ノイズ対策を考
慮した電子回路１として、オーディオ帯域の電力増幅を
行うパワーＩＣ２で、接地を信号レベルに応じて分けて
行う構成を示す。パワーＩＣ２には、微少なレベルの信
号を増幅するプリアンプからスピーカなどを駆動しうる
電力増幅を行うパワーアンプまでが集積されている。プ
リアンプは、ノイズに敏感であり、ノイズが入ると、微
少な信号とともに増幅してしまい、音質を劣化させる。
パワーアンプは、大電流が流れ、しかも信号に応じて変
化する。パワーＩＣ２内のアンプ３が内部にプリアンプ
を含んでいるようなときには、接地接続用の端子を、プ
リアンプ用の小信号用接地端子４と、他の部分用の接地
接続端子５とに分け、１箇所で接地に接続する１点アー
スが行われることが多い。パワーアンプに流れる電流に
よる影響を、プリアンプに与えにくくするためである。
このようなパワーＩＣ２を配線基板などに搭載するとき
には、小信号用接地端子４および接地接続端子５から離
れた位置に共通接地点６が設けられ、１点アースのため
の共通接地が行われる。

【０００３】電子回路のノイズ対策に関連する先行技術
は、たとえば特開平９−９３８０３号公報や特開２００
０−２６９６１３号公報などに開示されている。特開平
９−９３８０３号公報には、電源にサージノイズが印加
された場合でも、電源電圧の変動を抑制するために、グ
ランドラインと回路アースラインとをサージ吸収素子を
介して接続する構成が開示されている。特開２０００−
２６９６１３号公報には、プリント基板に周辺機器接続
用のケーブルを接続する際に、プリント基板上のグラン
ドに含まれる高周波ノイズがケーブルのシールドから不
要輻射として周囲の空間に送信されないように、フェラ
イトビーズで接続する構成が開示されている。

【０００４】

【発明が解決しようとする課題】近年、携帯電話等が急
激に普及しているので、携帯電話の無線通信に使用する
１００ＭＨｚ〜１０００ＭＨｚ程度の周波数の高周波電
波が各種電子回路の近くで送信される機会が多くなって
きている。図６に示すような電子回路１に携帯電話等の
高周波電波機器が近づくと、アンプ３の小信号用接地端
子４から共通接地点６までの配線パターンなどがアンテ
ナループとして機能するので、高周波電圧が誘起され、
ノイズとして重畳しやすくなる。小信号用接地端子４に
ノイズが重畳すると、アンプ３の出力段にノイズが回り
込んでオーディオ帯域の信号とミックスされ、不快な音
となってしまう。

【０００５】また、携帯電話などの携帯用電子機器で
は、高機能な半導体集積回路などが使用され、クロック
信号などの周波数も高くなって、他の部分に対するノイ
ズ源となりやすくなっている。狭い電子機器内の空間に
ノイズ源と、ノイズの影響を受ける部分とが同居するこ
とも多くなってきている。

【０００６】本発明の目的は、高周波ノイズの影響を簡
単な構成で低減することができる電子回路のノイズ対策
方法および電子回路基板を提供することである。

【０００７】

【課題を解決するための手段】本発明は、小信号部を接
地するための小信号用接地端子と、他の部分を接地する
ための接地接続端子とが分けて設けられる電子回路のノ
イズ対策方法において、少なくとも小信号用接地端子か
ら離れた位置で、小信号用接地端子および接地接続端子
を共通に接地し、小信号用接地端子と接地接続端子との
間を、高周波バイパス手段を介して接続することを特徴
とする電子回路のノイズ対策方法である。

【０００８】本発明に従えば、電子回路には、小信号部
を接地するための小信号用接地端子と、他の部分を接地
するための接地接続端子とが分けて設けられる。通常の
１点アースによるノイズ対策として、少なくとも小信号
用接地端子から離れた位置で、小信号用接地端子および
接地接続端子を共通に接地する。さらに、小信号用接地
端子と接地接続端子との間を、高周波バイパス手段を介
して接続するので、高周波ノイズが、小信号用接地端子
から、接地接続端子との共通の接地までの配線に重畳し
ても高周波バイパス手段で短絡され、高周波ノイズの影
響を低減することができる。

【０００９】また本発明は、前記高周波バイパス手段と
して、コンデンサを用いることを特徴とする。

【００１０】本発明に従えば、高周波バイパス手段とし
てコンデンサを用いるので、低い周波数に対しては高イ
ンピーダンスとなって、１点アースの効果を損わず、高
周波ノイズに対しては小信号用接地端子と接地接続端子
との間を短絡に近い低インピーダンスにすることができ
る。

【００１１】さらに本発明は、小信号部を接地するため
の小信号用接地端子と、他の部分を接地するための接地
接続端子とが分けて設けられる電子回路のノイズ対策方
法において、少なくとも小信号用接地端子から離れた位
置に、小信号用接地端子および接地接続端子の共通接地
点を設け、小信号用接地端子から共通接地点への接続
を、高周波阻止手段を介して行うことを特徴とする電子
回路のノイズ対策方法である。

【００１２】本発明に従えば、電子回路には、小信号部
を接地するための小信号用接地端子と、他の部分を接地
するための接地接続端子とが分けて設けられる。通常の
１点アースによるノイズ対策として、少なくとも小信号
用接地端子から離れた位置で、小信号用接地端子および
接地接続端子を共通に接地する共通接地点を設ける。さ
らに、小信号用接地端子から共通接地点への接続を、高
周波阻止手段を介して行うので、小信号用接地端子から
共通接地点までの配線が高周波に対し、アンテナループ
として機能しにくくなり、高周波ノイズの影響を低減す
ることができる。

【００１３】また本発明で、前記電子回路は、小信号部
としてプリアンプ部を含む低周波電力増幅用の半導体集
積回路であることを特徴とする。

【００１４】本発明に従えば、プリアンプ部の接地端子
に高周波ノイズが入り込まないようになるので、低周波
電力増幅された出力へのノイズの回り込みも少なくな
り、音質を劣化させないようにすることができる。

【００１５】さらに本発明は、ノイズ発生源となりうる
回路部分を含む電子回路のノイズ対策方法において、ノ
イズ発生源となりうる回路部分の接地用配線を、他の部
分の接地用配線と分離し、ノイズ発生源となりうる回路
部分の接地用配線を、他の部分の接地用配線に、高周波
阻止手段を介して接続することを特徴とする電子回路の
ノイズ対策方法である。

【００１６】本発明に従えば、電子回路には、ノイズ発
生源となりうる回路部分を含むので、他の部分と同様に
接地すると、接地を通じて他の回路部分にノイズが回り
込みやすい。ノイズ発生源となりうる回路部分の接地用
配線を、他の部分の接地用配線から分離して、高周波阻
止手段を介して接続するので、接地用配線にノイズが回
り込みにくくなり、ノイズの影響を受けにくくすること
ができる。

【００１７】また本発明は、前記高周波阻止手段とし
て、導線と、該導線に挿嵌されるフェライトビーズとか
らなるフェライトビーズフィルタを用いることを特徴と
する。

【００１８】本発明に従えば、フェライトビーズフィル
タの導線を高周波電流が流れようとすると、導線に挿嵌
されているフェライトビーズで高周波電力の損失が生じ
るので、高周波に対してインピーダンスを高くすること
ができる。直流や低周波に対して、導線のインピーダン
スは低いので、高周波のみを有効に阻止することができ
る。

【００１９】さらに本発明は、小信号部を接地するため
の小信号用接地端子と、他の部分を接地するための接地
接続端子とが分けて設けられる電子回路を搭載する電子
回路基板において、小信号用接地端子を装着する小信号
用接地端子装着領域と、接地接続端子を装着する接地接
続端子装着領域と、少なくとも小信号用接地端子装着領
域から間隔を開けて配置され、小信号用接地端子および
接地接続端子を共通に接地するための共通接地領域と、
小信号用接地端子装着領域と共通接地領域とを接続する
小信号接地配線パターンと、接地接続端子装着領域と共
通接地領域とを接続する接地接続配線パターンと、小信
号用接地端子装着領域と接地接続端子装着領域との間に
接続される高周波バイパス手段とを、含むことを特徴と
する電子回路基板である。

【００２０】本発明に従えば、電子回路基板は、小信号
部を接地するための小信号用接地端子と、他の部分を接
地するための接地接続端子とが分けて設けられる電子回
路を搭載し、小信号用接地端子装着領域と、接地接続端
子装着領域と、共通接地領域と、小信号接地配線パター
ンと、接地接続配線パターンと、高周波バイパス手段と
を含む。小信号接地配線パターンおよび接地接続配線パ
ターンは、電子回路の小信号用接地端子および接地接続
端子を装着する小信号用接地端子装着領域および接地接
続端子装着領域と共通接地領域とをそれぞれ接続するの
で、１点アースによる接地を行うことができる。小信号
用接地端子装着領域と接地接続端子装着領域との間に
は、高周波バイパス手段が接続されるので、高周波ノイ
ズに対しては小信号用接地端子と接地接続端子との間を
バイパスし、ノイズの重畳を避けることができる。

【００２１】さらに本発明は、小信号部を接地するため
の小信号用接地端子と、他の部分を接地するための接地
接続端子とが分けて設けられる電子回路を搭載する電子
回路基板において、小信号用接地端子を装着する小信号
用接地端子装着領域と、接地接続端子を装着する接地接
続端子装着領域と、少なくとも小信号用接地端子装着領
域から間隔を開けて配置され、小信号用接地端子および
接地接続端子を共通に接地するための共通接地領域と、
小信号用接地端子装着領域と共通接地領域とを接続する
ための小信号接地配線パターンと、接地接続端子装着領
域と共通接地領域とを接続する接地接続配線パターン
と、小信号用接地配線パターンと共通接地領域との間に
接続される高周波阻止手段とを、含むことを特徴とする
電子回路基板である。

【００２２】本発明に従えば、電子回路基板は、小信号
部を接地するための小信号用接地端子と、他の部分を接
地するための接地接続端子とが分けて設けられる電子回
路を搭載し、小信号用接地端子装着領域と、接地接続端
子装着領域と、共通接地領域と、小信号接地配線パター
ンと、接地接続配線パターンと、高周波阻止手段とを含
む。小信号接地配線パターンおよび接地接続配線パター
ンは、電子回路の小信号用接地端子および接地接続端子
を装着する小信号用接地端子装着領域および接地接続端
子装着領域と共通接地領域とをそれぞれ接続するので、
１点アースによる接地を行うことができる。小信号用接
地配線パターンと共通接地領域との間には、高周波阻止
手段が接続されるので、高周波ノイズに対して小信号用
接地配線パターンがアンテナとして機能しにくくなり、
ノイズの重畳を避けることができる。

【００２３】さらに本発明は、ノイズ発生源となりうる
回路部分を含む電子回路を搭載する電子回路基板におい
て、ノイズ発生源となりうる回路部分の接地用配線を、
他の部分の接地用配線と分離して装着するノイズ源接地
配線パターンと、ノイズ発生源となりうる回路部分を除
く他の回路部分の接地用配線を装着する接地接続配線パ
ターンと、ノイズ源接地配線パターンと接地接続配線パ
ターンとの間に挿入される高周波阻止手段とを、含むこ
とを特徴とする電子回路基板である。

【００２４】本発明に従えば、電子回路基板は、搭載す
る電子回路に含まれるノイズ発生源となりうる回路部
分、たとえばデジタル回路などの接地用配線を、他の部
分の接地用配線と分離してノイズ源接地配線パターンに
装着する。他の部分の接地用配線は、接地接続用配線パ
ターンに装着する。ノイズ源接地配線パターンと接地接
続配線パターンとの間には、高周波阻止手段が挿入され
るので、ノイズ源となりうる回路部分から高周波ノイズ
が発生しても、接地配線を通じて他の回路部分に回り込
みにくくなり、高周波ノイズの影響を低減することがで
きる。

【００２５】

【発明の実施の形態】図１は、本発明の実施の第１形態
である電子回路１１の概略的な構成を示す。図１（ａ）
は電気的構成、図１（ｂ）は電子回路基板への実装時の
構成をそれぞれ示す。図１（ａ）に示すように、電子回
路１１は、パワーＩＣ１２を中心に構成され、オーディ
オ信号を電力増幅して、スピーカなどを駆動するアンプ
１３として機能する。アンプ１３の内部には、小信号部
としてプリアンプが設けられ、２系統の入力信号Ｉｎ
１，Ｉｎ２を混合することができる。また、スタンバイ
端子ＳＴＢＹを備え、出力のミューティングが可能であ
る。パワーアンプは、正側の電源電圧Ｖｃｃと接地ＧＮ
Ｄとの間の電圧で動作し、スピーカは＋ＯＵＴおよび−
ＯＵＴ間で駆動する。このようなアンプ１３の構成はあ
くまでも一例であり、必要に応じて種々の構成を採るこ
とができる。

【００２６】パワーＩＣ１２では、オーディオ帯域のノ
イズ対策として、プリアンプなどの小信号部を接地する
ためのＰｒｅＧＮＤを小信号用接地端子１４として、他
の部分を接地するためのＧＮＤである接地接続端子１５
とが分けてある。電子回路基板で、小信号用接地端子１
４と接地接続端子１５との接地を、少なくとも小信号用
接地端子１４から離れた位置に設けられる共通接地点１
６で行うことによって、１点アースによる電子回路１１
のノイズ対策方法が採られる。本実施形態では、小信号
用接地端子１４と接地接続端子１５との間を、高周波バ
イパス手段であるコンデンサ１７を介して接続する。

【００２７】図１（ｂ）に示すように、パワーＩＣ１２
の小信号接地端子１４および接地接続端子１５を実装す
る電子回路基板には、通常の１点アースによるノイズ対
策として、少なくとも小信号用接地端子１４から離れた
位置で、小信号用接地端子および接地接続端子１５を共
通に接地する共通接地点１６が設けられる。さらに電子
回路基板には、小信号用接地端子１４を装着する小信号
用接地端子装着領域２４と、接地接続端子１５を装着す
る接地接続端子装着領域２５と、少なくとも小信号用接
地端子装着領域２４から間隔を開けて配置され、小信号
用接地端子１４および接地接続端子１５を共通に接地す
るための共通接地領域２６と、小信号用接地端子装着領
域２４と共通接地領域２６とを接続する小信号接地配線
パターン２７と、接地接続端子装着領域２５と共通接地
領域２６とを接続する接地接続配線パターン２８と、小
信号用接地端子装着領域２４と接地接続端子装着領域２
５との間に接続される高周波バイパス手段であるコンデ
ンサ１７とが含まれる。

【００２８】小信号接地配線パターン２７および接地接
続配線パターン２８は、パワーＩＣ１２の小信号用接地
端子１４および接地接続端子１５を装着する小信号用接
地端子装着領域２４および接地接続端子装着領域２５と
共通接地領域２６とをそれぞれ接続するので、１点アー
スによる接地を行うことができる。小信号用接地端子装
着領域２４と接地接続端子装着領域２５との間は、コン
デンサ１７で高周波バイパスを行うので、高周波ノイズ
に対しては小信号用接地端子１４と接地接続端子１５と
の間のインピーダンスを低下させ、ノイズの重畳を避け
ることができる。コンデンサ１７は、低い周波数に対し
ては高インピーダンスとなって、１点アースの効果を損
わず、高周波ノイズに対しては小信号用接地端子と接地
接続端子との間を短絡に近い低インピーダンスにするこ
とができる。

【００２９】本実施形態で用いるコンデンサ１７として
は、表面実装用のチップ型セラミックコンデンサなどが
好適である。たとえば、０．１５μＦ以上の容量を有す
るチップ型セラミックコンデンサを用いると、携帯電話
等の１００ＭＨｚ〜１０００ＭＨｚの機器を近づけて
も、ノイズの発生を抑制することが可能である。

【００３０】図２は、本発明の実施の第２形態である電
子回路３１の概略的な構成を示す。図２（ａ）は電気的
構成、図２（ｂ）は電子回路基板への実装時の構成をそ
れぞれ示す。本実施形態で、図１の実施形態に対応する
部分には同一の参照符を付し、重複する説明は省略す
る。図２（ａ）に示すように、本実施形態の電子回路３
１は、小信号用接地端子１４と共通接地点１６との間
に、高周波阻止手段であるＥＭＩフィルタ３７を接続す
る。

【００３１】図２（ｂ）に示すように、本実施形態で
は、パワーＩＣ１２の小信号部を接地するための小信号
用接地端子１４を装着する小信号用接地端子装着領域２
４と共通接地領域２６とを接続するための小信号接地配
線パターン２７を、ＥＭＩフィルタ３７を介して共通接
地領域２６に接続する。ＥＭＩフィルタ３７は、直流や
低周波に対しては低インピーダンスとなるので、小信号
接地端子１４と接地接続端子１５とに対し、共通接地点
１６での１点アースによる接地を行うことができる。Ｅ
ＭＩフィルタ３７は、１００ＭＨｚ以上の高周波ノイズ
に対してインピーダンスが高くなるので、小信号用接地
配線パターン２７がアンテナとして機能しにくくなり、
ノイズの重畳を避けることができる。

【００３２】図３は、図２のＥＭＩフィルタ３７として
好適に用いることができるフェライトビーズフィルタ４
０の外観および特性の例を示す。図３（ａ）に示すよう
に、フェライトビーズフィルタ４０は、１または複数の
フェライトビーズ４１，４２が導線４３に挿嵌されて形
成される。図３（ｂ）に示すように、導線４３を流れる
交流電流の周波数が高くなって高周波になると、フェラ
イトビーズ４１，４２中での損失が増大して、等価的な
抵抗Ｒの値が大きくなり、リアクタンスＸが比較的低く
ても、抵抗ＲとリアクタンスＸとを合成したインピーダ
ンスＺは高くなる。さらに周波数が高くなると、リアク
タンスＸも高くなり、抵抗Ｒの上昇は飽和しても、総合
的なインピーダンスＺは上昇する。このように、フェラ
イトビーズフィルタ４０の導線４３を高周波電流が流れ
ようとすると、導線４３に挿嵌されているフェライトビ
ーズ４１，４２で高周波電力の損失が生じるので、高周
波に対してインピーダンスＺを高くすることができる。
直流や低周波に対して、導線４３のインピーダンスは低
いので、高周波のみを有効に阻止することができる。

【００３３】図１および図２に示す実施形態では、パワ
ーＩＣ１２のアンプ１３に対し、プリアンプ部の接地端
子である小信号用接地端子１４に高周波ノイズが入り込
まないようになるので、低周波電力増幅された出力への
ノイズの回り込みも少なくなり、音質を劣化させないよ
うにすることができる。

【００３４】図４は、本発明の実施の第３形態である電
子回路５０として、ノイズ発生源となりうる回路部分を
含む場合のノイズ対策の構成を示す。図４（ａ）に示す
ように、電子回路５０中に、矩形波を入出力するインバ
ータなどのＩＣ５１，５２が含まれていると、ノイズ発
生源となりうる回路部分となる。説明の簡略化のため
に、他の回路部分もインバータであるＩＣ５３で示す
と、インバータの入力は、電源電圧ＶＣＣに固定されて
いる。ＩＣ５１，５２のように、矩形波やパルス信号を
取扱う回路では、過度的に急激な状態変化を生じ、他の
回路部分に対してノイズ発生源となってしまう。

【００３５】図４（ｂ）に示すように、本実施形態で
は、ＩＣ５１，５２，５３を実装する電子回路基板で、
ノイズ発生源となりうるＩＣ５１，５２の接地用配線で
あるノイズ源接地配線パターン５４を、他の部分である
ＩＣ５３などの接地接続配線パターン５５と分離し、ノ
イズ発生源接地用配線パターン５４は、他の部分の接地
接続配線パターン５５に、高周波阻止手段であるＥＭＩ
フィルタ５６を介して接続する。

【００３６】電子回路５０には、ノイズ発生源となりう
る回路部分であるＩＣ５１，５２を含むので、他の部分
であるＩＣ５３などと同様に接地すると、接地を通じて
他の回路部分にノイズが回り込みやすい。ノイズ発生源
となりうる回路部分ＩＣ５１，５２のノイズ源接地配線
パターン５４を、他の部分ＩＣ５３の接地接続配線パタ
ーン５５から分離して、高周波阻止手段であるＥＭＩフ
ィルタ５６を介して接続するので、接地接続配線パター
ン５５にノイズが回り込みにくくなり、ノイズの影響を
受けにくくすることができる。ＥＭＩフィルタ５６とし
ては、図３に示すフェライトビーズフィルタ４０を使用
することができる。

【００３７】図５は、本発明の実施の第４形態である電
子回路６０について、高周波ノイズ対策部分の概略的な
電気的構成を示す。本実施形態の電子回路６０は、信号
処理ＩＣ６１として、デジタル回路６２およびアナログ
回路６３を含む半導体集積回路として製造される。デジ
タル回路６２には、アナログ／デジタル変換回路、デジ
タル／アナログ変換回路、電子ボリューム、デジタルフ
ィルタ、マイクロコンピュータ、ＤＳＰ、プログラマブ
ルロジックアレイなどが含まれる。アナログ回路６３に
は、増幅器、発振器、入出力回路などが含まれる。本実
施形態の信号処理ＩＣでは、デジタル回路６２の接地
を、複数のデジタル回路用接地端子６４を介して行い、
アナログ回路６３の接地を、複数のアナログ回路用接地
端子６５を介して行う。これらの接地は、共通接地点６
６に集約される。このように、複数の端子で共通接地点
６６への接地や電源への接続を行うことは、従来から行
われている。

【００３８】本実施形態のデジタル回路６２およびアナ
ログ回路６３は、ともにノイズ発生源となりうる回路部
分を含むので、複数のデジタル回路用接地端子６４は共
通接続された後、ＥＭＩフィルタ６７を介して共通接地
点６６に接続される。複数のアナログ回路用接地端子６
５も、共通接続された後、ＥＭＩフィルタ６８を介して
共通接地点６６に接続される。ＥＭＩフィルタ６７，６
８としては、図４に示すようなフェライトビーズフィル
タを使用することができる。信号処理ＩＣ６０で、他の
部分は共通接地点６６に直接接続される。本実施形態で
も、ノイズ源接地配線パターンと接地接続配線パターン
との間には、高周波阻止手段が挿入されるので、ノイズ
源となりうる回路部分から高周波ノイズが発生しても、
接地配線を通じて他の回路部分に回り込みにくくなり、
高周波ノイズの影響を低減することができる。

【００３９】なお、高周波バイパス手段や高周波阻止手
段は、半導体集積回路のパッケージ中に収納したり、埋
設したりすることも可能である。

【００４０】

【発明の効果】以上のように本発明によれば、小信号部
を接地するための小信号用接地端子と、他の部分を接地
するための接地接続端子とが分けて設けられる電子回路
に、通常の１点アースによるノイズ対策ばかりではな
く、高周波ノイズに対して、小信号用接地端子と接地接
続端子との間を、高周波バイパス手段を介して接続す
る。小信号用接地端子から接地接続端子との共通の接地
までの配線に重畳しても高周波バイパス手段で短絡さ
れ、高周波ノイズの影響を低減することができる。

【００４１】また本発明によれば、小信号用接地端子と
接地接続端子との間に高周波バイパス手段としてコンデ
ンサを接続するので、高周波ノイズに対しては短絡に近
い低インピーダンスとなって、さらに本発明によれば、
小信号部を接地するための小信号用接地端子と、他の部
分を接地するための接地接続端子とが分けて設けられる
電子回路に、通常の１点アースによるノイズ対策ばかり
ではなく、高周波ノイズに対する対策として、小信号用
接地端子を接地接続端子との間の共通な接地に、高周波
阻止手段を介して接続する。小信号用接地端子から接地
接続端子との共通の接地までの配線に重畳しても高周波
バイパス手段で短絡され、高周波ノイズの影響を低減す
ることができる。

【００４２】また本発明によれば、電力増幅を行う半導
体集積回路で、プリアンプ部の接地端子に高周波ノイズ
が入り込まないようになるので、低周波電力増幅された
出力へのノイズの回り込みも少なくなり、音質を劣化さ
せないようにすることができる。

【００４３】さらに本発明によれば、ノイズ発生源とな
りうる回路部分の接地用配線を、他の部分の接地用配線
から分離して、高周波阻止手段を介して接続するので、
接地用配線にノイズが回り込みにくくなり、ノイズの影
響を受けにくくすることができる。

【００４４】また本発明によれば、フェライトビーズフ
ィルタを高周波阻止手段として用いるので、高周波に対
して導線のインピーダンスを高くすることができ、直流
や低周波に対して、導線のインピーダンスを低くするこ
とができる。

【００４５】さらに本発明によれば、小信号部を接地す
るための小信号用接地端子と、他の部分を接地するため
の接地接続端子とが分けて設けられる電子回路を搭載す
る電子回路基板で、小信号接地配線パターンおよび接地
接続配線パターンは、小信号用接地端子および接地接続
端子をそれぞれ共通接地領域に接続するので、１点アー
スによるノイズ対策を行うことができる。小信号用接地
端子装着領域と接地接続端子装着領域との間には、高周
波バイパス手段が接続されるので、高周波ノイズに対し
ては小信号用接地端子と接地接続端子との間をバイパス
し、ノイズの重畳を避けることができる。

【００４６】さらに本発明によれば、小信号部を接地す
るための小信号用接地端子と、他の部分を接地するため
の接地接続端子とが分けて設けられる電子回路を搭載す
る電子回路基板で、小信号接地配線パターンとおよび接
地接続配線パターンは、小信号用接地端子および接地接
続端子をそれぞれ共通接地領域に接続するので、１点ア
ースによるノイズ対策を行うことができる。小信号用接
地配線パターンと共通接地領域との間には、高周波阻止
手段が接続されるので、高周波ノイズに対して小信号用
接地配線パターンがアンテナとして機能しにくくなり、
ノイズの重畳を避けることができる。

【００４７】さらに本発明によれば、電子回路基板は、
搭載する電子回路に含まれるノイズ発生源となりうる回
路部分の接地用配線を、他の部分の接地用配線と分離し
てノイズ源接地配線パターンに装着し、他の部分の接地
用配線を装着する接地接続用配線パターンに高周波阻止
手段を挿入して接続する。ノイズ源となりうる回路部分
から高周波ノイズが発生しても、接地配線を通じて他の
回路部分に回り込みにくくなり、高周波ノイズの影響を
低減することができる。

【図面の簡単な説明】

【図１】本発明の実施の第１形態である電子回路１１の
概略的な電気的構成を示すブロック図、および電子回路
基板の部分的な配線パターンを示す図である。

【図２】本発明の実施の第２形態である電子回路３１の
概略的な電気的構成を示すブロック図、および電子回路
基板の部分的な配線パターンを示す図である。

【図３】図２のＥＭＩフィルタ３７などに好適に使用可
能なフェライトビーズフィルタ４０の外観を示す斜視
図、および電気的特性を示すグラフである。

【図４】本発明の実施の第３形態である電子回路５０の
概略的な電気的構成を示すブロック図、および電子回路
基板の部分的な配線パターンを示す図である。

【図５】本発明の実施の第４形態である電子回路６０の
概略的な電気的構成を示すブロック図である。

【図６】従来からの電子回路１の概略的な電気的構成を
示すブロック図である。

【符号の説明】

１１，３１，５０，６０ 電子回路 １２ パワーＩＣ １３ アンプ １４ 小信号用接地端子 １５ 接地接続端子 １６，６６ 共通接地点 １７ コンデンサ ２４ 小信号用接地端子装着領域 ２５ 接地接続端子装着領域 ２６ 共通接地領域 ２７ 小信号接地配線パターン ２８，５５ 接地接続配線パターン ３７，５６，６７，６８ ＥＭＩフィルタ ４０ フェライトビーズフィルタ ５１，５２，５３ ＩＣ ５４ ノイズ源接地配線パターン ６１ 信号処理ＩＣ ６２ デジタル回路 ６３ アナログ回路 ６４ デジタル回路用接地端子 ６５ アナログ回路用接地端子

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E338 CC06 EE13 5J092 AA02 AA41 CA41 FA11 HA29 HA33 KA41 KA66 MA08 QA04 SA05 TA01 TA03 UR12

Claims (9)

【特許請求の範囲】
1. 【請求項１】 小信号部を接地するための小信号用接地
   端子と、他の部分を接地するための接地接続端子とが分
   けて設けられる電子回路のノイズ対策方法において、 少なくとも小信号用接地端子から離れた位置で、小信号
   用接地端子および接地接続端子を共通に接地し、 小信号用接地端子と接地接続端子との間を、高周波バイ
   パス手段を介して接続することを特徴とする電子回路の
   ノイズ対策方法。
2. 【請求項２】 前記高周波バイパス手段として、コンデ
   ンサを用いることを特徴とする請求項１記載の電子回路
   のノイズ対策方法。
3. 【請求項３】 小信号部を接地するための小信号用接地
   端子と、他の部分を接地するための接地接続端子とが分
   けて設けられる電子回路のノイズ対策方法において、 少なくとも小信号用接地端子から離れた位置に、小信号
   用接地端子および接地接続端子の共通接地点を設け、 小信号用接地端子から共通接地点への接続を、高周波阻
   止手段を介して行うことを特徴とする電子回路のノイズ
   対策方法。
4. 【請求項４】 前記電子回路は、小信号部としてプリア
   ンプ部を含む低周波電力増幅用の半導体集積回路である
   ことを特徴とする請求項１〜３のいずれかに記載の電子
   回路のノイズ対策方法。
5. 【請求項５】 ノイズ発生源となりうる回路部分を含む
   電子回路のノイズ対策方法において、 ノイズ発生源となりうる回路部分の接地用配線を、他の
   部分の接地用配線と分離し、 ノイズ発生源となりうる回路部分の接地用配線を、他の
   部分の接地用配線に、高周波阻止手段を介して接続する
   ことを特徴とする電子回路のノイズ対策方法。
6. 【請求項６】 前記高周波阻止手段として、導線と、該
   導線に挿嵌されるフェライトビーズとからなるフェライ
   トビーズフィルタを用いることを特徴とする請求項３ま
   たは５記載の電子回路のノイズ対策方法。
7. 【請求項７】 小信号部を接地するための小信号用接地
   端子と、他の部分を接地するための接地接続端子とが分
   けて設けられる電子回路を搭載する電子回路基板におい
   て、 小信号用接地端子を装着する小信号用接地端子装着領域
   と、 接地接続端子を装着する接地接続端子装着領域と、 少なくとも小信号用接地端子装着領域から間隔を開けて
   配置され、小信号用接地端子および接地接続端子を共通
   に接地するための共通接地領域と、 小信号用接地端子装着領域と共通接地領域とを接続する
   小信号接地配線パターンと、 接地接続端子装着領域と共通接地領域とを接続する接地
   接続配線パターンと、 小信号用接地端子装着領域と接地接続端子装着領域との
   間に接続される高周波バイパス手段とを、含むことを特
   徴とする電子回路基板。
8. 【請求項８】 小信号部を接地するための小信号用接地
   端子と、他の部分を接地するための接地接続端子とが分
   けて設けられる電子回路を搭載する電子回路基板におい
   て、 小信号用接地端子を装着する小信号用接地端子装着領域
   と、 接地接続端子を装着する接地接続端子装着領域と、 少なくとも小信号用接地端子装着領域から間隔を開けて
   配置され、小信号用接地端子および接地接続端子を共通
   に接地するための共通接地領域と、 小信号用接地端子装着領域と共通接地領域とを接続する
   ための小信号接地配線パターンと、 接地接続端子装着領域と共通接地領域とを接続する接地
   接続配線パターンと、 小信号用接地配線パターンと共通接地領域との間に接続
   される高周波阻止手段とを、含むことを特徴とする電子
   回路基板。
9. 【請求項９】 ノイズ発生源となりうる回路部分を含む
   電子回路を搭載する電子回路基板において、 ノイズ発生源となりうる回路部分の接地用配線を、他の
   部分の接地用配線と分離して装着するノイズ源接地配線
   パターンと、 ノイズ発生源となりうる回路部分を除く他の回路部分の
   接地用配線を装着する接地接続配線パターンと、 ノイズ源接地配線パターンと接地接続配線パターンとの
   間に挿入される高周波阻止手段とを、含むことを特徴と
   する電子回路基板。