JP3134362B2 - 可変長／固定長符号化回路 - Google Patents
可変長／固定長符号化回路Info
- Publication number
- JP3134362B2 JP3134362B2 JP17557991A JP17557991A JP3134362B2 JP 3134362 B2 JP3134362 B2 JP 3134362B2 JP 17557991 A JP17557991 A JP 17557991A JP 17557991 A JP17557991 A JP 17557991A JP 3134362 B2 JP3134362 B2 JP 3134362B2
- Authority
- JP
- Japan
- Prior art keywords
- length
- data
- variable
- fixed
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Image Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えば画像信号の高能
率符号化装置に用いられる可変長／固定長符号化回路に
関するものである。
率符号化装置に用いられる可変長／固定長符号化回路に
関するものである。
【０００２】
【従来の技術】画像信号の高能率符号化装置においては
符号化処理後の発生情報をその発生情報量に対応したビ
ット長で伝送すべく可変長符号化処理が行われている。
これは情報の統計的な偏りを利用した符号化であり、例
えば発生頻度の高い情報には短いビット長の符号を、逆
の場合には長いビット長の符号を割当るいわゆるハフマ
ン符号化や、同一情報が連続して発生する事が多い事を
利用したランレングス符号化などが用いられる。
符号化処理後の発生情報をその発生情報量に対応したビ
ット長で伝送すべく可変長符号化処理が行われている。
これは情報の統計的な偏りを利用した符号化であり、例
えば発生頻度の高い情報には短いビット長の符号を、逆
の場合には長いビット長の符号を割当るいわゆるハフマ
ン符号化や、同一情報が連続して発生する事が多い事を
利用したランレングス符号化などが用いられる。
【０００３】この符号化情報を伝送したり記録するには
同期を取ったり更には各種の副情報（符号化モード、バ
ッファ蓄積量等）が付加されるがこれらの副情報は統計
的偏りが少ないので一般的には固定長符号化が行われ
る。またこの固定符号長も各種の副情報によって情報量
が異なる為に一般的には長さが異なる。
同期を取ったり更には各種の副情報（符号化モード、バ
ッファ蓄積量等）が付加されるがこれらの副情報は統計
的偏りが少ないので一般的には固定長符号化が行われ
る。またこの固定符号長も各種の副情報によって情報量
が異なる為に一般的には長さが異なる。
【０００４】可変長符号化回路としては例えば図３、図
４に示すような回路が用いられる。上述の各種固定長の
副情報や同期語を可変長データの間に付加するにはこれ
を図５の様に構成することが提案されているが、しかし
ながら図中に示した様に固定長符号と可変長符号のつな
ぎにダミースペースが入ってしまい効率の良い符号系列
を得る事が出来なかった。
４に示すような回路が用いられる。上述の各種固定長の
副情報や同期語を可変長データの間に付加するにはこれ
を図５の様に構成することが提案されているが、しかし
ながら図中に示した様に固定長符号と可変長符号のつな
ぎにダミースペースが入ってしまい効率の良い符号系列
を得る事が出来なかった。
【０００５】すなわち図５の回路において、符号化入力
に対して個々に固定長符号化か可変長符号化かのフラグ
をつけ、フラグ状態に従って可変長符号化回路の出力か
符号化入力かを選択してバッファメモリに書き込む。と
ころがこの回路において、符号長が１６ビット幅でない
副情報を固定長符号化する時、図６のＡに示すように固
定長符号と可変長符号の間にダミーデータが入ってしま
う。また可変長符号に引き続いて副情報を固定長符号化
する時、同図のＢに示すように可変長符号と固定長符号
の間にダミーデータが入ってしまう。
に対して個々に固定長符号化か可変長符号化かのフラグ
をつけ、フラグ状態に従って可変長符号化回路の出力か
符号化入力かを選択してバッファメモリに書き込む。と
ころがこの回路において、符号長が１６ビット幅でない
副情報を固定長符号化する時、図６のＡに示すように固
定長符号と可変長符号の間にダミーデータが入ってしま
う。また可変長符号に引き続いて副情報を固定長符号化
する時、同図のＢに示すように可変長符号と固定長符号
の間にダミーデータが入ってしまう。
【０００６】一方、図３、図４の回路では、符号化テー
ブルを一種類しか持っていないがこのテーブルを複数持
つ事も考えられ、この符号化テーブルの中に固定長のテ
ーブル即ちＲＯＭへの符号化入力をそのままの形で出力
するテーブルを持たせればテーブルを選択する事により
可変長符号化も固定長符号化も混在したまま行う事がで
きる。図７にはこの様な考えに基づく可変長／固定長符
号化回路を示した。しかしながら固定長符号化すべき副
情報が全て同一の符号長で表せる時は図７の方法は非常
に簡単であり優れているが一般に固定長符号化すべき副
情報は同一の符号長とは限らない。例えばある符号化ブ
ロックがフィールド内符号化されたのかフレーム間符号
化されたのかを示す副情報は１ビットですむが、バッフ
ァメモリの蓄積量などの副情報は１０ビット以上送らね
ばならない事もある。この様に固定長符号化すべき副情
報が同一の符号長でない場合は固定長符号から次の符号
に移る時にダミースペースが入ってしまい効率的な符号
系列を得る事ができなかった。
ブルを一種類しか持っていないがこのテーブルを複数持
つ事も考えられ、この符号化テーブルの中に固定長のテ
ーブル即ちＲＯＭへの符号化入力をそのままの形で出力
するテーブルを持たせればテーブルを選択する事により
可変長符号化も固定長符号化も混在したまま行う事がで
きる。図７にはこの様な考えに基づく可変長／固定長符
号化回路を示した。しかしながら固定長符号化すべき副
情報が全て同一の符号長で表せる時は図７の方法は非常
に簡単であり優れているが一般に固定長符号化すべき副
情報は同一の符号長とは限らない。例えばある符号化ブ
ロックがフィールド内符号化されたのかフレーム間符号
化されたのかを示す副情報は１ビットですむが、バッフ
ァメモリの蓄積量などの副情報は１０ビット以上送らね
ばならない事もある。この様に固定長符号化すべき副情
報が同一の符号長でない場合は固定長符号から次の符号
に移る時にダミースペースが入ってしまい効率的な符号
系列を得る事ができなかった。
【０００７】
【発明が解決しようとする課題】解決しようとする問題
点は、従来の回路では可変長／固定長符号化を行うにあ
たり、種々の符号条件が満たされねばならず、柔軟な符
号化を行う事が出来なかったというものである。
点は、従来の回路では可変長／固定長符号化を行うにあ
たり、種々の符号条件が満たされねばならず、柔軟な符
号化を行う事が出来なかったというものである。
【０００８】
【課題を解決するための手段】本発明は、可変長符号に
変換されて処理されるデータと固定長符号で処理される
データとからなる符号化入力データの他に、可変長及び
固定長の識別信号と固定長符号化時の固定符号長データ
とが入力され、符号化入力データを可変長符号化手段
（符号化テーブル（ＲＯＭ）１）に供給し、この可変長
符号化手段からの可変長符号化データと固定長符号化デ
ータとを第１の選択手段（ＭＵＸ２）に供給し、可変長
符号化手段からの可変長符号化データの可変符号長デー
タと固定符号長データとを第２の選択手段（ＭＵＸ３）
に供給し、第１及び第２の選択手段を可変長及び固定長
の識別信号で選択し、第１の選択手段で選択した符号化
データを可変長符号化データの最大データ幅の２倍のデ
ータ幅を有するシフタ４に供給し、第２の選択手段で選
択した符号長データを加算器６を介して可変長符号化デ
ータの最大データ幅を表す２進化値のデータ幅に最上位
ビット（ＭＳＢ）を加えたデータ幅を有する第０のレジ
スタ５に供給し、この第０のレジスタの最上位ビットを
除く値をシフト量としてシフタに供給すると共に加算器
に帰還し、シフト量に基づいてシフトされたシフタの符
号化データのうちの可変長符号化データの最大データ幅
分の上位のデータをオア回路７を介して可変長符号化デ
ータの最大データ幅の第１のレジスタ８に供給し、シフ
ト量に基づいてシフトされたシフタの符号化データのう
ちの可変長符号化データの最大データ幅分の下位のデー
タを可変長符号化データの最大データ幅の第２のレジス
タ９に供給し、第１及び第２のレジスタからの符号化デ
ータを第３の選択手段（ＭＵＸ１０）を介してオア回路
に帰還し、第３の選択手段を第０のレジスタからの最上
位ビット（ＭＳＢ）の値で制御すると共に、第１のレジ
スタからの符号化データをバッファメモリ１１に供給
し、このバッファメモリの書き込みを第０のレジスタか
らの最上位ビットの値で制御することを特徴とする可変
長／固定長符号化回路である。
変換されて処理されるデータと固定長符号で処理される
データとからなる符号化入力データの他に、可変長及び
固定長の識別信号と固定長符号化時の固定符号長データ
とが入力され、符号化入力データを可変長符号化手段
（符号化テーブル（ＲＯＭ）１）に供給し、この可変長
符号化手段からの可変長符号化データと固定長符号化デ
ータとを第１の選択手段（ＭＵＸ２）に供給し、可変長
符号化手段からの可変長符号化データの可変符号長デー
タと固定符号長データとを第２の選択手段（ＭＵＸ３）
に供給し、第１及び第２の選択手段を可変長及び固定長
の識別信号で選択し、第１の選択手段で選択した符号化
データを可変長符号化データの最大データ幅の２倍のデ
ータ幅を有するシフタ４に供給し、第２の選択手段で選
択した符号長データを加算器６を介して可変長符号化デ
ータの最大データ幅を表す２進化値のデータ幅に最上位
ビット（ＭＳＢ）を加えたデータ幅を有する第０のレジ
スタ５に供給し、この第０のレジスタの最上位ビットを
除く値をシフト量としてシフタに供給すると共に加算器
に帰還し、シフト量に基づいてシフトされたシフタの符
号化データのうちの可変長符号化データの最大データ幅
分の上位のデータをオア回路７を介して可変長符号化デ
ータの最大データ幅の第１のレジスタ８に供給し、シフ
ト量に基づいてシフトされたシフタの符号化データのう
ちの可変長符号化データの最大データ幅分の下位のデー
タを可変長符号化データの最大データ幅の第２のレジス
タ９に供給し、第１及び第２のレジスタからの符号化デ
ータを第３の選択手段（ＭＵＸ１０）を介してオア回路
に帰還し、第３の選択手段を第０のレジスタからの最上
位ビット（ＭＳＢ）の値で制御すると共に、第１のレジ
スタからの符号化データをバッファメモリ１１に供給
し、このバッファメモリの書き込みを第０のレジスタか
らの最上位ビットの値で制御することを特徴とする可変
長／固定長符号化回路である。
【０００９】
【作用】これによれば、どの様な長さの固定長符号も可
変長符号間にダミースペースを加える事なくつなぎ合わ
せる事ができ、効率の良い符号系列を得る事ができる。
変長符号間にダミースペースを加える事なくつなぎ合わ
せる事ができ、効率の良い符号系列を得る事ができる。
【００１０】
【実施例】図１に本案の構成例を示した。すなわち図１
の構成において、可変長符号に変換されて処理されるデ
ータと固定長符号で処理されるデータとからなる符号化
入力データの他に、可変長及び固定長の識別信号と固定
長符号化時の固定符号長データとが入力される。この符
号化入力データが可変長符号化手段としての符号化テー
ブル（ＲＯＭ）１に供給され、この符号化テーブル（Ｒ
ＯＭ）１からの可変長符号化データと、上述の固定長符
号化データとが第１の選択手段としてのＭＵＸ２に供給
される。さらに符号化テーブル（ＲＯＭ）１からの可変
長符号化データの可変符号長データと固定符号長データ
とが第２の選択手段としてのＭＵＸ３に供給される。そ
してこれらの第１のＭＵＸ２及び第２のＭＵＸ３が可変
長及び固定長の識別信号で選択され、第１のＭＵＸ２で
選択された符号化データが可変長符号化データの最大デ
ータ幅の２倍のデータ幅を有するシフタ４に供給され
る。また第２のＭＵＸ３で選択された符号長データが加
算器６を介して可変長符号化データの最大データ幅を表
す２進化値のデータ幅に最上位ビット（ＭＳＢ）を加え
たデータ幅を有する第０のレジスタ５に供給され、この
第０のレジスタ５から最上位ビットを除く値がシフト量
としてシフタ４に供給されると共に、加算器６に帰還さ
れる。シフタ４では、第０のレジスタ５からのシフト量
に応じて第１のＭＵＸ２から供給された符号化データを
ビットシフトする。さらにシフタ４の上位の可変長符号
化データの最大データ幅の符号化データがオア回路７を
介して可変長符号化データの最大データ幅の第１のレジ
スタ８に供給され、シフタ４の下位の可変長符号化デー
タの最大データ幅の符号化データを可変長符号化データ
の最大データ幅の第２のレジスタ９に供給される。また
第１及び第２のレジスタ８、９からの符号化データが第
３の選択手段としての第３のＭＵＸ１０が介してオア回
路７に帰還される。そして第３のＭＵＸ１０が第０のレ
ジスタ６からの最上位ビット（ＭＳＢ）の値で制御され
ると共に、第１のレジスタ８からの符号化データがバッ
ファメモリ１１に供給され、このバッファメモリ１１の
書き込みが第０のレジスタ６からの最上位ビットの値で
制御される。なおこの図１において、シフタ４及び加算
器６以降の各回路の入出力のデータ幅は図３に示したも
のと同じである。
の構成において、可変長符号に変換されて処理されるデ
ータと固定長符号で処理されるデータとからなる符号化
入力データの他に、可変長及び固定長の識別信号と固定
長符号化時の固定符号長データとが入力される。この符
号化入力データが可変長符号化手段としての符号化テー
ブル（ＲＯＭ）１に供給され、この符号化テーブル（Ｒ
ＯＭ）１からの可変長符号化データと、上述の固定長符
号化データとが第１の選択手段としてのＭＵＸ２に供給
される。さらに符号化テーブル（ＲＯＭ）１からの可変
長符号化データの可変符号長データと固定符号長データ
とが第２の選択手段としてのＭＵＸ３に供給される。そ
してこれらの第１のＭＵＸ２及び第２のＭＵＸ３が可変
長及び固定長の識別信号で選択され、第１のＭＵＸ２で
選択された符号化データが可変長符号化データの最大デ
ータ幅の２倍のデータ幅を有するシフタ４に供給され
る。また第２のＭＵＸ３で選択された符号長データが加
算器６を介して可変長符号化データの最大データ幅を表
す２進化値のデータ幅に最上位ビット（ＭＳＢ）を加え
たデータ幅を有する第０のレジスタ５に供給され、この
第０のレジスタ５から最上位ビットを除く値がシフト量
としてシフタ４に供給されると共に、加算器６に帰還さ
れる。シフタ４では、第０のレジスタ５からのシフト量
に応じて第１のＭＵＸ２から供給された符号化データを
ビットシフトする。さらにシフタ４の上位の可変長符号
化データの最大データ幅の符号化データがオア回路７を
介して可変長符号化データの最大データ幅の第１のレジ
スタ８に供給され、シフタ４の下位の可変長符号化デー
タの最大データ幅の符号化データを可変長符号化データ
の最大データ幅の第２のレジスタ９に供給される。また
第１及び第２のレジスタ８、９からの符号化データが第
３の選択手段としての第３のＭＵＸ１０が介してオア回
路７に帰還される。そして第３のＭＵＸ１０が第０のレ
ジスタ６からの最上位ビット（ＭＳＢ）の値で制御され
ると共に、第１のレジスタ８からの符号化データがバッ
ファメモリ１１に供給され、このバッファメモリ１１の
書き込みが第０のレジスタ６からの最上位ビットの値で
制御される。なおこの図１において、シフタ４及び加算
器６以降の各回路の入出力のデータ幅は図３に示したも
のと同じである。
【００１１】さらに図２には上述の構成例の各部の動作
の様子を図示した。すなわち図２において、可変長符号
に変換されて処理されるデータと固定長符号で処理され
るデータとからなる符号化入力データが符号化テーブル
（ＲＯＭ）１に供給されることによって、可変長符号に
変換されて処理されるデータに対しては、この符号化テ
ーブル（ＲＯＭ）１から例えば図２の一番上に示す可変
長符号Ａ〜Ｈとその符号長が出力される。また、固定長
符号で処理されるデータは例えば図２の二番目に示す固
定長符号Ｘ、Ｙとその符号長で構成される。なお、０は
ダミーデータを示す。そしてこれらの可変長符号Ａ〜Ｈ
と固定長符号Ｘ、Ｙとその符号長が可変長及び固定長の
識別信号に従って選択されることによって、第１のＭＵ
Ｘ２からは図２に「ＭＵＸ１出力」と記載されたデータ
が取り出され、第２のＭＵＸ３からは図２に「ＭＵＸ２
出力」と記載された値が取り出される。この第２のＭＵ
Ｘ３から取り出された値が加算器６を介して第０のレジ
スタ５に供給され、この第０のレジスタ５からの値が加
算器６に帰還されることによって、第０のレジスタ５か
らは図２の「Ｒ０状態」に記載されたシフト量とＭＳＢ
の値が取り出される。このシフト量がシフタ４に供給さ
れることによって、シフタ４からは図２の四番目に示す
ようにシフト量に応じてシフトされたデータが取り出さ
れる。さらにこれらのデータがオア回路７によってそれ
ぞれ前のデータと合成される。そしてＭＳＢの値が
“１”のとき、すなわちレジスタ８が有効な符号化デー
タで満たされた時に、この合成されたシフタ４の上位の
データが図２の一番下に示すようにレジスタ８から取り
出されてバッファメモリ１１への書込みが行われると共
に、このときのシフタ４の下位のデータとしてレジスタ
９に記憶されたデータがＭＵＸ１０を介してオア回路７
に帰還されて、上位のデータとしてレジスタ８に記憶さ
れる。
の様子を図示した。すなわち図２において、可変長符号
に変換されて処理されるデータと固定長符号で処理され
るデータとからなる符号化入力データが符号化テーブル
（ＲＯＭ）１に供給されることによって、可変長符号に
変換されて処理されるデータに対しては、この符号化テ
ーブル（ＲＯＭ）１から例えば図２の一番上に示す可変
長符号Ａ〜Ｈとその符号長が出力される。また、固定長
符号で処理されるデータは例えば図２の二番目に示す固
定長符号Ｘ、Ｙとその符号長で構成される。なお、０は
ダミーデータを示す。そしてこれらの可変長符号Ａ〜Ｈ
と固定長符号Ｘ、Ｙとその符号長が可変長及び固定長の
識別信号に従って選択されることによって、第１のＭＵ
Ｘ２からは図２に「ＭＵＸ１出力」と記載されたデータ
が取り出され、第２のＭＵＸ３からは図２に「ＭＵＸ２
出力」と記載された値が取り出される。この第２のＭＵ
Ｘ３から取り出された値が加算器６を介して第０のレジ
スタ５に供給され、この第０のレジスタ５からの値が加
算器６に帰還されることによって、第０のレジスタ５か
らは図２の「Ｒ０状態」に記載されたシフト量とＭＳＢ
の値が取り出される。このシフト量がシフタ４に供給さ
れることによって、シフタ４からは図２の四番目に示す
ようにシフト量に応じてシフトされたデータが取り出さ
れる。さらにこれらのデータがオア回路７によってそれ
ぞれ前のデータと合成される。そしてＭＳＢの値が
“１”のとき、すなわちレジスタ８が有効な符号化デー
タで満たされた時に、この合成されたシフタ４の上位の
データが図２の一番下に示すようにレジスタ８から取り
出されてバッファメモリ１１への書込みが行われると共
に、このときのシフタ４の下位のデータとしてレジスタ
９に記憶されたデータがＭＵＸ１０を介してオア回路７
に帰還されて、上位のデータとしてレジスタ８に記憶さ
れる。
【００１２】こうして上述の装置によれば、どの様な長
さの固定長符号も可変長符号間にダミースペースを加え
る事なくつなぎ合わせる事ができ、効率の良い符号系列
を得る事ができるものである。
さの固定長符号も可変長符号間にダミースペースを加え
る事なくつなぎ合わせる事ができ、効率の良い符号系列
を得る事ができるものである。
【００１３】すなわち本案では、第１のＭＵＸ２及び第
２のＭＵＸ３で符号コード及びその符号長を可変長符
号、固定長符号の区別なく発生でき、又固定長符号化す
るときもその符号長を任意に外部から設定できるので柔
軟性を持った可変長／固定長符号化が行える。
２のＭＵＸ３で符号コード及びその符号長を可変長符
号、固定長符号の区別なく発生でき、又固定長符号化す
るときもその符号長を任意に外部から設定できるので柔
軟性を持った可変長／固定長符号化が行える。
【００１４】
【発明の効果】この発明によれば、どの様な長さの固定
長符号も可変長符号間にダミースペースを加える事なく
つなぎ合わせる事ができ、効率の良い符号系列を得る事
ができるようになった。
長符号も可変長符号間にダミースペースを加える事なく
つなぎ合わせる事ができ、効率の良い符号系列を得る事
ができるようになった。
【図１】本発明による可変長／固定長符号化回路の一例
の構成図である。
の構成図である。
【図２】その説明のための図である。
【図３】従来の可変長／固定長符号化回路の構成図であ
る。
る。
【図４】その説明のための図である。
【図５】従来の可変長／固定長符号化回路の構成図であ
る。
る。
【図６】その説明のための図である。
【図７】従来の可変長／固定長符号化回路の構成図であ
る。
る。
【符号の説明】 １ 符号化テーブル（ＲＯＭ） ２ 第１のＭＵＸ ３ 第２のＭＵＸ ４ シフタ ５ 加算器 ６ レジスタ ７ オア回路 ８、９ レジスタ １０ 第３のＭＵＸ １１ バッファメモリ
Claims (1)
- 【請求項１】 可変長符号に変換されて処理されるデー
タと固定長符号で処理されるデータとからなる符号化入
力データの他に、可変長及び固定長の識別信号と固定長
符号化時の固定符号長データとが入力され、 上記符号化入力データを可変長符号化手段に供給し、 該可変長符号化手段からの可変長符号化データと固定長
符号化データとを第１の選択手段に供給し、 上記可変長符号化手段からの可変長符号化データの可変
符号長データと上記固定符号長データとを第２の選択手
段に供給し、 上記第１及び第２の選択手段を上記可変長及び固定長の
識別信号で選択し、 上記第１の選択手段で選択した上記符号化データを上記
可変長符号化データの最大データ幅の２倍のデータ幅を
有するシフタに供給し、 上記第２の選択手段で選択した上記符号長データを加算
器を介して上記可変長符号化データの最大データ幅を表
す２進化値のデータ幅に最上位ビットを加えたデータ幅
を有する第０のレジスタに供給し、 該第０のレジスタの最上位ビットを除く値をシフト量と
して上記シフタに供給すると共に上記加算器に帰還し、 上記シフト量に基づいてシフトされた上記シフタの上記
符号化データのうちの上記可変長符号化データの最大デ
ータ幅分の上位のデータをオア回路を介して上記可変長
符号化データの最大データ幅の第１のレジスタに供給
し、 上記シフト量に基づいてシフトされた上記シフタの上記
符号化データのうちの上記可変長符号化データの最大デ
ータ幅分の下位のデータを上記可変長符号化データの最
大データ幅の第２のレジスタに供給し、 上記第１及び第２のレジスタからの上記符号化データを
第３の選択手段を介して上記オア回路に帰還し、 上記第３の選択手段を上記第０のレジスタからの最上位
ビットの値で制御すると共に、 上記第１のレジスタからの上記符号化データをバッファ
メモリに供給し、 該バッファメモリの書き込みを上記第０のレジスタから
の最上位ビットの値で制御することを特徴とする可変長
／固定長符号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17557991A JP3134362B2 (ja) | 1991-07-16 | 1991-07-16 | 可変長／固定長符号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17557991A JP3134362B2 (ja) | 1991-07-16 | 1991-07-16 | 可変長／固定長符号化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0522156A JPH0522156A (ja) | 1993-01-29 |
| JP3134362B2 true JP3134362B2 (ja) | 2001-02-13 |
Family
ID=15998554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17557991A Expired - Fee Related JP3134362B2 (ja) | 1991-07-16 | 1991-07-16 | 可変長／固定長符号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3134362B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3313182B2 (ja) * | 1993-04-21 | 2002-08-12 | 矢崎総業株式会社 | 車両用表示装置 |
| US7098928B2 (en) | 2003-12-23 | 2006-08-29 | Kabushiki Kaisha Toshiba | Code processing circuit |
-
1991
- 1991-07-16 JP JP17557991A patent/JP3134362B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0522156A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1175154A (en) | Shift circuit | |
| KR100324833B1 (ko) | 가변길이부호디코더 | |
| US5408498A (en) | Serial-signal transmission apparatus | |
| US6954555B2 (en) | Variable length coding unit and variable length decoding unit | |
| US5832037A (en) | Method of compressing and expanding data | |
| KR20000047765A (ko) | 가변 길이 코드워드 디코더 | |
| US5751233A (en) | Decoding apparatus and method therefor | |
| US4866440A (en) | Method for compressing and restoring data series and apparatus for realizing same | |
| JP3134362B2 (ja) | 可変長／固定長符号化回路 | |
| US5729224A (en) | Code conversion and demodulation apparatus, a method thereof, and a recording medium | |
| US8327108B2 (en) | Slave and a master device, a system incorporating the devices, and a method of operating the slave device | |
| US6115424A (en) | Coding method of dividing information block serving as conversion unit into a plurality of sub-blocks to perform coding for each sub-block, and coding apparatus | |
| JPH09246990A (ja) | 可変長符号復号化器 | |
| US6496602B2 (en) | Sorting device of variable-length code | |
| JP3034293B2 (ja) | 可変長符号の固定長変換回路 | |
| KR100292050B1 (ko) | 가변장복호기의 데이타 가변장치 | |
| KR100255062B1 (ko) | Run-level 세트의 제로-런 전개 회로 및 제로-런 전개 방법 | |
| EP0499225B1 (en) | Variable-length code decoding device | |
| KR0152035B1 (ko) | 가변장복호화방법 및 그 장치 | |
| JP2599999B2 (ja) | 変復調装置 | |
| JP2950005B2 (ja) | 情報記録装置および情報再生装置 | |
| JPH11163736A (ja) | プロセッサ | |
| JP3622473B2 (ja) | 可変長符号復号装置 | |
| EP1173926B1 (en) | Device for compressing/decompressing bit strings | |
| KR950005801B1 (ko) | 그래픽 시스템의 영상데이타 전송 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |