JP3128925B2 - 半導体集積回路用容量素子の製造方法 - Google Patents
半導体集積回路用容量素子の製造方法Info
- Publication number
- JP3128925B2 JP3128925B2 JP04044405A JP4440592A JP3128925B2 JP 3128925 B2 JP3128925 B2 JP 3128925B2 JP 04044405 A JP04044405 A JP 04044405A JP 4440592 A JP4440592 A JP 4440592A JP 3128925 B2 JP3128925 B2 JP 3128925B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- metal
- integrated circuit
- capacitive element
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電解効果トランジスタ
の集積回路に用いる金属−絶縁物−金属容量素子の製造
方法に関するものである。
の集積回路に用いる金属−絶縁物−金属容量素子の製造
方法に関するものである。
【０００２】
【従来の技術】従来の方法としてＴａＯxを用いた容量
素子の製造方法を例に説明を加える。図３に従来のＴａ
Ｏxを用いた金属−絶縁物−金属容量素子の断面構造を
示す。図３において図１と等価な部分については同一の
番号または記号を用いるものとする。
素子の製造方法を例に説明を加える。図３に従来のＴａ
Ｏxを用いた金属−絶縁物−金属容量素子の断面構造を
示す。図３において図１と等価な部分については同一の
番号または記号を用いるものとする。
【０００３】図３（ａ）は第１層金属１としてＳｉを含
んだ金属（α−Ｓｉ、ＷＳｉ等）を用いて電極を形成す
る工程を示している。図３（ｂ）は前記第１層金属１上
にスパッタリング法によりＴａＯx２の堆積を行い、そ
の後紫外線を照射して活性化したオゾン雰囲気中あるい
は酸素雰囲気中での熱処理（以下、ＵＶオゾン処理と記
す。）を行なった工程を示している。以上の工程を用い
ると、第１層金属１としてＳｉを含まない金属を用いた
場合よりも前記絶縁膜の耐圧の向上が著しい。これは、
第１層金属１中のＳｉ３’がＵＶオゾン処理中にＴａＯ
x２膜中に拡散して、膜中のＴａの空孔５を埋めるため
と考えられている(1)（図４参照）。 （１）第２６回ＶＬＳＩ ＦＯＬＵＭ 高誘電率膜／強誘電体薄膜形成技術 予稿集ｐ．２１
んだ金属（α−Ｓｉ、ＷＳｉ等）を用いて電極を形成す
る工程を示している。図３（ｂ）は前記第１層金属１上
にスパッタリング法によりＴａＯx２の堆積を行い、そ
の後紫外線を照射して活性化したオゾン雰囲気中あるい
は酸素雰囲気中での熱処理（以下、ＵＶオゾン処理と記
す。）を行なった工程を示している。以上の工程を用い
ると、第１層金属１としてＳｉを含まない金属を用いた
場合よりも前記絶縁膜の耐圧の向上が著しい。これは、
第１層金属１中のＳｉ３’がＵＶオゾン処理中にＴａＯ
x２膜中に拡散して、膜中のＴａの空孔５を埋めるため
と考えられている(1)（図４参照）。 （１）第２６回ＶＬＳＩ ＦＯＬＵＭ 高誘電率膜／強誘電体薄膜形成技術 予稿集ｐ．２１
【０００４】
【発明が解決しようとする課題】しかしながら、第１層
金属１としてＳｉを含んだ金属を用いると、ＴａＯx２
スパッタ時に前記第１層金属１表面のＳｉが酸化され、
ＳｉＯ2膜１’が前記第１層金属１表面に形成されてＴ
ａＯx２と直列の容量となるため、この構造のままでは
ＴａＯx２の持つ本来の高い容量を得ることはできな
い。また、Ｓｉを含んだ金属を用いなければならないた
め、配線金属形成工程とは別に容量素子第１層金属１形
成用にＳｉを含んだ金属膜を堆積する工程が必要とな
り、工程数が余分に必要となってしまう。
金属１としてＳｉを含んだ金属を用いると、ＴａＯx２
スパッタ時に前記第１層金属１表面のＳｉが酸化され、
ＳｉＯ2膜１’が前記第１層金属１表面に形成されてＴ
ａＯx２と直列の容量となるため、この構造のままでは
ＴａＯx２の持つ本来の高い容量を得ることはできな
い。また、Ｓｉを含んだ金属を用いなければならないた
め、配線金属形成工程とは別に容量素子第１層金属１形
成用にＳｉを含んだ金属膜を堆積する工程が必要とな
り、工程数が余分に必要となってしまう。
【０００５】本発明はかかる点に鑑みてなされたもの
で、前記絶縁膜堆積後にＳｉあるいは前記絶縁膜の構成
元素のイオン注入を行なうことによって、Ｓｉあるいは
前記絶縁膜構成元素を前記絶縁膜中に供給する方法を用
いることにより、優れた半導体集積回路用容量素子を提
供することを目的としている。
で、前記絶縁膜堆積後にＳｉあるいは前記絶縁膜の構成
元素のイオン注入を行なうことによって、Ｓｉあるいは
前記絶縁膜構成元素を前記絶縁膜中に供給する方法を用
いることにより、優れた半導体集積回路用容量素子を提
供することを目的としている。
【０００６】
【課題を解決するための手段】本発明は上記課題を解決
するために、容量素子第１層金属１を形成する工程、Ｔ
ａあるいはＴｉの酸化物により構成される高誘電体絶縁
膜２を堆積する工程、イオン注入によって前記絶縁膜の
構成元素あるいはＳｉ３を前記絶縁膜中に注入する工程
と、オゾン雰囲気中で紫外線を照射しながら熱処理を行
なう工程と、前記絶縁膜２上に第２層金属４を形成する
工程とを順次行なう。
するために、容量素子第１層金属１を形成する工程、Ｔ
ａあるいはＴｉの酸化物により構成される高誘電体絶縁
膜２を堆積する工程、イオン注入によって前記絶縁膜の
構成元素あるいはＳｉ３を前記絶縁膜中に注入する工程
と、オゾン雰囲気中で紫外線を照射しながら熱処理を行
なう工程と、前記絶縁膜２上に第２層金属４を形成する
工程とを順次行なう。
【０００７】
【作用】本発明は上記した製造方法により、Ｔａあるい
はＴｉの酸化物により構成される高誘電体絶縁膜２を用
いて製造した容量素子の耐圧を、容量の低下を抑制した
まま向上させることが可能となる。また、容量素子第１
層金属１としてＳｉを含まない金属も使用することが可
能となるため、プロセスの自由度を増すことが可能とな
り、配線工程数の低減が同時に実現される。また、従来
の方法よりもＵＶオゾン処理時のＳｉ３の前記絶縁膜２
中への拡散状態が一定に保たれるため再現性の向上が実
現される。
はＴｉの酸化物により構成される高誘電体絶縁膜２を用
いて製造した容量素子の耐圧を、容量の低下を抑制した
まま向上させることが可能となる。また、容量素子第１
層金属１としてＳｉを含まない金属も使用することが可
能となるため、プロセスの自由度を増すことが可能とな
り、配線工程数の低減が同時に実現される。また、従来
の方法よりもＵＶオゾン処理時のＳｉ３の前記絶縁膜２
中への拡散状態が一定に保たれるため再現性の向上が実
現される。
【０００８】
【実施例】以下、図面を用いて本発明について説明す
る。図１は本発明を用いた容量素子の製造工程断面図で
ある。図１（ａ）は半導体主面側にＳｉを含まない金属
を用いて容量素子第１層金属１を形成した後に容量素子
の絶縁膜としてＴａＯx２をスパッタリング法により
０．１μｍ堆積する工程を示している。第１層金属１と
して本実施例としてはＡｌを０．２μｍ堆積、形成し
た。図１（ｂ）はイオン注入法を用いてＳｉイオン３を
前記絶縁膜中に注入する工程を示している。イオン注入
条件は加速電圧２０ＫｅＶ、ドーズ量５．０×１０13ｃ
ｍ-2とした。図１（ｃ）はＳｉ注入後に紫外線を照射し
て活性化したオゾンを雰囲気として４００℃で３０分の
熱処理を行なう工程を示している。図１（ｄ）はレジス
トをマスクとしてイオンミリング法により加工したＴａ
Ｏx２上に第２層金属４として第１層金属１同様Ａｌを
形成して容量素子を完成させる工程を示す。
る。図１は本発明を用いた容量素子の製造工程断面図で
ある。図１（ａ）は半導体主面側にＳｉを含まない金属
を用いて容量素子第１層金属１を形成した後に容量素子
の絶縁膜としてＴａＯx２をスパッタリング法により
０．１μｍ堆積する工程を示している。第１層金属１と
して本実施例としてはＡｌを０．２μｍ堆積、形成し
た。図１（ｂ）はイオン注入法を用いてＳｉイオン３を
前記絶縁膜中に注入する工程を示している。イオン注入
条件は加速電圧２０ＫｅＶ、ドーズ量５．０×１０13ｃ
ｍ-2とした。図１（ｃ）はＳｉ注入後に紫外線を照射し
て活性化したオゾンを雰囲気として４００℃で３０分の
熱処理を行なう工程を示している。図１（ｄ）はレジス
トをマスクとしてイオンミリング法により加工したＴａ
Ｏx２上に第２層金属４として第１層金属１同様Ａｌを
形成して容量素子を完成させる工程を示す。
【０００９】図１に示した製造工程を用いることによ
り、例えば２００μｍφの円形容量素子を作成した場合
の容量を従来の方法の７０ｐＦから９０ｐＦに増加する
事が可能となり、本発明の効果が現われていることが分
かる。同時に耐圧は両者とも約５．０ＭＶ／ｃｍと絶縁
耐圧として十分良好な値が得られ、容量素子としての活
用が可能であることがわかる。
り、例えば２００μｍφの円形容量素子を作成した場合
の容量を従来の方法の７０ｐＦから９０ｐＦに増加する
事が可能となり、本発明の効果が現われていることが分
かる。同時に耐圧は両者とも約５．０ＭＶ／ｃｍと絶縁
耐圧として十分良好な値が得られ、容量素子としての活
用が可能であることがわかる。
【００１０】なお、以上の説明においては容量素子絶縁
膜としてＴａＯxについて説明を行なったが、Ｔｉの酸
化物による絶縁膜（ＴｉＯx、ＳｒＴｉＯx）についても
同様の効果が得られる。
膜としてＴａＯxについて説明を行なったが、Ｔｉの酸
化物による絶縁膜（ＴｉＯx、ＳｒＴｉＯx）についても
同様の効果が得られる。
【００１１】
【発明の効果】以上述べてきた様に、本発明により次の
効果がもたらされる。 １） ＴａおよびＴｉの酸化物により構成される絶縁膜
にイオン注入を行い、Ｓｉあるいは絶縁膜の構成元素を
絶縁膜中に導入してＵＶオゾン処理を行なうことによ
り、ＴａおよびＴｉの酸化物により構成される絶縁膜本
来の高い容量を保ったまま高耐圧化を図ることが可能と
なる。 ２） 容量素子の第１層金属としてＳｉを含まない金属
を選択することが可能となり、プロセスの自由度を増す
ことができ、他の配線と第１層金属配線を同時に行なう
ことが可能となる。 ３） ＵＶオゾン処理時のＳｉの絶縁膜中への拡散量を
制御することが可能となり、再現性を増すことができ
る。
効果がもたらされる。 １） ＴａおよびＴｉの酸化物により構成される絶縁膜
にイオン注入を行い、Ｓｉあるいは絶縁膜の構成元素を
絶縁膜中に導入してＵＶオゾン処理を行なうことによ
り、ＴａおよびＴｉの酸化物により構成される絶縁膜本
来の高い容量を保ったまま高耐圧化を図ることが可能と
なる。 ２） 容量素子の第１層金属としてＳｉを含まない金属
を選択することが可能となり、プロセスの自由度を増す
ことができ、他の配線と第１層金属配線を同時に行なう
ことが可能となる。 ３） ＵＶオゾン処理時のＳｉの絶縁膜中への拡散量を
制御することが可能となり、再現性を増すことができ
る。
【図１】本発明の半導体装置の製造方法の実施例を示す
工程断面図
工程断面図
【図２】本発明と従来の方法の容量と耐圧の点での比較
の図
の図
【図３】従来の半導体装置の製造方法の実施例を示す工
程断面図
程断面図
【図４】従来の方法のＵＶオゾン処理による耐圧向上の
模式図
模式図
【符号の説明】 １ 容量素子第１層金属 １’ 従来の方法を用いた場合に容量素子第１層金属表
面に形成されるＳｉＯ2薄膜 ２ ＴａまたはＴｉの酸化物により構成される絶縁膜 ３ 前記絶縁膜中にイオン注入されたＳｉ ３’ 従来の方法により第１層金属中から拡散するＳｉ ４ 容量素子第２層金属 ５ Ｔａの空孔
面に形成されるＳｉＯ2薄膜 ２ ＴａまたはＴｉの酸化物により構成される絶縁膜 ３ 前記絶縁膜中にイオン注入されたＳｉ ３’ 従来の方法により第１層金属中から拡散するＳｉ ４ 容量素子第２層金属 ５ Ｔａの空孔
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/265 H01L 21/822
Claims (2)
- 【請求項１】 半導体基板上に半導体集積回路用容量素
子の第１層金属として、その成分にＳｉを含んだ金属以
外の金属を堆積する工程と、容量素子絶縁膜としてＴａ
またはＴｉの酸化物により構成される絶縁膜を堆積する
工程と、イオン注入によって絶縁膜の構成元素あるいは
Ｓｉを前記絶縁膜中に注入する工程と、紫外線を照射し
て活性化したオゾン雰囲気中あるいは酸素雰囲気中で熱
処理を行なう工程と、前記絶縁膜上に第２層金属を形成
する工程とを有することを特徴とする半導体集積回路用
容量素子の製造方法。 - 【請求項２】 前記絶縁膜がＴａＯx またはＳｒＴｉＯx
を有することを特徴とする請求項１記載の半導体集積回
路用容量素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04044405A JP3128925B2 (ja) | 1992-03-02 | 1992-03-02 | 半導体集積回路用容量素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04044405A JP3128925B2 (ja) | 1992-03-02 | 1992-03-02 | 半導体集積回路用容量素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243489A JPH05243489A (ja) | 1993-09-21 |
| JP3128925B2 true JP3128925B2 (ja) | 2001-01-29 |
Family
ID=12690606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04044405A Expired - Fee Related JP3128925B2 (ja) | 1992-03-02 | 1992-03-02 | 半導体集積回路用容量素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3128925B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219318B (zh) * | 2013-04-12 | 2015-07-08 | 中国电子科技集团公司第十三研究所 | 一种耐高温的微波内匹配晶体管用mim电容及其制造方法 |
-
1992
- 1992-03-02 JP JP04044405A patent/JP3128925B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05243489A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6118146A (en) | Microelectronic capacitors having tantalum pentoxide dielectrics | |
| US6090723A (en) | Conditioning of dielectric materials | |
| KR100269306B1 (ko) | 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법 | |
| KR940008728B1 (ko) | 반도체 장치 및 그 제조방법 | |
| EP0738009A2 (en) | Semiconductor device having capacitor | |
| US6953722B2 (en) | Method for patterning ceramic layers | |
| US5920453A (en) | Completely encapsulated top electrode of a ferroelectric capacitor | |
| US4358889A (en) | Process for making a late programming enhanced contact ROM | |
| US6069063A (en) | Method to form polysilicon resistors shielded from hydrogen intrusion | |
| JP3128925B2 (ja) | 半導体集積回路用容量素子の製造方法 | |
| JP2955847B2 (ja) | 白金薄膜の形成方法及びメモリ用キャパシタの形成方法 | |
| US6096600A (en) | Method of forming a capacitative section of a semiconductor device and method of forming a capacitative section and gate section of a semiconductor device | |
| JPH10223852A (ja) | 強誘電体メモリ装置及びその製造方法 | |
| DE19824774A1 (de) | Verfahren zum Herstellen eines Kondensators in einem Halbleiterbauteil | |
| JP3235549B2 (ja) | 導電層形成法 | |
| US6100154A (en) | Using LPCVD silicon nitride cap as a barrier to reduce resistance variations from hydrogen intrusion of high-value polysilicon resistor | |
| KR100587820B1 (ko) | 미세 전자 구조물 및 그 형성 방법 | |
| US6514813B2 (en) | Method of fabricating a semiconductor device | |
| KR0134951B1 (ko) | 반도체 디바이스 제조 방법 | |
| JPH0656877B2 (ja) | 酸化タンタル薄膜の製造方法 | |
| JP3228262B2 (ja) | 半導体素子のキャパシタ製造方法及び半導体素子のキャパシタ | |
| JP2000307069A (ja) | 半導体装置の製造方法 | |
| JPH07263686A (ja) | 半導体装置の製造方法 | |
| JP3151684B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0367346B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |