JP3128073B2 - ディスプレイ装置に輝度信号を供給する装置及びその装置のための比較器 - Google Patents
ディスプレイ装置に輝度信号を供給する装置及びその装置のための比較器Info
- Publication number
- JP3128073B2 JP3128073B2 JP03517067A JP51706791A JP3128073B2 JP 3128073 B2 JP3128073 B2 JP 3128073B2 JP 03517067 A JP03517067 A JP 03517067A JP 51706791 A JP51706791 A JP 51706791A JP 3128073 B2 JP3128073 B2 JP 3128073B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transfer gate
- gate
- node
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 〔発明の属する分野〕 本発明は、一般的には、ディスプレイ装置のための駆
動回路に関し、より特定的には、液晶ディスプレイ等の
ディスプレイ装置のピクセル（「画素」ともいう）に輝
度信号を供給するためのシステムに関する。
動回路に関し、より特定的には、液晶ディスプレイ等の
ディスプレイ装置のピクセル（「画素」ともいう）に輝
度信号を供給するためのシステムに関する。
液晶ディスプレイ等の多くのディスプレイ装置は、水
平には複数の行をなし垂直には複数の列をなして配置さ
れたピクセルのマトリクスによって構成されている。表
示されるべきデータは、ピクセルの各列に個別的に組み
合わされたデータ線に輝度（グレイスケール又は諧調）
信号として入力される。ピクセルの行は順次（逐次的
に）走査され、活性化された行内のピクセルは、個々の
列に供給された輝度信号のレベルに応じて種々の輝度レ
ベルにチャージされる。カラーディスプレイにおいて
は、各ピクセルは、少なくとも３つのピクセル要素によ
って構成されており、これらのピクセル要素は、赤、緑
又は青といった原色の１つを個別的に放出する。
平には複数の行をなし垂直には複数の列をなして配置さ
れたピクセルのマトリクスによって構成されている。表
示されるべきデータは、ピクセルの各列に個別的に組み
合わされたデータ線に輝度（グレイスケール又は諧調）
信号として入力される。ピクセルの行は順次（逐次的
に）走査され、活性化された行内のピクセルは、個々の
列に供給された輝度信号のレベルに応じて種々の輝度レ
ベルにチャージされる。カラーディスプレイにおいて
は、各ピクセルは、少なくとも３つのピクセル要素によ
って構成されており、これらのピクセル要素は、赤、緑
又は青といった原色の１つを個別的に放出する。
アクティブマトリクスディスプレイでは、各ピクセル
要素にスイッチング装置が組み合わされ、このスイッチ
ング装置は、個々のピクセル要素をオン及びオフするの
に使用される。典型的には、スイッチング装置は、固体
回路から輝度情報を受ける薄膜トランジスタ（TFT＝thi
n film transistor）等の固体装置である。スイッチン
グ装置及び固体回路は、どちらも、固体装置によって作
られているので、アモルファスシリコン技術又はポリシ
リコン技術を使用して、スイッチング装置及び固体回路
を同時に製造することが好ましい。
要素にスイッチング装置が組み合わされ、このスイッチ
ング装置は、個々のピクセル要素をオン及びオフするの
に使用される。典型的には、スイッチング装置は、固体
回路から輝度情報を受ける薄膜トランジスタ（TFT＝thi
n film transistor）等の固体装置である。スイッチン
グ装置及び固体回路は、どちらも、固体装置によって作
られているので、アモルファスシリコン技術又はポリシ
リコン技術を使用して、スイッチング装置及び固体回路
を同時に製造することが好ましい。
液晶ディスプレイは、２つの基板の間に挟まれた液晶
材料を備えている。少なくとも１方の基板は、典型的に
は両基板とも、光に対して透過性があり、液晶材料に隣
接する両基板表面は導電性透明電極のパターンを支持し
ており、これらの透明電極は、ピクセル要素を形成する
ように或るパターンをもって配置されている。この産業
分野の目標は、固体スイッチング要素を製造するのと同
時に、基板上及びディスプレイ周辺に種々の制御回路部
品を製造することにある。
材料を備えている。少なくとも１方の基板は、典型的に
は両基板とも、光に対して透過性があり、液晶材料に隣
接する両基板表面は導電性透明電極のパターンを支持し
ており、これらの透明電極は、ピクセル要素を形成する
ように或るパターンをもって配置されている。この産業
分野の目標は、固体スイッチング要素を製造するのと同
時に、基板上及びディスプレイ周辺に種々の制御回路部
品を製造することにある。
アモルファスシリコンは、この材料を低い温度で製造
することができるので、液晶ディスプレイを製造するの
に好ましい技術とされてきた。低い製造温度では標準的
であり容易に利用可能でしかも安価な基板材料を使用す
ることができるので、製造温度が低いことは重要であ
る。
することができるので、液晶ディスプレイを製造するの
に好ましい技術とされてきた。低い製造温度では標準的
であり容易に利用可能でしかも安価な基板材料を使用す
ることができるので、製造温度が低いことは重要であ
る。
しかしながら、これまでは、アモルファスシリコン技
術は使用できないと思われていた。というのは、アモル
ファスシリコンは移動度が低く、従って、テレビジョン
表示を生成するのに必要な速度で動作することができな
いからである。このため、ディスプレイマトリクスと同
一の基板上に制御回路を製造するには、現在まで、ポリ
シリコンの使用が必要であろうと思われていた。という
のは、ポリシリコンのキャリヤ移動度はかなり高いから
である。しかしながら、ポリシリコンには、高温状態で
製造することが必要であり、このような高温での製造に
は特殊且つ高価な基板材料を用いることが要求されると
いう欠点がある。
術は使用できないと思われていた。というのは、アモル
ファスシリコンは移動度が低く、従って、テレビジョン
表示を生成するのに必要な速度で動作することができな
いからである。このため、ディスプレイマトリクスと同
一の基板上に制御回路を製造するには、現在まで、ポリ
シリコンの使用が必要であろうと思われていた。という
のは、ポリシリコンのキャリヤ移動度はかなり高いから
である。しかしながら、ポリシリコンには、高温状態で
製造することが必要であり、このような高温での製造に
は特殊且つ高価な基板材料を用いることが要求されると
いう欠点がある。
これらの理由によって、ディスプレイ装置のピクセル
要素に輝度信号を供給する液晶駆動回路としては、アモ
ルファスシリコン技術或いはポリシリコン技術のいずれ
を使用しても製造できる回路が必要である。本発明は、
この必要性を満足するものである。
要素に輝度信号を供給する液晶駆動回路としては、アモ
ルファスシリコン技術或いはポリシリコン技術のいずれ
を使用しても製造できる回路が必要である。本発明は、
この必要性を満足するものである。
本発明によると、行列状に配置されたピクセルのマト
リクスを備えるディスプレイ装置において、ピクセルの
個々の列に輝度信号を供給するためのシステムには、複
数の信号伝送ゲートが設けられ、これらのゲートは、輝
度信号をピクセル列に個別的に供給するように配置され
ている。各信号伝送ゲートは、閾値レベルを越える制御
信号に応答して伝送ゲートをオン／オフするための制御
電極を有している。本発明のシステムには、さらに、制
御電極を閾値レベルにまでプリチャージするための手段
が備えられる。そして、これらの伝送ゲートを介して、
輝度信号がピクセル列に入力される。
リクスを備えるディスプレイ装置において、ピクセルの
個々の列に輝度信号を供給するためのシステムには、複
数の信号伝送ゲートが設けられ、これらのゲートは、輝
度信号をピクセル列に個別的に供給するように配置され
ている。各信号伝送ゲートは、閾値レベルを越える制御
信号に応答して伝送ゲートをオン／オフするための制御
電極を有している。本発明のシステムには、さらに、制
御電極を閾値レベルにまでプリチャージするための手段
が備えられる。そして、これらの伝送ゲートを介して、
輝度信号がピクセル列に入力される。
本発明は、ルオポルド A.ハーウッド（Leopold A.Ha
rwood）及びドラ プリュス（Dora Plus）により本願と
同日に出願され、「液晶ディスプレイ駆動回路及びその
ための信号デコーダ（Liquid Crystal Display Drive C
ircuit And Signal Decoder Therefor）」と題する米国
特許出願シリアル番号第'90 600,500号の出願及びそのP
CT出題の明細書に記載されている発明と共に使用するこ
とができる。
rwood）及びドラ プリュス（Dora Plus）により本願と
同日に出願され、「液晶ディスプレイ駆動回路及びその
ための信号デコーダ（Liquid Crystal Display Drive C
ircuit And Signal Decoder Therefor）」と題する米国
特許出願シリアル番号第'90 600,500号の出願及びそのP
CT出題の明細書に記載されている発明と共に使用するこ
とができる。
〔図面の簡単な説明〕 第１図は、好ましい実施例を示す。
第２図は、第１図の好ましい実施例で使用される比較
器回路の好ましい実施例を示す。
器回路の好ましい実施例を示す。
第３図は、CMOS技術を使用する比較器回路の好ましい
実施例を示す。
実施例を示す。
第４図は、第２図の比較器回路のタイミングを示す。
第１図において、ディスプレイされるべきデータを示
すアナログ情報信号は、アンテナ12から到来し、アナロ
グ回路11にて受信される。このアナログ回路11は、この
到来信号がテレビジョン映像信号である場合、公知のタ
イプの標準的テレビジョン受信機のアナログ回路に類似
している。しかしながら、受像管に代えて、ここで説明
されるような液晶ディスプレイ装置が使用される。
すアナログ情報信号は、アンテナ12から到来し、アナロ
グ回路11にて受信される。このアナログ回路11は、この
到来信号がテレビジョン映像信号である場合、公知のタ
イプの標準的テレビジョン受信機のアナログ回路に類似
している。しかしながら、受像管に代えて、ここで説明
されるような液晶ディスプレイ装置が使用される。
アナログ回路11は、アナログ−ディジタル変換器（A/
D変換器）14への入力信号として、アナログデータ信号
を線13上に出力する。到来信号は、コンピュータグラフ
ィックディスプレイに対して用いられるようにされてい
る場合、恐らく、ディジタル信号であり、A/D変換器14
は必要とされない。
D変換器）14への入力信号として、アナログデータ信号
を線13上に出力する。到来信号は、コンピュータグラフ
ィックディスプレイに対して用いられるようにされてい
る場合、恐らく、ディジタル信号であり、A/D変換器14
は必要とされない。
アナログ回路11からのテレビジョン信号は液晶アレイ
16上に表示され、この液晶アレイ16を構成する液晶セル
16a等の多数のピクセル要素は、水平にはｍ行をなし垂
直にはｎ列をなして配置されている。液晶アレイ16はｎ
列のデータ線17及びｍ個の選択線を備え、データは液晶
セルの垂直列の各々に１つづつ設けられ、選択線は、液
晶セルの水平行の各々に１つづつ設けられる。
16上に表示され、この液晶アレイ16を構成する液晶セル
16a等の多数のピクセル要素は、水平にはｍ行をなし垂
直にはｎ列をなして配置されている。液晶アレイ16はｎ
列のデータ線17及びｍ個の選択線を備え、データは液晶
セルの垂直列の各々に１つづつ設けられ、選択線は、液
晶セルの水平行の各々に１つづつ設けられる。
A/D変換器14に備えられる出力バスバー19によって、
輝度レベル即ちグレイコードがディジタル記憶装置21に
供給され、この記憶装置21は、複数の出力線22を有して
いる。ディジタル記憶装置21の出力線22は、ディジタル
−アナログ変換器（D/A変換器）23、比較器24及び伝送
ゲート26を介して、液晶セル16aの列のデータ線17に印
加される電圧を制御する。従って、各出力線22は、組み
合わされた伝送ゲート26がオンであるとき、選択線18の
走査に従って、特定の列の液晶セルに印加される電圧を
制御する。
輝度レベル即ちグレイコードがディジタル記憶装置21に
供給され、この記憶装置21は、複数の出力線22を有して
いる。ディジタル記憶装置21の出力線22は、ディジタル
−アナログ変換器（D/A変換器）23、比較器24及び伝送
ゲート26を介して、液晶セル16aの列のデータ線17に印
加される電圧を制御する。従って、各出力線22は、組み
合わされた伝送ゲート26がオンであるとき、選択線18の
走査に従って、特定の列の液晶セルに印加される電圧を
制御する。
カウンタ及び好ましい態様のディジタル記憶装置21を
シフトレジスタ形式で使用するディスプレイ装置は、ア
メリカ合衆国特許第4,766,430号及び第4,724,346号明細
書に記載されており、その教示内容はこれを参考にして
ここに組み入れられる。
シフトレジスタ形式で使用するディスプレイ装置は、ア
メリカ合衆国特許第4,766,430号及び第4,724,346号明細
書に記載されており、その教示内容はこれを参考にして
ここに組み入れられる。
基準ランプ発生器33は、基準ランプ電圧信号を出力線
27上に供給する。この出力線27は、線32を介して液晶セ
ルの各列の比較器24に接続されている。データランプ発
生器34は、各伝送ゲート26に接続された出力線28を介し
て、データランプをピクセル要素の列に供給する。図示
された好ましい実施例では、伝送ゲート26は薄膜トラン
ジスタであり、その制御電極は、線29によって比較器24
の出力に接続されている。
27上に供給する。この出力線27は、線32を介して液晶セ
ルの各列の比較器24に接続されている。データランプ発
生器34は、各伝送ゲート26に接続された出力線28を介し
て、データランプをピクセル要素の列に供給する。図示
された好ましい実施例では、伝送ゲート26は薄膜トラン
ジスタであり、その制御電極は、線29によって比較器24
の出力に接続されている。
動作時には、ディジタル記憶装置21からのディジタル
化された輝度信号が、その出力線22を介してディジタル
−アナログ変換器23に入力される。ディジタル−アナロ
グ変換器23の出力線31は、比較器24の一方の入力に接続
されている。基準ランプ発生器33は、線32を介して、基
準ランプを各比較器24の他方の入力に供給する。
化された輝度信号が、その出力線22を介してディジタル
−アナログ変換器23に入力される。ディジタル−アナロ
グ変換器23の出力線31は、比較器24の一方の入力に接続
されている。基準ランプ発生器33は、線32を介して、基
準ランプを各比較器24の他方の入力に供給する。
この基準ランプは、テレビジョン（TV）伝送受信シス
テム或いは比較器24のどのような部分で発生されるどの
ような非線形性をも補正するように、非線形にすること
ができる。この基準ランプ電圧がD/A変換器23から供給
される輝度信号より低いとき、比較器24の出力線29はハ
イレベルになり、伝送ゲート26はターンオンされる。出
力線29上の電圧は、伝送ゲート26をターンオン及びター
ンオフし、従って、この伝送ゲート26に対する制御信号
の役目をする。それで、活性化された行内にありしかも
ターンオンした伝送ゲート26に組み合わされているピク
セル要素毎に、データランプ発生器34からの線28上のデ
ータランプが入力される。
テム或いは比較器24のどのような部分で発生されるどの
ような非線形性をも補正するように、非線形にすること
ができる。この基準ランプ電圧がD/A変換器23から供給
される輝度信号より低いとき、比較器24の出力線29はハ
イレベルになり、伝送ゲート26はターンオンされる。出
力線29上の電圧は、伝送ゲート26をターンオン及びター
ンオフし、従って、この伝送ゲート26に対する制御信号
の役目をする。それで、活性化された行内にありしかも
ターンオンした伝送ゲート26に組み合わされているピク
セル要素毎に、データランプ発生器34からの線28上のデ
ータランプが入力される。
基準ランプ電圧レベルがD/A変換器23からの輝度信号
のレベルに到達すると、比較器24の出力線29は、ローレ
ベルになり、組み合わされている伝送ゲート26をターン
オフさせる。かくして、ターンオフされた伝送ゲートに
組み合わされているピクセル要素は、D/A変換器23から
のアナログ輝度信号により設定されたレベルにチャージ
される。
のレベルに到達すると、比較器24の出力線29は、ローレ
ベルになり、組み合わされている伝送ゲート26をターン
オフさせる。かくして、ターンオフされた伝送ゲートに
組み合わされているピクセル要素は、D/A変換器23から
のアナログ輝度信号により設定されたレベルにチャージ
される。
図２には、アナログ比較器24の好ましい実施例が示さ
れている。アナログ比較器24は、多数の転送ゲート36〜
41を備えている。これらの転送ゲートは、図示された好
ましい実施例では、薄膜トランジスタ（TFT）である。
れている。アナログ比較器24は、多数の転送ゲート36〜
41を備えている。これらの転送ゲートは、図示された好
ましい実施例では、薄膜トランジスタ（TFT）である。
D/A変換器23の出力線31は、輝度信号を転送ゲート36
に入力として供給し、従って、転送ゲート36は比較器24
のデータ入力装置となる。この入力転送ゲート36は転送
ゲート37に接続され、この転送ゲート37は比較器24のデ
ータ入力スイッチとして機能する。入力転送ゲート36と
スイッチング転送ゲート37との間のノードＤ及びアース
に対して、記憶コンデンサ43が接続される。このコンデ
ンサ43は、転送ゲート36へのデータ入力でデータレベル
にチャージされ、転送ゲート37の制御電極がハイレベル
にされると、転送ゲート37は、オンになり、この信号を
ノードＤからノードＡに転送する。スイッチング転送ゲ
ート37は、ディスプレイの全列について、同時にターン
オンされる。
に入力として供給し、従って、転送ゲート36は比較器24
のデータ入力装置となる。この入力転送ゲート36は転送
ゲート37に接続され、この転送ゲート37は比較器24のデ
ータ入力スイッチとして機能する。入力転送ゲート36と
スイッチング転送ゲート37との間のノードＤ及びアース
に対して、記憶コンデンサ43が接続される。このコンデ
ンサ43は、転送ゲート36へのデータ入力でデータレベル
にチャージされ、転送ゲート37の制御電極がハイレベル
にされると、転送ゲート37は、オンになり、この信号を
ノードＤからノードＡに転送する。スイッチング転送ゲ
ート37は、ディスプレイの全列について、同時にターン
オンされる。
第１図において基準ランプ発生器33の出力線27を比較
器24に接続するように示されている線32は、基準ランプ
転送ゲート38に接続され、この基準ランプ転送ゲート38
もノードＡに接続される。基準ランプ転送ゲート38は、
基準ランプタイミング及びノードＡのプリチャージのタ
イミングを制御する。
器24に接続するように示されている線32は、基準ランプ
転送ゲート38に接続され、この基準ランプ転送ゲート38
もノードＡに接続される。基準ランプ転送ゲート38は、
基準ランプタイミング及びノードＡのプリチャージのタ
イミングを制御する。
ノードＡは、結合コンデンサ44によってノードＢに結
合される。ノードＢは、センサ転送ゲート39の制御電極
に接続されており、このセンサ転送ゲート39はノードＣ
とアースとの間に接続されている。転送ゲート39は、ノ
ードＢ上の電圧のセンサとして働き、ノードＣ上の比較
器出力電圧を制御する。しかしながら、ノードＢが結合
コンデンサ44を介してノードＡに接続されているので、
転送ゲート39は、事実上は、ノードＡ上の電圧を検出す
る。
合される。ノードＢは、センサ転送ゲート39の制御電極
に接続されており、このセンサ転送ゲート39はノードＣ
とアースとの間に接続されている。転送ゲート39は、ノ
ードＢ上の電圧のセンサとして働き、ノードＣ上の比較
器出力電圧を制御する。しかしながら、ノードＢが結合
コンデンサ44を介してノードＡに接続されているので、
転送ゲート39は、事実上は、ノードＡ上の電圧を検出す
る。
ノードB,C間には、自動ゼロ転送ゲート41が配置され
る。この転送ゲート41がターンオンされると、転送ゲー
ト39の制御電極及びドレインが接続され、ノードB,Cの
電圧が同じになる。電源電圧V+と出力ノードＣとの間に
は、スイッチング可能な負荷40が接続されている。この
スイッチング可能な負荷40もTFTとすることができる。
スイッチング可能な負荷40の制御電極は、負荷制御入力
端子49に接続される。
る。この転送ゲート41がターンオンされると、転送ゲー
ト39の制御電極及びドレインが接続され、ノードB,Cの
電圧が同じになる。電源電圧V+と出力ノードＣとの間に
は、スイッチング可能な負荷40が接続されている。この
スイッチング可能な負荷40もTFTとすることができる。
スイッチング可能な負荷40の制御電極は、負荷制御入力
端子49に接続される。
第２図及び第４図を参照して、比較器24の動作及びタ
イミングを説明しよう。この動作は、ディスプレイ装置
は長い間オフ状態にありそしてまさにターンオンされる
ものとして説明される。
イミングを説明しよう。この動作は、ディスプレイ装置
は長い間オフ状態にありそしてまさにターンオンされる
ものとして説明される。
第４図において、第１ライン時間51は、時間T0に始ま
り、65マイクロ秒の間続く。長さが10マイクロ秒〔μ
ｓ〕である初期期間55の間、入力転送ゲート36がターン
オフされ、スイッチング転送ゲート37がターンオンさ
れ、データはノードＤからノードＡに転送される。しか
しながら、ディスプレイが最初にオンにされるときに
は、ディスプレイのラインを生成させるのに利用可能な
データがノードＤ上に存在せず、従って、第１ライン時
間の間、ノードＤからノードＡに転送される電圧は、こ
の時存在している何らかの電圧になるが、大きい影響を
全然与えない。また、第１ライン時間の間は、この時間
のデータには利用可能性がないので、転送ゲート38〜41
に伴う事象は重要ではない。
り、65マイクロ秒の間続く。長さが10マイクロ秒〔μ
ｓ〕である初期期間55の間、入力転送ゲート36がターン
オフされ、スイッチング転送ゲート37がターンオンさ
れ、データはノードＤからノードＡに転送される。しか
しながら、ディスプレイが最初にオンにされるときに
は、ディスプレイのラインを生成させるのに利用可能な
データがノードＤ上に存在せず、従って、第１ライン時
間の間、ノードＤからノードＡに転送される電圧は、こ
の時存在している何らかの電圧になるが、大きい影響を
全然与えない。また、第１ライン時間の間は、この時間
のデータには利用可能性がないので、転送ゲート38〜41
に伴う事象は重要ではない。
５マイクロ秒の期間56の間、スイッチング転送ゲート
37はターンオフされ、入力転送ゲート36はターンオンさ
れる。この期間の間、ノードＤは、最大データ電圧、例
えば、＋12ボルト〔Ｖ〕に、プリチャージされる。
37はターンオフされ、入力転送ゲート36はターンオンさ
れる。この期間の間、ノードＤは、最大データ電圧、例
えば、＋12ボルト〔Ｖ〕に、プリチャージされる。
第１ライン時間の50マイクロ秒の残余期間は、第４図
で期間57で示されるが、この期間の或る時間に、入力転
送ゲート36が２マイクロ秒の期間54の間ターンオンさ
れ、ノードＤは、＋12Vから、線31の利用可能なデータ
電圧に低下させられる。ノードＤのこの状態は、時間T1
の第２ライン時間の開始まで継続し、このときに、スイ
ッチング転送ゲート37がターンオンされて、ノードＤか
らノードＡにデータを転送するようにしている。
で期間57で示されるが、この期間の或る時間に、入力転
送ゲート36が２マイクロ秒の期間54の間ターンオンさ
れ、ノードＤは、＋12Vから、線31の利用可能なデータ
電圧に低下させられる。ノードＤのこの状態は、時間T1
の第２ライン時間の開始まで継続し、このときに、スイ
ッチング転送ゲート37がターンオンされて、ノードＤか
らノードＡにデータを転送するようにしている。
時間T1で始まる第２ライン時間は、２組の期間52,53
に分けられて図示されており、これらの期間は、明らか
に同時に生じる。一方の第２ライン時間52の各期間は、
同様の参照番号によって示されるように、第１ライン時
間51の各期間と同一であり、入力転送ゲート36及びスイ
ッチング転送ゲート37に関連している。
に分けられて図示されており、これらの期間は、明らか
に同時に生じる。一方の第２ライン時間52の各期間は、
同様の参照番号によって示されるように、第１ライン時
間51の各期間と同一であり、入力転送ゲート36及びスイ
ッチング転送ゲート37に関連している。
他方の第２ライン時間53は、転送ゲート37〜41に関連
している。初期期間55の長さは10マイクロ秒であり、こ
の期間55は、前述したように、ノートＤからノードＡに
データが転送されるデータ転送期間である。ノードＢは
結合コンデンサ44を介してノードＡに結合されており、
自動ゼロ転送ゲート41はこの期間の間ターンオンされ
る。ノードＡはデータ電圧をチャージし、この間に、ノ
ードB,Cは転送ゲート39の閾値電圧に再び達する。この
ことは、アモルファスシリコンでは閾値電圧が種々の電
圧ストレスによって大きく変動するので、極めて重要な
特徴である。従って、各センサ装置39は、自己設定する
ようにされ、閾値変動の影響を軽減する。
している。初期期間55の長さは10マイクロ秒であり、こ
の期間55は、前述したように、ノートＤからノードＡに
データが転送されるデータ転送期間である。ノードＢは
結合コンデンサ44を介してノードＡに結合されており、
自動ゼロ転送ゲート41はこの期間の間ターンオンされ
る。ノードＡはデータ電圧をチャージし、この間に、ノ
ードB,Cは転送ゲート39の閾値電圧に再び達する。この
ことは、アモルファスシリコンでは閾値電圧が種々の電
圧ストレスによって大きく変動するので、極めて重要な
特徴である。従って、各センサ装置39は、自己設定する
ようにされ、閾値変動の影響を軽減する。
次の期間58は10マイクロ秒であり、この期間58の間、
自動ゼロ転送ゲート41はターンオフされる。このとき、
転送ゲート41の寄生容量のために、ノードＢは数ボルト
〔Ｖ〕低下する。センサ転送ゲート39はこの期間の間タ
ーンオフされる。スイッチング可能な負荷40は、ターン
オンされて、ノードＣを電源端子48上の利用可能な電圧
V+にプリチャージするようにする。これによって伝送ゲ
ート26がターンオンされるので、データ発生器34（第１
図）を介してデータ線17がディスチャージされることに
よって、データ線17は主ランプ開始電圧にリセットされ
る。
自動ゼロ転送ゲート41はターンオフされる。このとき、
転送ゲート41の寄生容量のために、ノードＢは数ボルト
〔Ｖ〕低下する。センサ転送ゲート39はこの期間の間タ
ーンオフされる。スイッチング可能な負荷40は、ターン
オンされて、ノードＣを電源端子48上の利用可能な電圧
V+にプリチャージするようにする。これによって伝送ゲ
ート26がターンオンされるので、データ発生器34（第１
図）を介してデータ線17がディスチャージされることに
よって、データ線17は主ランプ開始電圧にリセットされ
る。
さらに次の32マイクロ秒期間59の間、基準ランプ転送
ゲート38は、ターンオンされて、ノードＡに基準ランプ
電圧を印加するようにする。最初は、ノードＡは基準ラ
ンプによってより低く引き下げられ、従って、ノードＢ
もまた、より低く引き下げられる。基準ランプ電圧が上
昇するにつれて、ノードA,B上の電圧も上昇し、ノード
Ｂがセンサ転送ゲート39の閾値電圧に達すると、この転
送ゲート39はターンオンされる。ノードＢ上の電圧は、
上昇し続け、ノードＣ上の電圧を徐々に低下させ、Ｃ上
の電圧が伝送ゲート26の閾値に到達したとき、伝送ゲー
ト26をターンオフする。従って、ターンオフされた伝送
ゲートに組み合わされているピクセル要素は、比較器24
に入力された輝度信号によって設定されるレベルにチャ
ージされる。
ゲート38は、ターンオンされて、ノードＡに基準ランプ
電圧を印加するようにする。最初は、ノードＡは基準ラ
ンプによってより低く引き下げられ、従って、ノードＢ
もまた、より低く引き下げられる。基準ランプ電圧が上
昇するにつれて、ノードA,B上の電圧も上昇し、ノード
Ｂがセンサ転送ゲート39の閾値電圧に達すると、この転
送ゲート39はターンオンされる。ノードＢ上の電圧は、
上昇し続け、ノードＣ上の電圧を徐々に低下させ、Ｃ上
の電圧が伝送ゲート26の閾値に到達したとき、伝送ゲー
ト26をターンオフする。従って、ターンオフされた伝送
ゲートに組み合わされているピクセル要素は、比較器24
に入力された輝度信号によって設定されるレベルにチャ
ージされる。
第２ライン時間の付加的な10マイクロ秒期間60は、選
択線走査器が水平線18の選択を解除し、次のラインの表
示を準備する時間を提供するのに用いられる。
択線走査器が水平線18の選択を解除し、次のラインの表
示を準備する時間を提供するのに用いられる。
第２ライン時間53の最終期間61の長さは３マイクロ秒
であり、この期間の間、基準ランプ発生器の転送ゲート
38はターンオンされ、ノードＡを−3Vに予備調整するよ
うにする。この動作によって、ノードＡ上の電圧がリセ
ットされ、このライン時間から入力情報が除去される。
であり、この期間の間、基準ランプ発生器の転送ゲート
38はターンオンされ、ノードＡを−3Vに予備調整するよ
うにする。この動作によって、ノードＡ上の電圧がリセ
ットされ、このライン時間から入力情報が除去される。
３マイクロ秒期間54の開始時には、スイッチング可能
な負荷40は、また、短期間、好ましくは、３マイクロ秒
より短い期間の間、ターンオンされて、ノードＣを、転
送ゲート39の閾値電圧より高い電圧のレベルに高めるよ
うにする。この３マイクロ秒の期間54の間に、自動ゼロ
転送ゲート41もターンオンされ、このゲート41は、後で
ターンオフされるまでオン状態のままである。自動ゼロ
転送ゲート41がターンオンされると、ノードＢは直接ノ
ードＣに接続され、センサ転送ゲート39は、スイッチン
グ可能な負荷がターンオフされた後、その閾値電圧に定
着する。
な負荷40は、また、短期間、好ましくは、３マイクロ秒
より短い期間の間、ターンオンされて、ノードＣを、転
送ゲート39の閾値電圧より高い電圧のレベルに高めるよ
うにする。この３マイクロ秒の期間54の間に、自動ゼロ
転送ゲート41もターンオンされ、このゲート41は、後で
ターンオフされるまでオン状態のままである。自動ゼロ
転送ゲート41がターンオンされると、ノードＢは直接ノ
ードＣに接続され、センサ転送ゲート39は、スイッチン
グ可能な負荷がターンオフされた後、その閾値電圧に定
着する。
ノードC,Dのプリチャージは、プルダウン形の動作を
生じさせる結果をもたらし、比較器回路に必要な高速動
作を可能にすると同時に、低移動度アモルファスシリコ
ン或いはポリシリコン技術のいずれかを用いることがで
きるので、重要な特徴である。
生じさせる結果をもたらし、比較器回路に必要な高速動
作を可能にすると同時に、低移動度アモルファスシリコ
ン或いはポリシリコン技術のいずれかを用いることがで
きるので、重要な特徴である。
第３図には、CMOS技術を用いて製造することができる
比較器の実施例が示されている。このCMOS比較器24′に
おいては、第２図の実施例のセンサ転送ゲート39及びス
イッチング可能な負荷40に代えて、CMOSインバータ62が
使用される。また、自動ゼロ転送ゲート41に代えてCMOS
伝送ゲート63が使用される。さらに、第２図実施例の他
の転送乃至伝送ゲート36〜38,26に代えてCMOS伝送ゲー
トを使用することができ、その基本的な動作は、第２図
のアモルファスシリコン実施例の動作に酷似している。
インバータ62は、ノードＢ上の電圧のセンサとして機能
する。
比較器の実施例が示されている。このCMOS比較器24′に
おいては、第２図の実施例のセンサ転送ゲート39及びス
イッチング可能な負荷40に代えて、CMOSインバータ62が
使用される。また、自動ゼロ転送ゲート41に代えてCMOS
伝送ゲート63が使用される。さらに、第２図実施例の他
の転送乃至伝送ゲート36〜38,26に代えてCMOS伝送ゲー
トを使用することができ、その基本的な動作は、第２図
のアモルファスシリコン実施例の動作に酷似している。
インバータ62は、ノードＢ上の電圧のセンサとして機能
する。
自動ゼロの間、出力ノードＣ及び入力ノードＢは短絡
されて、このインバータのトリガ点を、それ自体の遷移
点、典型的には、VDD電源の約２分の１の電圧に設定す
るようにする。これによって、閾値電圧及び移動度等の
装置のパラメータの変動に対して検出器54が影響される
度合いは減少され、従って、装置の精度を高める。
されて、このインバータのトリガ点を、それ自体の遷移
点、典型的には、VDD電源の約２分の１の電圧に設定す
るようにする。これによって、閾値電圧及び移動度等の
装置のパラメータの変動に対して検出器54が影響される
度合いは減少され、従って、装置の精度を高める。
本発明によると、カラーテレビジョン表示するのに有
用な動作速度を有するディスプレイ装置において、液晶
と同一基板上に制御回路を集積化するために、シリコン
技術を全て用いることができるので、従来技術を凌駕す
る顕著な利点が得られる。本発明は、７つの能動素子及
び２つのコンデンサのみを使用するだけで、アナログ信
号に応じた振幅を時間ベースディジタル信号に変換する
ことができる変換回路を提供するので、さらに、有利で
ある。
用な動作速度を有するディスプレイ装置において、液晶
と同一基板上に制御回路を集積化するために、シリコン
技術を全て用いることができるので、従来技術を凌駕す
る顕著な利点が得られる。本発明は、７つの能動素子及
び２つのコンデンサのみを使用するだけで、アナログ信
号に応じた振幅を時間ベースディジタル信号に変換する
ことができる変換回路を提供するので、さらに、有利で
ある。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/36 G02F 1/133 G09G 3/20
Claims (11)
- 【請求項１】行及び列に配置されたピクセル要素（16
a）のマトリクス（16）を有するディスプレイ装置にお
けるピクセル要素の個々の列にデータ信号（17）を供給
するためシステムであって、 前記ピクセル要素の列にデータ信号を個別に印加するた
めに、該ピクセル要素の列を個別に作動するように配置
された複数の伝送ゲート（26）であって、各伝送ゲート
が、閾値レベルを超える制御信号（29）に応答して当該
伝送ゲートをオン及びオフするための制御電極を備える
伝送ゲートと、 前記制御電極を前記閾値レベルにプリチャージするため
の手段と、 前記伝送ゲートを介して前記ピクセル要素の列にデータ
ランプを印加する手段であって、前記伝送ゲートをオン
及びオフにするために前記伝送ゲートに個別に組み合わ
された複数の電圧比較手段（24,24′）を備え、これに
よって、前記伝送ゲートがオン状態にあるとき、前記デ
ータランプが前記ピクセル要素に印加されるようにする
手段と、 基準ランプ電圧（32）を前記電圧比較手段に印加するた
めの基準ランプ発生手段（33）と、 輝度電圧（32）を前記電圧比較手段に印加するための手
段と を具備し、 前記電圧比較手段が、前記輝度電圧が前記基準ランプ電
圧を超えるときに前記伝送ゲートをオンにし、前記基準
ランプ電圧が前記輝度電圧のレベルに到達したとき前記
伝送ゲートをオフにすることを特徴とするシステム。 - 【請求項２】前記電圧比較手段が、 前記輝度電圧を受けるための入力転送ゲートと、 前記基準ランプを受けるための基準ランプ転送ゲートと
を有し、 前記入力転送ゲート（36）の出力と前記基準ランプ転送
ゲート（38）の出力は、第１共通ノード（Ａ）に接続さ
れ、 第１共通ノード（Ａ）、は結合装置（44）を介して第２
ノード（Ｂ）に接続され、 第２ノード（Ｂ）は、センサ転送ゲート（39）を制御す
るために接続され、 前記センサ転送ゲート（39）の出力は、基準ランプ電圧
が輝度電圧よりも低くなると転送ゲート（26）をオン
し、基準ランプ電圧が輝度電圧と等しくなると転送ゲー
ト（26）をオフする請求項１記載のシステム。 - 【請求項３】前記電圧比較手段が、前記センサ転送ゲー
トの端子間に設けられ、このセンサ転送ゲートをその閾
値電圧に設定するための自動ゼロ転送ゲート（41,63）
を備えることを特徴とする請求項２に記載のシステム。 - 【請求項４】前記伝送ゲートの制御電極をこの伝送ゲー
トの閾値電圧にプリチャージすると共に前記ピクセル要
素をディスチャージするためのスイッチング可能な負荷
転送ゲート（40）を具備することを特徴とする請求項２
又は３に記載のシステム。 - 【請求項５】データランプ転送ゲートを通して液晶要素
をチャージするデータランプを有する前記液晶要素のマ
トリクスを有する液晶ディスプレイ装置のための比較器
であって、 アナログ輝度信号受け、且つ、輝度電圧を第１ノード
（17）に印加するための転送ゲート（36）と、 アナログ基準ランプを前記第１ノード（17）に印加する
基準転送ゲート（38）と、 前記第１ノードの電圧を感知し、且つ、基準ランプ電圧
が輝度電圧よりも低くなると転送ゲート（26）をオン
し、基準ランプ電圧が輝度電圧と等しくなると転送ゲー
ト（26）をオフする手段と、 実質的に閾値レベルに等しい電圧を感知する前記手段を
プリセットする手段と、 前記データランプ転送ゲートをその閾値レベルにプリチ
ャージするチャージ転送手段とを有する比較器。 - 【請求項６】前記感知手段が、センサ転送ゲート（39,6
2）と、このセンサ転送ゲートを第１ノードに結合する
ための手段（44）とを備えることを特徴とする請求項５
に記載の比較器。 - 【請求項７】第１の転送ゲートと前記第１ノードとの間
に設けられる電圧応答スイッチ手段（37）を具備するこ
とを特徴とする請求項６に記載の比較器。 - 【請求項８】第１及び第２の転送ゲート、前記感知手
段、前記プリセット手段、前記センサ転送ゲート、前記
電圧応答スイッチ手段及び前記チャージ転送手段が、薄
膜トランジスタであることを特徴とする請求項７に記載
の比較器。 - 【請求項９】第１及び第２の転送ゲート、前記感知手
段、前記プリセット手段、前記センサ転送ゲート、前記
電圧応答スイッチ手段及び前記チャージ転送手段が、ア
モルファスシリコン技術を用いて製造されることを特徴
とする請求項７に記載の比較器。 - 【請求項１０】第１及び第２の転送ゲート、前記感知手
段、前記プリセット手段、前記センサ転送ゲート、前記
電圧応答スイッチ手段及び前記チャージ転送手段が、ポ
リシリコン技術を用いて製造されることを特徴とする請
求項７に記載の比較器。 - 【請求項１１】第１及び第２の転送ゲート、前記感知手
段、前記プリセット手段、前記センサ転送ゲート、前記
電圧応答スイッチ手段及び前記チャージ転送手段が、CM
OS技術を用いて製造されることを特徴とする請求項７に
記載の比較器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/600,046 US5170155A (en) | 1990-10-19 | 1990-10-19 | System for applying brightness signals to a display device and comparator therefore |
| US600,046 | 1990-10-19 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37465899A Division JP3270034B2 (ja) | 1990-10-19 | 1999-12-28 | ディスプレイ装置に輝度信号を供給する装置及びその装置ための比較器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05503175A JPH05503175A (ja) | 1993-05-27 |
| JP3128073B2 true JP3128073B2 (ja) | 2001-01-29 |
Family
ID=24402146
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03517067A Expired - Fee Related JP3128073B2 (ja) | 1990-10-19 | 1991-10-18 | ディスプレイ装置に輝度信号を供給する装置及びその装置のための比較器 |
| JP37465899A Expired - Fee Related JP3270034B2 (ja) | 1990-10-19 | 1999-12-28 | ディスプレイ装置に輝度信号を供給する装置及びその装置ための比較器 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37465899A Expired - Fee Related JP3270034B2 (ja) | 1990-10-19 | 1999-12-28 | ディスプレイ装置に輝度信号を供給する装置及びその装置ための比較器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5170155A (ja) |
| EP (1) | EP0506906B1 (ja) |
| JP (2) | JP3128073B2 (ja) |
| KR (1) | KR100221106B1 (ja) |
| DE (1) | DE69124988T2 (ja) |
| WO (1) | WO1992007351A1 (ja) |
Families Citing this family (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5680147A (en) * | 1991-05-20 | 1997-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US5489918A (en) * | 1991-06-14 | 1996-02-06 | Rockwell International Corporation | Method and apparatus for dynamically and adjustably generating active matrix liquid crystal display gray level voltages |
| US5406304A (en) * | 1991-08-28 | 1995-04-11 | Nec Corporation | Full color liquid crystal driver |
| US5317401A (en) * | 1992-06-19 | 1994-05-31 | Thomson Consumer Electronics S.A. | Apparatus for providing contrast and/or brightness control of a video signal |
| US5426447A (en) * | 1992-11-04 | 1995-06-20 | Yuen Foong Yu H.K. Co., Ltd. | Data driving circuit for LCD display |
| JP3324819B2 (ja) * | 1993-03-03 | 2002-09-17 | 三菱電機株式会社 | 半導体集積回路装置 |
| JPH06314080A (ja) * | 1993-04-14 | 1994-11-08 | Internatl Business Mach Corp <Ibm> | 液晶表示装置 |
| US5712653A (en) * | 1993-12-27 | 1998-01-27 | Sharp Kabushiki Kaisha | Image display scanning circuit with outputs from sequentially switched pulse signals |
| US5510748A (en) * | 1994-01-18 | 1996-04-23 | Vivid Semiconductor, Inc. | Integrated circuit having different power supplies for increased output voltage range while retaining small device geometries |
| US5572211A (en) * | 1994-01-18 | 1996-11-05 | Vivid Semiconductor, Inc. | Integrated circuit for driving liquid crystal display using multi-level D/A converter |
| US5555001A (en) * | 1994-03-08 | 1996-09-10 | Prime View Hk Limited | Redundant scheme for LCD display with integrated data driving circuit |
| US5465054A (en) * | 1994-04-08 | 1995-11-07 | Vivid Semiconductor, Inc. | High voltage CMOS logic using low voltage CMOS process |
| JP3451717B2 (ja) * | 1994-04-22 | 2003-09-29 | ソニー株式会社 | アクティブマトリクス表示装置及びその駆動方法 |
| US6747627B1 (en) | 1994-04-22 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device |
| US6919874B1 (en) | 1994-05-17 | 2005-07-19 | Thales Avionics Lcd S.A. | Shift register using M.I.S. transistors and supplementary column |
| US5528256A (en) * | 1994-08-16 | 1996-06-18 | Vivid Semiconductor, Inc. | Power-saving circuit and method for driving liquid crystal display |
| US5633653A (en) * | 1994-08-31 | 1997-05-27 | David Sarnoff Research Center, Inc. | Simultaneous sampling of demultiplexed data and driving of an LCD pixel array with ping-pong effect |
| US5510731A (en) * | 1994-12-16 | 1996-04-23 | Thomson Consumer Electronics, S.A. | Level translator with a voltage shifting element |
| JP3470440B2 (ja) * | 1995-02-28 | 2003-11-25 | ソニー株式会社 | ランプ信号生成方法、ランプ信号生成装置、液晶駆動装置及び液晶表示装置 |
| US5600345A (en) * | 1995-03-06 | 1997-02-04 | Thomson Consumer Electronics, S.A. | Amplifier with pixel voltage compensation for a display |
| US5726678A (en) * | 1995-03-06 | 1998-03-10 | Thomson Consumer Electronics, S.A. | Signal disturbance reduction arrangement for a liquid crystal display |
| US5517542A (en) * | 1995-03-06 | 1996-05-14 | Thomson Consumer Electronics, S.A. | Shift register with a transistor operating in a low duty cycle |
| US5673063A (en) * | 1995-03-06 | 1997-09-30 | Thomson Consumer Electronics, S.A. | Data line driver for applying brightness signals to a display |
| EP0731440B1 (en) * | 1995-03-06 | 2002-08-28 | THOMSON multimedia | Data line drivers with common reference ramp for a display device |
| US5686935A (en) * | 1995-03-06 | 1997-11-11 | Thomson Consumer Electronics, S.A. | Data line drivers with column initialization transistor |
| US5701136A (en) * | 1995-03-06 | 1997-12-23 | Thomson Consumer Electronics S.A. | Liquid crystal display driver with threshold voltage drift compensation |
| JP3424387B2 (ja) * | 1995-04-11 | 2003-07-07 | ソニー株式会社 | アクティブマトリクス表示装置 |
| TW331679B (en) * | 1995-12-22 | 1998-05-11 | Thomson Multimedia Sa | Analog-to-digital converter. |
| US5604449A (en) * | 1996-01-29 | 1997-02-18 | Vivid Semiconductor, Inc. | Dual I/O logic for high voltage CMOS circuit using low voltage CMOS processes |
| US5781167A (en) * | 1996-04-04 | 1998-07-14 | Northrop Grumman Corporation | Analog video input flat panel display interface |
| US5949398A (en) * | 1996-04-12 | 1999-09-07 | Thomson Multimedia S.A. | Select line driver for a display matrix with toggling backplane |
| KR100209643B1 (ko) * | 1996-05-02 | 1999-07-15 | 구자홍 | 액정표시소자 구동회로 |
| US6121961A (en) * | 1996-08-06 | 2000-09-19 | Feldman; Bernard | String addressing of passive matrix displays |
| US5754156A (en) * | 1996-09-19 | 1998-05-19 | Vivid Semiconductor, Inc. | LCD driver IC with pixel inversion operation |
| JP3767877B2 (ja) * | 1997-09-29 | 2006-04-19 | 三菱化学株式会社 | アクティブマトリックス発光ダイオード画素構造およびその方法 |
| US6825836B1 (en) | 1998-05-16 | 2004-11-30 | Thomson Licensing S.A. | Bus arrangement for a driver of a matrix display |
| US6046736A (en) | 1998-08-17 | 2000-04-04 | Sarnoff Corporation | Self scanned amorphous silicon integrated display having active bus and reduced stress column drivers |
| KR100707042B1 (ko) * | 1998-09-03 | 2007-04-13 | 유니버시티 오브 서던 캘리포니아 | 용량부하를 제어가능한 전압레벨로 펄스 구동하는고효율의 장치 및 방법 |
| US6985142B1 (en) | 1998-09-03 | 2006-01-10 | University Of Southern California | Power-efficient, pulsed driving of capacitive loads to controllable voltage levels |
| US6940300B1 (en) | 1998-09-23 | 2005-09-06 | International Business Machines Corporation | Integrated circuits for testing an active matrix display array |
| US6169505B1 (en) * | 1999-02-12 | 2001-01-02 | Agilent Technologies, Inc. | Multi-channel, parallel, matched digital-to-analog conversion method, multi-channel, parallel, matched digital-to-analog converter, and analog drive circuit incorporating same |
| US6344814B1 (en) | 1999-12-10 | 2002-02-05 | Winbond Electronics Corporation | Driving circuit |
| US6346900B1 (en) | 1999-12-10 | 2002-02-12 | Winbond Electronics Corporation | Driving circuit |
| US7170485B2 (en) * | 2000-01-28 | 2007-01-30 | Intel Corporation | Optical display device having a memory to enhance refresh operations |
| US8633878B2 (en) | 2001-06-21 | 2014-01-21 | Japan Display Inc. | Image display |
| GB2378066B (en) | 2001-07-23 | 2005-10-26 | Seiko Epson Corp | Comparator circuit and method |
| JP3973471B2 (ja) * | 2001-12-14 | 2007-09-12 | 三洋電機株式会社 | デジタル駆動型表示装置 |
| JP4089289B2 (ja) * | 2002-05-17 | 2008-05-28 | 株式会社日立製作所 | 画像表示装置 |
| WO2004015671A1 (en) * | 2002-08-09 | 2004-02-19 | Iljin Diamond Co., Ltd. | Electronic column non-uniformity measurement and compensation |
| GB0224277D0 (en) * | 2002-10-18 | 2002-11-27 | Koninkl Philips Electronics Nv | Electroluminescent display devices |
| JP2004166039A (ja) * | 2002-11-14 | 2004-06-10 | Alps Electric Co Ltd | 容量素子駆動回路 |
| JP4339103B2 (ja) * | 2002-12-25 | 2009-10-07 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| TWI292146B (en) * | 2003-08-13 | 2008-01-01 | Via Tech Inc | Display controller and related method for calibrating display driving voltages accordign to input resistance of a monitor |
| JP4001856B2 (ja) * | 2003-10-30 | 2007-10-31 | ローム株式会社 | 発光素子駆動装置、発光素子駆動装置を有する表示モジュール及び、表示モジュールを備えた電子機器 |
| KR100618582B1 (ko) * | 2003-11-10 | 2006-08-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동부 |
| KR100604067B1 (ko) * | 2004-12-24 | 2006-07-24 | 삼성에스디아이 주식회사 | 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치 |
| JP4509004B2 (ja) * | 2005-03-31 | 2010-07-21 | 三星モバイルディスプレイ株式會社 | バッファー及びこれを利用したデータ駆動回路と発光表示装置 |
| US9153341B2 (en) | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
| CN101331533A (zh) | 2005-12-13 | 2008-12-24 | 皇家飞利浦电子股份有限公司 | 有源矩阵阵列装置 |
| EP1798716A1 (en) * | 2005-12-16 | 2007-06-20 | Toppoly Optoelectronics Corp. | Systems for controlling brightness of displayed images |
| JP5015887B2 (ja) * | 2008-09-16 | 2012-08-29 | 株式会社日立製作所 | 画像表示装置 |
| US9041694B2 (en) * | 2011-01-21 | 2015-05-26 | Nokia Corporation | Overdriving with memory-in-pixel |
| US8471606B2 (en) | 2011-02-23 | 2013-06-25 | Deere & Company | Driver circuit for a semiconductor power switch |
| JP2021117369A (ja) * | 2020-01-27 | 2021-08-10 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3676702A (en) * | 1971-01-04 | 1972-07-11 | Rca Corp | Comparator circuit |
| US4070600A (en) * | 1976-12-23 | 1978-01-24 | General Electric Company | High voltage driver circuit |
| DE3130391A1 (de) * | 1981-07-31 | 1983-02-24 | Siemens AG, 1000 Berlin und 8000 München | Monolithisch integrierbare komparatorschaltung |
| FR2594579B1 (fr) * | 1986-02-17 | 1988-04-15 | Commissariat Energie Atomique | Ecran d'affichage a matrice active permettant l'affichage de niveaux de gris |
| US4742346A (en) * | 1986-12-19 | 1988-05-03 | Rca Corporation | System for applying grey scale codes to the pixels of a display device |
| US4766430A (en) * | 1986-12-19 | 1988-08-23 | General Electric Company | Display device drive circuit |
| JPH0750389B2 (ja) * | 1987-06-04 | 1995-05-31 | セイコーエプソン株式会社 | 液晶パネルの駆動回路 |
| US4963860A (en) * | 1988-02-01 | 1990-10-16 | General Electric Company | Integrated matrix display circuitry |
| US5111195A (en) * | 1989-01-31 | 1992-05-05 | Sharp Kabushiki Kaisha | Driving circuit for a matrix type display device |
| DE3930259A1 (de) * | 1989-09-11 | 1991-03-21 | Thomson Brandt Gmbh | Ansteuerschaltung fuer eine fluessigkristallanzeige |
-
1990
- 1990-10-19 US US07/600,046 patent/US5170155A/en not_active Expired - Lifetime
-
1991
- 1991-10-18 KR KR1019920701417A patent/KR100221106B1/ko not_active IP Right Cessation
- 1991-10-18 EP EP91918020A patent/EP0506906B1/fr not_active Expired - Lifetime
- 1991-10-18 DE DE69124988T patent/DE69124988T2/de not_active Expired - Lifetime
- 1991-10-18 JP JP03517067A patent/JP3128073B2/ja not_active Expired - Fee Related
- 1991-10-18 WO PCT/FR1991/000821 patent/WO1992007351A1/fr active IP Right Grant
-
1999
- 1999-12-28 JP JP37465899A patent/JP3270034B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO1992007351A1 (fr) | 1992-04-30 |
| JP2000155558A (ja) | 2000-06-06 |
| DE69124988T2 (de) | 1997-06-12 |
| KR920704260A (ko) | 1992-12-19 |
| JP3270034B2 (ja) | 2002-04-02 |
| DE69124988D1 (de) | 1997-04-10 |
| KR100221106B1 (ko) | 1999-09-15 |
| EP0506906B1 (fr) | 1997-03-05 |
| US5170155A (en) | 1992-12-08 |
| EP0506906A1 (fr) | 1992-10-07 |
| JPH05503175A (ja) | 1993-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128073B2 (ja) | ディスプレイ装置に輝度信号を供給する装置及びその装置のための比較器 | |
| AU696718B2 (en) | Data line drivers with column initialization transistor | |
| KR100420229B1 (ko) | 비디오신호인가장치,디스플레이장치의데이타라인구동기용비교기,및비디오장치 | |
| JP3175001B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US6320565B1 (en) | DAC driver circuit with pixel resetting means and color electro-optic display device and system incorporating same | |
| US6169532B1 (en) | Display apparatus and method for driving the display apparatus | |
| JP3176613B2 (ja) | 液晶表示装置のための制御回路 | |
| US5598180A (en) | Active matrix type display apparatus | |
| US6621481B1 (en) | Shift register, display device, image sensing element driving apparatus, and image sensing apparatus | |
| KR100432599B1 (ko) | 비디오장치 | |
| US6661401B1 (en) | Circuit for driving a liquid crystal display and method for driving the same circuit | |
| US5724061A (en) | Display driving apparatus for presenting same display on a plurality of scan lines | |
| US8179392B2 (en) | Pre-charge system for on glass LCD driving circuit | |
| KR100310626B1 (ko) | 액정 디스플레이 구동용 반도체장치 | |
| US5673063A (en) | Data line driver for applying brightness signals to a display | |
| US6636196B2 (en) | Electro-optic display device using a multi-row addressing scheme | |
| JP2641340B2 (ja) | アクティブマトリクス液晶表示装置 | |
| KR20030033016A (ko) | Ｌｃｄ 픽셀을 어드레싱하기 위한 디바이스 및 방법 | |
| US6518947B1 (en) | LCD column driving apparatus and method | |
| JPS62241479A (ja) | 表示装置の駆動方法 | |
| JPH05181432A (ja) | アクティブマトリクス液晶表示装置 | |
| JPS63305390A (ja) | アクティブマトリクス型液晶表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |