JP2000155558A - ディスプレイ装置に輝度信号を供給する装置及びその装置ための比較器 - Google Patents
ディスプレイ装置に輝度信号を供給する装置及びその装置ための比較器Info
- Publication number
- JP2000155558A JP2000155558A JP11374658A JP37465899A JP2000155558A JP 2000155558 A JP2000155558 A JP 2000155558A JP 11374658 A JP11374658 A JP 11374658A JP 37465899 A JP37465899 A JP 37465899A JP 2000155558 A JP2000155558 A JP 2000155558A
- Authority
- JP
- Japan
- Prior art keywords
- transfer gate
- node
- line
- comparator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 本発明の目的は、アモルファスシリコン技術
またはポリシリコン技術のいずれを使用しても製造でき
る、ディスプレイ装置の画素エレメントに輝度信号を供
給する液晶駆動回路を提供することである。 【解決手段】 ディスプレイ装置の画素エレメントに
輝度信号を供給する装置は、画素エレメントの各列用の
転送ゲートを備える。転送ゲートの制御電極は、装置の
速度を実質的に大きくするためにゲートの閾値電圧にプ
リチャージされる。輝度電圧を基準ランプに比較して、
装置の速度及び精度を向上させる比較器が設けられてい
る。本発明は、特に液晶ディスプレイ装置に適用でき
る。
またはポリシリコン技術のいずれを使用しても製造でき
る、ディスプレイ装置の画素エレメントに輝度信号を供
給する液晶駆動回路を提供することである。 【解決手段】 ディスプレイ装置の画素エレメントに
輝度信号を供給する装置は、画素エレメントの各列用の
転送ゲートを備える。転送ゲートの制御電極は、装置の
速度を実質的に大きくするためにゲートの閾値電圧にプ
リチャージされる。輝度電圧を基準ランプに比較して、
装置の速度及び精度を向上させる比較器が設けられてい
る。本発明は、特に液晶ディスプレイ装置に適用でき
る。
Description
【0001】
【発明の属する技術分野】本発明は、一般的には、ディ
スプレイ装置の駆動回路に関するものであり、具体的に
は、液晶ディスプレイ等のディスプレイ装置の画素に輝
度信号を供給する装置に関するものである。
スプレイ装置の駆動回路に関するものであり、具体的に
は、液晶ディスプレイ等のディスプレイ装置の画素に輝
度信号を供給する装置に関するものである。
【0002】
【従来の技術】液晶ディスプレイ等の多くのディスプレ
イ装置は、水平に行に及び垂直に列に配置された画素の
マトリックスによって構成されている。ディスプレイさ
れるべきデータは、画素の各列に個別に接続されたデー
タ線に輝度( 諧調)信号として入力される。画素の行を
順次走査して、活性化した行内の画素を、各列に入力さ
れた輝度信号のレベルに応じて様々な輝度レベルにチャ
ージする。カラーディスプレイでは、各画素は、少なく
とも3つの画素エレメントによって構成されており、こ
れらの画素エレメントはそれぞれ赤、緑または青の原色
の1つの光を放出する。
イ装置は、水平に行に及び垂直に列に配置された画素の
マトリックスによって構成されている。ディスプレイさ
れるべきデータは、画素の各列に個別に接続されたデー
タ線に輝度( 諧調)信号として入力される。画素の行を
順次走査して、活性化した行内の画素を、各列に入力さ
れた輝度信号のレベルに応じて様々な輝度レベルにチャ
ージする。カラーディスプレイでは、各画素は、少なく
とも3つの画素エレメントによって構成されており、こ
れらの画素エレメントはそれぞれ赤、緑または青の原色
の1つの光を放出する。
【0003】アクティブマトリックスディスプレイで
は、各画素エレメントは、その画素エレメントをオン/
オフするために使用されるスイッチング素子に接続され
ている。典型的には、スイッチング素子は、薄膜トラン
ジスタ(TFT)等の固体素子であり、固体素子回路か
ら輝度情報を受ける。スイッチング素子及び回路は、ど
ちらも固体素子装置によって構成されているので、アモ
ルファスシリコン技術またはポリシリコン技術を使用し
て、スイッチング素子及び回路を同時に製造することが
好ましい。
は、各画素エレメントは、その画素エレメントをオン/
オフするために使用されるスイッチング素子に接続され
ている。典型的には、スイッチング素子は、薄膜トラン
ジスタ(TFT)等の固体素子であり、固体素子回路か
ら輝度情報を受ける。スイッチング素子及び回路は、ど
ちらも固体素子装置によって構成されているので、アモ
ルファスシリコン技術またはポリシリコン技術を使用し
て、スイッチング素子及び回路を同時に製造することが
好ましい。
【0004】液晶ディスプレイは、2 つの基板の間に挟
まれた液晶材料によって構成されている。基板は、少な
くとも1 つが、しかし典型的には両方ともが光透過性で
あり、液晶材料に近接する基板の表面は、個々の画素エ
レメントを形成するパターンに配置された透明電導電極
のパターンを支持している。この工業分野の目標は、固
体素子スイッチング素子を製造するのと同時に基板上及
びディスプレイの周辺に様々な制御回路素子を製造する
ことである。
まれた液晶材料によって構成されている。基板は、少な
くとも1 つが、しかし典型的には両方ともが光透過性で
あり、液晶材料に近接する基板の表面は、個々の画素エ
レメントを形成するパターンに配置された透明電導電極
のパターンを支持している。この工業分野の目標は、固
体素子スイッチング素子を製造するのと同時に基板上及
びディスプレイの周辺に様々な制御回路素子を製造する
ことである。
【0005】アモルファスシリコンは、低温で製造され
るので、液晶ディスプレイの製造には好ましい技術であ
った。製造温度が低いと、標準的な、入手容易な、安価
な材料を使用することができるので、この製造温度の低
さは重要である。しかしながら、アモルファスシリコン
の移動度は低く、従って、テレビディスプレイを製造す
るのに必要な速度で動作することができないので、今日
まで、アモルファスシリコン技術は使用できないと思わ
れていた。このため、ポリシリコンのキャリヤ移動度は
かなり高いので、ディスプレイマトリックスと同じ基板
上に制御回路を製造するには、ポリシリコンの使用が必
要であると思われていた。しかしながら、ポリシリコン
の欠点は、高温での製造が必要であり、従って、特別
な、高価な基板材料の便用が必要であることである。
るので、液晶ディスプレイの製造には好ましい技術であ
った。製造温度が低いと、標準的な、入手容易な、安価
な材料を使用することができるので、この製造温度の低
さは重要である。しかしながら、アモルファスシリコン
の移動度は低く、従って、テレビディスプレイを製造す
るのに必要な速度で動作することができないので、今日
まで、アモルファスシリコン技術は使用できないと思わ
れていた。このため、ポリシリコンのキャリヤ移動度は
かなり高いので、ディスプレイマトリックスと同じ基板
上に制御回路を製造するには、ポリシリコンの使用が必
要であると思われていた。しかしながら、ポリシリコン
の欠点は、高温での製造が必要であり、従って、特別
な、高価な基板材料の便用が必要であることである。
【0006】
【発明が解決しようとする課題】これらの理由によっ
て、アモルファスシリコン技術またはポリシリコン技術
のいずれを使用しても製造できる、ディスプレイ装置の
画素エレメントに輝度信号を供給する液晶駆動回路が必
要である。
て、アモルファスシリコン技術またはポリシリコン技術
のいずれを使用しても製造できる、ディスプレイ装置の
画素エレメントに輝度信号を供給する液晶駆動回路が必
要である。
【0007】
【課題を解決するための手段】本発明は、この要求を満
たすものである。行及び列に配置された画素マトリック
スを備えるディスプレイ装置の画素の個々の列に輝度信
号を供給する装置は、画素の列に個々に輝度信号を個々
に供給するように配置された複数の信号転送ゲートを備
える。各信号転送ゲートは、閾値レベルを越えた制御信
号に応答して転送ゲートをオン/ オフする制御電極を備
える。この装置は更に、制御電極を閾値レベルにプリチ
ャージするための手段を備える。輝度信号は、それら転
送ゲートを介して、画素の列に入力される。
たすものである。行及び列に配置された画素マトリック
スを備えるディスプレイ装置の画素の個々の列に輝度信
号を供給する装置は、画素の列に個々に輝度信号を個々
に供給するように配置された複数の信号転送ゲートを備
える。各信号転送ゲートは、閾値レベルを越えた制御信
号に応答して転送ゲートをオン/ オフする制御電極を備
える。この装置は更に、制御電極を閾値レベルにプリチ
ャージするための手段を備える。輝度信号は、それら転
送ゲートを介して、画素の列に入力される。
【0008】本発明は、米国特許出願第07/600050号に
基づく優先権を主張して同日に出願された、ルオポルド
エー. ハーウッド(LeoPold A. Harwood)及びドラ プ
リュス(Dora P1us) の発明になる「液晶ディスプレイ駆
動回路及びそのための信号デコーダ(Liquid Crysta1 Di
splay Drive Circuit And SignalDecoderTherefor)」と
題するPCT出願に記載された発明と共に使用される。
基づく優先権を主張して同日に出願された、ルオポルド
エー. ハーウッド(LeoPold A. Harwood)及びドラ プ
リュス(Dora P1us) の発明になる「液晶ディスプレイ駆
動回路及びそのための信号デコーダ(Liquid Crysta1 Di
splay Drive Circuit And SignalDecoderTherefor)」と
題するPCT出願に記載された発明と共に使用される。
【0009】
【発明の実施の形態】第1図では、アナログ回路11は、
アンテナ12から、ディスプレイされるべきデータを示す
アナログ情報信号を受ける。到来信号がテレビ映像信号
である時、アナログ回路11は、公知の標準的なテレビ受
信機のアナログ回路に類似している。しかしながら、受
像管の代わりに、以下に説明するような液晶ディスプレ
イ装置が使用されている。
アンテナ12から、ディスプレイされるべきデータを示す
アナログ情報信号を受ける。到来信号がテレビ映像信号
である時、アナログ回路11は、公知の標準的なテレビ受
信機のアナログ回路に類似している。しかしながら、受
像管の代わりに、以下に説明するような液晶ディスプレ
イ装置が使用されている。
【0010】アナログ回路11は、アナログ/ デジタル変
換器(A/D変換器)14への入力信号としてアナログデ
ータ信号を線13上に出力する。到来信号が、コンピュー
タグラフィックディスプレイに使用されなければならな
い時、到来信号は、恐らく、デジタル信号であり、A/
D変換器14は必要ではない。アナログ回路11からのテレ
ビ信号は、液晶アレー16にディスプレイされるものであ
る。この液晶アレー16は、水平m個の行にそして垂直n
個の列に配置された液晶セル16a等の多数の画素エレメ
ントによって構成されている。液晶アレー16は、液晶セ
ルの垂直な列の各々に1つづつ設けられたn列のデータ
線17と、液晶セルの水平な行の各々に1つづつ設けられ
たm個の選択線を備える。
換器(A/D変換器)14への入力信号としてアナログデ
ータ信号を線13上に出力する。到来信号が、コンピュー
タグラフィックディスプレイに使用されなければならな
い時、到来信号は、恐らく、デジタル信号であり、A/
D変換器14は必要ではない。アナログ回路11からのテレ
ビ信号は、液晶アレー16にディスプレイされるものであ
る。この液晶アレー16は、水平m個の行にそして垂直n
個の列に配置された液晶セル16a等の多数の画素エレメ
ントによって構成されている。液晶アレー16は、液晶セ
ルの垂直な列の各々に1つづつ設けられたn列のデータ
線17と、液晶セルの水平な行の各々に1つづつ設けられ
たm個の選択線を備える。
【0011】A/D変換器14は、複数の出力線22を有す
るデジタルメモリ手段に、輝度レベルまたはグレイコー
ドを出力する出力バス19を備える。デジタルメモリ手段
21の出力線22は、デジタル/アナログ変換器(D/A変
換器)23、比較器24及び転送ゲート26を介して、液晶セ
ル16aの列のデータ線17に印加される電圧を制御する。
従って、出力線22は各々、対応する転送ゲート26がオン
である時、選択線18の走査に従って特定の列の液晶セル
に印加される電圧を制御する。
るデジタルメモリ手段に、輝度レベルまたはグレイコー
ドを出力する出力バス19を備える。デジタルメモリ手段
21の出力線22は、デジタル/アナログ変換器(D/A変
換器)23、比較器24及び転送ゲート26を介して、液晶セ
ル16aの列のデータ線17に印加される電圧を制御する。
従って、出力線22は各々、対応する転送ゲート26がオン
である時、選択線18の走査に従って特定の列の液晶セル
に印加される電圧を制御する。
【0012】カウンタと、シフトレジスタの好ましい態
様のデジタルメモリ手段21を使用するディスプレイ装置
は、アメリカ合衆国特許第4,766,430 号及び第4,724,34
6 号に記載されており、その内容は参照して本明細書に
組み入れられる。基準ランプ発生器33は、出力線27に基
準ランプ電圧信号を出力する。出力線27は、液晶セルの
各列の比較器24に線32を介して接続されている。データ
ランプ発生器34は、各転送ゲート26に接続された出力線
28を介して、画素エレメントの列にデータランプを出力
する。図示した好ましい実施例では、転送ゲート26は薄
膜トランジスタであり、その制御電極は、線29によって
比較器24の出力に接続されている。
様のデジタルメモリ手段21を使用するディスプレイ装置
は、アメリカ合衆国特許第4,766,430 号及び第4,724,34
6 号に記載されており、その内容は参照して本明細書に
組み入れられる。基準ランプ発生器33は、出力線27に基
準ランプ電圧信号を出力する。出力線27は、液晶セルの
各列の比較器24に線32を介して接続されている。データ
ランプ発生器34は、各転送ゲート26に接続された出力線
28を介して、画素エレメントの列にデータランプを出力
する。図示した好ましい実施例では、転送ゲート26は薄
膜トランジスタであり、その制御電極は、線29によって
比較器24の出力に接続されている。
【0013】動作時、デジタルメモリ手段21からのデジ
タル化された輝度信号は、出力線22を介してデジタル/
アナログ変換器23に入力される。デジタル/アナログ変
換器23の出力線31は、比較器24の一方の入力に接続され
ている。基準ランプ発生器33は、線32を介して、各比較
器24の他方の入力に基準ランプを出力する。基準ランプ
は非線形であり、テレビ受信装置または比較器24のどの
ような部分で発生したどのような非線形でも補正するこ
とができる。基準ランプ電圧がD/A変換器23から入力
された輝度信号より低い時、比較器24の出力線29はハイ
レベルとなり、転送ゲート26はオンになる。出力線29の
電圧は、転送ゲートをオン/オフし、従って、転送ゲー
ト26の制御信号として働く。従って、データランプ発生
器34からの線28上のデータランプは、活性化された行内
にあって且つオンになった転送ゲート26に接続された各
画素エレメントに入力される。
タル化された輝度信号は、出力線22を介してデジタル/
アナログ変換器23に入力される。デジタル/アナログ変
換器23の出力線31は、比較器24の一方の入力に接続され
ている。基準ランプ発生器33は、線32を介して、各比較
器24の他方の入力に基準ランプを出力する。基準ランプ
は非線形であり、テレビ受信装置または比較器24のどの
ような部分で発生したどのような非線形でも補正するこ
とができる。基準ランプ電圧がD/A変換器23から入力
された輝度信号より低い時、比較器24の出力線29はハイ
レベルとなり、転送ゲート26はオンになる。出力線29の
電圧は、転送ゲートをオン/オフし、従って、転送ゲー
ト26の制御信号として働く。従って、データランプ発生
器34からの線28上のデータランプは、活性化された行内
にあって且つオンになった転送ゲート26に接続された各
画素エレメントに入力される。
【0014】基準ランプ電圧のレベルがD/A変換器23
からの輝度信号のレベルに達する時、比較器24の出力線
29はローレベルとなり、接続された転送ゲート26をオフ
にする。かくして、オフになった転送ゲートに接続され
た画素エレメントは、D/A変換器23からのアナログ輝
度信号によって設定されたレベルにチャージされてい
る。
からの輝度信号のレベルに達する時、比較器24の出力線
29はローレベルとなり、接続された転送ゲート26をオフ
にする。かくして、オフになった転送ゲートに接続され
た画素エレメントは、D/A変換器23からのアナログ輝
度信号によって設定されたレベルにチャージされてい
る。
【0015】図2 は、アナログ比較器24の好ましい実施
例を図示したものである。アナログ比較器24は、多数の
転送ゲート36〜41を含む。これらの転送ゲートは、図示
した好ましい実施例では、薄膜トランジスタ(TFT)
である。D/A変換器23の出力線31は、転送ゲート36へ
輝度信号を入力として出力する。従って、転送ゲート36
は、比較器24のデータ入力装置である。入力転送ゲート
36は、比較器24のデータ入力スイッチとして働く転送ゲ
ート37に接続されている。
例を図示したものである。アナログ比較器24は、多数の
転送ゲート36〜41を含む。これらの転送ゲートは、図示
した好ましい実施例では、薄膜トランジスタ(TFT)
である。D/A変換器23の出力線31は、転送ゲート36へ
輝度信号を入力として出力する。従って、転送ゲート36
は、比較器24のデータ入力装置である。入力転送ゲート
36は、比較器24のデータ入力スイッチとして働く転送ゲ
ート37に接続されている。
【0016】記憶コンデンサ43は、入力転送ゲート36と
スイッチング転送ゲート37との間のノードDと、アース
とに接続されている。転送ゲート36へのデータ入力は、
コンデンサ43をデータレベルにチャージし、転送ゲート
37の制御電極がハイレベルにされた時、転送ゲート37は
オンになり、信号をノードDからノードAに転送する。
ディスプレイの全列のスイッチング転送ゲート37は、同
時に、オンになる。
スイッチング転送ゲート37との間のノードDと、アース
とに接続されている。転送ゲート36へのデータ入力は、
コンデンサ43をデータレベルにチャージし、転送ゲート
37の制御電極がハイレベルにされた時、転送ゲート37は
オンになり、信号をノードDからノードAに転送する。
ディスプレイの全列のスイッチング転送ゲート37は、同
時に、オンになる。
【0017】基準ランプ発生器33の出力線27を比較器24
に接続するように第1 図に図示されている線32は、基準
ランプ転送ゲート38に接続されており、この基準ランプ
転送ゲート38もノードAに接続されている。基準ランプ
転送ゲート38は、基準ランプタイミングとノードAのプ
リチャージのタイミングとを制御する。結合コンデンサ
44は、ノードAをノードBに接続する。ノードBは、セ
ンサ転送ゲート39の制御電極に接続されており、このセ
ンサ転送ゲート39はノードCとアースとの間に接続され
ている。転送ゲート39は、ノードBの電圧のセンサとし
て働き、ノードCの比較器出力電圧を制御する。しかし
ながら、ノードBは結合コンデンサ44を介してノードA
に接続されているので、転送ゲート39は、実際には、ノ
ードAの電圧を検出する。
に接続するように第1 図に図示されている線32は、基準
ランプ転送ゲート38に接続されており、この基準ランプ
転送ゲート38もノードAに接続されている。基準ランプ
転送ゲート38は、基準ランプタイミングとノードAのプ
リチャージのタイミングとを制御する。結合コンデンサ
44は、ノードAをノードBに接続する。ノードBは、セ
ンサ転送ゲート39の制御電極に接続されており、このセ
ンサ転送ゲート39はノードCとアースとの間に接続され
ている。転送ゲート39は、ノードBの電圧のセンサとし
て働き、ノードCの比較器出力電圧を制御する。しかし
ながら、ノードBは結合コンデンサ44を介してノードA
に接続されているので、転送ゲート39は、実際には、ノ
ードAの電圧を検出する。
【0018】自動ゼロ転送ゲート41は、ノードB及びC
の間に配置されている。転送ゲート41がオンになると、
転送ゲート39の制御電極とドレインとが接続され、ノー
ドB及びCの電圧が同じになる。スイッチング可能な負
荷40は、電源電圧V+ と出力ノードCとの間に接続され
ている。このスイッチング可能な負荷40は、TFTとす
ることができる。そのスイッチング可能な負荷40の制御
電極は、負荷制御入力端子49に接続されている。
の間に配置されている。転送ゲート41がオンになると、
転送ゲート39の制御電極とドレインとが接続され、ノー
ドB及びCの電圧が同じになる。スイッチング可能な負
荷40は、電源電圧V+ と出力ノードCとの間に接続され
ている。このスイッチング可能な負荷40は、TFTとす
ることができる。そのスイッチング可能な負荷40の制御
電極は、負荷制御入力端子49に接続されている。
【0019】第2図及び第4図を参照して、比較器24の
動作及びタイミングを説明する。ディスプレイ装置は長
い間オフであり、ちょうどオンになったとして、動作を
説明する。第4 図では、第1 ラインの時間51は、T。時
に始まり、65マイクロ秒間続く。長さが10マイクロ秒の
最初の期間55の間、入力転送ゲート36はオフになり、ス
イッチング転送ゲート37はオンになり、データをノード
DからノードAに転送する。
動作及びタイミングを説明する。ディスプレイ装置は長
い間オフであり、ちょうどオンになったとして、動作を
説明する。第4 図では、第1 ラインの時間51は、T。時
に始まり、65マイクロ秒間続く。長さが10マイクロ秒の
最初の期間55の間、入力転送ゲート36はオフになり、ス
イッチング転送ゲート37はオンになり、データをノード
DからノードAに転送する。
【0020】しかしながら、ディスプレイが最初にオン
になる時、ノードDにはディスプレイのラインを生成さ
せるデータがなく、従って、第1ラインの時間の間、ノ
ードDからノードAに転送される電圧は、この時の電圧
の値であり、従って、作用が全くない。また、第1ライ
ンの時間の間、この時に使用できるデータがないので、
転送ゲート38、39、40及び41で生じる現象は重要性をも
たない。5マイクロ秒の期間56の間、スイッチング転送
ゲート37はオフになり、入力転送ゲート36はオンにな
る。この期間の間、ノードDは、最大データ電圧、例え
ば、+12Vにプリチャージされる。
になる時、ノードDにはディスプレイのラインを生成さ
せるデータがなく、従って、第1ラインの時間の間、ノ
ードDからノードAに転送される電圧は、この時の電圧
の値であり、従って、作用が全くない。また、第1ライ
ンの時間の間、この時に使用できるデータがないので、
転送ゲート38、39、40及び41で生じる現象は重要性をも
たない。5マイクロ秒の期間56の間、スイッチング転送
ゲート37はオフになり、入力転送ゲート36はオンにな
る。この期間の間、ノードDは、最大データ電圧、例え
ば、+12Vにプリチャージされる。
【0021】第1 ラインの時間の残りの50マイクロ秒の
期間57のある時、2マイクロ秒の期間54の間、入力転送
ゲート36はオンになり、ノードDは、+12Vから、線31
に現れているデータ電圧に低下させる。ノードDのこの
状態は、T1 時の第2ラインの時間の開始まで、すなわ
ち、スイッチング転送ゲート37がオンになってノードD
からノードAにデータを転送する時まで持続する。
期間57のある時、2マイクロ秒の期間54の間、入力転送
ゲート36はオンになり、ノードDは、+12Vから、線31
に現れているデータ電圧に低下させる。ノードDのこの
状態は、T1 時の第2ラインの時間の開始まで、すなわ
ち、スイッチング転送ゲート37がオンになってノードD
からノードAにデータを転送する時まで持続する。
【0022】第2ラインの時間は、T1 時に始まり、明
らかに同時に発生する2組の期間52及び53に分けて図示
されている。第2ラインの時間52の期間は、同様な参照
番号によって示したように、第1ラインの時間51と同じ
であり、入力転送ゲート36とスイッチング転送ゲート37
に関係している。第2ラインの時間53の期間は、転送ゲ
ート37〜41に関係している。初期期間55の長さは10マイ
クロ秒であり、上記のように、この期間はノードDから
ノードAにデータが転送されるデータ転送期間である。
ノードBは、結合コンデンサ44を介してノードAに接続
されており、自動ゼロ転送ゲート41はこの期間の間オン
になる。
らかに同時に発生する2組の期間52及び53に分けて図示
されている。第2ラインの時間52の期間は、同様な参照
番号によって示したように、第1ラインの時間51と同じ
であり、入力転送ゲート36とスイッチング転送ゲート37
に関係している。第2ラインの時間53の期間は、転送ゲ
ート37〜41に関係している。初期期間55の長さは10マイ
クロ秒であり、上記のように、この期間はノードDから
ノードAにデータが転送されるデータ転送期間である。
ノードBは、結合コンデンサ44を介してノードAに接続
されており、自動ゼロ転送ゲート41はこの期間の間オン
になる。
【0023】ノードAは、データ電圧にチャージし、一
方、ノードB及びCは転送ゲート39の閾値電圧に再設定
する。アモルファスシリコンでは、閾値電圧は、様々な
電圧ストレスによって大きく変動するので、これは極め
て重要な特性である。従って、各センサ転送ゲート39
は、自動的に設定されるようにされ、閾値の変動の影響
を軽減する。10マイクロ秒の次の期間58の間、自動ゼロ
転送ゲート41はオフになる。そのとき、転送ゲート41の
寄生容量によって、ノードBは数V低下する。センサ転
送ゲート39は、この期間にオフになる。
方、ノードB及びCは転送ゲート39の閾値電圧に再設定
する。アモルファスシリコンでは、閾値電圧は、様々な
電圧ストレスによって大きく変動するので、これは極め
て重要な特性である。従って、各センサ転送ゲート39
は、自動的に設定されるようにされ、閾値の変動の影響
を軽減する。10マイクロ秒の次の期間58の間、自動ゼロ
転送ゲート41はオフになる。そのとき、転送ゲート41の
寄生容量によって、ノードBは数V低下する。センサ転
送ゲート39は、この期間にオフになる。
【0024】スイッチング負荷40はオンになり、ノード
Cを電源端子48に現れている+Vの電圧にプリチャージ
する。これによって、転送ゲート26はオンになり、デー
タ発生器34( 第1図) を介してデータ線17を放電させる
ことによって、データ線17を主ランプ開始電圧に再設定
する。次の32マイクロ秒の期間59の間に、基準ランプ転
送ゲート38はオンになり、ノードAに基準ランプ電圧を
印加する。
Cを電源端子48に現れている+Vの電圧にプリチャージ
する。これによって、転送ゲート26はオンになり、デー
タ発生器34( 第1図) を介してデータ線17を放電させる
ことによって、データ線17を主ランプ開始電圧に再設定
する。次の32マイクロ秒の期間59の間に、基準ランプ転
送ゲート38はオンになり、ノードAに基準ランプ電圧を
印加する。
【0025】最初、ノードAは、基準ランプによって低
くなり、従って、ノードBもまた低くなる。基準ランプ
電圧が高くなると、ノードA及びBの電圧もまた高くな
り、ノードBがセンサ転送ゲー卜39の閾値電圧に達する
と、そのゲートがオンになる。ノードBの電圧は上昇し
続け、そしてノードCの電圧を徐々に低下させ、基準電
圧が転送ゲート26の閾値電圧に達すると、転送ゲート26
をオフにする。従って、オフになった転送ゲートと接続
された画素エレメントは、比較器24によって入力された
輝度信号によって設定されたレベルにチャージされてい
る。
くなり、従って、ノードBもまた低くなる。基準ランプ
電圧が高くなると、ノードA及びBの電圧もまた高くな
り、ノードBがセンサ転送ゲー卜39の閾値電圧に達する
と、そのゲートがオンになる。ノードBの電圧は上昇し
続け、そしてノードCの電圧を徐々に低下させ、基準電
圧が転送ゲート26の閾値電圧に達すると、転送ゲート26
をオフにする。従って、オフになった転送ゲートと接続
された画素エレメントは、比較器24によって入力された
輝度信号によって設定されたレベルにチャージされてい
る。
【0026】第2 ラインの期間の続く10マイクロ秒の期
間60は、選択線スキャナが水平線18の選択を解除し、次
の線のディスプレイを用意する時間を提供するために使
用される。第2ラインの時間53の最後の期間61の長さ
は、3マイクロ秒であり、この期間、基準ランプ発生器
の転送ゲート38はオンになり、ノードAを前もって一3
Vの条件に設定する。この動作はノードAの電圧を再設
定し、前のラインの時間から入力情報を消去する。3 マ
イクロ秒の期間54の開始時に、スイッチング可能な負荷
40は、また、短期間の間オンになり、ノードCの電圧を
転送ゲート39の閾値電圧より高い電圧のレベルに上昇さ
せる。この短期間とは、3 マイクロ秒の期間より短いこ
とが好ましい。
間60は、選択線スキャナが水平線18の選択を解除し、次
の線のディスプレイを用意する時間を提供するために使
用される。第2ラインの時間53の最後の期間61の長さ
は、3マイクロ秒であり、この期間、基準ランプ発生器
の転送ゲート38はオンになり、ノードAを前もって一3
Vの条件に設定する。この動作はノードAの電圧を再設
定し、前のラインの時間から入力情報を消去する。3 マ
イクロ秒の期間54の開始時に、スイッチング可能な負荷
40は、また、短期間の間オンになり、ノードCの電圧を
転送ゲート39の閾値電圧より高い電圧のレベルに上昇さ
せる。この短期間とは、3 マイクロ秒の期間より短いこ
とが好ましい。
【0027】3 マイクロ秒の期間54では、自動ゼロ転送
ゲート41もまた、オンになり、後段でオフになるまでオ
ンのままである。自動ゼロ転送ゲート41がオンになる
と、ノードBはノードCに直接接続され、センサ転送ゲ
ート39は、スイッチング可能な負荷がオフになった後、
その閾値電圧に設定される。ノードC及びDのプリチャ
ージは、プルダウン型の動作を生じさせ、それによっ
て、低移動度アモルファスシリコン技術またはポリシリ
コン技術のいずれかを使用して、比較器回路に必要な高
速動作を可能にすることができるので、重要な特徴であ
る。
ゲート41もまた、オンになり、後段でオフになるまでオ
ンのままである。自動ゼロ転送ゲート41がオンになる
と、ノードBはノードCに直接接続され、センサ転送ゲ
ート39は、スイッチング可能な負荷がオフになった後、
その閾値電圧に設定される。ノードC及びDのプリチャ
ージは、プルダウン型の動作を生じさせ、それによっ
て、低移動度アモルファスシリコン技術またはポリシリ
コン技術のいずれかを使用して、比較器回路に必要な高
速動作を可能にすることができるので、重要な特徴であ
る。
【0028】第3図には、CMOS技術を使用して製造
される比較器の実施例を図示した。CMOS比較器24'
では、第2図の実施例のセンサ転送ゲート39及びスイッ
チング可能な負荷40の代わりに、CMOSインバータ54
が使用されている。また、自動ゼロ転送ゲート41に代わ
りに、CMOS転送ゲート55が使用される。また、第2
図の実施例の他の転送ゲート36、37、38及び26の代わり
に、CMOS転送ゲートを使用することができ、その基
本動作は第2図のアモルファスシリコン実施例の動作と
同様である。インバータ54は、ノードBの電圧のセンサ
として働く。
される比較器の実施例を図示した。CMOS比較器24'
では、第2図の実施例のセンサ転送ゲート39及びスイッ
チング可能な負荷40の代わりに、CMOSインバータ54
が使用されている。また、自動ゼロ転送ゲート41に代わ
りに、CMOS転送ゲート55が使用される。また、第2
図の実施例の他の転送ゲート36、37、38及び26の代わり
に、CMOS転送ゲートを使用することができ、その基
本動作は第2図のアモルファスシリコン実施例の動作と
同様である。インバータ54は、ノードBの電圧のセンサ
として働く。
【0029】自動ゼロの間、出力ノードC及び入力ノー
ドBは短絡され、インバータのトリガ点をそれ自体の遷
移点、通常、VDDの約2分の1の電圧に設定する。これ
によって、閾値電圧及び移動度等の装置のパラメータの
変動に対して検出器54が影響される度合いを小さくし
て、従って、装置の精度を大きくする。本発明によっ
て、カラーテレビのディスプレイに有効な動作速度を有
するディスプレイ装置に液晶等の同一基板に制御回路を
集積化するためにあらゆるシリコン技術を使用すること
ができるので、本発明は、従来技術に比較して大きな利
点を示す。本発明は、また、7 つの能動素子と2つのコ
ンデンサだけを使用して、アナログ信号による振幅を時
間に基づくデジタル信号に変換することのできる変換回
路を提供することによって、大きな利点がある。
ドBは短絡され、インバータのトリガ点をそれ自体の遷
移点、通常、VDDの約2分の1の電圧に設定する。これ
によって、閾値電圧及び移動度等の装置のパラメータの
変動に対して検出器54が影響される度合いを小さくし
て、従って、装置の精度を大きくする。本発明によっ
て、カラーテレビのディスプレイに有効な動作速度を有
するディスプレイ装置に液晶等の同一基板に制御回路を
集積化するためにあらゆるシリコン技術を使用すること
ができるので、本発明は、従来技術に比較して大きな利
点を示す。本発明は、また、7 つの能動素子と2つのコ
ンデンサだけを使用して、アナログ信号による振幅を時
間に基づくデジタル信号に変換することのできる変換回
路を提供することによって、大きな利点がある。
【0030】
【発明の効果】本発明によれば、アモルファスシリコン
技術またはポリシリコン技術のいずれを使用しても製造
できる、ディスプレイ装置の画素エレメントに輝度信号
を供給する液晶駆動回路を提供することができる。
技術またはポリシリコン技術のいずれを使用しても製造
できる、ディスプレイ装置の画素エレメントに輝度信号
を供給する液晶駆動回路を提供することができる。
【図1】好ましい実施例を図示したものである。
【図2】第1図の好ましい実施例で使用される比較器回
路の好ましい実施例を図示したものである。
路の好ましい実施例を図示したものである。
【図3】CMOS技術を使用した比較器回路の、好まし
い実施例を図示したものである。
い実施例を図示したものである。
【図4】第2図の比較器回路のタイミングを図示したも
のである。
のである。
11 アナログ回路 12 アンテナ 13 線 14 アナログ/ デジタル変換器(A/D変換器) 16 液晶アレー 17 データ線 19 出力バス 21 デジタルメモリ手段 22 出力線 23 デジタル/アナログ変換器(D/A変換器) 24 比較器 26 転送ゲート 33 基準ランプ発生器 34 データランプ発生器 36 入力転送ゲート 37 転送ゲート 38 基準ランプ転送ゲート 39 センサ転送ゲート 41 自動ゼロ転送ゲート 40 スイッチング可能な負荷 44 結合コンデンサ 49 負荷制御入力端子 54 CMOSインバータ 55 CMOS転送ゲート
Claims (5)
- 【請求項1】 行及び列に配置された画素エレメントの
マトリックスを備えるディスプレイ装置の画素エレメン
トの個々の列にデータ信号を供給する装置において、 各々が閾値レベルを越えた制御信号に応答してオン/オ
フにするための制御電極を備える、画素エレメントの列
にデータ信号を個々に供給するために、画素エレメント
の列を個々に活性化するように配置された複数の転送ゲ
ートと、 上記制御電極を閾値レベルにプリチャージするための手
段と、 上記転送ゲートを介して画素エレメントの列に上記デー
タ信号を供給する手段とを、備えることを特徴とする装
置。 - 【請求項2】 上記プリチャージ手段は、電荷蓄積装置
であることを特徴とする請求項1に記載の装置。 - 【請求項3】 上記電荷蓄積装置は、容量性であること
を特徴とする請求項2に記載の装置。 - 【請求項4】 上記信号転送ゲートは、固体素子である
ことを特徴とする請求項1に記載の装置。 - 【請求項5】 上記固体素子装置は、薄膜トランジスタ
であることを特徴とする請求項4に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/600,046 US5170155A (en) | 1990-10-19 | 1990-10-19 | System for applying brightness signals to a display device and comparator therefore |
US600046 | 1990-10-19 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03517067A Division JP3128073B2 (ja) | 1990-10-19 | 1991-10-18 | ディスプレイ装置に輝度信号を供給する装置及びその装置のための比較器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000155558A true JP2000155558A (ja) | 2000-06-06 |
JP3270034B2 JP3270034B2 (ja) | 2002-04-02 |
Family
ID=24402146
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03517067A Expired - Fee Related JP3128073B2 (ja) | 1990-10-19 | 1991-10-18 | ディスプレイ装置に輝度信号を供給する装置及びその装置のための比較器 |
JP37465899A Expired - Fee Related JP3270034B2 (ja) | 1990-10-19 | 1999-12-28 | ディスプレイ装置に輝度信号を供給する装置及びその装置ための比較器 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03517067A Expired - Fee Related JP3128073B2 (ja) | 1990-10-19 | 1991-10-18 | ディスプレイ装置に輝度信号を供給する装置及びその装置のための比較器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5170155A (ja) |
EP (1) | EP0506906B1 (ja) |
JP (2) | JP3128073B2 (ja) |
KR (1) | KR100221106B1 (ja) |
DE (1) | DE69124988T2 (ja) |
WO (1) | WO1992007351A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120188166A1 (en) * | 2011-01-21 | 2012-07-26 | Nokia Corporation | Overdriving with memory-in-pixel |
Families Citing this family (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5680147A (en) * | 1991-05-20 | 1997-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
US5489918A (en) * | 1991-06-14 | 1996-02-06 | Rockwell International Corporation | Method and apparatus for dynamically and adjustably generating active matrix liquid crystal display gray level voltages |
US5406304A (en) * | 1991-08-28 | 1995-04-11 | Nec Corporation | Full color liquid crystal driver |
US5317401A (en) * | 1992-06-19 | 1994-05-31 | Thomson Consumer Electronics S.A. | Apparatus for providing contrast and/or brightness control of a video signal |
US5426447A (en) * | 1992-11-04 | 1995-06-20 | Yuen Foong Yu H.K. Co., Ltd. | Data driving circuit for LCD display |
JP3324819B2 (ja) * | 1993-03-03 | 2002-09-17 | 三菱電機株式会社 | 半導体集積回路装置 |
JPH06314080A (ja) * | 1993-04-14 | 1994-11-08 | Internatl Business Mach Corp <Ibm> | 液晶表示装置 |
US5712653A (en) * | 1993-12-27 | 1998-01-27 | Sharp Kabushiki Kaisha | Image display scanning circuit with outputs from sequentially switched pulse signals |
US5510748A (en) * | 1994-01-18 | 1996-04-23 | Vivid Semiconductor, Inc. | Integrated circuit having different power supplies for increased output voltage range while retaining small device geometries |
US5572211A (en) * | 1994-01-18 | 1996-11-05 | Vivid Semiconductor, Inc. | Integrated circuit for driving liquid crystal display using multi-level D/A converter |
US5555001A (en) * | 1994-03-08 | 1996-09-10 | Prime View Hk Limited | Redundant scheme for LCD display with integrated data driving circuit |
US5465054A (en) * | 1994-04-08 | 1995-11-07 | Vivid Semiconductor, Inc. | High voltage CMOS logic using low voltage CMOS process |
US6943764B1 (en) | 1994-04-22 | 2005-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit for an active matrix display device |
JP3451717B2 (ja) * | 1994-04-22 | 2003-09-29 | ソニー株式会社 | アクティブマトリクス表示装置及びその駆動方法 |
US6919874B1 (en) | 1994-05-17 | 2005-07-19 | Thales Avionics Lcd S.A. | Shift register using M.I.S. transistors and supplementary column |
US5528256A (en) | 1994-08-16 | 1996-06-18 | Vivid Semiconductor, Inc. | Power-saving circuit and method for driving liquid crystal display |
US5633653A (en) * | 1994-08-31 | 1997-05-27 | David Sarnoff Research Center, Inc. | Simultaneous sampling of demultiplexed data and driving of an LCD pixel array with ping-pong effect |
US5510731A (en) * | 1994-12-16 | 1996-04-23 | Thomson Consumer Electronics, S.A. | Level translator with a voltage shifting element |
JP3470440B2 (ja) * | 1995-02-28 | 2003-11-25 | ソニー株式会社 | ランプ信号生成方法、ランプ信号生成装置、液晶駆動装置及び液晶表示装置 |
US5686935A (en) * | 1995-03-06 | 1997-11-11 | Thomson Consumer Electronics, S.A. | Data line drivers with column initialization transistor |
US5673063A (en) * | 1995-03-06 | 1997-09-30 | Thomson Consumer Electronics, S.A. | Data line driver for applying brightness signals to a display |
US5701136A (en) * | 1995-03-06 | 1997-12-23 | Thomson Consumer Electronics S.A. | Liquid crystal display driver with threshold voltage drift compensation |
US5517542A (en) * | 1995-03-06 | 1996-05-14 | Thomson Consumer Electronics, S.A. | Shift register with a transistor operating in a low duty cycle |
US5600345A (en) * | 1995-03-06 | 1997-02-04 | Thomson Consumer Electronics, S.A. | Amplifier with pixel voltage compensation for a display |
US5726678A (en) * | 1995-03-06 | 1998-03-10 | Thomson Consumer Electronics, S.A. | Signal disturbance reduction arrangement for a liquid crystal display |
EP0731440B1 (en) * | 1995-03-06 | 2002-08-28 | THOMSON multimedia | Data line drivers with common reference ramp for a display device |
JP3424387B2 (ja) * | 1995-04-11 | 2003-07-07 | ソニー株式会社 | アクティブマトリクス表示装置 |
TW331679B (en) | 1995-12-22 | 1998-05-11 | Thomson Multimedia Sa | Analog-to-digital converter. |
US5604449A (en) * | 1996-01-29 | 1997-02-18 | Vivid Semiconductor, Inc. | Dual I/O logic for high voltage CMOS circuit using low voltage CMOS processes |
US5781167A (en) * | 1996-04-04 | 1998-07-14 | Northrop Grumman Corporation | Analog video input flat panel display interface |
US5949398A (en) * | 1996-04-12 | 1999-09-07 | Thomson Multimedia S.A. | Select line driver for a display matrix with toggling backplane |
KR100209643B1 (ko) * | 1996-05-02 | 1999-07-15 | 구자홍 | 액정표시소자 구동회로 |
US6121961A (en) * | 1996-08-06 | 2000-09-19 | Feldman; Bernard | String addressing of passive matrix displays |
US5754156A (en) * | 1996-09-19 | 1998-05-19 | Vivid Semiconductor, Inc. | LCD driver IC with pixel inversion operation |
JP3767877B2 (ja) * | 1997-09-29 | 2006-04-19 | 三菱化学株式会社 | アクティブマトリックス発光ダイオード画素構造およびその方法 |
US6825836B1 (en) | 1998-05-16 | 2004-11-30 | Thomson Licensing S.A. | Bus arrangement for a driver of a matrix display |
US6046736A (en) | 1998-08-17 | 2000-04-04 | Sarnoff Corporation | Self scanned amorphous silicon integrated display having active bus and reduced stress column drivers |
US6985142B1 (en) | 1998-09-03 | 2006-01-10 | University Of Southern California | Power-efficient, pulsed driving of capacitive loads to controllable voltage levels |
KR100707042B1 (ko) * | 1998-09-03 | 2007-04-13 | 유니버시티 오브 서던 캘리포니아 | 용량부하를 제어가능한 전압레벨로 펄스 구동하는고효율의 장치 및 방법 |
US6940300B1 (en) | 1998-09-23 | 2005-09-06 | International Business Machines Corporation | Integrated circuits for testing an active matrix display array |
US6169505B1 (en) * | 1999-02-12 | 2001-01-02 | Agilent Technologies, Inc. | Multi-channel, parallel, matched digital-to-analog conversion method, multi-channel, parallel, matched digital-to-analog converter, and analog drive circuit incorporating same |
US6346900B1 (en) | 1999-12-10 | 2002-02-12 | Winbond Electronics Corporation | Driving circuit |
US6344814B1 (en) | 1999-12-10 | 2002-02-05 | Winbond Electronics Corporation | Driving circuit |
US7170485B2 (en) * | 2000-01-28 | 2007-01-30 | Intel Corporation | Optical display device having a memory to enhance refresh operations |
US8633878B2 (en) | 2001-06-21 | 2014-01-21 | Japan Display Inc. | Image display |
GB2378066B (en) * | 2001-07-23 | 2005-10-26 | Seiko Epson Corp | Comparator circuit and method |
JP3973471B2 (ja) * | 2001-12-14 | 2007-09-12 | 三洋電機株式会社 | デジタル駆動型表示装置 |
JP4089289B2 (ja) * | 2002-05-17 | 2008-05-28 | 株式会社日立製作所 | 画像表示装置 |
WO2004015671A1 (en) * | 2002-08-09 | 2004-02-19 | Iljin Diamond Co., Ltd. | Electronic column non-uniformity measurement and compensation |
GB0224277D0 (en) * | 2002-10-18 | 2002-11-27 | Koninkl Philips Electronics Nv | Electroluminescent display devices |
JP2004166039A (ja) * | 2002-11-14 | 2004-06-10 | Alps Electric Co Ltd | 容量素子駆動回路 |
JP4339103B2 (ja) | 2002-12-25 | 2009-10-07 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
TWI292146B (en) * | 2003-08-13 | 2008-01-01 | Via Tech Inc | Display controller and related method for calibrating display driving voltages accordign to input resistance of a monitor |
JP4001856B2 (ja) * | 2003-10-30 | 2007-10-31 | ローム株式会社 | 発光素子駆動装置、発光素子駆動装置を有する表示モジュール及び、表示モジュールを備えた電子機器 |
KR100618582B1 (ko) * | 2003-11-10 | 2006-08-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동부 |
KR100604067B1 (ko) * | 2004-12-24 | 2006-07-24 | 삼성에스디아이 주식회사 | 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치 |
JP4509004B2 (ja) * | 2005-03-31 | 2010-07-21 | 三星モバイルディスプレイ株式會社 | バッファー及びこれを利用したデータ駆動回路と発光表示装置 |
US9153341B2 (en) | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
CN101331533A (zh) | 2005-12-13 | 2008-12-24 | 皇家飞利浦电子股份有限公司 | 有源矩阵阵列装置 |
EP1798716A1 (en) * | 2005-12-16 | 2007-06-20 | Toppoly Optoelectronics Corp. | Systems for controlling brightness of displayed images |
JP5015887B2 (ja) * | 2008-09-16 | 2012-08-29 | 株式会社日立製作所 | 画像表示装置 |
US8471606B2 (en) | 2011-02-23 | 2013-06-25 | Deere & Company | Driver circuit for a semiconductor power switch |
JP2021117369A (ja) * | 2020-01-27 | 2021-08-10 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3676702A (en) * | 1971-01-04 | 1972-07-11 | Rca Corp | Comparator circuit |
US4070600A (en) * | 1976-12-23 | 1978-01-24 | General Electric Company | High voltage driver circuit |
DE3130391A1 (de) * | 1981-07-31 | 1983-02-24 | Siemens AG, 1000 Berlin und 8000 München | Monolithisch integrierbare komparatorschaltung |
FR2594579B1 (fr) * | 1986-02-17 | 1988-04-15 | Commissariat Energie Atomique | Ecran d'affichage a matrice active permettant l'affichage de niveaux de gris |
US4766430A (en) * | 1986-12-19 | 1988-08-23 | General Electric Company | Display device drive circuit |
US4742346A (en) * | 1986-12-19 | 1988-05-03 | Rca Corporation | System for applying grey scale codes to the pixels of a display device |
JPH0750389B2 (ja) * | 1987-06-04 | 1995-05-31 | セイコーエプソン株式会社 | 液晶パネルの駆動回路 |
US4963860A (en) * | 1988-02-01 | 1990-10-16 | General Electric Company | Integrated matrix display circuitry |
US5111195A (en) * | 1989-01-31 | 1992-05-05 | Sharp Kabushiki Kaisha | Driving circuit for a matrix type display device |
DE3930259A1 (de) * | 1989-09-11 | 1991-03-21 | Thomson Brandt Gmbh | Ansteuerschaltung fuer eine fluessigkristallanzeige |
-
1990
- 1990-10-19 US US07/600,046 patent/US5170155A/en not_active Expired - Lifetime
-
1991
- 1991-10-18 JP JP03517067A patent/JP3128073B2/ja not_active Expired - Fee Related
- 1991-10-18 WO PCT/FR1991/000821 patent/WO1992007351A1/fr active IP Right Grant
- 1991-10-18 DE DE69124988T patent/DE69124988T2/de not_active Expired - Lifetime
- 1991-10-18 EP EP91918020A patent/EP0506906B1/fr not_active Expired - Lifetime
- 1991-10-18 KR KR1019920701417A patent/KR100221106B1/ko not_active IP Right Cessation
-
1999
- 1999-12-28 JP JP37465899A patent/JP3270034B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120188166A1 (en) * | 2011-01-21 | 2012-07-26 | Nokia Corporation | Overdriving with memory-in-pixel |
US9041694B2 (en) * | 2011-01-21 | 2015-05-26 | Nokia Corporation | Overdriving with memory-in-pixel |
Also Published As
Publication number | Publication date |
---|---|
DE69124988T2 (de) | 1997-06-12 |
KR920704260A (ko) | 1992-12-19 |
JP3270034B2 (ja) | 2002-04-02 |
JPH05503175A (ja) | 1993-05-27 |
US5170155A (en) | 1992-12-08 |
EP0506906A1 (fr) | 1992-10-07 |
JP3128073B2 (ja) | 2001-01-29 |
KR100221106B1 (ko) | 1999-09-15 |
DE69124988D1 (de) | 1997-04-10 |
EP0506906B1 (fr) | 1997-03-05 |
WO1992007351A1 (fr) | 1992-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3270034B2 (ja) | ディスプレイ装置に輝度信号を供給する装置及びその装置ための比較器 | |
KR100296673B1 (ko) | 엘씨디 디스플레이용 데이터 드라이버회로 | |
AU696718B2 (en) | Data line drivers with column initialization transistor | |
US6876353B2 (en) | Shift register and electronic apparatus | |
US7508479B2 (en) | Liquid crystal display | |
US8155261B2 (en) | Shift register and gate driver therefor | |
US7633472B2 (en) | Active matrix display devices | |
RU2160933C2 (ru) | Дисплей | |
US5237314A (en) | Addressing a matrix device using electro-optical switching | |
JP3863214B2 (ja) | ビデオ信号供給装置 | |
US20070248205A1 (en) | Shift Register Circuit | |
US20070195053A1 (en) | Shift register circuit and image display apparatus containing the same | |
KR100432599B1 (ko) | 비디오장치 | |
JPH03105312A (ja) | 液晶表示装置のための制御回路 | |
US8179392B2 (en) | Pre-charge system for on glass LCD driving circuit | |
CN101350178B (zh) | 液晶显示器、显示系统以及驱动液晶显示器的方法 | |
US5673063A (en) | Data line driver for applying brightness signals to a display | |
JPH09258170A (ja) | 表示装置 | |
CN118397982A (zh) | 液晶显示装置 | |
JP3604403B2 (ja) | 液晶表示装置 | |
KR100879769B1 (ko) | 능동 매트릭스 어레이 장치 | |
JPH04289893A (ja) | 液晶表示装置 | |
JPH11109929A (ja) | 液晶表示装置の駆動方法 | |
KR20050121380A (ko) | 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |