JP3114693B2 - 配線基板を修正する溶断装置 - Google Patents
配線基板を修正する溶断装置Info
- Publication number
- JP3114693B2 JP3114693B2 JP10123212A JP12321298A JP3114693B2 JP 3114693 B2 JP3114693 B2 JP 3114693B2 JP 10123212 A JP10123212 A JP 10123212A JP 12321298 A JP12321298 A JP 12321298A JP 3114693 B2 JP3114693 B2 JP 3114693B2
- Authority
- JP
- Japan
- Prior art keywords
- short
- circuit
- wiring board
- conductor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線基板の導通検
査不良となる回路導体欠陥部を手直し修正する電気的な
溶断装置に関する。
査不良となる回路導体欠陥部を手直し修正する電気的な
溶断装置に関する。
【０００２】
【従来の技術】近年のプリント配線基板は、電気機器や
電気製品の軽薄短小化に伴い高密度化、細線小間隔化、
多層配線板化が進んでいる。特に、プリント配線基板の
高密度配線化により電気信号を伝える導体回路のライン
幅やライン間隔は１００μｍ未満の仕様が増加してい
る。銅張り積層板にスルーホールめっきをしてからエッ
チング液で不要な導体部を除去するサブトラクティブ工
法や絶縁基材に所望する導体をめっきするアディティブ
工法などの導体回路の形成技術も進歩しているが設計要
求される高密度配線化の仕様対応におくれている。
電気製品の軽薄短小化に伴い高密度化、細線小間隔化、
多層配線板化が進んでいる。特に、プリント配線基板の
高密度配線化により電気信号を伝える導体回路のライン
幅やライン間隔は１００μｍ未満の仕様が増加してい
る。銅張り積層板にスルーホールめっきをしてからエッ
チング液で不要な導体部を除去するサブトラクティブ工
法や絶縁基材に所望する導体をめっきするアディティブ
工法などの導体回路の形成技術も進歩しているが設計要
求される高密度配線化の仕様対応におくれている。
【０００３】従って、微細導体幅の短絡導体で短絡する
短絡欠陥の発生が多くなり、導体回路の導通検査工程で
断線不良や短絡不良の不合格検出が多くなり良品率が低
下している。さらに導体回路のライン幅やライン間隔が
小さくなると目視検査では不良箇所が確認できず５倍〜
３０倍の拡大鏡や顕微鏡で不良箇所を追跡し検出して短
絡欠陥部（ショート部）をカッターナイフで切断して修
正し、正常な導体回路としている。なお、プリント配線
基板の導通検査工程は一般的に導体回路形成−ソルダー
レジスト形成−文字捺印印刷−外形プレス工程−Ｖカッ
ト工程−洗浄工程の後に実施するため微細導体幅の短絡
導体で短絡される短絡欠陥はマイクロショートと呼ば
れ、短絡不良の箇所はソルダーレジスト膜や文字捺印イ
ンクの下部になることが多く顕微鏡でも検出確認がとれ
ず、また短絡不良箇所をカッターナイフで切断修正して
もソルダーレジスト膜や文字捺印部が正常な良品に修正
できず廃棄処分としている。また、多層配線基板の内層
導体回路間やスルーホール部と内層導体回路間に発生す
る短絡不良は顕微鏡での検出ができないため廃棄処分と
している。
短絡欠陥の発生が多くなり、導体回路の導通検査工程で
断線不良や短絡不良の不合格検出が多くなり良品率が低
下している。さらに導体回路のライン幅やライン間隔が
小さくなると目視検査では不良箇所が確認できず５倍〜
３０倍の拡大鏡や顕微鏡で不良箇所を追跡し検出して短
絡欠陥部（ショート部）をカッターナイフで切断して修
正し、正常な導体回路としている。なお、プリント配線
基板の導通検査工程は一般的に導体回路形成−ソルダー
レジスト形成−文字捺印印刷−外形プレス工程−Ｖカッ
ト工程−洗浄工程の後に実施するため微細導体幅の短絡
導体で短絡される短絡欠陥はマイクロショートと呼ば
れ、短絡不良の箇所はソルダーレジスト膜や文字捺印イ
ンクの下部になることが多く顕微鏡でも検出確認がとれ
ず、また短絡不良箇所をカッターナイフで切断修正して
もソルダーレジスト膜や文字捺印部が正常な良品に修正
できず廃棄処分としている。また、多層配線基板の内層
導体回路間やスルーホール部と内層導体回路間に発生す
る短絡不良は顕微鏡での検出ができないため廃棄処分と
している。
【０００４】
【発明が解決しようとする課題】本発明では、従来の目
視検査、拡大鏡検査、顕微鏡検査では導体回路の導通検
査工程で短絡不良（ショート不良）となる不良箇所の確
認と手直し修正に要する時間は非常に多くかかり、また
短絡欠陥箇所の検出やカッターナイフでの手直し修正が
困難となり配線基板を廃棄処分することが多くなってい
る。また、多層配線基板の内層導体回路間、スルーホー
ル部と内層導体回路間などに発生する短絡不良は拡大鏡
や顕微鏡での検出が出来ず不良箇所の確認ができないま
ま多層配線基板を廃棄処分している。本発明では、上記
の問題点を解決するため特に、マイクロショートのある
短絡欠陥不良を短時間にかつ確実に手直し修正できる配
線基板の短絡欠陥部を修正する溶断装置と短絡欠陥部を
簡単に手直し修正できる配線基板の修正方法を提供する
ものである。
視検査、拡大鏡検査、顕微鏡検査では導体回路の導通検
査工程で短絡不良（ショート不良）となる不良箇所の確
認と手直し修正に要する時間は非常に多くかかり、また
短絡欠陥箇所の検出やカッターナイフでの手直し修正が
困難となり配線基板を廃棄処分することが多くなってい
る。また、多層配線基板の内層導体回路間、スルーホー
ル部と内層導体回路間などに発生する短絡不良は拡大鏡
や顕微鏡での検出が出来ず不良箇所の確認ができないま
ま多層配線基板を廃棄処分している。本発明では、上記
の問題点を解決するため特に、マイクロショートのある
短絡欠陥不良を短時間にかつ確実に手直し修正できる配
線基板の短絡欠陥部を修正する溶断装置と短絡欠陥部を
簡単に手直し修正できる配線基板の修正方法を提供する
ものである。
【０００５】
【課題を解決するための手段】本発明では、前記の課題
を解決するために配線基板の製造工程の一つである導通
検査工程で短絡不良と判定された配線基板の短絡欠陥部
を手直し修正する装置において、図３（ａ）に示すよう
な短絡欠陥部に印加する直流印加電源の印加電圧、印加
電流、印加時間を最適な任意の仕様となる直流電圧値
Ｖ，直流電流値Ｉ，印加時間Ｔを設定し、隣接している
導体間を短絡させている短絡欠陥部を短絡導体の許容電
流値の約５倍以上の過電流を流して瞬間的に短絡導体を
溶断させて短時間にかつ確実に効率よく短絡導体を溶断
除去して手直し修正する機能を有する電気的な溶断装置
を提供するものである。前記の短絡欠陥部に存在してい
る短絡導体を溶断させるには、印加時間Ｔの全体にわた
って連続的に一定の過電流を流すと欠陥回路全体が徐々
に発熱しながら最も細くなっている細線導体部が最も高
温に発熱し溶断する。しかし、図３（ｂ）のように同一
の過電流でも印加時間Ｔ内にパルス幅Ｔ１，パルス周期
Ｔ２，過電流に設定される直流電圧値Ｖと直流電流値Ｉ
からなる複数の直流のパルス幅Ｔ１の小さい繰返しパル
ス印加電源とすることにより放電現象による瞬間的な溶
断ができる。本発明は、特に、微細導体幅の短絡導体で
短絡している短絡欠陥部の手直し修正に適している電気
的な溶断装置である。
を解決するために配線基板の製造工程の一つである導通
検査工程で短絡不良と判定された配線基板の短絡欠陥部
を手直し修正する装置において、図３（ａ）に示すよう
な短絡欠陥部に印加する直流印加電源の印加電圧、印加
電流、印加時間を最適な任意の仕様となる直流電圧値
Ｖ，直流電流値Ｉ，印加時間Ｔを設定し、隣接している
導体間を短絡させている短絡欠陥部を短絡導体の許容電
流値の約５倍以上の過電流を流して瞬間的に短絡導体を
溶断させて短時間にかつ確実に効率よく短絡導体を溶断
除去して手直し修正する機能を有する電気的な溶断装置
を提供するものである。前記の短絡欠陥部に存在してい
る短絡導体を溶断させるには、印加時間Ｔの全体にわた
って連続的に一定の過電流を流すと欠陥回路全体が徐々
に発熱しながら最も細くなっている細線導体部が最も高
温に発熱し溶断する。しかし、図３（ｂ）のように同一
の過電流でも印加時間Ｔ内にパルス幅Ｔ１，パルス周期
Ｔ２，過電流に設定される直流電圧値Ｖと直流電流値Ｉ
からなる複数の直流のパルス幅Ｔ１の小さい繰返しパル
ス印加電源とすることにより放電現象による瞬間的な溶
断ができる。本発明は、特に、微細導体幅の短絡導体で
短絡している短絡欠陥部の手直し修正に適している電気
的な溶断装置である。
【０００６】配線基板の短絡欠陥部を手直し修正する装
置において、図３に基づいて説明する。まず、短絡欠陥
部の短絡している短絡導体を電気的に短時間で効率よく
溶断するため、短絡欠陥部に印加する印加電源は、図３
の（ａ）に示すような直流電圧値Ｖの印加電圧、直流電
流値Ｉの印加電流、印加時間Ｔの全体にわたって連続的
に供給する所定範囲内で任意の仕様に設定できる機能を
もつ印加電源部と、印加電源部から出力される連続的な
パルスを図３の（ｂ）に示すような印加時間Ｔにパルス
幅Ｔ１，パルス周期Ｔ２の直流電圧値Ｖの印加電圧、直
流電流値Ｉの印加電流をパルス幅Ｔ１の小さい複数の繰
返しパルスの印加電源に変換するタイマー付の変換機能
と図３の（ｃ）に示すような複数の出力端子組、例えば
出力端子組，出力端子組，出力端子組のそれぞれ
の出力端子組に自動的にあらかじめ定められた順序に従
って直流印加電源のパルス幅Ｔ１が重ならないように断
続して切換えるシーケンス制御の機能と複数の端子組に
分配する機能をもつ接点切換器と、複数の端子組からな
る出力端子群（出力端子部）と、前記の出力端子群から
供給される印加電源を配線基板の短絡欠陥回路に接触し
て印加するための独立している複数の端末の接触端子か
らなる複数の端末器と、を有することを特徴とする配線
基板の短絡欠陥部を電気的に手直し修正することのでき
る電気的な溶断装置である。
置において、図３に基づいて説明する。まず、短絡欠陥
部の短絡している短絡導体を電気的に短時間で効率よく
溶断するため、短絡欠陥部に印加する印加電源は、図３
の（ａ）に示すような直流電圧値Ｖの印加電圧、直流電
流値Ｉの印加電流、印加時間Ｔの全体にわたって連続的
に供給する所定範囲内で任意の仕様に設定できる機能を
もつ印加電源部と、印加電源部から出力される連続的な
パルスを図３の（ｂ）に示すような印加時間Ｔにパルス
幅Ｔ１，パルス周期Ｔ２の直流電圧値Ｖの印加電圧、直
流電流値Ｉの印加電流をパルス幅Ｔ１の小さい複数の繰
返しパルスの印加電源に変換するタイマー付の変換機能
と図３の（ｃ）に示すような複数の出力端子組、例えば
出力端子組，出力端子組，出力端子組のそれぞれ
の出力端子組に自動的にあらかじめ定められた順序に従
って直流印加電源のパルス幅Ｔ１が重ならないように断
続して切換えるシーケンス制御の機能と複数の端子組に
分配する機能をもつ接点切換器と、複数の端子組からな
る出力端子群（出力端子部）と、前記の出力端子群から
供給される印加電源を配線基板の短絡欠陥回路に接触し
て印加するための独立している複数の端末の接触端子か
らなる複数の端末器と、を有することを特徴とする配線
基板の短絡欠陥部を電気的に手直し修正することのでき
る電気的な溶断装置である。
【０００７】前記の短絡欠陥部に印加する直流印加電源
の印加電圧、印加電流、印加時間を複数組あるそれぞれ
の出力端子組ごとに一度任意の仕様に個別に設定すると
次から繰返し修正作業をする際、自動的にそれぞれの出
力端子組に個別の異なる設定値からなる印加電源を供給
できる機能をもつ印加電源部を有することを特徴とする
配線基板の短絡欠陥部を電気的に手直し修正する電気的
な溶断装置である。
の印加電圧、印加電流、印加時間を複数組あるそれぞれ
の出力端子組ごとに一度任意の仕様に個別に設定すると
次から繰返し修正作業をする際、自動的にそれぞれの出
力端子組に個別の異なる設定値からなる印加電源を供給
できる機能をもつ印加電源部を有することを特徴とする
配線基板の短絡欠陥部を電気的に手直し修正する電気的
な溶断装置である。
【０００８】配線基板の製造工程の一つである導通検査
工程で短絡不良と判定される配線基板の短絡欠陥部を手
直し修正する修正方法において、前記の（課題を解決す
るための手段）に記述した溶断装置のいずれかに記載の
電気的な溶断装置を用いて短絡欠陥部を短時間で確実に
効率よく手直し修正する配線基板の修正方法を提供する
ことができる。
工程で短絡不良と判定される配線基板の短絡欠陥部を手
直し修正する修正方法において、前記の（課題を解決す
るための手段）に記述した溶断装置のいずれかに記載の
電気的な溶断装置を用いて短絡欠陥部を短時間で確実に
効率よく手直し修正する配線基板の修正方法を提供する
ことができる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。プリント配線基板の高密度配線化、
微細線小間隔化などの要求により導体回路形成における
回路導体の断線不良や短絡不良の発生が増加する傾向が
あり、特にマイクロショートと呼ばれる微細導体幅の短
絡導体で短絡する短絡欠陥の発生が多くなっている。こ
の短絡不良の発生する短絡欠陥部を図２に基づいて説明
する。図２の（ａ）に示すように、配線基板において、
電気回路の信号系統を伝搬する信号導体１１の相互の導
体間隔に短絡導体１０が残存し短絡欠陥となることが多
く、特に信号導体１１のランド部と隣接する信号導体１
１のライン部との間に発生しやすい。図２の（ｂ）には
配線基板において、電気回路の電源系統を供給する電源
導体１２、または電気回路の接地電位やアース電位とな
るアース導体１３と、信号導体１１との導体間隔に短絡
導体１０が残存する状態を示してある。この図２の
（ｂ）の短絡欠陥不良は上記の信号導体１１の相互間に
発生する短絡不良よりは、導体間隔がやや広いこともあ
り発生率は少ない。図２の（ｃ）には、電気回路の電源
導体１２の相互の導体間隔や電気回路のアース導体１３
の相互間、および電源導体１２とアース導体１３との導
体間隔に発生する短絡導体１０の残存状態を示してあ
る。この図２（ｃ）の短絡欠陥不良は導体間隔が前記の
２つの場合より広いことが多いため不良発生率は最も少
ない。但し、図２（ｃ）の短絡導体１０は導体幅がやや
太く長いことが多く、印加電圧、印加電流を大きく設定
することがよい。
基づいて説明する。プリント配線基板の高密度配線化、
微細線小間隔化などの要求により導体回路形成における
回路導体の断線不良や短絡不良の発生が増加する傾向が
あり、特にマイクロショートと呼ばれる微細導体幅の短
絡導体で短絡する短絡欠陥の発生が多くなっている。こ
の短絡不良の発生する短絡欠陥部を図２に基づいて説明
する。図２の（ａ）に示すように、配線基板において、
電気回路の信号系統を伝搬する信号導体１１の相互の導
体間隔に短絡導体１０が残存し短絡欠陥となることが多
く、特に信号導体１１のランド部と隣接する信号導体１
１のライン部との間に発生しやすい。図２の（ｂ）には
配線基板において、電気回路の電源系統を供給する電源
導体１２、または電気回路の接地電位やアース電位とな
るアース導体１３と、信号導体１１との導体間隔に短絡
導体１０が残存する状態を示してある。この図２の
（ｂ）の短絡欠陥不良は上記の信号導体１１の相互間に
発生する短絡不良よりは、導体間隔がやや広いこともあ
り発生率は少ない。図２の（ｃ）には、電気回路の電源
導体１２の相互の導体間隔や電気回路のアース導体１３
の相互間、および電源導体１２とアース導体１３との導
体間隔に発生する短絡導体１０の残存状態を示してあ
る。この図２（ｃ）の短絡欠陥不良は導体間隔が前記の
２つの場合より広いことが多いため不良発生率は最も少
ない。但し、図２（ｃ）の短絡導体１０は導体幅がやや
太く長いことが多く、印加電圧、印加電流を大きく設定
することがよい。
【００１０】次に、本発明の配線基板の短絡欠陥部を手
直し修正する溶断装置について図３と図１に基づいて説
明する。プリント配線基板の導通検査工程で短絡不良と
なった配線基板の短絡欠陥回路に印加電源を印加して、
短絡欠陥部の短絡導体の許容電流値の約５〜３０倍の過
電流を流して短絡導体１０を瞬間的に溶断させる。つま
り短時間の印加通電により確実に効率よく短絡導体１０
を電気的に溶断除去して手直し修正する溶断装置と修正
方法である。まず、本発明の溶断装置は図１に示すよう
に、通常の交流電流を直流電圧の印加電圧、直流電流の
印加電流に連続的に変換させる安定化電源である印加電
源部１と、印加電源部１から出力される図３の（ａ）に
示すような直流電圧値Ｖの印加電圧、直流電流値Ｉの印
加電流を印加時間Ｔの全体にわたって連続して一定なパ
ルスを図３の（ｂ）に示すようなパルス幅Ｔ１とパルス
周期Ｔ２の複数の繰返しパルス波の印加電源に変換する
機能および印加時間Ｔはタイマーで設定・制御してい
る。
直し修正する溶断装置について図３と図１に基づいて説
明する。プリント配線基板の導通検査工程で短絡不良と
なった配線基板の短絡欠陥回路に印加電源を印加して、
短絡欠陥部の短絡導体の許容電流値の約５〜３０倍の過
電流を流して短絡導体１０を瞬間的に溶断させる。つま
り短時間の印加通電により確実に効率よく短絡導体１０
を電気的に溶断除去して手直し修正する溶断装置と修正
方法である。まず、本発明の溶断装置は図１に示すよう
に、通常の交流電流を直流電圧の印加電圧、直流電流の
印加電流に連続的に変換させる安定化電源である印加電
源部１と、印加電源部１から出力される図３の（ａ）に
示すような直流電圧値Ｖの印加電圧、直流電流値Ｉの印
加電流を印加時間Ｔの全体にわたって連続して一定なパ
ルスを図３の（ｂ）に示すようなパルス幅Ｔ１とパルス
周期Ｔ２の複数の繰返しパルス波の印加電源に変換する
機能および印加時間Ｔはタイマーで設定・制御してい
る。
【００１１】さらに、図３の（ｃ）に示すような、複数
の出力、例えば本例では出力端子組，出力端子組，
出力端子組のそれぞれの出力端子組に、定められた順
序に従って直流印加電源のパルス幅Ｔ１が時間的に重な
らないように自動的に断続して接点を切換えるシーケン
ス制御の機能をもつ接点切換器２と、直流の繰返しパル
スの印加電源を複数のそれぞれ個別になっている端子組
に分配する機能をもつ出力端子群３、つまり、パルス信
号とアース電源との複数の端子組からなる出力出力端子
群３と、出力端子群３から供給される印加電源を配線基
板の短絡欠陥回路に接触させる接触端子からなる複数の
端末器４と、から構成されている。なお、接点切換器の
複数の繰返しパルス波に変換する機能は印加電源部１に
内蔵してもよく、出力端子群３と端末器４は一体化して
もよい。
の出力、例えば本例では出力端子組，出力端子組，
出力端子組のそれぞれの出力端子組に、定められた順
序に従って直流印加電源のパルス幅Ｔ１が時間的に重な
らないように自動的に断続して接点を切換えるシーケン
ス制御の機能をもつ接点切換器２と、直流の繰返しパル
スの印加電源を複数のそれぞれ個別になっている端子組
に分配する機能をもつ出力端子群３、つまり、パルス信
号とアース電源との複数の端子組からなる出力出力端子
群３と、出力端子群３から供給される印加電源を配線基
板の短絡欠陥回路に接触させる接触端子からなる複数の
端末器４と、から構成されている。なお、接点切換器の
複数の繰返しパルス波に変換する機能は印加電源部１に
内蔵してもよく、出力端子群３と端末器４は一体化して
もよい。
【００１２】図１の溶断装置の構成図で示す出力端子群
３の複数の端子組に供給する印加電源は一度任意の仕様
である印加電圧、印加電流、印加時間に個別に設定する
と、次から修正作業をする際、自動的にそれぞれの出力
端子組ごとに異なる設定値の印加電源を供給できる多電
源印加機能を接点切換えタイミングと同期して印加でき
る印加電源部１とすることもできる。
３の複数の端子組に供給する印加電源は一度任意の仕様
である印加電圧、印加電流、印加時間に個別に設定する
と、次から修正作業をする際、自動的にそれぞれの出力
端子組ごとに異なる設定値の印加電源を供給できる多電
源印加機能を接点切換えタイミングと同期して印加でき
る印加電源部１とすることもできる。
【００１３】端末器４としては、伝搬ケーブルと、配線
基板の短絡欠陥回路に接触させる接触端子と、出力端子
組に接続する接続端子具とからなるプローブやスプリン
グ端子を組み込んだ接触治具、先頭ピンが２本に分割し
ている単芯ケーブルなどがある。
基板の短絡欠陥回路に接触させる接触端子と、出力端子
組に接続する接続端子具とからなるプローブやスプリン
グ端子を組み込んだ接触治具、先頭ピンが２本に分割し
ている単芯ケーブルなどがある。
【００１４】本発明の配線基板の短絡欠陥部を手直し修
正する溶断装置を用いて短絡欠陥不良を修正する修正方
法は、前記に記載したような電気的な直流電圧値Ｖの印
加電圧、直流電流値Ｉの印加電流、パルス幅Ｔ１，パル
ス周期Ｔ２の印加時間Ｔ内に複数のパルスを印加する溶
断装置を用いて配線基板の短絡欠陥部の短絡導体１０を
瞬間的に溶断して、短時間で確実に効率よく手直し修正
する配線基板の修正方法である。
正する溶断装置を用いて短絡欠陥不良を修正する修正方
法は、前記に記載したような電気的な直流電圧値Ｖの印
加電圧、直流電流値Ｉの印加電流、パルス幅Ｔ１，パル
ス周期Ｔ２の印加時間Ｔ内に複数のパルスを印加する溶
断装置を用いて配線基板の短絡欠陥部の短絡導体１０を
瞬間的に溶断して、短時間で確実に効率よく手直し修正
する配線基板の修正方法である。
【００１５】本発明の溶断装置の出力端子群３に接続さ
れる端末器４に印加する印加電源は、直流電圧値Ｖは３
〜８Ｖの印加電圧で直流電流値Ｉは２〜１５Ａの印加電
流を印加時間Ｔ＝０．０５〜０．２０秒間印加すること
により短絡欠陥回路の短絡導体１０を瞬間的に溶断除去
するものである。図２に示すような３種類の短絡不良の
発生箇所により表１のような印加電源の印加条件で設定
して短絡欠陥不良の修正をすることが効率よく、手直し
修正の品質も確保できる。特に、本発明は配線基板のマ
イクロショートの手直し修正に良好であり、短絡導体幅
の約３０μｍ未満である短絡欠陥部の短絡不良手直しに
適している。なお、本発明の溶断装置は、多層配線板の
内層導体回路間、スルーホール部と内層導体回路間など
に発生する短絡不良の手直し修正でも簡単に短時間かつ
確実に効率よく手直し修正する配線基板の修正方法にお
いても適用できる。
れる端末器４に印加する印加電源は、直流電圧値Ｖは３
〜８Ｖの印加電圧で直流電流値Ｉは２〜１５Ａの印加電
流を印加時間Ｔ＝０．０５〜０．２０秒間印加すること
により短絡欠陥回路の短絡導体１０を瞬間的に溶断除去
するものである。図２に示すような３種類の短絡不良の
発生箇所により表１のような印加電源の印加条件で設定
して短絡欠陥不良の修正をすることが効率よく、手直し
修正の品質も確保できる。特に、本発明は配線基板のマ
イクロショートの手直し修正に良好であり、短絡導体幅
の約３０μｍ未満である短絡欠陥部の短絡不良手直しに
適している。なお、本発明の溶断装置は、多層配線板の
内層導体回路間、スルーホール部と内層導体回路間など
に発生する短絡不良の手直し修正でも簡単に短時間かつ
確実に効率よく手直し修正する配線基板の修正方法にお
いても適用できる。
【００１６】
【表１】
【００１７】
【発明の効果】本発明の効果は、配線基板の短絡不良を
手直し修正する方法は従来では短絡不良の短絡欠陥回路
の短絡導体を目視検査、拡大鏡検査、顕微鏡検査などで
検出確認し、カッターナイフで短絡導体を除去し、その
際破損した部分にソルダーレジスト、文字捺印インクを
塗布・乾燥し修正していたが本発明の電気的な溶断装置
で手直し修正する方法では短絡導体の検出確認とソルダ
ーレジスト、文字捺印の修正が不要となり従来の修正処
理能力１０〜２０ヶ所／時間であったが本溶断装置を用
いる修正方法では修正処理能力３００〜５００ヶ所／時
間と大幅な処理能力アップとなる。特に、微細導体幅の
短絡導体で短絡している短絡欠陥部の手直し修正を短時
間かつ確実に効率よく瞬間的に溶断除去させる溶断装置
と修正方法を提供するものである。低電圧で過電流で放
電し溶断するため必要な回路導体を損傷することなく、
またソルダーレジスト膜や文字捺印も破壊せず短絡導体
のみ溶断除去させるものである。
手直し修正する方法は従来では短絡不良の短絡欠陥回路
の短絡導体を目視検査、拡大鏡検査、顕微鏡検査などで
検出確認し、カッターナイフで短絡導体を除去し、その
際破損した部分にソルダーレジスト、文字捺印インクを
塗布・乾燥し修正していたが本発明の電気的な溶断装置
で手直し修正する方法では短絡導体の検出確認とソルダ
ーレジスト、文字捺印の修正が不要となり従来の修正処
理能力１０〜２０ヶ所／時間であったが本溶断装置を用
いる修正方法では修正処理能力３００〜５００ヶ所／時
間と大幅な処理能力アップとなる。特に、微細導体幅の
短絡導体で短絡している短絡欠陥部の手直し修正を短時
間かつ確実に効率よく瞬間的に溶断除去させる溶断装置
と修正方法を提供するものである。低電圧で過電流で放
電し溶断するため必要な回路導体を損傷することなく、
またソルダーレジスト膜や文字捺印も破壊せず短絡導体
のみ溶断除去させるものである。
【図１】本発明の配線基板の短絡欠陥部を修正する溶断
装置の構成図。
装置の構成図。
【図２】配線基板の短絡不良の発生箇所を説明する平面
図。
図。
【図３】本発明のパルス波を説明するためのタイムチャ
ート図。
ート図。
１…印加電源部 ２…接点切換器 ３…出力端子群 ４…
端末器 １０…短絡導体 １１…信号導体 １２…電源導体 １３
…アース導体 Ｔ…印加時間 Ｔ１…パルス幅 Ｔ２…パルス周期 Ｖ…
直流電圧値 Ｉ…直流電流値。
端末器 １０…短絡導体 １１…信号導体 １２…電源導体 １３
…アース導体 Ｔ…印加時間 Ｔ１…パルス幅 Ｔ２…パルス周期 Ｖ…
直流電圧値 Ｉ…直流電流値。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/22
Claims (2)
- 【請求項１】 配線基板の短絡欠陥部を修正する装置に
おいて、直流の印加電圧、印加電流、印加時間を任意に
設定できる直流印加電源部と、シーケンス制御の機能と
複数に分配する機能とをもつ接点切換器と、複数の端子
組からなる出力端子群と、短絡欠陥回路に接触させる接
触端子からなる端末器と、を有することを特徴とする配
線基板の短絡欠陥部を修正する溶断装置。 - 【請求項２】 前記の請求項１において、直流印加電源
の印加電圧、印加電流、印加時間をそれぞれの端子組ご
とに一度任意に設定すると、次から自動的にそれぞれの
端子組に供給できる機能をもつ印加電源部を有すること
を特徴とする配線基板の短絡欠陥部を修正する溶断装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10123212A JP3114693B2 (ja) | 1998-05-06 | 1998-05-06 | 配線基板を修正する溶断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10123212A JP3114693B2 (ja) | 1998-05-06 | 1998-05-06 | 配線基板を修正する溶断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11317579A JPH11317579A (ja) | 1999-11-16 |
| JP3114693B2 true JP3114693B2 (ja) | 2000-12-04 |
Family
ID=14854983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10123212A Expired - Fee Related JP3114693B2 (ja) | 1998-05-06 | 1998-05-06 | 配線基板を修正する溶断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3114693B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8290239B2 (en) | 2005-10-21 | 2012-10-16 | Orbotech Ltd. | Automatic repair of electric circuits |
-
1998
- 1998-05-06 JP JP10123212A patent/JP3114693B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11317579A (ja) | 1999-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009244077A (ja) | 基板検査装置及びその方法 | |
| JP3114693B2 (ja) | 配線基板を修正する溶断装置 | |
| US5897193A (en) | Semiconductor wafer | |
| WO1997042515A1 (en) | Methods and systems for increased numbers of test points on printed circuit boards | |
| JPH0580104A (ja) | モータ用プリント配線板の製造方法 | |
| EP0026297B1 (en) | Apparatus for sensing and locating shorts between a plurality n of electrical conductors | |
| JP2505929B2 (ja) | 回路の短絡と近似短絡の自己誘導修復装置及び方法 | |
| US6707288B2 (en) | Apparatus for producing and testing electronic units | |
| KR20100112451A (ko) | 패턴부의 리페어 구조 및 리페어 방법 | |
| JP2000174416A (ja) | プリント配線板の検査方法と検査装置 | |
| US4691426A (en) | Repair of strip conductor on electrical circuit board | |
| JPH0749821Y2 (ja) | プリント回路板装置 | |
| JP2003124624A (ja) | ヒートコネクタ | |
| JPH02311772A (ja) | 導通検査装置 | |
| KR200177272Y1 (ko) | 반도체 패키지 테스트용 번-인 보드 | |
| US20040211593A1 (en) | Method and apparatus for implementing circuit changes on printed circuit boards after manufacture | |
| JP2976469B2 (ja) | 電子装置の検査方法 | |
| Slee | Printed Circuit Board Propagating Faults | |
| JPH06300810A (ja) | ハンダ接続部の検査方法 | |
| JPH03160739A (ja) | テープキャリヤ方式における配線パターン | |
| JPH05232177A (ja) | 印刷配線板の検査方法 | |
| JPS60102707A (ja) | 薄膜形成品のスクリ−ニング方法 | |
| JPH02245673A (ja) | 電気抵抗の測定方法 | |
| JP2011061178A (ja) | セラミック基板のリペア方法及びこれを用いてリペアされたセラミック基板 | |
| JPH06258375A (ja) | プリント配線基板の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |