JP3112799B2 - 読取り装置 - Google Patents
読取り装置Info
- Publication number
- JP3112799B2 JP3112799B2 JP06291660A JP29166094A JP3112799B2 JP 3112799 B2 JP3112799 B2 JP 3112799B2 JP 06291660 A JP06291660 A JP 06291660A JP 29166094 A JP29166094 A JP 29166094A JP 3112799 B2 JP3112799 B2 JP 3112799B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- ccd sensor
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
Description
【０００１】
【産業上の利用分野】本発明は、読取り装置に関し、特
にＣＣＤセンサを用いた高精細モードと高速モードとを
有する読取り装置に関する。
にＣＣＤセンサを用いた高精細モードと高速モードとを
有する読取り装置に関する。
【０００２】
【従来の技術】近年、文書や図形データをコンピュータ
に入力するための手段として、またはデジタル複写機や
ファクシミリの入力手段として、ＣＣＤセンサを用いた
読取り装置が広く用いられている。
に入力するための手段として、またはデジタル複写機や
ファクシミリの入力手段として、ＣＣＤセンサを用いた
読取り装置が広く用いられている。
【０００３】この読取り装置に用いられているＣＣＤセ
ンサを図５を用いて説明する。
ンサを図５を用いて説明する。
【０００４】奇数列アナログシフトレジスタ、偶数列ア
ナログシフトレジスタがバッファを介して最終的に一列
に合成され、ＣＣＤoutとして出力されている。Ｓ1，Ｓ
2、・・・、ＳNは受光部、ＯＳＲ1、ＯＳＲ2、・・・、
ＯＳＲN/2は奇数側の受光部（奇数列に配置された受光
部）のアナログ出力をシフトアウトするための奇数側シ
フトレジスタ、ＥＳＲ1、ＥＳＲ2、・・・、ＥＳＲN/2
は偶数側の受光部（偶数列に配置された受光部）のアナ
ログ出力をシフトアウトするための偶数側シフトレジス
タである。また、ＳＨはシフトレジスタのシフト動作を
開始するためのスタートパルス、φ1、φ2は転送パル
ス、φRはリセットパルスを示している。
ナログシフトレジスタがバッファを介して最終的に一列
に合成され、ＣＣＤoutとして出力されている。Ｓ1，Ｓ
2、・・・、ＳNは受光部、ＯＳＲ1、ＯＳＲ2、・・・、
ＯＳＲN/2は奇数側の受光部（奇数列に配置された受光
部）のアナログ出力をシフトアウトするための奇数側シ
フトレジスタ、ＥＳＲ1、ＥＳＲ2、・・・、ＥＳＲN/2
は偶数側の受光部（偶数列に配置された受光部）のアナ
ログ出力をシフトアウトするための偶数側シフトレジス
タである。また、ＳＨはシフトレジスタのシフト動作を
開始するためのスタートパルス、φ1、φ2は転送パル
ス、φRはリセットパルスを示している。
【０００５】次に、図３を用いて、読取り装置における
線状の蛍光灯３３とＣＣＤセンサ３７との位置関係を説
明する。
線状の蛍光灯３３とＣＣＤセンサ３７との位置関係を説
明する。
【０００６】ガラステーブル３２の上に原稿３１が置か
れている。図ではガラステーブル３２と原稿３１との間
が離れているが、実際には密着されている。長さ方向が
紙面に垂直な状態に配置された蛍光灯３３から出射した
光によりガラステーブル３２を透過して原稿３１が照射
される。原稿で反射された光は再度ガラステーブルを透
過してミラー３５で反射される。ミラー３５で反射され
た光はレンズ３６で集光され、ＣＣＤセンサ３７の受光
面に照射される。３４はミラー３５、レンズ３６、及び
ＣＣＤセンサ３７を含む光学ユニットである。３８はパ
ルスモータ、３９はキャビネットである。
れている。図ではガラステーブル３２と原稿３１との間
が離れているが、実際には密着されている。長さ方向が
紙面に垂直な状態に配置された蛍光灯３３から出射した
光によりガラステーブル３２を透過して原稿３１が照射
される。原稿で反射された光は再度ガラステーブルを透
過してミラー３５で反射される。ミラー３５で反射され
た光はレンズ３６で集光され、ＣＣＤセンサ３７の受光
面に照射される。３４はミラー３５、レンズ３６、及び
ＣＣＤセンサ３７を含む光学ユニットである。３８はパ
ルスモータ、３９はキャビネットである。
【０００７】従来の読取り装置は、図４に示すように、
受光した光を電気信号に変換するＣＣＤセンサ４０を有
しており、ＣＣＤセンサ４０はコンデンサＣを介してバ
ッファ４１の入力に接続されている。バッファ４１の入
力には５Ｖ電源がアナログスイッチを介して接続されて
いる。バッファ４１の出力はＡＤコンバータ４２の入力
に接続されている。ＡＤコンバータ４２の出力Ｄ0〜Ｄ7
は制御回路４３に接続されている。制御回路４３の出力
ＦＬＯＮは点灯装置４８の入力に接統されている。点灯
装置４８の出力は蛍光灯３３の入力に接続されている。
ＦＬＯＮが「１」になれば、蛍光灯３３は点灯される。
制御回路４３の出力ＴSTEPとＦＯＷＡＲＤはパルスモー
タ駆動回路４６の入力に接続されている。パルスモータ
駆動回路４６の出力はパルスモータ３８の入力に接続さ
れている。ＦＯＷＡＲＤが「１」の時に１回のＴSTEPパ
ルスを受けると、パルスモータ駆動回路４６により図３
の光学ユニット３４及び蛍光灯３３が１ステップ分前進
するようにパルスモータが回転される。同様にして、Ｆ
ＯＷＡＲＤが「０」の時にＴSTEPパルスを受けると、光
学ユニット３４及び蛍光灯３３が後退するようにパルス
モータが回転される。
受光した光を電気信号に変換するＣＣＤセンサ４０を有
しており、ＣＣＤセンサ４０はコンデンサＣを介してバ
ッファ４１の入力に接続されている。バッファ４１の入
力には５Ｖ電源がアナログスイッチを介して接続されて
いる。バッファ４１の出力はＡＤコンバータ４２の入力
に接続されている。ＡＤコンバータ４２の出力Ｄ0〜Ｄ7
は制御回路４３に接続されている。制御回路４３の出力
ＦＬＯＮは点灯装置４８の入力に接統されている。点灯
装置４８の出力は蛍光灯３３の入力に接続されている。
ＦＬＯＮが「１」になれば、蛍光灯３３は点灯される。
制御回路４３の出力ＴSTEPとＦＯＷＡＲＤはパルスモー
タ駆動回路４６の入力に接続されている。パルスモータ
駆動回路４６の出力はパルスモータ３８の入力に接続さ
れている。ＦＯＷＡＲＤが「１」の時に１回のＴSTEPパ
ルスを受けると、パルスモータ駆動回路４６により図３
の光学ユニット３４及び蛍光灯３３が１ステップ分前進
するようにパルスモータが回転される。同様にして、Ｆ
ＯＷＡＲＤが「０」の時にＴSTEPパルスを受けると、光
学ユニット３４及び蛍光灯３３が後退するようにパルス
モータが回転される。
【０００８】制御回路４３は発振器４４とそれに接続す
るクロック発生回路４５とを備えている。発振器４４に
より基本クロックｔ0 が発振される。クロック発生回路
４５により基本クロックｔ0を分周して各種制御パルス
ＳＨ、φ1、φ2、φR、ＴCLAMPが発生される。制御パル
スＳＨ、φ1、φ2、φRはＣＣＤセンサ４０に供給さ
れ、制御パルスＴCLAMP はアナログスイッチに供給され
る。
るクロック発生回路４５とを備えている。発振器４４に
より基本クロックｔ0 が発振される。クロック発生回路
４５により基本クロックｔ0を分周して各種制御パルス
ＳＨ、φ1、φ2、φR、ＴCLAMPが発生される。制御パル
スＳＨ、φ1、φ2、φRはＣＣＤセンサ４０に供給さ
れ、制御パルスＴCLAMP はアナログスイッチに供給され
る。
【０００９】図２はＣＣＤセンサへの駆動信号ＳＨ、φ
1、φ2、φR 及びＣＣＤ出力であるＣＣＤout、又それ
のクランプ用信号ＴCLAMP及びＡＤコンバーター４２へ
の入力信号になるＡＤＩＮのタイミングを示す。
1、φ2、φR 及びＣＣＤ出力であるＣＣＤout、又それ
のクランプ用信号ＴCLAMP及びＡＤコンバーター４２へ
の入力信号になるＡＤＩＮのタイミングを示す。
【００１０】次に、図４に示したアナログスイッチとＣ
の働きについて述べる。
の働きについて述べる。
【００１１】通常ＣＣＤ出力ＣＣＤout はＤＣ的に定ま
っておらず、図２に示すように、例えば４Ｖを基準にマ
イナス方向へ出力される。これはＣＣＤセンサにより
３．５Ｖまたは４．５Ｖとばらつく。ところが、ＡＤコ
ンバーターは５Ｖ以下のアナログ電位をデジタル化する
ことになっているので、コンデンサＣとアナログスイッ
チにより５Ｖ以下に出力されるようにＤＣレベルをシフ
トする必要がある。従ってコンデンサＣには常に１Ｖチ
ヤージされていることになる。
っておらず、図２に示すように、例えば４Ｖを基準にマ
イナス方向へ出力される。これはＣＣＤセンサにより
３．５Ｖまたは４．５Ｖとばらつく。ところが、ＡＤコ
ンバーターは５Ｖ以下のアナログ電位をデジタル化する
ことになっているので、コンデンサＣとアナログスイッ
チにより５Ｖ以下に出力されるようにＤＣレベルをシフ
トする必要がある。従ってコンデンサＣには常に１Ｖチ
ヤージされていることになる。
【００１２】ここでＣＣＤout には長い伝送経路の負荷
があり、通常増幅されて使われるのが普通であるので、
その増幅器でのノイズがランダムにＣＣＤOUTにのって
くる。例えは通常ＣＣＤout のＤＣレベルは４Ｖである
が、これが前述のランダムノイズにより３．８Ｖになっ
たとする。この時、Ｃにはすみやかに１．２Ｖチャージ
されなければならない。つまり通常の１Ｖより０．２多
い１．２Ｖへすみやかにチャージされなけれはならな
い。従って、クランプ時間ｔ＝３００ｎｓｅｃとし、ア
ナログスイッチのオン抵抗Ｒを５０Ωとすると、容量Ｃ
は、 Ｃ×Ｒ ＜＜ ｔ Ｃ≦３００ｎｓｅｃ／５０Ω＝６０００ｐＦ となる。従来のスキャナにおいては、１０００ｐＦ以下
が選定されている。このようにＣＣＤ信号の出力１つ１
つのＤＣレベルを確実にクランプすることにより読取り
装置としてランダムノイズの少ないイメージを得られ
る。
があり、通常増幅されて使われるのが普通であるので、
その増幅器でのノイズがランダムにＣＣＤOUTにのって
くる。例えは通常ＣＣＤout のＤＣレベルは４Ｖである
が、これが前述のランダムノイズにより３．８Ｖになっ
たとする。この時、Ｃにはすみやかに１．２Ｖチャージ
されなければならない。つまり通常の１Ｖより０．２多
い１．２Ｖへすみやかにチャージされなけれはならな
い。従って、クランプ時間ｔ＝３００ｎｓｅｃとし、ア
ナログスイッチのオン抵抗Ｒを５０Ωとすると、容量Ｃ
は、 Ｃ×Ｒ ＜＜ ｔ Ｃ≦３００ｎｓｅｃ／５０Ω＝６０００ｐＦ となる。従来のスキャナにおいては、１０００ｐＦ以下
が選定されている。このようにＣＣＤ信号の出力１つ１
つのＤＣレベルを確実にクランプすることにより読取り
装置としてランダムノイズの少ないイメージを得られ
る。
【００１３】また、特開平５−４８４６０号公報には高
速・高精細にデジタル変換する１個のＡＤ変換器を備え
る３次元集積回路が開示されている。
速・高精細にデジタル変換する１個のＡＤ変換器を備え
る３次元集積回路が開示されている。
【００１４】
【発明が解決しようとする課額】しかしながら、図２か
ら図５までを用いて説明した読取り装置では、ＣＣＤ信
号の出力１つ１つのＤＣレベルを確実にクランプするこ
とにより読取り装置としてランダムのノイズの少ないイ
メージが得られるが、クランプ信号ＴCLAMP の前後にも
ＣＣＤout の安定期間が更に必要となり、動作速度が遅
くなる。また、特開平５−４８４６０号公報に開示され
ている３次元集積回路では回路が複雑になり、通常のＡ
Ｄ変換のスピードより遅くなる。
ら図５までを用いて説明した読取り装置では、ＣＣＤ信
号の出力１つ１つのＤＣレベルを確実にクランプするこ
とにより読取り装置としてランダムのノイズの少ないイ
メージが得られるが、クランプ信号ＴCLAMP の前後にも
ＣＣＤout の安定期間が更に必要となり、動作速度が遅
くなる。また、特開平５−４８４６０号公報に開示され
ている３次元集積回路では回路が複雑になり、通常のＡ
Ｄ変換のスピードより遅くなる。
【００１５】そこでこの問題点を解消するために、本出
願人は、奇数列に配置された受光部の出力と偶数列に配
置された受光部の出力とを個別に出力するＣＣＤセンサ
と、前記奇数列出力及び偶数列出力の一方に対応する第
１のＡＤコンバータと、前記奇数列出力及び偶数列出力
の他方に対応する第２のＡＤコンバータと、高精細モー
ド選択時に、前記奇数列出力及び偶数列出力の前記他方
を第１のＡＤコンバータに供給する手段とを具備する読
取り装置を提案している。
願人は、奇数列に配置された受光部の出力と偶数列に配
置された受光部の出力とを個別に出力するＣＣＤセンサ
と、前記奇数列出力及び偶数列出力の一方に対応する第
１のＡＤコンバータと、前記奇数列出力及び偶数列出力
の他方に対応する第２のＡＤコンバータと、高精細モー
ド選択時に、前記奇数列出力及び偶数列出力の前記他方
を第１のＡＤコンバータに供給する手段とを具備する読
取り装置を提案している。
【００１６】しかし、本出願人が提案している読取り装
置では、装置が複雑化してしまうと共に、高精細モード
での品位は従来と変わらない。
置では、装置が複雑化してしまうと共に、高精細モード
での品位は従来と変わらない。
【００１７】本発明は、上記のような課題を解消するた
めになされたもので、必要に応じて高精細モード又は高
速モードのいずれかを選択でき、しかも高速モード時に
はより高速に、かつ／または高精細モード時にはより高
品位に読取りが可能な読取り装置を提供することを目的
とする。
めになされたもので、必要に応じて高精細モード又は高
速モードのいずれかを選択でき、しかも高速モード時に
はより高速に、かつ／または高精細モード時にはより高
品位に読取りが可能な読取り装置を提供することを目的
とする。
【００１８】
【課題を解決するための手段】本発明によれば、前述の
目的は、高精細モードと高速モードとを有する読取り装
置であって、受光した光を電気信号に変換するＣＣＤセ
ンサと、該ＣＣＤセンサの出力をＡＤ変換する第１のＡ
Ｄコンバータと、前記ＣＣＤセンサの出力を前記第１の
ＡＤコンバータより少ないビット数でＡＤ変換する第２
のＡＤコンバータと、前記第１のＡＤコンバータまたは
前記第２のＡＤコンバータのいずれかの出力を選択する
手段とを備え、高精細モードの場合には前記第１のＡＤ
コンバータを使用し、高速モードの場合には前記第２の
ＡＤコンバータを使用し、前記第１のＡＤコンバータ
が、前記第２のＡＤコンバータより長い読取り周期でＡ
Ｄ変換することを特徴とする請求項１に記載の読取り装
置によって達成される。
目的は、高精細モードと高速モードとを有する読取り装
置であって、受光した光を電気信号に変換するＣＣＤセ
ンサと、該ＣＣＤセンサの出力をＡＤ変換する第１のＡ
Ｄコンバータと、前記ＣＣＤセンサの出力を前記第１の
ＡＤコンバータより少ないビット数でＡＤ変換する第２
のＡＤコンバータと、前記第１のＡＤコンバータまたは
前記第２のＡＤコンバータのいずれかの出力を選択する
手段とを備え、高精細モードの場合には前記第１のＡＤ
コンバータを使用し、高速モードの場合には前記第２の
ＡＤコンバータを使用し、前記第１のＡＤコンバータ
が、前記第２のＡＤコンバータより長い読取り周期でＡ
Ｄ変換することを特徴とする請求項１に記載の読取り装
置によって達成される。
【００１９】本発明によれば、前述の目的は、高精細モ
ードと高速モードとを有する読取り装置であって、受光
した光を電気信号に変換するＣＣＤセンサと、該ＣＣＤ
センサの出力をＡＤ変換する第１のＡＤコンバータと、
前記ＣＣＤセンサの出力を前記第１のＡＤコンバータよ
り少ないビット数でＡＤ変換する第２のＡＤコンバータ
と、前記第１のＡＤコンバータまたは前記第２のＡＤコ
ンバータのいずれかの出力を選択する手段とを備え、前
記第１及び第２のＡＤコンバータは、それぞれ読取り周
期中の所定の期間内にＣＣＤセンサの出力をＡＤ変換す
るよう構成されており、高精細モードの場合には前記第
１のＡＤコンバータを使用し、高速モードの場合には前
記第２のＡＤコンバータを使用し、高速モードにおける
ＣＣＤセンサの出力信号のレベルを安定化する期間を確
保するために、前記第２のＡＤコンバータにおける読取
り周期におけるリセットパルスの位置が、前記第１のＡ
Ｄコンバータにおける読取り周期におけるリセットパル
スの位置より前方に配置されることを特徴とする請求項
２に記載の読取り装置によって達成される。
ードと高速モードとを有する読取り装置であって、受光
した光を電気信号に変換するＣＣＤセンサと、該ＣＣＤ
センサの出力をＡＤ変換する第１のＡＤコンバータと、
前記ＣＣＤセンサの出力を前記第１のＡＤコンバータよ
り少ないビット数でＡＤ変換する第２のＡＤコンバータ
と、前記第１のＡＤコンバータまたは前記第２のＡＤコ
ンバータのいずれかの出力を選択する手段とを備え、前
記第１及び第２のＡＤコンバータは、それぞれ読取り周
期中の所定の期間内にＣＣＤセンサの出力をＡＤ変換す
るよう構成されており、高精細モードの場合には前記第
１のＡＤコンバータを使用し、高速モードの場合には前
記第２のＡＤコンバータを使用し、高速モードにおける
ＣＣＤセンサの出力信号のレベルを安定化する期間を確
保するために、前記第２のＡＤコンバータにおける読取
り周期におけるリセットパルスの位置が、前記第１のＡ
Ｄコンバータにおける読取り周期におけるリセットパル
スの位置より前方に配置されることを特徴とする請求項
２に記載の読取り装置によって達成される。
【００２０】
【００２１】
【作用】請求項１に記載の読取り装置においては、高精
細モードの場合は、ＣＣＤセンサにより原稿から反射さ
れた光が受光されて電気信号に変換され、ＣＣＤセンサ
の出力が第１のＡＤコンバータにより高精細にＡＤ変換
される。また、高速モードの場合は、ＣＣＤセンサによ
り原稿から反射された光が受光されて電気信号に変換さ
れ、ＣＣＤセンサの出力が第２のＡＤコンバータにより
第１のＡＤコンバータより少ないビット数でＡＤ変換さ
れることにより、高精細モード時には高品位に、高速モ
ード時には高速に読取ることが可能となる。ここで、第
１のＡＤコンバータによりＣＣＤセンサの出力は第２の
ＡＤコンバータより長い読取り周期でＡＤ変換されるこ
とにより、高精細モード時にはより高品位に読取ること
が可能となる。
細モードの場合は、ＣＣＤセンサにより原稿から反射さ
れた光が受光されて電気信号に変換され、ＣＣＤセンサ
の出力が第１のＡＤコンバータにより高精細にＡＤ変換
される。また、高速モードの場合は、ＣＣＤセンサによ
り原稿から反射された光が受光されて電気信号に変換さ
れ、ＣＣＤセンサの出力が第２のＡＤコンバータにより
第１のＡＤコンバータより少ないビット数でＡＤ変換さ
れることにより、高精細モード時には高品位に、高速モ
ード時には高速に読取ることが可能となる。ここで、第
１のＡＤコンバータによりＣＣＤセンサの出力は第２の
ＡＤコンバータより長い読取り周期でＡＤ変換されるこ
とにより、高精細モード時にはより高品位に読取ること
が可能となる。
【００２２】請求項２に記載の読取り装置においては、
高精細モードの場合は、ＣＣＤセンサにより原稿から反
射された光が受光されて電気信号に変換され、ＣＣＤセ
ンサの出力が第１のＡＤコンバータにより高精細にＡＤ
変換される。また、高速モードの場合は、ＣＣＤセンサ
により原稿から反射された光が受光されて電気信号に変
換され、ＣＣＤセンサの出力が第２のＡＤコンバータに
より第１のＡＤコンバータより少ないビット数でＡＤ変
換されることにより、高精細モード時には高品位に、高
速モード時には高速に読取ることが可能となる。ここ
で、高速モードにおけるＣＣＤセンサの出力信号のレベ
ルを安定化する期間を確保するために、第２のＡＤコン
バータにおけるＣＣＤセンサの読取り周期におけるリセ
ットパルスの位置が、第１のＡＤコンバータにおけるＣ
ＣＤセンサの読取り周期におけるリセットパルスの位置
より前方に配置されることにより、ＣＣＤセンサの出力
信号の直流レベルを安定させるための期間が確保され、
高速時にもＣＣＤセンサの出力信号を十分安定化し得
る。
高精細モードの場合は、ＣＣＤセンサにより原稿から反
射された光が受光されて電気信号に変換され、ＣＣＤセ
ンサの出力が第１のＡＤコンバータにより高精細にＡＤ
変換される。また、高速モードの場合は、ＣＣＤセンサ
により原稿から反射された光が受光されて電気信号に変
換され、ＣＣＤセンサの出力が第２のＡＤコンバータに
より第１のＡＤコンバータより少ないビット数でＡＤ変
換されることにより、高精細モード時には高品位に、高
速モード時には高速に読取ることが可能となる。ここ
で、高速モードにおけるＣＣＤセンサの出力信号のレベ
ルを安定化する期間を確保するために、第２のＡＤコン
バータにおけるＣＣＤセンサの読取り周期におけるリセ
ットパルスの位置が、第１のＡＤコンバータにおけるＣ
ＣＤセンサの読取り周期におけるリセットパルスの位置
より前方に配置されることにより、ＣＣＤセンサの出力
信号の直流レベルを安定させるための期間が確保され、
高速時にもＣＣＤセンサの出力信号を十分安定化し得
る。
【００２３】
【００２４】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
詳細に説明する。
【００２５】本実施例の読取り装置は、図１に示すよう
に、原稿に光を照射する蛍光灯３３と、各部を制御する
制御回路５２と、原稿により反射された光を受光して電
気信号に変換するＣＣＤセンサ４０とを有している。蛍
光灯３３は、点灯を制御する点灯装置４７を介して制御
回路５２に接続されている。制御回路５２の出力ＦＬＯ
Ｎは点灯装置４７の入力に接続されている。点灯装置４
７の出力は蛍光灯３３の入力に接続されている。ＦＬＯ
Ｎが「１」になれば、蛍光灯３３は点灯される。また、
ＣＣＤセンサ４０には、コンデンサＣを介してバッファ
４１の入力が接続されており、バッファ４１の入力には
５Ｖ電源がアナログスイッチを介して接続されている。
なお、バッファ４１の出力ＡＤＩＮはクランプ用信号Ｔ
CLAMP により通常ＣＣＤ信号の黒レベルが約４Ｖ（ＣＣ
Ｄにより３〜５Ｖに変動する）であるので正確に５Ｖに
調整されている。バッファ４１の出力には、１２ｂｉｔ
の高精細モード用の第１のＡＤコンバータ５１及び８ｂ
ｉｔの高速モード用の第２のＡＤコンバータ４２が並列
に接続されており、第１のＡＤコンバータ５１及び第２
のＡＤコンバータ４２には、リセットパルスφR が入力
される。また、第１のＡＤコンバータ５１及び第２のＡ
Ｄコンバータ４２の出力には、第１のＡＤコンバータ５
１または第２のＡＤコンバータ４２の出力を選択して制
御回路５２に送出するデータセレクタ５３が接続されて
いる。
に、原稿に光を照射する蛍光灯３３と、各部を制御する
制御回路５２と、原稿により反射された光を受光して電
気信号に変換するＣＣＤセンサ４０とを有している。蛍
光灯３３は、点灯を制御する点灯装置４７を介して制御
回路５２に接続されている。制御回路５２の出力ＦＬＯ
Ｎは点灯装置４７の入力に接続されている。点灯装置４
７の出力は蛍光灯３３の入力に接続されている。ＦＬＯ
Ｎが「１」になれば、蛍光灯３３は点灯される。また、
ＣＣＤセンサ４０には、コンデンサＣを介してバッファ
４１の入力が接続されており、バッファ４１の入力には
５Ｖ電源がアナログスイッチを介して接続されている。
なお、バッファ４１の出力ＡＤＩＮはクランプ用信号Ｔ
CLAMP により通常ＣＣＤ信号の黒レベルが約４Ｖ（ＣＣ
Ｄにより３〜５Ｖに変動する）であるので正確に５Ｖに
調整されている。バッファ４１の出力には、１２ｂｉｔ
の高精細モード用の第１のＡＤコンバータ５１及び８ｂ
ｉｔの高速モード用の第２のＡＤコンバータ４２が並列
に接続されており、第１のＡＤコンバータ５１及び第２
のＡＤコンバータ４２には、リセットパルスφR が入力
される。また、第１のＡＤコンバータ５１及び第２のＡ
Ｄコンバータ４２の出力には、第１のＡＤコンバータ５
１または第２のＡＤコンバータ４２の出力を選択して制
御回路５２に送出するデータセレクタ５３が接続されて
いる。
【００２６】更に、制御回路５２には、パルスモータ３
８を駆動制御するパルスモータ駆動回路４６が接続され
ており、制御回路５２の出力ＴSTEPとＦＯＷＡＲＤがパ
ルスモータ駆動回路４６に入力される。ＦＯＷＡＲＤが
「１」の時に１回のＴSTEPパルスを受けると、パルスモ
ータ駆動回路４６により光学ユニット及び蛍光灯３３が
１ステップ分前進するようにパルスモータが回転され
る。同様にして、ＦＯＷＡＲＤが「０」の時にＴSTEPパ
ルスを受けると、光学ユニット３４及び蛍光灯３３が後
退するようにパルスモータが回転される。
８を駆動制御するパルスモータ駆動回路４６が接続され
ており、制御回路５２の出力ＴSTEPとＦＯＷＡＲＤがパ
ルスモータ駆動回路４６に入力される。ＦＯＷＡＲＤが
「１」の時に１回のＴSTEPパルスを受けると、パルスモ
ータ駆動回路４６により光学ユニット及び蛍光灯３３が
１ステップ分前進するようにパルスモータが回転され
る。同様にして、ＦＯＷＡＲＤが「０」の時にＴSTEPパ
ルスを受けると、光学ユニット３４及び蛍光灯３３が後
退するようにパルスモータが回転される。
【００２７】制御回路５２は発振器４４と、それに接続
するクロック発生回路４５とを備えている。発振器４４
により基本クロックｔ0 が発振される。クロック発生回
路４５により基本クロックｔ0が分周されて各種制御パ
ルスＳＨ、φ1、φ2、φR、ＴCLAMPが発生される。制御
パルスＳＨ、φ1、φ2、φRはＣＣＤセンサ４０に供給
され、制御パルスＴCLAMP はアナログスイッチに供給さ
れる。
するクロック発生回路４５とを備えている。発振器４４
により基本クロックｔ0 が発振される。クロック発生回
路４５により基本クロックｔ0が分周されて各種制御パ
ルスＳＨ、φ1、φ2、φR、ＴCLAMPが発生される。制御
パルスＳＨ、φ1、φ2、φRはＣＣＤセンサ４０に供給
され、制御パルスＴCLAMP はアナログスイッチに供給さ
れる。
【００２８】なお、第１のＡＤコンバータ５１及び第２
のＡＤコンバータ４２はその入力ＡＤＩＮが５Ｖ以下の
部分を１２ｂｉｔまたは８ｂｉｔにＡＤ変換する。つま
り、８ｂｉｔのＡＤ変換の時は、Ｄ0，Ｄ1，・・・・，
Ｄ7はそれぞれ、 ＡＤＩＮが５Ｖの時 ０，０，・・・・，０ ＡＤＩＮが３Ｖの時 １，１，・・・・，１ であり、１２ｂｉｔのＡＤ変換の時は、Ｄ0，Ｄ1，・・
・・，Ｄ11はそれぞれ、 ＡＤＩＮが５Ｖの時 ０，０，・・・・，０ ＡＤＩＮが１Ｖの時 １，１，・・・・，１ である。
のＡＤコンバータ４２はその入力ＡＤＩＮが５Ｖ以下の
部分を１２ｂｉｔまたは８ｂｉｔにＡＤ変換する。つま
り、８ｂｉｔのＡＤ変換の時は、Ｄ0，Ｄ1，・・・・，
Ｄ7はそれぞれ、 ＡＤＩＮが５Ｖの時 ０，０，・・・・，０ ＡＤＩＮが３Ｖの時 １，１，・・・・，１ であり、１２ｂｉｔのＡＤ変換の時は、Ｄ0，Ｄ1，・・
・・，Ｄ11はそれぞれ、 ＡＤＩＮが５Ｖの時 ０，０，・・・・，０ ＡＤＩＮが１Ｖの時 １，１，・・・・，１ である。
【００２９】また、第１のＡＤコンバータ５１及び第２
のＡＤコンバータ４２はＡＤクロックとしてφR の立ち
上がりを用いている。すなわち、ＡＤＩＮのφR の立ち
上がりの瞬間のレベルがＡＤ変換される。
のＡＤコンバータ４２はＡＤクロックとしてφR の立ち
上がりを用いている。すなわち、ＡＤＩＮのφR の立ち
上がりの瞬間のレベルがＡＤ変換される。
【００３０】データセレクタ５３により１２ｂｉｔのＡ
またはＢ入力が選択される。例えば、制御回路５２より
ＳＥＬ端子へ送られるＦＩＮＥ信号が「１」のときはＡ
入力が選択され、ＦＩＮＥ信号が「０」のときはＢ入力
が選択される。ただし、Ｂ入力の下位４ｂｉｔは強制的
にＧＮＤされており、ＡＤコンバータ４２の８ｂｉｔの
出力は１２ｂｉｔに変換され、データセレクタ５３の１
２ｂｉｔ入力の上位８ｂｉｔにＡＤコンバータ４２の出
力が接続されている。
またはＢ入力が選択される。例えば、制御回路５２より
ＳＥＬ端子へ送られるＦＩＮＥ信号が「１」のときはＡ
入力が選択され、ＦＩＮＥ信号が「０」のときはＢ入力
が選択される。ただし、Ｂ入力の下位４ｂｉｔは強制的
にＧＮＤされており、ＡＤコンバータ４２の８ｂｉｔの
出力は１２ｂｉｔに変換され、データセレクタ５３の１
２ｂｉｔ入力の上位８ｂｉｔにＡＤコンバータ４２の出
力が接続されている。
【００３１】制御回路５２内に配置されているクロック
発生回路４５は、図６に示すように、発振器４４から送
られる８０ＭＨｚの基準クロックを分周する４ｂｉｔバ
イナリカウンタ６０２を有しており、４ｂｉｔバイナリ
カウンタ６０２には、データセレクタ６０３が接続され
ている。このデータセレクタ６０３はＦＩＮＥ信号が
「１」のときは、その出力Ｙ’＝Ｔ＝Ｑ’B であり、そ
の周期は２０ＭＨｚであり、ＦＩＮＥ信号が「０」のと
きは、Ｙ’＝Ｔ＝Ｑ’A であり、その周期は４０ＭＨｚ
である。そして、データセレクタ６０３には、データセ
レクタ６０３からの出力Ｔを分周する４ｂｉｔバイナリ
カウンタ６０４が接続されており、４ｂｉｔバイナリカ
ウンタ６０４にはデコーダ６０５が接続されている。更
に、デコーダ６０５には、データセレクタ６０６が接続
されている。データセレクタ６０６は、ＦＩＮＥ信号が
「１」のときは、Ｙ2＝φR ＝Ｔ4であり、ＦＩＮＥ信号
が「０」のときは、Ｙ2＝φR ＝Ｔ2である。
発生回路４５は、図６に示すように、発振器４４から送
られる８０ＭＨｚの基準クロックを分周する４ｂｉｔバ
イナリカウンタ６０２を有しており、４ｂｉｔバイナリ
カウンタ６０２には、データセレクタ６０３が接続され
ている。このデータセレクタ６０３はＦＩＮＥ信号が
「１」のときは、その出力Ｙ’＝Ｔ＝Ｑ’B であり、そ
の周期は２０ＭＨｚであり、ＦＩＮＥ信号が「０」のと
きは、Ｙ’＝Ｔ＝Ｑ’A であり、その周期は４０ＭＨｚ
である。そして、データセレクタ６０３には、データセ
レクタ６０３からの出力Ｔを分周する４ｂｉｔバイナリ
カウンタ６０４が接続されており、４ｂｉｔバイナリカ
ウンタ６０４にはデコーダ６０５が接続されている。更
に、デコーダ６０５には、データセレクタ６０６が接続
されている。データセレクタ６０６は、ＦＩＮＥ信号が
「１」のときは、Ｙ2＝φR ＝Ｔ4であり、ＦＩＮＥ信号
が「０」のときは、Ｙ2＝φR ＝Ｔ2である。
【００３２】また、デコーダ６０５の出力端子Ｙ7に
は、その出力Ｔ7を反転するインバータ６１１が接続さ
れており、インバータ６１１には、インバータ６１１の
出力を１／Ｋに分周する分周器６０７が接続されてい
る。分周器６０７はインバータの６１１の出力の立ち上
がりを４０９６カウントすると、その立ち上がりよりＴ
R が上がりはじめ、そのＴR を反転した値で自分自身リ
セットされるまでＴR は５Ｖを維持する。すなわち、こ
の分周器６０７は１／４０９６の分周器である。なお、
ＣＣＤセンサ４０の素子数Ｎは４０９５以下である。
は、その出力Ｔ7を反転するインバータ６１１が接続さ
れており、インバータ６１１には、インバータ６１１の
出力を１／Ｋに分周する分周器６０７が接続されてい
る。分周器６０７はインバータの６１１の出力の立ち上
がりを４０９６カウントすると、その立ち上がりよりＴ
R が上がりはじめ、そのＴR を反転した値で自分自身リ
セットされるまでＴR は５Ｖを維持する。すなわち、こ
の分周器６０７は１／４０９６の分周器である。なお、
ＣＣＤセンサ４０の素子数Ｎは４０９５以下である。
【００３３】更に、デコーダ６０５の出力端子Ｙ0 に
は、セット、リセット可能なＤフリップフロップ６０８
が接続されており、Ｄフリップフロップ６０８からは制
御パルスφ1、φ2が出力されるように構成されている。
デコーダ６０５の出力端子Ｙ3には、セット、リセット
可能なＤフリップフロップ６０９が接続されており、Ｄ
フリップフロップ６０９からはスタートパルスＳＨが出
力されるように構成されている。Ｄフリップフロップ６
０９は、デコーダ６０５の出力端子Ｙ5 を反転するイン
バータ６１２の出力によってリセットされるように構成
されている。
は、セット、リセット可能なＤフリップフロップ６０８
が接続されており、Ｄフリップフロップ６０８からは制
御パルスφ1、φ2が出力されるように構成されている。
デコーダ６０５の出力端子Ｙ3には、セット、リセット
可能なＤフリップフロップ６０９が接続されており、Ｄ
フリップフロップ６０９からはスタートパルスＳＨが出
力されるように構成されている。Ｄフリップフロップ６
０９は、デコーダ６０５の出力端子Ｙ5 を反転するイン
バータ６１２の出力によってリセットされるように構成
されている。
【００３４】次に、図１に示した本実施例の動作を図７
及び図８のタイミングチャートに沿って説明する。本実
施例では、動作モードが２つあり、まず高精細モードの
時の動作を説明する。
及び図８のタイミングチャートに沿って説明する。本実
施例では、動作モードが２つあり、まず高精細モードの
時の動作を説明する。
【００３５】高精細モードの時、Ｆ１ＮＥ信号は「１」
となる。発振器４４により基本クロックｔ0が発振さ
れ、４ｂｉｔバイナリカウンタ６０２により基本クロッ
クｔ0が分周されて、その出力はデータセレクタ６０３
に送られる。このデータセレクタ６０３により出力Ｙ’
＝Ｔ＝Ｑ’B が、図８（ａ）に示すように、周期２０Ｍ
Ｈｚで出力される。そして、４ｂｉｔバイナリカウンタ
６０４によりデータセレクタ６０３からの出力Ｔが分周
され、４ｂｉｔバイナリカウンタ６０４の出力はデコー
ダ６０５に出力される。更に、デコーダ６０５によりバ
イナリカウンタ６０４の出力が復調されて出力Ｔ0〜Ｔ7
が出力される。それから、デコーダ６０５の出力Ｔ0 は
Ｄフリップフロップ６０８のＴ入力に入力され、図７
（ａ）及び図８（ａ）に示すように、Ｄフリップフロッ
プ６０８から転送パルスφ1、φ2が出力される。
となる。発振器４４により基本クロックｔ0が発振さ
れ、４ｂｉｔバイナリカウンタ６０２により基本クロッ
クｔ0が分周されて、その出力はデータセレクタ６０３
に送られる。このデータセレクタ６０３により出力Ｙ’
＝Ｔ＝Ｑ’B が、図８（ａ）に示すように、周期２０Ｍ
Ｈｚで出力される。そして、４ｂｉｔバイナリカウンタ
６０４によりデータセレクタ６０３からの出力Ｔが分周
され、４ｂｉｔバイナリカウンタ６０４の出力はデコー
ダ６０５に出力される。更に、デコーダ６０５によりバ
イナリカウンタ６０４の出力が復調されて出力Ｔ0〜Ｔ7
が出力される。それから、デコーダ６０５の出力Ｔ0 は
Ｄフリップフロップ６０８のＴ入力に入力され、図７
（ａ）及び図８（ａ）に示すように、Ｄフリップフロッ
プ６０８から転送パルスφ1、φ2が出力される。
【００３６】また、バイナリカウンタ６０４の出力
Ｔ2、Ｔ4が、データセレクタ６０６に入力され、ＦＩＮ
Ｅ信号が「１」のときは、Ｙ2＝φR ＝Ｔ4であり、デー
タセレクタ６０６からはリセットパルスφR が出力され
る。一方、デコーダ６０４の出力Ｔ3 は、Ｄフリップフ
ロップ６０９のＴ入力に入力され、かつデコーダ６０４
の出力Ｔ5 は、インバータ６１２に反転されてＤフリッ
プフロップ６０９のＤ入力に入力され、Ｄフリップフロ
ップ６０９のＱ出力からは、図８（ａ）に示すように、
クロックＳＨが出力される。また、デコーダ６０４の出
力Ｔ6 は、図７（ａ）及び図８（ａ）に示すように、Ｔ
CLAMP として出力される。更に、デコーダ６０５の出力
Ｔ7 はインバータ６１１により反転されて分周器６０７
に送られる。分周器６０７によりインバータの６１１の
出力の立ち上がりが４０９６カウントされると、図８
（ａ）に示すように、その立ち上がりよりＴR が上がり
はじめ、そのＴR を反転した値で自分自身リセットされ
るまでＴR は５Ｖを維持する。
Ｔ2、Ｔ4が、データセレクタ６０６に入力され、ＦＩＮ
Ｅ信号が「１」のときは、Ｙ2＝φR ＝Ｔ4であり、デー
タセレクタ６０６からはリセットパルスφR が出力され
る。一方、デコーダ６０４の出力Ｔ3 は、Ｄフリップフ
ロップ６０９のＴ入力に入力され、かつデコーダ６０４
の出力Ｔ5 は、インバータ６１２に反転されてＤフリッ
プフロップ６０９のＤ入力に入力され、Ｄフリップフロ
ップ６０９のＱ出力からは、図８（ａ）に示すように、
クロックＳＨが出力される。また、デコーダ６０４の出
力Ｔ6 は、図７（ａ）及び図８（ａ）に示すように、Ｔ
CLAMP として出力される。更に、デコーダ６０５の出力
Ｔ7 はインバータ６１１により反転されて分周器６０７
に送られる。分周器６０７によりインバータの６１１の
出力の立ち上がりが４０９６カウントされると、図８
（ａ）に示すように、その立ち上がりよりＴR が上がり
はじめ、そのＴR を反転した値で自分自身リセットされ
るまでＴR は５Ｖを維持する。
【００３７】ＣＣＤセンサ４０の出力ＣＣＤout は、図
７（ａ）に示すように、コンデンサＣとアナログスイッ
チにより５Ｖにクランプされる。クランプされた信号は
バッファ４１により増幅され、図７（ａ）に示すよう
に、ＡＤＩＮ信号として出力される。ＡＤＩＮ信号は、
ＡＤコンバータ５１、４２によりデジタル信号に変換さ
れる。更に、ＡＤコンバータ５１より出力されるデジタ
ル信号 Ｄ0，Ｄ1，・・・・，Ｄ11 はデータセレクタ５
３の１２ｂｉｔのＡ入力に入力され、ＡＤコンバータ４
２から出力されるデジタル信号Ｄ0，Ｄ1，・・・・，Ｄ
7 はデータセレクタ５３の１２ｂｉｔのＢ入力に入力さ
れる。そして、データセレクタ５３によりＦＩＮＥ信号
「１」に基づきＡ入力が選択されて制御回路５２へ出力
される。
７（ａ）に示すように、コンデンサＣとアナログスイッ
チにより５Ｖにクランプされる。クランプされた信号は
バッファ４１により増幅され、図７（ａ）に示すよう
に、ＡＤＩＮ信号として出力される。ＡＤＩＮ信号は、
ＡＤコンバータ５１、４２によりデジタル信号に変換さ
れる。更に、ＡＤコンバータ５１より出力されるデジタ
ル信号 Ｄ0，Ｄ1，・・・・，Ｄ11 はデータセレクタ５
３の１２ｂｉｔのＡ入力に入力され、ＡＤコンバータ４
２から出力されるデジタル信号Ｄ0，Ｄ1，・・・・，Ｄ
7 はデータセレクタ５３の１２ｂｉｔのＢ入力に入力さ
れる。そして、データセレクタ５３によりＦＩＮＥ信号
「１」に基づきＡ入力が選択されて制御回路５２へ出力
される。
【００３８】次に、高速モードの時の動作を説明する。
【００３９】図７（ａ）を単純にクロック期間を１／２
にすると、図７（ｂ）の点線で示すφR、ＣＣＤoutとな
り、ＣＣＤout でのＣＣＤ黒レベルを安定化できない。
従って、φR の位置を実線で示すように、前に配置して
安定期間を確保している。
にすると、図７（ｂ）の点線で示すφR、ＣＣＤoutとな
り、ＣＣＤout でのＣＣＤ黒レベルを安定化できない。
従って、φR の位置を実線で示すように、前に配置して
安定期間を確保している。
【００４０】高速モードの時、Ｆ１ＮＥ信号は「０」と
なる。ＣＣＤセンサ４０の出力ＣＣＤout は、図７
（ｂ）に示すように、コンデンサＣとアナログスイッチ
により５Ｖにクランプされる。クランプされた信号はバ
ッファ４１により増幅され、図７（ｂ）に示すように、
ＡＤＩＮ信号として出力される。ＡＤＩＮ信号は、ＡＤ
コンバータ５１、４２によりデジタル信号に変換され
る。更に、ＡＤコンバータ５１より出力されるデジタル
信号Ｄ0，Ｄ1，・・・・，Ｄ11はデータセレクタ５３の
１２ｂｉｔのＡ入力に入力され、ＡＤコンバータ４２か
ら出力されるデジタル信号Ｄ0，Ｄ1，・・・・，Ｄ7 は
データセレクタ５３の１２ｂｉｔのＢ入力に入力され
る。そして、データセレクタ５３によりＦＩＮＥ信号
「０」に基づきＢ入力が選択されて制御回路５２へ出力
される。
なる。ＣＣＤセンサ４０の出力ＣＣＤout は、図７
（ｂ）に示すように、コンデンサＣとアナログスイッチ
により５Ｖにクランプされる。クランプされた信号はバ
ッファ４１により増幅され、図７（ｂ）に示すように、
ＡＤＩＮ信号として出力される。ＡＤＩＮ信号は、ＡＤ
コンバータ５１、４２によりデジタル信号に変換され
る。更に、ＡＤコンバータ５１より出力されるデジタル
信号Ｄ0，Ｄ1，・・・・，Ｄ11はデータセレクタ５３の
１２ｂｉｔのＡ入力に入力され、ＡＤコンバータ４２か
ら出力されるデジタル信号Ｄ0，Ｄ1，・・・・，Ｄ7 は
データセレクタ５３の１２ｂｉｔのＢ入力に入力され
る。そして、データセレクタ５３によりＦＩＮＥ信号
「０」に基づきＢ入力が選択されて制御回路５２へ出力
される。
【００４１】なお、図７のタイミングチャートから明ら
かなように、ＡＤ変換されるタイミングは、図７（ａ）
の高精細モードの時は、ＡＤＩＮ信号が落ちついたとき
であり、図７（ｂ）の高速モードの時はまだ不安定であ
るが、１２ビットに比べると低精度な８ビットであるの
で問題なくＡＤ変換できる。読取り装置は、すべて黒レ
ベルが基準となるので、この黒レベルを正確に出すこと
が重要である。
かなように、ＡＤ変換されるタイミングは、図７（ａ）
の高精細モードの時は、ＡＤＩＮ信号が落ちついたとき
であり、図７（ｂ）の高速モードの時はまだ不安定であ
るが、１２ビットに比べると低精度な８ビットであるの
で問題なくＡＤ変換できる。読取り装置は、すべて黒レ
ベルが基準となるので、この黒レベルを正確に出すこと
が重要である。
【００４２】また、図９に示すように、ＣＣＤ出力ＣＣ
Ｄout も原稿が暗いときは、ＣＣＤout の黒レベルにも
φR が加えられた後も早く安定レベルに達するが、原稿
が明るいときは安定するのに時間がかかる。これは、Ｃ
ＣＤ内部の出力バッファの応答スピードが理想的なもの
と比べると早くないからである。従って、原稿の暗い部
分より明るい部分まで黒レベルの安定したタイミングに
ＴCLAMP を加えるためには、図７（ｂ）に実線で示すリ
セットパルスφR を用いなければならない。
Ｄout も原稿が暗いときは、ＣＣＤout の黒レベルにも
φR が加えられた後も早く安定レベルに達するが、原稿
が明るいときは安定するのに時間がかかる。これは、Ｃ
ＣＤ内部の出力バッファの応答スピードが理想的なもの
と比べると早くないからである。従って、原稿の暗い部
分より明るい部分まで黒レベルの安定したタイミングに
ＴCLAMP を加えるためには、図７（ｂ）に実線で示すリ
セットパルスφR を用いなければならない。
【００４３】
【発明の効果】請求項１に記載の読取り装置によれば、
出力を選択する手段がＡＤコンバータを切り替えること
により、１台のスキャナーで種々の画像に対応する解像
度を得ることができる。また、高精細モードにおいて、
より高精度の読取り処理を行うことが可能となる。
出力を選択する手段がＡＤコンバータを切り替えること
により、１台のスキャナーで種々の画像に対応する解像
度を得ることができる。また、高精細モードにおいて、
より高精度の読取り処理を行うことが可能となる。
【００４４】請求項２に記載の読取り装置によれば、出
力を選択する手段がＡＤコンバータを切り替えることに
より、１台のスキャナーで種々の画像に対応する解像度
を得ることができる。また、高速モードにおいて、画像
処理が高速に処理可能となると共に、黒レベルが安定し
た状態で得られることにより、安定した出力画像を得る
ことができる。
力を選択する手段がＡＤコンバータを切り替えることに
より、１台のスキャナーで種々の画像に対応する解像度
を得ることができる。また、高速モードにおいて、画像
処理が高速に処理可能となると共に、黒レベルが安定し
た状態で得られることにより、安定した出力画像を得る
ことができる。
【００４５】
【図１】本発明の実施例の読取り装置の構成を示すブロ
ック図である。
ック図である。
【図２】従来の読取り装置のタイミングチャートであ
る。
る。
【図３】読取り装置の概略を示す図である。
【図４】従来の読取り装置の構成を示すブロック図であ
る。
る。
【図５】従来の読取り装置に用いられているＣＣＤのブ
ロック図である。
ロック図である。
【図６】図１の実施例の読取り装置のクロック発生回路
を示す回路図である。
を示す回路図である。
【図７】図１の実施例の動作を示す第１のタイミングチ
ャートである。
ャートである。
【図８】図１の実施例の動作を示す第２のタイミングチ
ャートである。
ャートである。
【図９】図１の実施例の原稿の明るさの違う場合の動作
を示すタイミングチャートである。
を示すタイミングチャートである。
33 蛍光灯 40 ＣＣＤセンサ 42 第２のＡＤコンバータ 51 第１のＡＤコンバータ 52 制御回路 53 データセレクタ
Claims (2)
- 【請求項１】 高精細モードと高速モードとを有する読
取り装置であって、受光した光を電気信号に変換するＣ
ＣＤセンサと、該ＣＣＤセンサの出力をＡＤ変換する第
１のＡＤコンバータと、前記ＣＣＤセンサの出力を前記
第１のＡＤコンバータより少ないビット数でＡＤ変換す
る第２のＡＤコンバータと、前記第１のＡＤコンバータ
または前記第２のＡＤコンバータのいずれかの出力を選
択する手段とを備える読取り装置であり、高精細モードの場合には前記第１のＡＤコンバータを使
用し、高速モードの場合には前記第２のＡＤコンバータ
を使用し、 前記第１のＡＤコンバータが、前記第２のＡ
Ｄコンバータより長い読取り周期でＡＤ変換することを
特徴とする読取り装置。 - 【請求項２】 高精細モードと高速モードとを有する読
取り装置であって、受光した光を電気信号に変換するＣ
ＣＤセンサと、該ＣＣＤセンサの出力をＡＤ変換する第
１のＡＤコンバータと、前記ＣＣＤセンサの出力を前記
第１のＡＤコンバータより少ないビット数でＡＤ変換す
る第２のＡＤコンバータと、前記第１のＡＤコンバータ
または前記第２のＡＤコンバータのいずれかの出力を選
択する手段とを備える読取り装置であり、高精細モードの場合には前記第１のＡＤコンバータを使
用し、高速モードの場合には前記第２のＡＤコンバータ
を使用し、高速モードにおける ＣＣＤセンサの出力信号
のレベルを安定化する期間を確保するために、前記第２
のＡＤコンバータにおける読取り周期におけるリセット
パルスの位置が、前記第１のＡＤコンバータにおける読
取り周期におけるリセットパルスの位置より前方に配置
されることを特徴とする読取り装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06291660A JP3112799B2 (ja) | 1994-11-25 | 1994-11-25 | 読取り装置 |
| CA002160288A CA2160288C (en) | 1994-11-25 | 1995-10-11 | Reader with high-resolution mode and high-speed mode |
| US08/543,192 US5687003A (en) | 1994-11-25 | 1995-10-13 | Reader with high-resolution mode and high-speed mode |
| DE69507930T DE69507930T2 (de) | 1994-11-25 | 1995-10-17 | Bildlesevorrichtung mit Hochauflösungs- und Hochgeschwindigkeits-Modus |
| EP95116367A EP0714198B1 (en) | 1994-11-25 | 1995-10-17 | Image reader with high-resolution mode and high-speed mode |
| US09/136,597 USRE37378E1 (en) | 1994-11-25 | 1998-08-19 | Reader with high-resolution mode and high-speed mode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06291660A JP3112799B2 (ja) | 1994-11-25 | 1994-11-25 | 読取り装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08154156A JPH08154156A (ja) | 1996-06-11 |
| JP3112799B2 true JP3112799B2 (ja) | 2000-11-27 |
Family
ID=17771811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06291660A Expired - Fee Related JP3112799B2 (ja) | 1994-11-25 | 1994-11-25 | 読取り装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5687003A (ja) |
| EP (1) | EP0714198B1 (ja) |
| JP (1) | JP3112799B2 (ja) |
| CA (1) | CA2160288C (ja) |
| DE (1) | DE69507930T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013011241A1 (fr) | 2011-07-19 | 2013-01-24 | Dirisolar | Ballon dirigeable, dispositif d'ancrage et procédé d'atterrissage et d'amarrage |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3060978B2 (ja) * | 1997-02-10 | 2000-07-10 | 日本電気株式会社 | 画像処理装置 |
| JP3618999B2 (ja) * | 1998-01-30 | 2005-02-09 | キヤノン株式会社 | イメージセンサ及びその駆動方法 |
| JP2000078375A (ja) * | 1998-09-03 | 2000-03-14 | Toshiba Corp | 画像形成装置 |
| JP2001285700A (ja) * | 2000-03-29 | 2001-10-12 | Nec Corp | 撮像装置 |
| US6642880B1 (en) * | 2002-07-31 | 2003-11-04 | Infineon Technologies Ag | Tunable analog to digital converter |
| TWI226187B (en) * | 2003-05-15 | 2005-01-01 | Avision Inc | Scan method capable of enhancing scan quality |
| US7358997B2 (en) * | 2004-12-30 | 2008-04-15 | Lexmark International, Inc. | Multiple resolution optical imager using single size image elements |
| JP4601630B2 (ja) * | 2007-01-12 | 2010-12-22 | ルネサスエレクトロニクス株式会社 | リニアイメージセンサ |
| US7868796B2 (en) | 2008-09-30 | 2011-01-11 | Freescale Semiconductor, Inc. | Self-calibrating data conversion circuitry and method therefor |
| US7733258B2 (en) * | 2008-09-30 | 2010-06-08 | Freescale Semiconductor, Inc. | Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor |
| US7876254B2 (en) * | 2008-09-30 | 2011-01-25 | Freescale Semiconductor, Inc. | Data conversion circuitry having successive approximation circuitry and method therefor |
| US7880650B2 (en) * | 2008-09-30 | 2011-02-01 | Freescale Semiconductor, Inc. | Method and apparatus for testing data converter |
| US7868795B2 (en) * | 2008-09-30 | 2011-01-11 | Freescale Semiconductor, Inc. | Data conversion circuitry with an extra successive approximation step and method therefor |
| US8477052B2 (en) | 2011-04-05 | 2013-07-02 | Freescale Semiconductor, Inc. | Method and apparatus for self-test of successive approximation register (SAR) A/D converter |
| JP6164846B2 (ja) * | 2012-03-01 | 2017-07-19 | キヤノン株式会社 | 撮像装置、撮像システム、撮像装置の駆動方法 |
| US11424115B2 (en) * | 2017-03-31 | 2022-08-23 | Verity Instruments, Inc. | Multimode configurable spectrometer |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62156611A (ja) * | 1985-12-27 | 1987-07-11 | Minolta Camera Co Ltd | 自動焦点検出装置 |
| US4733217A (en) * | 1986-05-08 | 1988-03-22 | Rca Corporation | Subranging analog to digital converter |
| US5053771A (en) * | 1990-07-16 | 1991-10-01 | Eastman Kodak Company | Adaptive dual range analog to digital converter |
| JPH0548460A (ja) * | 1991-06-05 | 1993-02-26 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換器とこれを用いたセンサ及び３次元集積回路 |
| US5264945A (en) * | 1991-10-16 | 1993-11-23 | Eastman Kodak Company | Contact array scanners with circulating memory |
| JP2968898B2 (ja) * | 1993-02-23 | 1999-11-02 | シャープ株式会社 | 読取り装置 |
-
1994
- 1994-11-25 JP JP06291660A patent/JP3112799B2/ja not_active Expired - Fee Related
-
1995
- 1995-10-11 CA CA002160288A patent/CA2160288C/en not_active Expired - Fee Related
- 1995-10-13 US US08/543,192 patent/US5687003A/en not_active Ceased
- 1995-10-17 DE DE69507930T patent/DE69507930T2/de not_active Expired - Lifetime
- 1995-10-17 EP EP95116367A patent/EP0714198B1/en not_active Expired - Lifetime
-
1998
- 1998-08-19 US US09/136,597 patent/USRE37378E1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013011241A1 (fr) | 2011-07-19 | 2013-01-24 | Dirisolar | Ballon dirigeable, dispositif d'ancrage et procédé d'atterrissage et d'amarrage |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08154156A (ja) | 1996-06-11 |
| CA2160288C (en) | 1999-12-21 |
| DE69507930T2 (de) | 1999-08-12 |
| USRE37378E1 (en) | 2001-09-18 |
| EP0714198A1 (en) | 1996-05-29 |
| DE69507930D1 (de) | 1999-04-01 |
| CA2160288A1 (en) | 1996-05-26 |
| EP0714198B1 (en) | 1999-02-24 |
| US5687003A (en) | 1997-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3112799B2 (ja) | 読取り装置 | |
| EP1286533B1 (en) | Light-emission modulation having effective scheme of creating gray scale on image | |
| US4811037A (en) | Image processing apparatus | |
| JP2817909B2 (ja) | 画像読取装置 | |
| US6490057B1 (en) | Image processing apparatus and image processing method, and storage media thereof | |
| US4833544A (en) | Image processing apparatus | |
| EP0454292A2 (en) | Read-out apparatus for solid state imaging device and image scanner using the same, and method | |
| JP2968898B2 (ja) | 読取り装置 | |
| US6639202B2 (en) | Multi-resolution charge-coupled device (CCD) sensing apparatus | |
| TW510118B (en) | Image reading method and apparatus for same | |
| JP3176799B2 (ja) | 走査装置 | |
| JP3039650B2 (ja) | 画像信号処理装置 | |
| JP2798693B2 (ja) | 固体撮像装置 | |
| JP3467610B2 (ja) | Ｃｃｄ駆動方式及び方法 | |
| JPH0671318B2 (ja) | 合焦制御装置 | |
| JPH03241968A (ja) | 画像読取装置 | |
| JP2003125162A (ja) | 画像読取装置 | |
| JPH02177665A (ja) | 画像読取方法およびその装置 | |
| JPS59223061A (ja) | 画像読取装置 | |
| JPH06233054A (ja) | Ｃｃｄラインセンサ駆動装置 | |
| JPS6387072A (ja) | 画像読み取り装置 | |
| JPH0220847A (ja) | 画像読取装置 | |
| JPH11112742A (ja) | 画像読取装置 | |
| JPH08152571A (ja) | 光走査装置 | |
| JPS59190782A (ja) | 固体撮像装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |