JP3111973B2 - 薄膜トランジスタの製造方法及びアクティブマトリックスパネルの製造方法 - Google Patents
薄膜トランジスタの製造方法及びアクティブマトリックスパネルの製造方法Info
- Publication number
- JP3111973B2 JP3111973B2 JP10117319A JP11731998A JP3111973B2 JP 3111973 B2 JP3111973 B2 JP 3111973B2 JP 10117319 A JP10117319 A JP 10117319A JP 11731998 A JP11731998 A JP 11731998A JP 3111973 B2 JP3111973 B2 JP 3111973B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- manufacturing
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シリコン薄膜を用
いた薄膜トランジスタの製造方法及び薄膜トランジスタ
を備えたアクティブマトリックスパネルの製造方法に関
する。 【０００２】 【従来の技術】近年、シリコン薄膜を用いた薄膜トラン
ジスタの研究開発が活発に行われている。この技術は、
安価な絶縁基板を用いて薄型ディスプレイを実現するア
クティブマトリックスパネル、あるいは安価で高性能な
イメージセンサなど、数多くの応用が期待されている。 【０００３】また、これらの多くは、透明基板を用いて
光学特性を向上させるために、配線等の導体として、Ｉ
ｎ２Ｏ３、ＳｎＯ２、ＩＴＯ（Indium Tin Oxide）な
どの透明導電膜を用いるという特徴を併せ持っている。 【０００４】以下、薄膜トランジスタをアクティブマト
リックスパネルに応用した場合を例に取って説明する
が、本発明は薄膜トランジスタを他に応用した場合にも
同様に適用することができる。これは、本発明の主旨
が、シリコン薄膜を用いた薄膜トランジスタの本質的な
特性向上に関するものだからである。 【０００５】薄膜トランジスタをアクティブマトリック
スパネルに応用した場合の液晶表示装置は、一般に、上
側のガラス基板と、下側の薄膜トランジスタ基板と、そ
の間に封入された液晶とから構成されており、前記薄膜
トランジスタ基板上にマトリックス状に配置された液晶
駆動素子を外部選択回路により選択し、前記液晶駆動素
子に接続された液晶駆動電極に電圧を印加することによ
り、任意の文字、図形、あるいは画像の表示を行うもの
である。前記薄膜トランジスタ基板の一般的な回路図を
図１に示す。 【０００６】図１（a）は薄膜トランジスタ基板上の液
晶駆動素子のマトリックス状配置図である。図中の1で
囲まれた領域が表示領域であり、その中に液晶駆動素子
2がマトリックス状に配置されている。3は液晶駆動素子
2ヘデータ信号を供給するデータ信号ラインであり、4は
液晶駆動素子2ヘタイミング信号を供給するタイミング
信号ラインである。液晶駆動素子2の回路図を図１（b）
に示す。5は薄膜トランジスタであり、データのスイッ
チングを行う。6はコンデンサであり、データ信号の保
持用として用いられる。このコンデンサの容量として
は、液晶自体の有する容量と故意に設けたコンデンサの
容量を含むが、場合によっては液晶の容量のみで構成さ
れることもある。7は液晶パネルであり、7−1は各液晶
駆動素子に対応して形成された液晶駆動電極であり、7
−2は上側ガラスパネルである。 【０００７】 【発明が解決しようとする課題】以上の説明からわかる
ように、薄膜トランジスタは、液晶に印加する電圧のデ
ータをスイッチングするために用いられる。液晶の表示
はコンデンサの電位により決定されるため、短時間にデ
ータを書き込むことができるように、薄膜トランジスタ
は、ON状態のときに十分大きい電流を流すことができな
くてはならない。この時の電流（以下、ON電流とい
う。）はコンデンサの容量と要求される書き込み時間と
から定まり、そのON電流をクリアできるように薄膜トラ
ンジスタを製造しなくてはならない。薄膜トランジスタ
の流すことのできるON電流は、トランジスタのサイズ
（チャネル長とチャネル幅）、構造、製造プロセス、ゲ
ート電圧、ドレイン電圧などに大きく依存する。 【０００８】また、薄膜トランジスタをアクティブマト
リックスパネルやイメージセンサなどに応用する場合、
シフトレジスタなどの周辺駆動回路も同時に集積化する
ほうがコスト的に有利であることは言うまでもない。こ
の場合、薄膜トランジスタには数MHzという非常に高い
周波数で動作することが要求される。したがって、極め
て大きいON電流を必要とする。 【０００９】以下、図を用いて従来の薄膜トランジスタ
の製造方法及びその特性を説明する。 【００１０】図２（a）から（d）は従来の薄膜トランジ
スタの製造方法の一例を示す図である。まず図２（a）
のように絶縁基板8上にシリコン薄膜9を形成する。これ
には通常、プラズマCVD法、減圧CVD法、スパッタ法など
が用いられる。次に図２（b）のように、ゲート絶縁膜1
0、ゲート電極11を形成した後に、イオン打ち込み法、
熱拡散法などにより不純物をドープしてソース領域12及
びドレイン領域13を形成する。次に、図２（c）のよう
に、層間絶縁膜14を堆積させた後、コンタクトホール15
を開口する。最後に、図２（d）のように、Ｉｎ
２Ｏ３、ＳｎＯ２、ＩＴＯなどの透明導電膜を堆積させ
て、ソース電極16及びドレイン電極17を形成する。 【００１１】図３はこのように作製された薄膜トランジ
スタの特性の一例を示すグラフである。これは、チャネ
ル長30μm、チャネル幅10μm、ドレイン電圧4Vの条件の
下で本出願人がNチャネル型薄膜トランジスタの特性を
測定して得た結果である。縦軸はドレイン電流ＩＤ、横
軸はゲー卜電圧ＶＧＳである。この図からわかるよう
に、全般的に比較的良好な特性を得ているが、スレショ
ルド電圧（以下、Vthと記す）が高く、OFF状態からON状
態への変化が緩慢になっている。このためON電流が少な
くなっている。この程度の特性では、種々の応用を計る
ことは不可能であり、特にアクティブマトリックスパネ
ルやイメージセンサの周辺駆動回路を構成するにはまっ
たく不十分な特性である。薄膜トランジスタをこのよう
に様々な分野に応用するには、Vthを低減させると共に
移動度を増大させ、ON電流を1桁以上増大させることが
必要である。 【００１２】本発明は、このような従来の薄膜トランジ
スタの欠点を除去するものであり、その目的とするとこ
ろは、Vthを低減させると共に移動度を増大させ、ON電
流を大幅に増大させる薄膜トランジスタの製造方法を提
供することである。 【００１３】 【課題を解決するための手段】上記課題を解決するため
に、本発明の薄膜トランジスタの製造方法は、基板上に
薄膜トランジスタを形成する製造方法において、前記薄
膜トランジスタのシリコン薄膜を基板上に形成する工程
と、前記シリコン薄膜とゲート絶縁膜を挟んで対向する
ゲート電極を形成する工程と、前記シリコン薄膜及び前
記ゲート電極を覆うように層間絶縁膜を形成する工程
と、前記層間絶縁膜の形成後に、水素、または水素と窒
素を主成分とする雰囲気でプラズマ処理を施す工程と、
前記プラズマ処理を施した後に、前記層間絶縁膜上に金
属酸化物を用いた透明導電膜を堆積する工程とを有する
ことを特徴とする。また、本発明のアクティブマトリッ
クスパネルの製造方法は、薄膜トランジスタを有するア
クティブマトリックスパネルの製造方法において、前記
薄膜トランジスタのシリコン薄膜を基板上に形成する工
程と、前記シリコン薄膜とゲート絶縁膜を挟んで対向す
るゲート電極を形成する工程と、前記シリコン薄膜及び
前記ゲート電極を覆うように層間絶縁膜を形成する工程
と、前記層間絶縁膜の形成後に、水素、または水素と窒
素を主成分とする雰囲気でプラズマ処理を施す工程と、
前記プラズマ処理を施した後に、前記層間絶縁膜上に金
属酸化物を用いた透明導電膜を堆積する工程とを有する
ことを特徴とする。 【００１４】 【作用】本発明により薄膜トランジスタの特性が大幅に
改善される理由は以下の通りである。一般にシリコン薄
膜は単結晶薄膜として形成することは不可能であり、多
結晶状態あるいは非晶質状態となっている。このため、
シリコン原子の配列に多くの不規則性を有し、この結
果、多数の不対結合手（ダングリングボンド）を含有し
ている。このようなダングリングボンドは、シリコンの
禁止帯中に順位を作りキャリアをトラップする作用を有
するばかりでなく、帯電することにより空間電荷を形成
する。すなわち、キャリアのトラップによりキャリアの
移動度は低下し、また空間電荷を形成することによりVt
hは上昇する。本発明のプラズマ処理は、かかるダング
リングボンドを水素原子で埋めることにより、ダングリ
ングボンドの密度を低減させるものである。その結果、
移動度は増大し、Vthは低下し、極めて大きいON電流を
有する薄膜トランジスタが実現される。 【００１５】 【実施例】図２（a）から（d）に従来の薄膜トランジス
タの製造方法の一例を示したが、本願発明の薄膜トラン
ジスタの製造方法は、図２（a）の絶縁基板8上にシリコ
ン薄膜9を形成した工程の後に、水素もしくは水素と窒
素を主成分とする雰囲気中で、前記シリコン薄膜にプラ
ズマ処理を施すことを第1の特徴とする。 【００１６】図５は、このような製造方法で製造された
薄膜トランジスタの特性の一例を示すグラフである。実
線（A）は本発明による薄膜トランジスタの特性を示し
ている。破線（B）は従来の薄膜トランジスタの特性を
示すものであり、図３の特性と同一である。また両者の
トランジスタサイズ、ドレイン電圧などのパラメータは
完全に一致している。このグラフから明らかなように、
本発明の製造方法により製造した薄膜トランジスタは、
極めて大きいON電流を有し、大幅に特性が改善されてい
る。すなわちVthが低減したのみではなく、移動度も増
大し、この結果、ON電流は従来に比べて1．5から2桁も
増加している。また、これに伴い、OFF状態からON状態
への変化も極めて急峻になっている。本発明により製造
された薄膜トランジスタは、アクティブマトリックスパ
ネルやイメージセンサなどの周辺駆動回路のように数Ｍ
Ｈｚの高速動作を必要とされる用途にも十分適用できる
ものであり、種々の応用に適用することができる。 【００１７】なお、本発明においてプラズマ処理の雰囲
気として窒素を含有することを許容するのは、窒素が水
素のプラズマの発生を容易にするためである。一般に水
素はプラズマ状態になりにくいが、窒素を混入せしめる
ことでこの問題は容易に解決される。また、窒素を混入
することによる悪影響はまったくないことを本出願人は
実験により確認した。 【００１８】図４（a）から（e）は薄膜トランジスタの
製造方法を工程を追って示したもので、まず図4（a）の
ように、絶縁基板18上にシリコン薄膜19を形成する。次
に図4（b）のように、ゲート絶縁膜20、ゲート電極21を
形成した後に、ソース領域22及びドレイン領域23を形成
する。 【００１９】次に図４（c）のように、層間絶縁膜24を
堆積させる。次に図4（d）のように、水素もしくは水素
と窒素を主成分とする雰囲気中にプラズマ処理を施す。
25は発生した水素のプラズマを示している。最後に、図
4（e）のように、コンタクトホールを開口した後透明導
電膜を堆積させ、ソース電極26及びドレイン電極27を形
成し、薄膜トランジスタは完成する。 【００２０】前記プラズマ処理はコンタクトホールを開
口した後でもよい。 【００２１】それから、薄膜トランジスタは、その配線
・電極材料として透明導電膜を用いることがあるが、こ
のような場合は、透明導電膜を形成する前に前記プラズ
マ処理を行う方がよい。一般に透明導電膜としてはＩｎ
２Ｏ３、ＳｎＯ２、ＩＴＯなどの金属酸化物が用いられ
るが、このような透明導電膜を形成した後に前記プラズ
マ処理を行うと、金属酸化物が還元され、金属的性質を
示すようになる。著しい場合には、金属の微小結晶粒が
散在するような外観を呈することさえある。このような
状況下では、もはや透明導電膜はその本来の特性を維持
することは不可能である。したがって、配線・電極材料
として透明導電膜を用いる場合は、図4に示したよう
に、透明導電膜形成前に前記プラズマ処理を行うとよ
い。 【００２２】次に、前記プラズマ処理を行った後の製造
工程を３５０℃以下にする点について、図面を用いて説
明する。 【００２３】図6は、前記プラズマ処理の効果の熱処理
依存性を示すグラフである。前記プラズマ処理の効果を
示す目安として、縦軸にVthをとってある。Vthは、ドレ
イン電圧を4Vとして、10nAのドレイン電流を流すのに必
要なゲート電圧と定義してある。図から明らかなよう
に、プラズマ処理を施すことにより、Vthは9Vから3．7V
に低下し、200℃、250℃、300℃の熱処理を順次加えて
もその値はまったく変化しない。350℃の熱処理ではわ
ずかにVthの増加が見られるが、微小な変化に過ぎな
い。ところが、400℃以上の熱処理を加えると、Vthは急
激に増大し、450℃ではほば初期に等しい値を示してい
る。このように、前記プラズマ処理の効果は350℃以下
の熱処理ではほぼ完璧に保持されているが、400℃以上
になると急激に劣化する。したがって前記プラズマ処理
を行った後は、すべての製造工程を350℃以下に保つこ
とによって初めてその効果が発揮される。 【００２４】したがって、例えばソース・ドレイン領域
内の不純物を活性化させる等の目的で、プラズマ処理後
に熱処理が必要な場合は、その処理温度を350℃以下に
しなければならない。また、どうしても高温（400℃以
上）の熱処理を必要とする場合には、その熱処理後に前
記プラズマ処理を行わなくてはならない。 【００２５】このように、プラズマ処理を行った後の熱
処理により特性が再び劣化する原因は次のように考えら
れる。すなわち、プラズマ処理により導入された水素は
シリコン原子と結合してダングリングボンドを消滅させ
ているが、その結合は、ある有限の結合エネルギーによ
り維持されており、外部からの熱エネルギーによりその
結合は容易に解き放たれる。その熱エネルギーの大きさ
は、解離度に対して指数関数的に寄与し、したがって、
ある温度から急激にシリコンと水素の解離が進行する。 【００２６】 【発明の効果】以上述べたように、本発明によれば、シ
リコン薄膜に水素が導入されることによりシリコンと水
素が結合してダングリングボンドを埋めるので、薄膜ト
ランジスタの特性の改善を行うことができる。また、層
間絶縁膜上からのプラズマ処理によってシリコン薄膜に
水素が導入されるので、少なくともチャネル近傍のシリ
コン薄膜の界面がダメージを受けることなくシリコン薄
膜の特性を良質にすることができる。さらに、金属酸化
物を用いた透明導電膜の形成前にプラズマ処理を行うの
で、プラズマ処理により金属酸化物が還元されて透明導
電膜の特性が劣化することを防ぐことができる。
いた薄膜トランジスタの製造方法及び薄膜トランジスタ
を備えたアクティブマトリックスパネルの製造方法に関
する。 【０００２】 【従来の技術】近年、シリコン薄膜を用いた薄膜トラン
ジスタの研究開発が活発に行われている。この技術は、
安価な絶縁基板を用いて薄型ディスプレイを実現するア
クティブマトリックスパネル、あるいは安価で高性能な
イメージセンサなど、数多くの応用が期待されている。 【０００３】また、これらの多くは、透明基板を用いて
光学特性を向上させるために、配線等の導体として、Ｉ
ｎ２Ｏ３、ＳｎＯ２、ＩＴＯ（Indium Tin Oxide）な
どの透明導電膜を用いるという特徴を併せ持っている。 【０００４】以下、薄膜トランジスタをアクティブマト
リックスパネルに応用した場合を例に取って説明する
が、本発明は薄膜トランジスタを他に応用した場合にも
同様に適用することができる。これは、本発明の主旨
が、シリコン薄膜を用いた薄膜トランジスタの本質的な
特性向上に関するものだからである。 【０００５】薄膜トランジスタをアクティブマトリック
スパネルに応用した場合の液晶表示装置は、一般に、上
側のガラス基板と、下側の薄膜トランジスタ基板と、そ
の間に封入された液晶とから構成されており、前記薄膜
トランジスタ基板上にマトリックス状に配置された液晶
駆動素子を外部選択回路により選択し、前記液晶駆動素
子に接続された液晶駆動電極に電圧を印加することによ
り、任意の文字、図形、あるいは画像の表示を行うもの
である。前記薄膜トランジスタ基板の一般的な回路図を
図１に示す。 【０００６】図１（a）は薄膜トランジスタ基板上の液
晶駆動素子のマトリックス状配置図である。図中の1で
囲まれた領域が表示領域であり、その中に液晶駆動素子
2がマトリックス状に配置されている。3は液晶駆動素子
2ヘデータ信号を供給するデータ信号ラインであり、4は
液晶駆動素子2ヘタイミング信号を供給するタイミング
信号ラインである。液晶駆動素子2の回路図を図１（b）
に示す。5は薄膜トランジスタであり、データのスイッ
チングを行う。6はコンデンサであり、データ信号の保
持用として用いられる。このコンデンサの容量として
は、液晶自体の有する容量と故意に設けたコンデンサの
容量を含むが、場合によっては液晶の容量のみで構成さ
れることもある。7は液晶パネルであり、7−1は各液晶
駆動素子に対応して形成された液晶駆動電極であり、7
−2は上側ガラスパネルである。 【０００７】 【発明が解決しようとする課題】以上の説明からわかる
ように、薄膜トランジスタは、液晶に印加する電圧のデ
ータをスイッチングするために用いられる。液晶の表示
はコンデンサの電位により決定されるため、短時間にデ
ータを書き込むことができるように、薄膜トランジスタ
は、ON状態のときに十分大きい電流を流すことができな
くてはならない。この時の電流（以下、ON電流とい
う。）はコンデンサの容量と要求される書き込み時間と
から定まり、そのON電流をクリアできるように薄膜トラ
ンジスタを製造しなくてはならない。薄膜トランジスタ
の流すことのできるON電流は、トランジスタのサイズ
（チャネル長とチャネル幅）、構造、製造プロセス、ゲ
ート電圧、ドレイン電圧などに大きく依存する。 【０００８】また、薄膜トランジスタをアクティブマト
リックスパネルやイメージセンサなどに応用する場合、
シフトレジスタなどの周辺駆動回路も同時に集積化する
ほうがコスト的に有利であることは言うまでもない。こ
の場合、薄膜トランジスタには数MHzという非常に高い
周波数で動作することが要求される。したがって、極め
て大きいON電流を必要とする。 【０００９】以下、図を用いて従来の薄膜トランジスタ
の製造方法及びその特性を説明する。 【００１０】図２（a）から（d）は従来の薄膜トランジ
スタの製造方法の一例を示す図である。まず図２（a）
のように絶縁基板8上にシリコン薄膜9を形成する。これ
には通常、プラズマCVD法、減圧CVD法、スパッタ法など
が用いられる。次に図２（b）のように、ゲート絶縁膜1
0、ゲート電極11を形成した後に、イオン打ち込み法、
熱拡散法などにより不純物をドープしてソース領域12及
びドレイン領域13を形成する。次に、図２（c）のよう
に、層間絶縁膜14を堆積させた後、コンタクトホール15
を開口する。最後に、図２（d）のように、Ｉｎ
２Ｏ３、ＳｎＯ２、ＩＴＯなどの透明導電膜を堆積させ
て、ソース電極16及びドレイン電極17を形成する。 【００１１】図３はこのように作製された薄膜トランジ
スタの特性の一例を示すグラフである。これは、チャネ
ル長30μm、チャネル幅10μm、ドレイン電圧4Vの条件の
下で本出願人がNチャネル型薄膜トランジスタの特性を
測定して得た結果である。縦軸はドレイン電流ＩＤ、横
軸はゲー卜電圧ＶＧＳである。この図からわかるよう
に、全般的に比較的良好な特性を得ているが、スレショ
ルド電圧（以下、Vthと記す）が高く、OFF状態からON状
態への変化が緩慢になっている。このためON電流が少な
くなっている。この程度の特性では、種々の応用を計る
ことは不可能であり、特にアクティブマトリックスパネ
ルやイメージセンサの周辺駆動回路を構成するにはまっ
たく不十分な特性である。薄膜トランジスタをこのよう
に様々な分野に応用するには、Vthを低減させると共に
移動度を増大させ、ON電流を1桁以上増大させることが
必要である。 【００１２】本発明は、このような従来の薄膜トランジ
スタの欠点を除去するものであり、その目的とするとこ
ろは、Vthを低減させると共に移動度を増大させ、ON電
流を大幅に増大させる薄膜トランジスタの製造方法を提
供することである。 【００１３】 【課題を解決するための手段】上記課題を解決するため
に、本発明の薄膜トランジスタの製造方法は、基板上に
薄膜トランジスタを形成する製造方法において、前記薄
膜トランジスタのシリコン薄膜を基板上に形成する工程
と、前記シリコン薄膜とゲート絶縁膜を挟んで対向する
ゲート電極を形成する工程と、前記シリコン薄膜及び前
記ゲート電極を覆うように層間絶縁膜を形成する工程
と、前記層間絶縁膜の形成後に、水素、または水素と窒
素を主成分とする雰囲気でプラズマ処理を施す工程と、
前記プラズマ処理を施した後に、前記層間絶縁膜上に金
属酸化物を用いた透明導電膜を堆積する工程とを有する
ことを特徴とする。また、本発明のアクティブマトリッ
クスパネルの製造方法は、薄膜トランジスタを有するア
クティブマトリックスパネルの製造方法において、前記
薄膜トランジスタのシリコン薄膜を基板上に形成する工
程と、前記シリコン薄膜とゲート絶縁膜を挟んで対向す
るゲート電極を形成する工程と、前記シリコン薄膜及び
前記ゲート電極を覆うように層間絶縁膜を形成する工程
と、前記層間絶縁膜の形成後に、水素、または水素と窒
素を主成分とする雰囲気でプラズマ処理を施す工程と、
前記プラズマ処理を施した後に、前記層間絶縁膜上に金
属酸化物を用いた透明導電膜を堆積する工程とを有する
ことを特徴とする。 【００１４】 【作用】本発明により薄膜トランジスタの特性が大幅に
改善される理由は以下の通りである。一般にシリコン薄
膜は単結晶薄膜として形成することは不可能であり、多
結晶状態あるいは非晶質状態となっている。このため、
シリコン原子の配列に多くの不規則性を有し、この結
果、多数の不対結合手（ダングリングボンド）を含有し
ている。このようなダングリングボンドは、シリコンの
禁止帯中に順位を作りキャリアをトラップする作用を有
するばかりでなく、帯電することにより空間電荷を形成
する。すなわち、キャリアのトラップによりキャリアの
移動度は低下し、また空間電荷を形成することによりVt
hは上昇する。本発明のプラズマ処理は、かかるダング
リングボンドを水素原子で埋めることにより、ダングリ
ングボンドの密度を低減させるものである。その結果、
移動度は増大し、Vthは低下し、極めて大きいON電流を
有する薄膜トランジスタが実現される。 【００１５】 【実施例】図２（a）から（d）に従来の薄膜トランジス
タの製造方法の一例を示したが、本願発明の薄膜トラン
ジスタの製造方法は、図２（a）の絶縁基板8上にシリコ
ン薄膜9を形成した工程の後に、水素もしくは水素と窒
素を主成分とする雰囲気中で、前記シリコン薄膜にプラ
ズマ処理を施すことを第1の特徴とする。 【００１６】図５は、このような製造方法で製造された
薄膜トランジスタの特性の一例を示すグラフである。実
線（A）は本発明による薄膜トランジスタの特性を示し
ている。破線（B）は従来の薄膜トランジスタの特性を
示すものであり、図３の特性と同一である。また両者の
トランジスタサイズ、ドレイン電圧などのパラメータは
完全に一致している。このグラフから明らかなように、
本発明の製造方法により製造した薄膜トランジスタは、
極めて大きいON電流を有し、大幅に特性が改善されてい
る。すなわちVthが低減したのみではなく、移動度も増
大し、この結果、ON電流は従来に比べて1．5から2桁も
増加している。また、これに伴い、OFF状態からON状態
への変化も極めて急峻になっている。本発明により製造
された薄膜トランジスタは、アクティブマトリックスパ
ネルやイメージセンサなどの周辺駆動回路のように数Ｍ
Ｈｚの高速動作を必要とされる用途にも十分適用できる
ものであり、種々の応用に適用することができる。 【００１７】なお、本発明においてプラズマ処理の雰囲
気として窒素を含有することを許容するのは、窒素が水
素のプラズマの発生を容易にするためである。一般に水
素はプラズマ状態になりにくいが、窒素を混入せしめる
ことでこの問題は容易に解決される。また、窒素を混入
することによる悪影響はまったくないことを本出願人は
実験により確認した。 【００１８】図４（a）から（e）は薄膜トランジスタの
製造方法を工程を追って示したもので、まず図4（a）の
ように、絶縁基板18上にシリコン薄膜19を形成する。次
に図4（b）のように、ゲート絶縁膜20、ゲート電極21を
形成した後に、ソース領域22及びドレイン領域23を形成
する。 【００１９】次に図４（c）のように、層間絶縁膜24を
堆積させる。次に図4（d）のように、水素もしくは水素
と窒素を主成分とする雰囲気中にプラズマ処理を施す。
25は発生した水素のプラズマを示している。最後に、図
4（e）のように、コンタクトホールを開口した後透明導
電膜を堆積させ、ソース電極26及びドレイン電極27を形
成し、薄膜トランジスタは完成する。 【００２０】前記プラズマ処理はコンタクトホールを開
口した後でもよい。 【００２１】それから、薄膜トランジスタは、その配線
・電極材料として透明導電膜を用いることがあるが、こ
のような場合は、透明導電膜を形成する前に前記プラズ
マ処理を行う方がよい。一般に透明導電膜としてはＩｎ
２Ｏ３、ＳｎＯ２、ＩＴＯなどの金属酸化物が用いられ
るが、このような透明導電膜を形成した後に前記プラズ
マ処理を行うと、金属酸化物が還元され、金属的性質を
示すようになる。著しい場合には、金属の微小結晶粒が
散在するような外観を呈することさえある。このような
状況下では、もはや透明導電膜はその本来の特性を維持
することは不可能である。したがって、配線・電極材料
として透明導電膜を用いる場合は、図4に示したよう
に、透明導電膜形成前に前記プラズマ処理を行うとよ
い。 【００２２】次に、前記プラズマ処理を行った後の製造
工程を３５０℃以下にする点について、図面を用いて説
明する。 【００２３】図6は、前記プラズマ処理の効果の熱処理
依存性を示すグラフである。前記プラズマ処理の効果を
示す目安として、縦軸にVthをとってある。Vthは、ドレ
イン電圧を4Vとして、10nAのドレイン電流を流すのに必
要なゲート電圧と定義してある。図から明らかなよう
に、プラズマ処理を施すことにより、Vthは9Vから3．7V
に低下し、200℃、250℃、300℃の熱処理を順次加えて
もその値はまったく変化しない。350℃の熱処理ではわ
ずかにVthの増加が見られるが、微小な変化に過ぎな
い。ところが、400℃以上の熱処理を加えると、Vthは急
激に増大し、450℃ではほば初期に等しい値を示してい
る。このように、前記プラズマ処理の効果は350℃以下
の熱処理ではほぼ完璧に保持されているが、400℃以上
になると急激に劣化する。したがって前記プラズマ処理
を行った後は、すべての製造工程を350℃以下に保つこ
とによって初めてその効果が発揮される。 【００２４】したがって、例えばソース・ドレイン領域
内の不純物を活性化させる等の目的で、プラズマ処理後
に熱処理が必要な場合は、その処理温度を350℃以下に
しなければならない。また、どうしても高温（400℃以
上）の熱処理を必要とする場合には、その熱処理後に前
記プラズマ処理を行わなくてはならない。 【００２５】このように、プラズマ処理を行った後の熱
処理により特性が再び劣化する原因は次のように考えら
れる。すなわち、プラズマ処理により導入された水素は
シリコン原子と結合してダングリングボンドを消滅させ
ているが、その結合は、ある有限の結合エネルギーによ
り維持されており、外部からの熱エネルギーによりその
結合は容易に解き放たれる。その熱エネルギーの大きさ
は、解離度に対して指数関数的に寄与し、したがって、
ある温度から急激にシリコンと水素の解離が進行する。 【００２６】 【発明の効果】以上述べたように、本発明によれば、シ
リコン薄膜に水素が導入されることによりシリコンと水
素が結合してダングリングボンドを埋めるので、薄膜ト
ランジスタの特性の改善を行うことができる。また、層
間絶縁膜上からのプラズマ処理によってシリコン薄膜に
水素が導入されるので、少なくともチャネル近傍のシリ
コン薄膜の界面がダメージを受けることなくシリコン薄
膜の特性を良質にすることができる。さらに、金属酸化
物を用いた透明導電膜の形成前にプラズマ処理を行うの
で、プラズマ処理により金属酸化物が還元されて透明導
電膜の特性が劣化することを防ぐことができる。
【図面の簡単な説明】
【図１】（a）から（b）は薄膜トランジスタを用いたア
クティブマトリックス基板の一般的な回路である。 【図２】（a）から（d）は従来の薄膜トランジスタの製
造方法の一例を示す図である。 【図３】従来の方法により製造された薄膜トランジスタ
の特性の一例を示すグラフである。 【図４】（a）から（e）は薄膜トランジスタの製造方法
の一例を示す図である。 【図５】本発明の方法により製造された薄膜トランジス
タの特性の一例を示すグラフである。 【図６】本発明の方法により製造された薄膜トランジス
タの特性が熱処理と共に変化する様子を示したグラフで
ある。
クティブマトリックス基板の一般的な回路である。 【図２】（a）から（d）は従来の薄膜トランジスタの製
造方法の一例を示す図である。 【図３】従来の方法により製造された薄膜トランジスタ
の特性の一例を示すグラフである。 【図４】（a）から（e）は薄膜トランジスタの製造方法
の一例を示す図である。 【図５】本発明の方法により製造された薄膜トランジス
タの特性の一例を示すグラフである。 【図６】本発明の方法により製造された薄膜トランジス
タの特性が熱処理と共に変化する様子を示したグラフで
ある。
フロントページの続き
(56)参考文献 特開 昭55−50664（ＪＰ，Ａ)
特開 昭58−192375（ＪＰ，Ａ)
特許2844333（ＪＰ，Ｂ２)
電気学会プラズマ研究会資料 Ｖｏ
ｌ．ＥＰ−81，Ｎｏ．54（1981）ｐｐ.
105−115「ＳｉＨ▲下４▼プラズマの発
光分光分析」
Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．32
（７），１ Ａｐｒｉｌ 1987 ｐｐ.
439−441「Ｈｙｄｒｏｇｅｎａｔｉｏｎ
ａｎｄ ｄｅｈｙｄｒｏｇｅｎａｔｉ
ｏｎ ｏｆ ａｍｏｒｐｈｏｕｓ ａｎ
ｄ ｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉ
ｃｏｎ」
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
H01L 21/336
Claims (1)
- (57)【特許請求の範囲】 １．基板上に薄膜トランジスタを形成する製造方法にお
いて、 前記薄膜トランジスタのシリコン薄膜を基板上に形成す
る工程と、 前記シリコン薄膜とゲート絶縁膜を挟んで対向するゲー
ト電極を形成する工程と、 前記シリコン薄膜及び前記ゲート電極を覆うように層間
絶縁膜を形成する工程と、 前記層間絶縁膜の形成後に、水素、または水素と窒素を
主成分とする雰囲気でプラズマ処理を施す工程と、 前記プラズマ処理を施した後に、前記層間絶縁膜上に金
属酸化物を用いた透明導電膜を堆積する工程とを有する
ことを特徴とする薄膜トランジスタの製造方法。 ２．薄膜トランジスタを有するアクティブマトリックス
パネルの製造方法において、 前記薄膜トランジスタのシリコン薄膜を基板上に形成す
る工程と、 前記シリコン薄膜とゲート絶縁膜を挟んで対向するゲー
ト電極を形成する工程と、 前記シリコン薄膜及び前記ゲート電極を覆うように層間
絶縁膜を形成する工程と、 前記層間絶縁膜の形成後に、水素、または水素と窒素を
主成分とする雰囲気でプラズマ処理を施す工程と、 前記プラズマ処理を施した後に、前記層間絶縁膜上に金
属酸化物を用いた透明導電膜を堆積する工程とを有する
ことを特徴とするアクティブマトリックスパネルの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10117319A JP3111973B2 (ja) | 1998-04-27 | 1998-04-27 | 薄膜トランジスタの製造方法及びアクティブマトリックスパネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10117319A JP3111973B2 (ja) | 1998-04-27 | 1998-04-27 | 薄膜トランジスタの製造方法及びアクティブマトリックスパネルの製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4251435A Division JPH0787250B2 (ja) | 1992-09-21 | 1992-09-21 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1146002A JPH1146002A (ja) | 1999-02-16 |
| JP3111973B2 true JP3111973B2 (ja) | 2000-11-27 |
Family
ID=14708815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10117319A Expired - Lifetime JP3111973B2 (ja) | 1998-04-27 | 1998-04-27 | 薄膜トランジスタの製造方法及びアクティブマトリックスパネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3111973B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0610188U (ja) * | 1992-07-16 | 1994-02-08 | ニチフリ食品株式会社 | 包装袋 |
-
1998
- 1998-04-27 JP JP10117319A patent/JP3111973B2/ja not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．３２（７），１ Ａｐｒｉｌ １９８７ ｐｐ．４３９−４４１「Ｈｙｄｒｏｇｅｎａｔｉｏｎ ａｎｄ ｄｅｈｙｄｒｏｇｅｎａｔｉｏｎ ｏｆ ａｍｏｒｐｈｏｕｓ ａｎｄ ｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ」 |
| 電気学会プラズマ研究会資料 Ｖｏｌ．ＥＰ−８１，Ｎｏ．５４（１９８１）ｐｐ．１０５−１１５「ＳｉＨ▲下４▼プラズマの発光分光分析」 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0610188U (ja) * | 1992-07-16 | 1994-02-08 | ニチフリ食品株式会社 | 包装袋 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1146002A (ja) | 1999-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11842901B2 (en) | Semiconductor device, manufacturing method thereof, display device, and electronic device | |
| KR101969290B1 (ko) | 반도체 장치의 제작 방법 | |
| EP1041641B1 (en) | A method for manufacturing an electrooptical device | |
| US5552615A (en) | Active matrix assembly with double layer metallization over drain contact region | |
| CN100505313C (zh) | 半导体器件及其制造方法 | |
| CN100440540C (zh) | 晶体管结构及其制造方法和操作该晶体管的方法 | |
| US6037608A (en) | Liquid crystal display device with crossover insulation | |
| EP1213763B1 (en) | Display device and method of manufacturing the same | |
| US5396084A (en) | Thin film transistor device having driving circuit and matrix circuit | |
| TW201250988A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2530117B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20040106576A (ko) | 트랜지스터 구조 및 그 제조 방법 | |
| JP3111973B2 (ja) | 薄膜トランジスタの製造方法及びアクティブマトリックスパネルの製造方法 | |
| JPS58182272A (ja) | 薄膜トランジスタ | |
| JP3111999B2 (ja) | 薄膜トランジスタの製造方法及びアクティブマトリックスパネルの製造方法 | |
| JP2647069B2 (ja) | アクティブマトリクスパネルの製造方法 | |
| JPH0611729A (ja) | 液晶表示装置およびその製造方法 | |
| JP2844333B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0371793B2 (ja) | ||
| JPH0787250B2 (ja) | 薄膜トランジスタの製造方法 | |
| US7514714B2 (en) | Thin film power MOS transistor, apparatus, and method | |
| JPS5916378A (ja) | 半導体装置 | |
| TWI840891B (zh) | 顯示裝置和其製造方法 | |
| JPS6190193A (ja) | アクテイブマトリクス液晶表示装置 | |
| KR19980072230A (ko) | 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000822 |