JP2844333B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2844333B2 JP2844333B2 JP8322032A JP32203296A JP2844333B2 JP 2844333 B2 JP2844333 B2 JP 2844333B2 JP 8322032 A JP8322032 A JP 8322032A JP 32203296 A JP32203296 A JP 32203296A JP 2844333 B2 JP2844333 B2 JP 2844333B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- forming
- plasma treatment
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シリコン薄膜を用
いた薄膜トランジスタの製造方法に関する。 【０００２】 【従来の技術】近年、シリコン薄膜を用いた薄膜トラン
ジスタの研究開発が活発に行われている。この技術は、
安価な絶縁基板を用いて薄型ディスプレイを実現するア
クティブマトリックスパネル、あるいは安価で高性能な
イメージセンサなど、数多くの応用が期待されている。
また、これらの多くは、透明基板を用いて光学特性を向
上させるために、配線等の導体として、Ｉｎ2 Ｏ3 、Ｓ
ｎ０2 、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）
などの透明導電膜を用いるという特徴を併せ持ってい
る。以下、薄膜トランジスタをアクティブマトリックス
バネルに応用した場合を例に取って説明するが、本発明
は薄膜トランジスタを他に応用した場合にも同様に適用
することかできる。これは、本発明の主旨が、シリコン
薄膜を用いた薄膜トランジスタの本質的な特性向上に関
するものだからである。 【０００３】薄膜トランジスタをアクテイブマトリック
スパネルに応用した場合の液晶表示装置は、一般に、上
側のガラス基板と、下側の薄膜トランジスタ基板と、そ
の間に封入された液晶とから構成されており、前記薄膜
トランジスタ基板上にマトリックス状に配置された液晶
駆動素子を外部選択回路により選択し、前記液晶駆動素
子に接続された液晶駆動電極に電圧を印加することによ
り、任意の文字、図形、あるいは画像の表示を行うもの
である。前記薄膜トランジスタ基板の一般的な回路図を
図１に示す。 【０００４】図１（ａ）は薄膜トランジスタ基板上の液
晶駆動素子のマトリックス状配置図である。図中の１で
囲まれた領域が表示領域であり、その中に液晶駆動素子
２がマトリックス状に配置されている。３は液晶駆動素
子２へデータ信号を供給するデータ信号ラインであり、
４は液晶躯動素子２へタイミング信号を供給するタイミ
ング信号ラインである。液晶駆動素子２の回路図を図１
（ｂ）に示す。５は薄膜トランジスタであり、データの
スイッチングを行う。６はコンデンサであり、データ信
号の保持用として用いられる。このコンデンサの容量と
しては、液晶自体の有する容量と故意に設けたコンデン
サの容量を含むが、場合によっては液晶の容量のみで構
成されることもある。７は液晶パネルであり、７ー１は
各液晶駆動素子に対応して形成された液晶駆動電極であ
り、７ー２は上側ガラスパネルである。 【０００５】以上の説明からわかるように、薄膜トラン
ジスタは、液晶に印加する電圧のデータをスイッチング
するために用いられる。液晶の表示はコンデンサの電位
により決定されるため、短時間にデータを書き込むこと
ができるように、薄膜トランジスタは、ＯＮ状態のとき
に十分大きい電流を流すことができなくてはならない。
この時の電流（以下、ＯＮ電流という。）はコンデンサ
の容量と要求される書き込み時間とから定まり、そのＯ
Ｎ電流をクリアできるように薄膜トランジスタを製造し
なくてはならない。薄膜トランジスタの流すことのでき
るＯＮ電流は、トランジスタのサイズ（チヤネル長とチ
ヤネル幅）、構造、製造プロセス、ゲート電圧、ドレイ
ン電圧などに大きく依存する。 【０００６】また、薄膜トランジスタをアクテイブマト
リックスパネルやイメージセンサなどに応用する場合、
シフトレジスタなどの周辺駆動回路も同時に集積化する
ほうがコスト的に有利であることは言うまでもない。こ
の場合、薄膜トランジスタには数ＭＨZ という非常に高
い周波数で動作することが要求される。したがって、極
めて大きいＯＮ電流を必要とする。 【０００７】以下、図を用いて従来の薄膜トランジスタ
の製造方法及びその特性を説明す。 【０００８】図２（ａ）から（ｄ）は従来の薄膜トラン
ジスタの製造方法の一例を示す図である。まず図２
（ａ）のように絶縁基板８上にシリコン薄膜９を形成す
る。これには通常、プラズマＣＶＤ法、減圧ＣＶＤ法、
スパッタ法などが用いられる。次に図２（ｂ）のよう
に、ゲート絶縁膜１０、ゲート電極１１を形成した後
に、イオン打ち込み法、熱拡散法などにより不純物をド
ープしてソース領域１２及びドレイン領域１３を形成す
る。次に、図２（ｃ）のように、層間絶縁膜１４を堆積
させた後、コンタクトホール１５を開口する。最後に、
図２（ｄ）のように、Ｉｎ2 ０3 、Ｓｎ０2 、ＩＴＯな
どの透明導電膜を堆積させて、ソース電極１６及びドレ
イン電極１７を形成する。 【０００９】 【発明が解決しようとする課題】図３はこのように作製
された薄膜トランジスタの特性の一例を示すグラフであ
る。これは、チャネル長３０μｍ、チヤネル幅１０μ
ｍ、ドレイン電圧４Ｖの条件の下で本出願人がＮチヤネ
ル型薄膜トランジスタの特性を測定して得た結果であ
る。縦軸はドレイン電流ＩD 、横軸はゲート電圧ＶGSで
ある。この図からわかるように、全般的に比較的良好な
特性を得ているが、スレショルド電圧（以下、Ｖｔｈと
記す）が高く、ＯＦＦ状態からＯＮ状態への変化が緩慢
になっている。このためＯＮ電流が少なくなっている。
この程度の特性では、種々の応用を計ることは不可能で
あり、特にアクテイブマトリックスパネルやイメージセ
ンサの周辺駆動回路を構成するにはまったく不十分な特
性である。薄膜トランジスタをこのように様々な分野に
応用するには、Ｖｔｈを低減させると共に移動度を増大
させ、ＯＮ電流を１桁以上増大させることが必要であ
る。 【００１０】本発明は、このような従来の薄膜トランジ
スタの欠点を除去するものであり、その目的とするとこ
ろは、Ｖｔｈを低減させると共に移動度を増大させ、Ｏ
Ｎ電流を大幅に増大させる薄膜トランジスタの製造方法
を提供することである。 【００１１】 【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、基板上にシリコン薄膜を形成する工程
と、前記シリコン薄膜を覆うように層間絶縁膜を形成す
る工程と、前記シリコン薄膜上の前記層間絶縁膜にコン
タクトホールを形成する工程と、前記コンタクトホール
を形成した後に水素、または水素と窒素を主成分とする
雰囲気でプラズマ処理を施す工程と、前記プラズマ処理
後に前記コンタクトホールを介して前記シリコン薄膜に
接続される前記金属酸化膜からなる透明導電膜を形成す
る工程とを有し、前記プラズマ処理を施した後の工程
は、３５０℃以下で行われることを特徴とする。 【００１２】 【作用】本発明により薄膜トランジスタの特性が大幅に
改善される理由は以下の通りである。一般にシリコン薄
膜は単結晶薄膜として形成することは不可能であり、多
結晶状態あるいは非晶質状態となっている。このため、
シリコン原子の配列に多くの不規則性を有し、この結
果、多数の不対結合手（ダングリンダボンド）を含有し
ている。このようなダングリングボンドは、シリコンの
禁止帯中に順位を作りキャリアをトラップする作用を有
するばかりでなく、帯電することにより空問電荷を形成
する。すなわち、キャリアのトラップによりキャリアの
移動度は低下し、また空間電荷を形成することによりＶ
ｔｈは上昇する。本発明のプラズマ処理は、かかるダン
グリンダボンドを水素原子で埋めることにより、ダング
リングボンドの密度を低減させるものである。その結
果、移動度は増大し、Ｖｔｈは低下し、極めて大きいＯ
Ｎ電流を有する薄膜トランジスタが実現される。 【００１３】 【発明の実施の形態】以下、図を示しつつ本発明を詳し
く説明する。 【００１４】図４（ａ）から（ｅ）は本発明による薄膜
トランジスタの製造方法の一例を示したもので、まず図
４（ａ）のように、絶縁基板１８上にシリコン薄膜１９
を形成する。次に図４（ｂ）のように、ゲート絶縁膜２
０、ゲート電極２１を形成した後に、ソース領域２２及
びドレイン領域２３を形成する。次に図４（ｃ）のよう
に、層間絶縁膜２４を堆積させる。次に図４（ｄ）のよ
うに、水素もしくは水素と窒素を主成分とする雰囲気中
にプラズマ処理を施す。２５は発生した水素のプラズマ
を示している。最後に、図４（ｅ）のように、コンタク
トホールを開口した後透明導電膜を堆積させ、ソース電
極２６及びドレイン電極２７を形成し、薄膜トランジス
タは完成する。 【００１５】このように、前記プラズマ処理はコンタク
トホールを開口した後でもよいし、あるいはシリコン薄
膜を形成した直後、あるいはゲート絶縁膜を形成した直
後でもよい。すなわち、シリコン薄膜を形成した後であ
れば、どの段階で前記プラズマ処理を施しても同様の効
果が得られる。 【００１６】図５は、このように作製された本発明によ
る薄膜トランジスタの特性の一例を示すグラフである。
実線（Ａ）は本発明による薄膜トランジスタの特性を示
している。破線（Ｂ）は従来の薄膜トランジスタの特性
を示すものであり、図３の特性と同一である。また両者
のトランジスタサイズ、ドレイン電圧などのパラメータ
は完全に一致している。このグラフから明らかなよう
に、本発明により製造した薄膜トランジスタは極めて大
きいＯＮ電流を有し、大幅に特性が改善されている。す
なわちＶｔｈが低減したものではなく、易動度も増大
し、この結果、ＯＮ電流は従来に比べて１．５〜２桁も
増加している。また、これに伴い、ＯＦＦ状態からＯＮ
状態への変化も極めて急峻になっている。 【００１７】本発明により製造された薄膜トランジスタ
は、アクティブマトリクスパネルやイメージセンサなど
の周辺駆動回路のように数ＭＨzの高速動作を必要とさ
れる用途にも充分適用できるものであり、種々の応用を
拡大することができる。 【００１８】本発明によりこのように特性が大幅に改善
される理由は以下の通りである。一般にシリコン薄膜は
単結晶薄膜として形成することは不可能であり、多結晶
状態あるいは非晶質状態となっている。このため、シリ
コン原子の配列に多くの不規則性を有し、この結果、多
数の不対結合（ダングリングボンド）を含有している。
このようなダングリングボンドはシリコンの禁止帯中に
準位を作り、キャリアをトラップする作用を有するばか
りでなく、帯電することにより空間電荷を形成する。す
なわち、キャリアのトラップによりキャリアの易動度は
低下し、また空間電荷を形成することによりＶｔｈは上
昇する。本発明のプラズマ処理は、かかるダングリング
ボンドを水素原子で埋めることにより、ダングリングボ
ンドの密度を低減させるものである。その結果、易動度
は増大し、Ｖｔｈは低下し、極めて大きいＯＮ電流を有
する薄膜トランジスタが実現される。 【００１９】なお、本発明においてプラズマ処理の雰囲
気として窒素を含有することを許容するのは、水素のプ
ラズマの発生を容易にするためである。一般に水素はプ
ラズマ状態になりにくいが、窒素を混入せしめることで
この問題は容易に解決される。また。窒素を混入するこ
とによる悪影響は全くないことを本出願人は実験により
確認している。 【００２０】また、薄膜トランジスタは、その配線・電
極材料として透明導電膜を用いることが多いことは先に
述べた通りであるが、本発明は透明導電膜を形成する前
に前記プラズマ処理を行う方がよい。一般に透明導電膜
としてはＩｎ2 Ｏ3 、Ｓｎ０2 、ＩＴＯなどの金属酸化
物が用いられるが、このような透明導電膜を形成した後
に前記プラズマ処理を行うと、金属酸化物が還元され、
金属的性質を示すようになる。著しい場合には、金属の
微小結晶粒が散在するような外観を呈することさえあ
る。このような状況下では、もはや透明導電膜はその本
来の特性を維持することは不可能である。したがって、
本発明では、図４に示したのように、透明導電膜形成前
に前記プラズマ処理を行う製造方法を提供する。これに
より、透明導電膜を用いる薄膜トランジスタの用途に対
しても、著しいトランジスタ特性の改善が可能となる。
なお、図４に示した例では、層間絶縁膜２４を形成した
後に、前記プラズマ処理を行い、その後にコンタクトホ
ールを開口し透明導電膜を形成したが、必ずしもこれと
同一のプロセスを採用する必要はない。例えば、前記プ
ラズマ処理はコンタクトホールを開口した後でもよい
し、あるいはシリコン薄膜を形成した直後、あるいはゲ
ート絶縁膜を形成した直後でもよい。すなわち、シリコ
ン薄膜を形成した後で、透明導電膜を形成する前であれ
ば、どの段階で前記プラズマ処理を施しても良い。 【００２１】また、本発明は、前記プラズマ処理を行っ
た後の製造工程を３５０℃以下にする薄膜トランジスタ
の製造方法を提供する。これについては、以下、図を用
いて説明する。 【００２２】図６は、前記プラズマ処理の効果の熱処理
依存性を示すグラフである。前記プラズマ処理の効果を
示す目安として、縦軸にＶｔｈをとってある。Ｖｔｈ
は、ドレイン電圧を４Ｖとして、１０ｎＡのドレイン電
流を流すのに必要なゲート電圧と定義してある。図から
明らかなように、プラズマ処理を施すことにより、Ｖｔ
ｈは９Ｖから３．７Ｖに低下し、２００℃、２５０℃、
３００℃の熱処理を順次加えてもその値はまったく変化
しない。３５０℃の熱処理ではわずかにＶｔｈの増加が
見られるが、微小な変化に過ぎない。ところが、４００
℃以上の熱処理を加えると、Ｖｔｈは急激に増大し、４
５０℃ではほぼ初期に等しい値を示している。このよう
に、前記プラズマ処理の効果は３５０℃以下の熱処理で
はほぼ完壁に保持されているが、４００℃以上になると
急激に劣化する。したがって前記プラズマ処理を行った
後は、すべての製造工程を３５０℃以下に保っことによ
って初めてその効果が発揮される。 【００２３】したがって、例えばソース・ドレイン領域
内の不純物を活性化させる等の目的で、高温のアニール
処理を必要とする場合には、そのアニール処理後に前記
プラズマ処理を行わなくてはならない。このように、プ
ラズマ処理を行った後の熱処理により特性が再び劣化す
る原因は次のように考えられる。すなわち、プラズマ処
理により導入された水素はシリコン原子と結合してダン
グリングボンドを消滅させているが、その結合は、ある
有限の結合エネルギーにより維持されており、外部から
の熱エネルギーによりその結合は容易に解き放たれる。
その熱エネルギーの大きさは、解離度に対して指数関数
的に寄与し、したがって、ある温度から急激にシリコン
と水素の解離が進行する。 【００２４】 【発明の効果】以上述べたように、本発明によれば、プ
ラズマ処理により水素がシリコン薄膜に導入されてダン
グリングボンドが消滅することができる。また、プラズ
マ処理を施す工程が電極（シリコン薄膜に接続する電
極）を形成する前であるため、水素プラズマ処理が電極
によって妨げられることなく、確実に水素がシリコン薄
膜に導入されることができる。従って、薄膜トランジス
タの特性の改善効果を保つことかできる。
いた薄膜トランジスタの製造方法に関する。 【０００２】 【従来の技術】近年、シリコン薄膜を用いた薄膜トラン
ジスタの研究開発が活発に行われている。この技術は、
安価な絶縁基板を用いて薄型ディスプレイを実現するア
クティブマトリックスパネル、あるいは安価で高性能な
イメージセンサなど、数多くの応用が期待されている。
また、これらの多くは、透明基板を用いて光学特性を向
上させるために、配線等の導体として、Ｉｎ2 Ｏ3 、Ｓ
ｎ０2 、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）
などの透明導電膜を用いるという特徴を併せ持ってい
る。以下、薄膜トランジスタをアクティブマトリックス
バネルに応用した場合を例に取って説明するが、本発明
は薄膜トランジスタを他に応用した場合にも同様に適用
することかできる。これは、本発明の主旨が、シリコン
薄膜を用いた薄膜トランジスタの本質的な特性向上に関
するものだからである。 【０００３】薄膜トランジスタをアクテイブマトリック
スパネルに応用した場合の液晶表示装置は、一般に、上
側のガラス基板と、下側の薄膜トランジスタ基板と、そ
の間に封入された液晶とから構成されており、前記薄膜
トランジスタ基板上にマトリックス状に配置された液晶
駆動素子を外部選択回路により選択し、前記液晶駆動素
子に接続された液晶駆動電極に電圧を印加することによ
り、任意の文字、図形、あるいは画像の表示を行うもの
である。前記薄膜トランジスタ基板の一般的な回路図を
図１に示す。 【０００４】図１（ａ）は薄膜トランジスタ基板上の液
晶駆動素子のマトリックス状配置図である。図中の１で
囲まれた領域が表示領域であり、その中に液晶駆動素子
２がマトリックス状に配置されている。３は液晶駆動素
子２へデータ信号を供給するデータ信号ラインであり、
４は液晶躯動素子２へタイミング信号を供給するタイミ
ング信号ラインである。液晶駆動素子２の回路図を図１
（ｂ）に示す。５は薄膜トランジスタであり、データの
スイッチングを行う。６はコンデンサであり、データ信
号の保持用として用いられる。このコンデンサの容量と
しては、液晶自体の有する容量と故意に設けたコンデン
サの容量を含むが、場合によっては液晶の容量のみで構
成されることもある。７は液晶パネルであり、７ー１は
各液晶駆動素子に対応して形成された液晶駆動電極であ
り、７ー２は上側ガラスパネルである。 【０００５】以上の説明からわかるように、薄膜トラン
ジスタは、液晶に印加する電圧のデータをスイッチング
するために用いられる。液晶の表示はコンデンサの電位
により決定されるため、短時間にデータを書き込むこと
ができるように、薄膜トランジスタは、ＯＮ状態のとき
に十分大きい電流を流すことができなくてはならない。
この時の電流（以下、ＯＮ電流という。）はコンデンサ
の容量と要求される書き込み時間とから定まり、そのＯ
Ｎ電流をクリアできるように薄膜トランジスタを製造し
なくてはならない。薄膜トランジスタの流すことのでき
るＯＮ電流は、トランジスタのサイズ（チヤネル長とチ
ヤネル幅）、構造、製造プロセス、ゲート電圧、ドレイ
ン電圧などに大きく依存する。 【０００６】また、薄膜トランジスタをアクテイブマト
リックスパネルやイメージセンサなどに応用する場合、
シフトレジスタなどの周辺駆動回路も同時に集積化する
ほうがコスト的に有利であることは言うまでもない。こ
の場合、薄膜トランジスタには数ＭＨZ という非常に高
い周波数で動作することが要求される。したがって、極
めて大きいＯＮ電流を必要とする。 【０００７】以下、図を用いて従来の薄膜トランジスタ
の製造方法及びその特性を説明す。 【０００８】図２（ａ）から（ｄ）は従来の薄膜トラン
ジスタの製造方法の一例を示す図である。まず図２
（ａ）のように絶縁基板８上にシリコン薄膜９を形成す
る。これには通常、プラズマＣＶＤ法、減圧ＣＶＤ法、
スパッタ法などが用いられる。次に図２（ｂ）のよう
に、ゲート絶縁膜１０、ゲート電極１１を形成した後
に、イオン打ち込み法、熱拡散法などにより不純物をド
ープしてソース領域１２及びドレイン領域１３を形成す
る。次に、図２（ｃ）のように、層間絶縁膜１４を堆積
させた後、コンタクトホール１５を開口する。最後に、
図２（ｄ）のように、Ｉｎ2 ０3 、Ｓｎ０2 、ＩＴＯな
どの透明導電膜を堆積させて、ソース電極１６及びドレ
イン電極１７を形成する。 【０００９】 【発明が解決しようとする課題】図３はこのように作製
された薄膜トランジスタの特性の一例を示すグラフであ
る。これは、チャネル長３０μｍ、チヤネル幅１０μ
ｍ、ドレイン電圧４Ｖの条件の下で本出願人がＮチヤネ
ル型薄膜トランジスタの特性を測定して得た結果であ
る。縦軸はドレイン電流ＩD 、横軸はゲート電圧ＶGSで
ある。この図からわかるように、全般的に比較的良好な
特性を得ているが、スレショルド電圧（以下、Ｖｔｈと
記す）が高く、ＯＦＦ状態からＯＮ状態への変化が緩慢
になっている。このためＯＮ電流が少なくなっている。
この程度の特性では、種々の応用を計ることは不可能で
あり、特にアクテイブマトリックスパネルやイメージセ
ンサの周辺駆動回路を構成するにはまったく不十分な特
性である。薄膜トランジスタをこのように様々な分野に
応用するには、Ｖｔｈを低減させると共に移動度を増大
させ、ＯＮ電流を１桁以上増大させることが必要であ
る。 【００１０】本発明は、このような従来の薄膜トランジ
スタの欠点を除去するものであり、その目的とするとこ
ろは、Ｖｔｈを低減させると共に移動度を増大させ、Ｏ
Ｎ電流を大幅に増大させる薄膜トランジスタの製造方法
を提供することである。 【００１１】 【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、基板上にシリコン薄膜を形成する工程
と、前記シリコン薄膜を覆うように層間絶縁膜を形成す
る工程と、前記シリコン薄膜上の前記層間絶縁膜にコン
タクトホールを形成する工程と、前記コンタクトホール
を形成した後に水素、または水素と窒素を主成分とする
雰囲気でプラズマ処理を施す工程と、前記プラズマ処理
後に前記コンタクトホールを介して前記シリコン薄膜に
接続される前記金属酸化膜からなる透明導電膜を形成す
る工程とを有し、前記プラズマ処理を施した後の工程
は、３５０℃以下で行われることを特徴とする。 【００１２】 【作用】本発明により薄膜トランジスタの特性が大幅に
改善される理由は以下の通りである。一般にシリコン薄
膜は単結晶薄膜として形成することは不可能であり、多
結晶状態あるいは非晶質状態となっている。このため、
シリコン原子の配列に多くの不規則性を有し、この結
果、多数の不対結合手（ダングリンダボンド）を含有し
ている。このようなダングリングボンドは、シリコンの
禁止帯中に順位を作りキャリアをトラップする作用を有
するばかりでなく、帯電することにより空問電荷を形成
する。すなわち、キャリアのトラップによりキャリアの
移動度は低下し、また空間電荷を形成することによりＶ
ｔｈは上昇する。本発明のプラズマ処理は、かかるダン
グリンダボンドを水素原子で埋めることにより、ダング
リングボンドの密度を低減させるものである。その結
果、移動度は増大し、Ｖｔｈは低下し、極めて大きいＯ
Ｎ電流を有する薄膜トランジスタが実現される。 【００１３】 【発明の実施の形態】以下、図を示しつつ本発明を詳し
く説明する。 【００１４】図４（ａ）から（ｅ）は本発明による薄膜
トランジスタの製造方法の一例を示したもので、まず図
４（ａ）のように、絶縁基板１８上にシリコン薄膜１９
を形成する。次に図４（ｂ）のように、ゲート絶縁膜２
０、ゲート電極２１を形成した後に、ソース領域２２及
びドレイン領域２３を形成する。次に図４（ｃ）のよう
に、層間絶縁膜２４を堆積させる。次に図４（ｄ）のよ
うに、水素もしくは水素と窒素を主成分とする雰囲気中
にプラズマ処理を施す。２５は発生した水素のプラズマ
を示している。最後に、図４（ｅ）のように、コンタク
トホールを開口した後透明導電膜を堆積させ、ソース電
極２６及びドレイン電極２７を形成し、薄膜トランジス
タは完成する。 【００１５】このように、前記プラズマ処理はコンタク
トホールを開口した後でもよいし、あるいはシリコン薄
膜を形成した直後、あるいはゲート絶縁膜を形成した直
後でもよい。すなわち、シリコン薄膜を形成した後であ
れば、どの段階で前記プラズマ処理を施しても同様の効
果が得られる。 【００１６】図５は、このように作製された本発明によ
る薄膜トランジスタの特性の一例を示すグラフである。
実線（Ａ）は本発明による薄膜トランジスタの特性を示
している。破線（Ｂ）は従来の薄膜トランジスタの特性
を示すものであり、図３の特性と同一である。また両者
のトランジスタサイズ、ドレイン電圧などのパラメータ
は完全に一致している。このグラフから明らかなよう
に、本発明により製造した薄膜トランジスタは極めて大
きいＯＮ電流を有し、大幅に特性が改善されている。す
なわちＶｔｈが低減したものではなく、易動度も増大
し、この結果、ＯＮ電流は従来に比べて１．５〜２桁も
増加している。また、これに伴い、ＯＦＦ状態からＯＮ
状態への変化も極めて急峻になっている。 【００１７】本発明により製造された薄膜トランジスタ
は、アクティブマトリクスパネルやイメージセンサなど
の周辺駆動回路のように数ＭＨzの高速動作を必要とさ
れる用途にも充分適用できるものであり、種々の応用を
拡大することができる。 【００１８】本発明によりこのように特性が大幅に改善
される理由は以下の通りである。一般にシリコン薄膜は
単結晶薄膜として形成することは不可能であり、多結晶
状態あるいは非晶質状態となっている。このため、シリ
コン原子の配列に多くの不規則性を有し、この結果、多
数の不対結合（ダングリングボンド）を含有している。
このようなダングリングボンドはシリコンの禁止帯中に
準位を作り、キャリアをトラップする作用を有するばか
りでなく、帯電することにより空間電荷を形成する。す
なわち、キャリアのトラップによりキャリアの易動度は
低下し、また空間電荷を形成することによりＶｔｈは上
昇する。本発明のプラズマ処理は、かかるダングリング
ボンドを水素原子で埋めることにより、ダングリングボ
ンドの密度を低減させるものである。その結果、易動度
は増大し、Ｖｔｈは低下し、極めて大きいＯＮ電流を有
する薄膜トランジスタが実現される。 【００１９】なお、本発明においてプラズマ処理の雰囲
気として窒素を含有することを許容するのは、水素のプ
ラズマの発生を容易にするためである。一般に水素はプ
ラズマ状態になりにくいが、窒素を混入せしめることで
この問題は容易に解決される。また。窒素を混入するこ
とによる悪影響は全くないことを本出願人は実験により
確認している。 【００２０】また、薄膜トランジスタは、その配線・電
極材料として透明導電膜を用いることが多いことは先に
述べた通りであるが、本発明は透明導電膜を形成する前
に前記プラズマ処理を行う方がよい。一般に透明導電膜
としてはＩｎ2 Ｏ3 、Ｓｎ０2 、ＩＴＯなどの金属酸化
物が用いられるが、このような透明導電膜を形成した後
に前記プラズマ処理を行うと、金属酸化物が還元され、
金属的性質を示すようになる。著しい場合には、金属の
微小結晶粒が散在するような外観を呈することさえあ
る。このような状況下では、もはや透明導電膜はその本
来の特性を維持することは不可能である。したがって、
本発明では、図４に示したのように、透明導電膜形成前
に前記プラズマ処理を行う製造方法を提供する。これに
より、透明導電膜を用いる薄膜トランジスタの用途に対
しても、著しいトランジスタ特性の改善が可能となる。
なお、図４に示した例では、層間絶縁膜２４を形成した
後に、前記プラズマ処理を行い、その後にコンタクトホ
ールを開口し透明導電膜を形成したが、必ずしもこれと
同一のプロセスを採用する必要はない。例えば、前記プ
ラズマ処理はコンタクトホールを開口した後でもよい
し、あるいはシリコン薄膜を形成した直後、あるいはゲ
ート絶縁膜を形成した直後でもよい。すなわち、シリコ
ン薄膜を形成した後で、透明導電膜を形成する前であれ
ば、どの段階で前記プラズマ処理を施しても良い。 【００２１】また、本発明は、前記プラズマ処理を行っ
た後の製造工程を３５０℃以下にする薄膜トランジスタ
の製造方法を提供する。これについては、以下、図を用
いて説明する。 【００２２】図６は、前記プラズマ処理の効果の熱処理
依存性を示すグラフである。前記プラズマ処理の効果を
示す目安として、縦軸にＶｔｈをとってある。Ｖｔｈ
は、ドレイン電圧を４Ｖとして、１０ｎＡのドレイン電
流を流すのに必要なゲート電圧と定義してある。図から
明らかなように、プラズマ処理を施すことにより、Ｖｔ
ｈは９Ｖから３．７Ｖに低下し、２００℃、２５０℃、
３００℃の熱処理を順次加えてもその値はまったく変化
しない。３５０℃の熱処理ではわずかにＶｔｈの増加が
見られるが、微小な変化に過ぎない。ところが、４００
℃以上の熱処理を加えると、Ｖｔｈは急激に増大し、４
５０℃ではほぼ初期に等しい値を示している。このよう
に、前記プラズマ処理の効果は３５０℃以下の熱処理で
はほぼ完壁に保持されているが、４００℃以上になると
急激に劣化する。したがって前記プラズマ処理を行った
後は、すべての製造工程を３５０℃以下に保っことによ
って初めてその効果が発揮される。 【００２３】したがって、例えばソース・ドレイン領域
内の不純物を活性化させる等の目的で、高温のアニール
処理を必要とする場合には、そのアニール処理後に前記
プラズマ処理を行わなくてはならない。このように、プ
ラズマ処理を行った後の熱処理により特性が再び劣化す
る原因は次のように考えられる。すなわち、プラズマ処
理により導入された水素はシリコン原子と結合してダン
グリングボンドを消滅させているが、その結合は、ある
有限の結合エネルギーにより維持されており、外部から
の熱エネルギーによりその結合は容易に解き放たれる。
その熱エネルギーの大きさは、解離度に対して指数関数
的に寄与し、したがって、ある温度から急激にシリコン
と水素の解離が進行する。 【００２４】 【発明の効果】以上述べたように、本発明によれば、プ
ラズマ処理により水素がシリコン薄膜に導入されてダン
グリングボンドが消滅することができる。また、プラズ
マ処理を施す工程が電極（シリコン薄膜に接続する電
極）を形成する前であるため、水素プラズマ処理が電極
によって妨げられることなく、確実に水素がシリコン薄
膜に導入されることができる。従って、薄膜トランジス
タの特性の改善効果を保つことかできる。
【図面の簡単な説明】
【図１】（ａ）から（ｂ）は薄膜トランジスタを用いた
アクティブマトリックス基板の一般的な回路である。 【図２】（ａ）から（ｄ）は従来の薄膜トランジスタの
製造方法の一例を示す図である。 【図３】従来の方法により製造された薄膜トランジスタ
の特性の一例を示すグラフである。 【図４】（ａ）から（ｅ）は薄膜トランジスタの製造方
法の一例を示す参考図である。 【図５】本発明の方法により製造された薄膜トランジス
タの特性の一例を示すグラフである。 【図６】本発明の方法により製造された薄膜トランジス
タの特性が熱処理と共に変化する様子を示したグラフで
ある。
アクティブマトリックス基板の一般的な回路である。 【図２】（ａ）から（ｄ）は従来の薄膜トランジスタの
製造方法の一例を示す図である。 【図３】従来の方法により製造された薄膜トランジスタ
の特性の一例を示すグラフである。 【図４】（ａ）から（ｅ）は薄膜トランジスタの製造方
法の一例を示す参考図である。 【図５】本発明の方法により製造された薄膜トランジス
タの特性の一例を示すグラフである。 【図６】本発明の方法により製造された薄膜トランジス
タの特性が熱処理と共に変化する様子を示したグラフで
ある。
フロントページの続き
(72)発明者 竹中 敏
長野県諏訪市大和３丁目３番５号 株式
会社諏訪精工舎内
(56)参考文献 特開 昭55−50664（ＪＰ，Ａ)
電気学会プラズマ研究会資料 Ｖｏ
ｌ．ＥＰ−81，Ｎｏ．54（1981）ｐｐ.
105〜115「ＳｉＨ４プラズマの発光分光
分析」
Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．32
（７），１Ａｒｐｒｉｌ 1978 ｐｐ.
439〜441 「Ｈｙｄｒｏｇｅｎａｔｉｏ
ｎ ａｎｄ ｄｅｈｙｄｒｏｇｅｎａｔ
ｉｏｎ ｏｆ ａｍｏｒｐｈｏｕｓ ａ
ｎｄ ｃｒｙｓｔａｌｌｉｎｅ ｓｉｌ
ｉｃｏｎ」
Claims (1)
- (57)【特許請求の範囲】 １．基板上にシリコン薄膜を形成する工程と、 前記シリコン薄膜を覆うように層間絶縁膜を形成する工
程と、 前記シリコン薄膜上の前記層間絶縁膜にコンタクトホー
ルを形成する工程と、 前記コンタクトホールを形成した後に水素、または水素
と窒素を主成分とする雰囲気でプラズマ処理を施す工程
と、 前記プラズマ処理後に前記コンタクトホールを介して前
記シリコン薄膜に接続される前記金属酸化膜からなる透
明導電膜を形成する工程とを有し、 前記プラズマ処理を施した後の工程は、３５０℃以下で
行われることを特徴とする薄膜トランジスタの製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8322032A JP2844333B2 (ja) | 1983-05-06 | 1983-05-06 | 薄膜トランジスタの製造方法 |
| JP21001498A JPH11103071A (ja) | 1983-05-06 | 1998-07-24 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8322032A JP2844333B2 (ja) | 1983-05-06 | 1983-05-06 | 薄膜トランジスタの製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8000673A Division JP2647069B2 (ja) | 1996-01-08 | 1996-01-08 | アクティブマトリクスパネルの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21001498A Division JPH11103071A (ja) | 1983-05-06 | 1998-07-24 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09167841A JPH09167841A (ja) | 1997-06-24 |
| JP2844333B2 true JP2844333B2 (ja) | 1999-01-06 |
Family
ID=18139171
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8322032A Expired - Fee Related JP2844333B2 (ja) | 1983-05-06 | 1983-05-06 | 薄膜トランジスタの製造方法 |
| JP21001498A Pending JPH11103071A (ja) | 1983-05-06 | 1998-07-24 | 薄膜トランジスタの製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21001498A Pending JPH11103071A (ja) | 1983-05-06 | 1998-07-24 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP2844333B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5550664A (en) * | 1978-10-07 | 1980-04-12 | Shunpei Yamazaki | Semiconductor device and method of fabricating the same |
-
1983
- 1983-05-06 JP JP8322032A patent/JP2844333B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-24 JP JP21001498A patent/JPH11103071A/ja active Pending
Non-Patent Citations (2)
| Title |
|---|
| Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．３２（７），１Ａｒｐｒｉｌ １９７８ ｐｐ．４３９〜４４１ 「Ｈｙｄｒｏｇｅｎａｔｉｏｎ ａｎｄ ｄｅｈｙｄｒｏｇｅｎａｔｉｏｎ ｏｆ ａｍｏｒｐｈｏｕｓ ａｎｄ ｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ」 |
| 電気学会プラズマ研究会資料 Ｖｏｌ．ＥＰ−８１，Ｎｏ．５４（１９８１）ｐｐ．１０５〜１１５「ＳｉＨ４プラズマの発光分光分析」 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11103071A (ja) | 1999-04-13 |
| JPH09167841A (ja) | 1997-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101969290B1 (ko) | 반도체 장치의 제작 방법 | |
| JP7469402B2 (ja) | 半導体装置 | |
| US11842901B2 (en) | Semiconductor device, manufacturing method thereof, display device, and electronic device | |
| KR102118311B1 (ko) | 반도체 장치 및 전자 기기 | |
| US8421081B2 (en) | Memory device, memory module and electronic device | |
| US9581849B2 (en) | Liquid crystal display device | |
| CN102484140B (zh) | 半导体器件的制造方法 | |
| CN100440540C (zh) | 晶体管结构及其制造方法和操作该晶体管的方法 | |
| US20160343866A1 (en) | Semiconductor device and display device including semiconductor device | |
| CN104658497B (zh) | 电子电路、显示装置、电子设备以及电子电路的驱动方法 | |
| TW201250988A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2530117B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2021184098A (ja) | 半導体装置の作製方法 | |
| US6864529B2 (en) | Thin film transistor memory device | |
| JP2844333B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS58182272A (ja) | 薄膜トランジスタ | |
| JP2647069B2 (ja) | アクティブマトリクスパネルの製造方法 | |
| JP3111973B2 (ja) | 薄膜トランジスタの製造方法及びアクティブマトリックスパネルの製造方法 | |
| JP3111999B2 (ja) | 薄膜トランジスタの製造方法及びアクティブマトリックスパネルの製造方法 | |
| JPH05243273A (ja) | 薄膜トランジスタの製造方法 | |
| JP2622661B2 (ja) | 液晶表示パネル | |
| JPH0371793B2 (ja) | ||
| TWI840891B (zh) | 顯示裝置和其製造方法 | |
| JPS59132168A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6047466A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |