JPH0787250B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH0787250B2 JPH0787250B2 JP4251435A JP25143592A JPH0787250B2 JP H0787250 B2 JPH0787250 B2 JP H0787250B2 JP 4251435 A JP4251435 A JP 4251435A JP 25143592 A JP25143592 A JP 25143592A JP H0787250 B2 JPH0787250 B2 JP H0787250B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- plasma treatment
- liquid crystal
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、シリコン薄膜を用いた
薄膜トランジスタの製造方法に関する。
薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】近年、シリコン薄膜を用いた薄膜トラン
ジスタの研究開発が活発に行われている。この技術は、
安価な絶縁基板を用いて薄型ディスプレイを実現するア
クティブマトリックスパネル、あるいは安価で高性能な
イメージセンサなど、数多くの応用が期待されている。
また、これらの多くは、透明基板を用いて光学特性を向
上させるために、配線等の導体として、Ｉｎ2Ｏ3、Ｓｎ
Ｏ2、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）な
どの透明導電膜を用いるという特徴を併せ持っている。
以下、薄膜トランジスタをアクティブマトリックスパネ
ルに応用した場合を例に取って説明するが、本発明は薄
膜トランジスタを他に応用した場合にも同様に適用する
ことができる。これは、本発明の主旨が、シリコン薄膜
を用いた薄膜トランジスタの本質的な特性向上に関する
ものだからである。
ジスタの研究開発が活発に行われている。この技術は、
安価な絶縁基板を用いて薄型ディスプレイを実現するア
クティブマトリックスパネル、あるいは安価で高性能な
イメージセンサなど、数多くの応用が期待されている。
また、これらの多くは、透明基板を用いて光学特性を向
上させるために、配線等の導体として、Ｉｎ2Ｏ3、Ｓｎ
Ｏ2、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）な
どの透明導電膜を用いるという特徴を併せ持っている。
以下、薄膜トランジスタをアクティブマトリックスパネ
ルに応用した場合を例に取って説明するが、本発明は薄
膜トランジスタを他に応用した場合にも同様に適用する
ことができる。これは、本発明の主旨が、シリコン薄膜
を用いた薄膜トランジスタの本質的な特性向上に関する
ものだからである。
【０００３】薄膜トランジスタをアクティブマトリック
スパネルに応用した場合の液晶表示装置は、一般に、上
側のガラス基板と、下側の薄膜トランジスタ基板と、そ
の間に封入された液晶とから構成されており、前記薄膜
トランジスタ基板上にマトリックス状に配置された液晶
駆動素子を外部選択回路により選択し、前記液晶駆動素
子に接続された液晶駆動電極に電圧を印加することによ
り、任意の文字、図形、あるいは画像の表示を行うもの
である。前記薄膜トランジスタ基板の一般的な回路図を
図１に示す。
スパネルに応用した場合の液晶表示装置は、一般に、上
側のガラス基板と、下側の薄膜トランジスタ基板と、そ
の間に封入された液晶とから構成されており、前記薄膜
トランジスタ基板上にマトリックス状に配置された液晶
駆動素子を外部選択回路により選択し、前記液晶駆動素
子に接続された液晶駆動電極に電圧を印加することによ
り、任意の文字、図形、あるいは画像の表示を行うもの
である。前記薄膜トランジスタ基板の一般的な回路図を
図１に示す。
【０００４】図１（ａ）は薄膜トランジスタ基板上の液
晶駆動素子のマトリックス状配置図である。図中の１で
囲まれた領域が表示領域であり、その中に液晶駆動素子
２がマトリックス状に配置されている。３は液晶駆動素
子２へデータ信号を供給するデータ信号ラインであり、
４は液晶駆動素子２へタイミング信号を供給するタイミ
ング信号ラインである。液晶駆動素子２の回路図を図１
（ｂ）に示す。５は薄膜トランジスタであり、データの
スイッチングを行う。６はコンデンサであり、データ信
号の保持用として用いられる。このコンデンサの容量と
しては、液晶自体の有する容量と故意に設けたコンデン
サの容量を含むが、場合によっては液晶の容量のみで構
成されることもある。７は液晶パネルであり、７−１は
各液晶駆動素子に対応して形成された液晶駆動電極であ
り、７−２は上側ガラスパネルである。
晶駆動素子のマトリックス状配置図である。図中の１で
囲まれた領域が表示領域であり、その中に液晶駆動素子
２がマトリックス状に配置されている。３は液晶駆動素
子２へデータ信号を供給するデータ信号ラインであり、
４は液晶駆動素子２へタイミング信号を供給するタイミ
ング信号ラインである。液晶駆動素子２の回路図を図１
（ｂ）に示す。５は薄膜トランジスタであり、データの
スイッチングを行う。６はコンデンサであり、データ信
号の保持用として用いられる。このコンデンサの容量と
しては、液晶自体の有する容量と故意に設けたコンデン
サの容量を含むが、場合によっては液晶の容量のみで構
成されることもある。７は液晶パネルであり、７−１は
各液晶駆動素子に対応して形成された液晶駆動電極であ
り、７−２は上側ガラスパネルである。
【０００５】
【発明が解決しようとする課題】以上の説明からわかる
ように、薄膜トランジスタは、液晶に印加する電圧のデ
ータをスイッチングするために用いられる。液晶の表示
はコンデンサの電位により決定されるため、短時間にデ
ータを書き込むことができるように、薄膜トランジスタ
は、ＯＮ状態のときに十分大きい電流を流すことができ
なくてはならない。この時の電流（以下、ＯＮ電流とい
う。）はコンデンサの容量と要求される書き込み時間と
から定まり、そのＯＮ電流をクリアできるように薄膜ト
ランジスタを製造しなくてはならない。薄膜トランジス
タの流すことのできるＯＮ電流は、トランジスタのサイ
ズ（チャネル長とチャネル幅）、構造、製造プロセス、
ゲート電圧、ドレイン電圧などに大きく依存する。
ように、薄膜トランジスタは、液晶に印加する電圧のデ
ータをスイッチングするために用いられる。液晶の表示
はコンデンサの電位により決定されるため、短時間にデ
ータを書き込むことができるように、薄膜トランジスタ
は、ＯＮ状態のときに十分大きい電流を流すことができ
なくてはならない。この時の電流（以下、ＯＮ電流とい
う。）はコンデンサの容量と要求される書き込み時間と
から定まり、そのＯＮ電流をクリアできるように薄膜ト
ランジスタを製造しなくてはならない。薄膜トランジス
タの流すことのできるＯＮ電流は、トランジスタのサイ
ズ（チャネル長とチャネル幅）、構造、製造プロセス、
ゲート電圧、ドレイン電圧などに大きく依存する。
【０００６】また、薄膜トランジスタをアクティブマト
リックスパネルやイメージセンサなどに応用する場合、
シフトレジスタなどの周辺駆動回路も同時に集積化する
ほうがコスト的に有利であることは言うまでもない。こ
の場合、薄膜トランジスタには数ＭＨｚという非常に高
い周波数で動作することが要求される。したがって、極
めて大きいＯＮ電流を必要とする。
リックスパネルやイメージセンサなどに応用する場合、
シフトレジスタなどの周辺駆動回路も同時に集積化する
ほうがコスト的に有利であることは言うまでもない。こ
の場合、薄膜トランジスタには数ＭＨｚという非常に高
い周波数で動作することが要求される。したがって、極
めて大きいＯＮ電流を必要とする。
【０００７】以下、図を用いて従来の薄膜トランジスタ
の製造方法及びその特性を説明する。
の製造方法及びその特性を説明する。
【０００８】図２（ａ）から（ｄ）は従来の薄膜トラン
ジスタの製造方法の一例を示す図である。まず図２
（ａ）のように絶縁基板８上にシリコン薄膜９を形成す
る。これには通常、プラズマＣＶＤ法、減圧ＣＶＤ法、
スパッタ法などが用いられる。次に図２（ｂ）のよう
に、ゲート絶縁膜１０、ゲート電極１１を形成した後
に、イオン打ち込み法、熱拡散法などにより不純物をド
ープしてソース領域１２及びドレイン領域１３を形成す
る。次に、図２（ｃ）のように、層間絶縁膜１４を堆積
させた後、コンタクトホール１５を開口する。最後に、
図２（ｄ）のように、Ｉｎ2Ｏ3、ＳｎＯ2、ＩＴＯなど
の透明導電膜を堆積させて、ソース電極１６及びドレイ
ン電極１７を形成する。
ジスタの製造方法の一例を示す図である。まず図２
（ａ）のように絶縁基板８上にシリコン薄膜９を形成す
る。これには通常、プラズマＣＶＤ法、減圧ＣＶＤ法、
スパッタ法などが用いられる。次に図２（ｂ）のよう
に、ゲート絶縁膜１０、ゲート電極１１を形成した後
に、イオン打ち込み法、熱拡散法などにより不純物をド
ープしてソース領域１２及びドレイン領域１３を形成す
る。次に、図２（ｃ）のように、層間絶縁膜１４を堆積
させた後、コンタクトホール１５を開口する。最後に、
図２（ｄ）のように、Ｉｎ2Ｏ3、ＳｎＯ2、ＩＴＯなど
の透明導電膜を堆積させて、ソース電極１６及びドレイ
ン電極１７を形成する。
【０００９】図３はこのように作製された薄膜トランジ
スタの特性の一例を示すグラフである。これは、チャネ
ル長３０μｍ、チャネル幅１０μｍ、ドレイン電圧４Ｖ
の条件の下で本出願人がＮチャネル型薄膜トランジスタ
の特性を測定して得た結果である。縦軸はドレイン電流
ＩD、横軸はゲート電圧ＶGSである。この図からわかる
ように、全般的に比較的良好な特性を得ているが、スレ
ショルド電圧（以下、Ｖｔｈと記す）が高く、ＯＦＦ状
態からＯＮ状態への変化が緩慢になっている。このため
ＯＮ電流が少なくなっている。この程度の特性では、種
々の応用を計ることは不可能であり、特にアクティブマ
トリックスパネルやイメージセンサの周辺駆動回路を構
成するにはまったく不十分な特性である。薄膜トランジ
スタをこのように様々な分野に応用するには、Ｖｔｈを
低減させると共に移動度を増大させ、ＯＮ電流を１桁以
上増大させることが必要である。
スタの特性の一例を示すグラフである。これは、チャネ
ル長３０μｍ、チャネル幅１０μｍ、ドレイン電圧４Ｖ
の条件の下で本出願人がＮチャネル型薄膜トランジスタ
の特性を測定して得た結果である。縦軸はドレイン電流
ＩD、横軸はゲート電圧ＶGSである。この図からわかる
ように、全般的に比較的良好な特性を得ているが、スレ
ショルド電圧（以下、Ｖｔｈと記す）が高く、ＯＦＦ状
態からＯＮ状態への変化が緩慢になっている。このため
ＯＮ電流が少なくなっている。この程度の特性では、種
々の応用を計ることは不可能であり、特にアクティブマ
トリックスパネルやイメージセンサの周辺駆動回路を構
成するにはまったく不十分な特性である。薄膜トランジ
スタをこのように様々な分野に応用するには、Ｖｔｈを
低減させると共に移動度を増大させ、ＯＮ電流を１桁以
上増大させることが必要である。
【００１０】本発明は、このような従来の薄膜トランジ
スタの欠点を除去するものであり、その目的とするとこ
ろは、Ｖｔｈを低減させると共に移動度を増大させ、Ｏ
Ｎ電流を大幅に増大させる薄膜トランジスタの製造方法
を提供することである。
スタの欠点を除去するものであり、その目的とするとこ
ろは、Ｖｔｈを低減させると共に移動度を増大させ、Ｏ
Ｎ電流を大幅に増大させる薄膜トランジスタの製造方法
を提供することである。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、薄膜トランジスタのシリコン薄膜を透明
絶縁基板上に形成する工程と、該シリコン薄膜形成後、
水素、または水素と窒素を主成分とする雰囲気中でプラ
ズマ処理する工程とを有し、該プラズマ処理を施した後
の工程が３５０℃以下で行われることを特徴とする。
に、本発明は、薄膜トランジスタのシリコン薄膜を透明
絶縁基板上に形成する工程と、該シリコン薄膜形成後、
水素、または水素と窒素を主成分とする雰囲気中でプラ
ズマ処理する工程とを有し、該プラズマ処理を施した後
の工程が３５０℃以下で行われることを特徴とする。
【００１２】
【作用】本発明により薄膜トランジスタの特性が大幅に
改善される理由は以下の通りである。一般にシリコン薄
膜は単結晶薄膜として形成することは不可能であり、多
結晶状態あるいは非晶質状態となっている。このため、
シリコン原子の配列に多くの不規則性を有し、この結
果、多数の不対結合手（ダングリングボンド）を含有し
ている。このようなダングリングボンドは、シリコンの
禁止帯中に順位を作りキャリアをトラップする作用を有
するばかりでなく、帯電することにより空間電荷を形成
する。すなわち、キャリアのトラップによりキャリアの
移動度は低下し、また空間電荷を形成することによりＶ
ｔｈは上昇する。本発明のプラズマ処理は、かかるダン
グリングボンドを水素原子で埋めることにより、ダング
リングボンドの密度を低減させるものである。その結
果、移動度は増大し、Ｖｔｈは低下し、極めて大きいＯ
Ｎ電流を有する薄膜トランジスタが実現される。
改善される理由は以下の通りである。一般にシリコン薄
膜は単結晶薄膜として形成することは不可能であり、多
結晶状態あるいは非晶質状態となっている。このため、
シリコン原子の配列に多くの不規則性を有し、この結
果、多数の不対結合手（ダングリングボンド）を含有し
ている。このようなダングリングボンドは、シリコンの
禁止帯中に順位を作りキャリアをトラップする作用を有
するばかりでなく、帯電することにより空間電荷を形成
する。すなわち、キャリアのトラップによりキャリアの
移動度は低下し、また空間電荷を形成することによりＶ
ｔｈは上昇する。本発明のプラズマ処理は、かかるダン
グリングボンドを水素原子で埋めることにより、ダング
リングボンドの密度を低減させるものである。その結
果、移動度は増大し、Ｖｔｈは低下し、極めて大きいＯ
Ｎ電流を有する薄膜トランジスタが実現される。
【００１３】
【実施例】図２（ａ）から（ｄ）に従来の薄膜トランジ
スタのの製造方法の一例を示したが、本願発明の薄膜ト
ランジスタの製造方法は、図２（ａ）の絶縁基板８上に
シリコン薄膜９を形成した工程の後に、水素もしくは水
素と窒素を主成分とする雰囲気中で、前記シリコン薄膜
にプラズマ処理を施すことを第１の特徴とする。
スタのの製造方法の一例を示したが、本願発明の薄膜ト
ランジスタの製造方法は、図２（ａ）の絶縁基板８上に
シリコン薄膜９を形成した工程の後に、水素もしくは水
素と窒素を主成分とする雰囲気中で、前記シリコン薄膜
にプラズマ処理を施すことを第１の特徴とする。
【００１４】図５は、このような製造方法で製造された
薄膜トランジスタの特性の一例を示すグラフである。実
線（Ａ）は本発明による薄膜トランジスタの特性を示し
ている。破線（Ｂ）は従来の薄膜トランジスタの特性を
示すものであり、図３の特性と同一である。また両者の
トランジスタサイズ、ドレイン電圧などのパラメータは
完全に一致している。このグラフから明らかなように、
本発明の製造方法により製造した薄膜トランジスタは、
極めて大きいＯＮ電流を有し、大幅に特性が改善されて
いる。すなわちＶｔｈが低減したのみではなく、移動度
も増大し、この結果、ＯＮ電流は従来に比べて１．５か
ら２桁も増加している。また、これに伴い、ＯＦＦ状態
からＯＮ状態への変化も極めて急峻になっている。本発
明により製造された薄膜トランジスタは、アクティブマ
トリックスパネルやイメージセンサなどの周辺駆動回路
のように数ＭＨｚの高速動作を必要とされる用途にも十
分適用できるものであり、種々の応用に適用することが
できる。
薄膜トランジスタの特性の一例を示すグラフである。実
線（Ａ）は本発明による薄膜トランジスタの特性を示し
ている。破線（Ｂ）は従来の薄膜トランジスタの特性を
示すものであり、図３の特性と同一である。また両者の
トランジスタサイズ、ドレイン電圧などのパラメータは
完全に一致している。このグラフから明らかなように、
本発明の製造方法により製造した薄膜トランジスタは、
極めて大きいＯＮ電流を有し、大幅に特性が改善されて
いる。すなわちＶｔｈが低減したのみではなく、移動度
も増大し、この結果、ＯＮ電流は従来に比べて１．５か
ら２桁も増加している。また、これに伴い、ＯＦＦ状態
からＯＮ状態への変化も極めて急峻になっている。本発
明により製造された薄膜トランジスタは、アクティブマ
トリックスパネルやイメージセンサなどの周辺駆動回路
のように数ＭＨｚの高速動作を必要とされる用途にも十
分適用できるものであり、種々の応用に適用することが
できる。
【００１５】なお、本発明においてプラズマ処理の雰囲
気として窒素を含有することを許容するのは、窒素が水
素のプラズマの発生を容易にするためである。一般に水
素はプラズマ状態になりにくいが、窒素を混入せしめる
ことでこの問題は容易に解決される。また、窒素を混入
することによる悪影響はまったくないことを本出願人は
実験により確認した。
気として窒素を含有することを許容するのは、窒素が水
素のプラズマの発生を容易にするためである。一般に水
素はプラズマ状態になりにくいが、窒素を混入せしめる
ことでこの問題は容易に解決される。また、窒素を混入
することによる悪影響はまったくないことを本出願人は
実験により確認した。
【００１６】図４（ａ）から（ｅ）は参考図として示し
たもので、まず図４（ａ）のように、絶縁基板１８上に
シリコン薄膜１９を形成する。次に図４（ｂ）のよう
に、ゲート絶縁膜２０、ゲート電極２１を形成した後
に、ソース領域２２及びドレイン領域２３を形成する。
次に図４（ｃ）のように、層間絶縁膜２４を堆積させ
る。次に図４（ｄ）のように、水素もしくは水素と窒素
を主成分とする雰囲気中にプラズマ処理を施す。２５は
発生した水素のプラズマを示している。最後に、図４
（ｅ）のように、コンタクトホールを開口した後透明導
電膜を堆積させ、ソース電極２６及びドレイン電極２７
を形成し、薄膜トランジスタは完成する。
たもので、まず図４（ａ）のように、絶縁基板１８上に
シリコン薄膜１９を形成する。次に図４（ｂ）のよう
に、ゲート絶縁膜２０、ゲート電極２１を形成した後
に、ソース領域２２及びドレイン領域２３を形成する。
次に図４（ｃ）のように、層間絶縁膜２４を堆積させ
る。次に図４（ｄ）のように、水素もしくは水素と窒素
を主成分とする雰囲気中にプラズマ処理を施す。２５は
発生した水素のプラズマを示している。最後に、図４
（ｅ）のように、コンタクトホールを開口した後透明導
電膜を堆積させ、ソース電極２６及びドレイン電極２７
を形成し、薄膜トランジスタは完成する。
【００１７】このように、前記プラズマ処理はコンタク
トホールを開口した後でもよいし、あるいはシリコン薄
膜を形成した直後、あるいはゲート絶縁膜を形成した直
後でもよい。すなわち、シリコン薄膜を形成した後であ
れば、どの段階で前記プラズマ処理を施しても同様の効
果が得られる。
トホールを開口した後でもよいし、あるいはシリコン薄
膜を形成した直後、あるいはゲート絶縁膜を形成した直
後でもよい。すなわち、シリコン薄膜を形成した後であ
れば、どの段階で前記プラズマ処理を施しても同様の効
果が得られる。
【００１８】それから、薄膜トランジスタは、その配線
・電極材料として透明導電膜を用いることがあるが、こ
のような場合は、透明導電膜を形成する前に前記プラズ
マ処理を行う方がよい。一般に透明導電膜としてはＩｎ
2Ｏ3、ＳｎＯ2、ＩＴＯなどの金属酸化物が用いられる
が、このような透明導電膜を形成した後に前記プラズマ
処理を行うと、金属酸化物が還元され、金属的性質を示
すようになる。著しい場合には、金属の微小結晶粒が散
在するような外観を呈することさえある。このような状
況下では、もはや透明導電膜はその本来の特性を維持す
ることは不可能である。したがって、配線・電極材料と
して透明導電膜を用いる場合は、図４に示したように、
透明導電膜形成前に前記プラズマ処理を行うとよい。
・電極材料として透明導電膜を用いることがあるが、こ
のような場合は、透明導電膜を形成する前に前記プラズ
マ処理を行う方がよい。一般に透明導電膜としてはＩｎ
2Ｏ3、ＳｎＯ2、ＩＴＯなどの金属酸化物が用いられる
が、このような透明導電膜を形成した後に前記プラズマ
処理を行うと、金属酸化物が還元され、金属的性質を示
すようになる。著しい場合には、金属の微小結晶粒が散
在するような外観を呈することさえある。このような状
況下では、もはや透明導電膜はその本来の特性を維持す
ることは不可能である。したがって、配線・電極材料と
して透明導電膜を用いる場合は、図４に示したように、
透明導電膜形成前に前記プラズマ処理を行うとよい。
【００１９】次に、本発明は、前記プラズマ処理を行っ
た後の製造工程を３５０℃以下にすることを第２の特徴
とする。これについては、以下、図を用いて説明する。
た後の製造工程を３５０℃以下にすることを第２の特徴
とする。これについては、以下、図を用いて説明する。
【００２０】図６は、前記プラズマ処理の効果の熱処理
依存性を示すグラフである。前記プラズマ処理の効果を
示す目安として、縦軸にＶｔｈをとってある。Ｖｔｈ
は、ドレイン電圧を４Ｖとして、１０ｎＡのドレイン電
流を流すのに必要なゲート電圧と定義してある。図から
明らかなように、プラズマ処理を施すことにより、Ｖｔ
ｈは９Ｖから３．７Ｖに低下し、２００℃、２５０℃、
３００℃の熱処理を順次加えてもその値はまったく変化
しない。３５０℃の熱処理ではわずかにＶｔｈの増加が
見られるが、微小な変化に過ぎない。ところが、４００
℃以上の熱処理を加えると、Ｖｔｈは急激に増大し、４
５０℃ではほぼ初期に等しい値を示している。このよう
に、前記プラズマ処理の効果は３５０℃以下の熱処理で
はほぼ完璧に保持されているが、４００℃以上になると
急激に劣化する。したがって前記プラズマ処理を行った
後は、すべての製造工程を３５０℃以下に保つことによ
って初めてその効果が発揮される。
依存性を示すグラフである。前記プラズマ処理の効果を
示す目安として、縦軸にＶｔｈをとってある。Ｖｔｈ
は、ドレイン電圧を４Ｖとして、１０ｎＡのドレイン電
流を流すのに必要なゲート電圧と定義してある。図から
明らかなように、プラズマ処理を施すことにより、Ｖｔ
ｈは９Ｖから３．７Ｖに低下し、２００℃、２５０℃、
３００℃の熱処理を順次加えてもその値はまったく変化
しない。３５０℃の熱処理ではわずかにＶｔｈの増加が
見られるが、微小な変化に過ぎない。ところが、４００
℃以上の熱処理を加えると、Ｖｔｈは急激に増大し、４
５０℃ではほぼ初期に等しい値を示している。このよう
に、前記プラズマ処理の効果は３５０℃以下の熱処理で
はほぼ完璧に保持されているが、４００℃以上になると
急激に劣化する。したがって前記プラズマ処理を行った
後は、すべての製造工程を３５０℃以下に保つことによ
って初めてその効果が発揮される。
【００２１】したがって、例えばソース・ドレイン領域
内の不純物を活性化させる等の目的で、プラズマ処理後
に熱処理が必要な場合は、その処理温度を３５０℃以下
にしなければならない。また、どうしても高温（４００
℃以上）の熱処理を必要とする場合には、その熱処理後
に前記プラズマ処理を行わなくてはならない。
内の不純物を活性化させる等の目的で、プラズマ処理後
に熱処理が必要な場合は、その処理温度を３５０℃以下
にしなければならない。また、どうしても高温（４００
℃以上）の熱処理を必要とする場合には、その熱処理後
に前記プラズマ処理を行わなくてはならない。
【００２２】このように、プラズマ処理を行った後の熱
処理により特性が再び劣化する原因は次のように考えら
れる。すなわち、プラズマ処理により導入された水素は
シリコン原子と結合してダングリングボンドを消滅させ
ているが、その結合は、ある有限の結合エネルギーによ
り維持されており、外部からの熱エネルギーによりその
結合は容易に解き放たれる。その熱エネルギーの大きさ
は、解離度に対して指数関数的に寄与し、したがって、
ある温度から急激にシリコンと水素の解離が進行する。
処理により特性が再び劣化する原因は次のように考えら
れる。すなわち、プラズマ処理により導入された水素は
シリコン原子と結合してダングリングボンドを消滅させ
ているが、その結合は、ある有限の結合エネルギーによ
り維持されており、外部からの熱エネルギーによりその
結合は容易に解き放たれる。その熱エネルギーの大きさ
は、解離度に対して指数関数的に寄与し、したがって、
ある温度から急激にシリコンと水素の解離が進行する。
【００２３】
【発明の効果】以上述べたように、本発明によれば、プ
ラズマ処理により水素がシリコン薄膜に導入されダング
リングボンドが消滅すると共に、プラズマ処理後の工程
が３５０℃以下であるので、プラズマ処理によって薄膜
中に導入された水素が、その後の熱処理により薄膜から
解離することなく、確実に、薄膜トランジスタの特性の
改善効果を保つことができる。
ラズマ処理により水素がシリコン薄膜に導入されダング
リングボンドが消滅すると共に、プラズマ処理後の工程
が３５０℃以下であるので、プラズマ処理によって薄膜
中に導入された水素が、その後の熱処理により薄膜から
解離することなく、確実に、薄膜トランジスタの特性の
改善効果を保つことができる。
【図１】（ａ）から（ｂ）は薄膜トランジスタを用いた
アクティブマトリックス基板の一般的な回路である。
アクティブマトリックス基板の一般的な回路である。
【図２】（ａ）から（ｄ）は従来の薄膜トランジスタの
製造方法の一例を示す図である。
製造方法の一例を示す図である。
【図３】従来の方法により製造された薄膜トランジスタ
の特性の一例を示すグラフである。
の特性の一例を示すグラフである。
【図４】（ａ）から（ｅ）は薄膜トランジスタの製造方
法の一例を示す参考図である。
法の一例を示す参考図である。
【図５】本発明の方法により製造された薄膜トランジス
タの特性の一例を示すグラフである。
タの特性の一例を示すグラフである。
【図６】本発明の方法により製造された薄膜トランジス
タの特性が熱処理と共に変化する様子を示したグラフで
ある。
タの特性が熱処理と共に変化する様子を示したグラフで
ある。
Claims (1)
- 【請求項１】透明絶縁基板上に薄膜トランジスタを形成
する製造方法において、 該薄膜トランジスタのシリコン薄膜を該透明絶縁基板上
に形成する工程と、 該シリコン薄膜形成後、水素、または水素と窒素を主成
分とする雰囲気中でプラズマ処理を施す工程とを有し、 該プラズマ処理を施した後の工程は、３５０℃以下で行
われることを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4251435A JPH0787250B2 (ja) | 1992-09-21 | 1992-09-21 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4251435A JPH0787250B2 (ja) | 1992-09-21 | 1992-09-21 | 薄膜トランジスタの製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58078970A Division JP2530117B2 (ja) | 1983-05-06 | 1983-05-06 | 薄膜トランジスタの製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10117319A Division JP3111973B2 (ja) | 1998-04-27 | 1998-04-27 | 薄膜トランジスタの製造方法及びアクティブマトリックスパネルの製造方法 |
| JP10295655A Division JP3111999B2 (ja) | 1998-10-16 | 1998-10-16 | 薄膜トランジスタの製造方法及びアクティブマトリックスパネルの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243273A JPH05243273A (ja) | 1993-09-21 |
| JPH0787250B2 true JPH0787250B2 (ja) | 1995-09-20 |
Family
ID=17222801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4251435A Expired - Lifetime JPH0787250B2 (ja) | 1992-09-21 | 1992-09-21 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787250B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2738315B2 (ja) * | 1994-11-22 | 1998-04-08 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5550664A (en) * | 1978-10-07 | 1980-04-12 | Shunpei Yamazaki | Semiconductor device and method of fabricating the same |
-
1992
- 1992-09-21 JP JP4251435A patent/JPH0787250B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05243273A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101969290B1 (ko) | 반도체 장치의 제작 방법 | |
| KR102182276B1 (ko) | 구동회로 | |
| EP1041641B1 (en) | A method for manufacturing an electrooptical device | |
| TW201250988A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| CN102640272A (zh) | 半导体装置及其制造方法 | |
| CN101728383A (zh) | 逻辑电路 | |
| CN103367167A (zh) | 半导体装置的制造方法 | |
| JP2530117B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6617187B1 (en) | Method for fabricating an electrically addressable silicon-on-sapphire light valve | |
| JP2584290B2 (ja) | 液晶表示装置の製造方法 | |
| JPS58182272A (ja) | 薄膜トランジスタ | |
| JPH0611729A (ja) | 液晶表示装置およびその製造方法 | |
| JP2647069B2 (ja) | アクティブマトリクスパネルの製造方法 | |
| JPH0787250B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3111973B2 (ja) | 薄膜トランジスタの製造方法及びアクティブマトリックスパネルの製造方法 | |
| JP2844333B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3111999B2 (ja) | 薄膜トランジスタの製造方法及びアクティブマトリックスパネルの製造方法 | |
| JP2855663B2 (ja) | 薄膜トランジスタ装置 | |
| TWI840891B (zh) | 顯示裝置和其製造方法 | |
| JPS6190193A (ja) | アクテイブマトリクス液晶表示装置 | |
| JPS59132168A (ja) | 薄膜トランジスタの製造方法 |