JP3109692B2 - プラズマアドレス電気光学装置及びその製造方法 - Google Patents

プラズマアドレス電気光学装置及びその製造方法

Info

Publication number
JP3109692B2
JP3109692B2 JP12826892A JP12826892A JP3109692B2 JP 3109692 B2 JP3109692 B2 JP 3109692B2 JP 12826892 A JP12826892 A JP 12826892A JP 12826892 A JP12826892 A JP 12826892A JP 3109692 B2 JP3109692 B2 JP 3109692B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
stripe
screen mask
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12826892A
Other languages
English (en)
Other versions
JPH05297365A (ja
Inventor
正健 林
滋樹 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP12826892A priority Critical patent/JP3109692B2/ja
Publication of JPH05297365A publication Critical patent/JPH05297365A/ja
Application granted granted Critical
Publication of JP3109692B2 publication Critical patent/JP3109692B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はストライプパターン基板
を備えたプラズマアドレス電気光学装置およびその製造
方法に関する。より詳しくは互いに機能の異なるストラ
イプ状のフィルムを整合した状態で重ね合わせ基板上に
形成する方法に関する。
【0002】
【従来の技術】積層ストライプパターン構造を有する基
板は従来から多種多様なデバイスの構成部品として用い
られている。例えば線順次アドレス型の表示装置用基板
に使われている。図5にストライプパターン基板の構造
を示す。基板101の表面にストライプ状にパタニング
された第1の層102が形成されている。このストライ
プパターンはピッチPを有するとともに、個々のストラ
イプは幅W1を有する。この第1の層102は例えば導
電体材料からなり電極を構成する。第1の層102の上
には第2の層103が形成されている。この第2の層1
03も同一のピッチPを有するストライプ状にパタニン
グされている。第2の層103の個々のストライプは第
1の層102のストライプの幅W1よりも小さな幅W2
を有するとともに第1の層102に対して整合してい
る。第2の層103は例えば絶縁物材料からなりスペー
サ等の構造的な機能を有する。
【0003】
【発明が解決しようとする課題】図5に対して、ピッチ
ずれの生じた図6を参照して発明が解決しようとする課
題を説明する。図6に示したストライプパターンは一般
にマスクを用いて形成される。第1の層102と第2の
層103は本来同一のパターン配列ピッチPを有するが
異なるパターン幅W1及びW2を有している。従って、
従来第1の層102の形成に用いるマスクと第2の層1
03の形成に用いるマスクは異なるものが用いられてい
た。この場合第1の層102及び第2の層103を互い
に整合させる為に、両方のマスクは互いに等しいマスク
パターンピッチを有し且つ互いに正確にアライメントさ
れる。
【0004】電極膜や絶縁膜の形成には通常スクリーン
マスクによる厚膜印刷法が用いられる。スクリーンマス
クはフレームにスクリーンメッシュをテンションをかけ
て貼ったものである。感光材の塗布されたスクリーンメ
ッシュに対してフォトリソグラフィを用い所定のマスク
パターンを形成する。しかしながらテンションがかかっ
ている為、異なるスクリーンマスクの間でストライプパ
ターンのピッチPを完全に同一に設定する事は困難であ
り、実際には一定のピッチ誤差△Pが含まれている。加
えて、厚膜印刷を行なう際にはスキージによりスクリー
ンマスクに圧力が加わり変形する。個々のスクリーンマ
スクにより変形の度合いが微妙に異なり実際に印刷され
たストライプパターンのピッチは目標値から偏る。この
為、下層及び上層のストライプパターンを正確に整合す
る事は実際上困難であり、所謂ピッチずれが生じるとい
う課題があった。
【0005】ピッチずれについて具体的な数値を挙げて
簡潔に説明する。引き続き図6を参照すると、第1の層
102のパターン幅W1は0.3mmに設定され、第2の
層103のパターン幅W2は0.1mmに設定され、パタ
ーンピッチPは0.6mmに設定され、基板101の横方
向スパンWSは150mmに設定されている。スクリーン
印刷を行なう際、両方のスクリーンマスクは基板101
の左端側において互いに位置合わせされている。従っ
て、最左端の積層パターンでは互いに完全な整合がとれ
ている。しかしながら、下層印刷用のスクリーンマスク
と上層印刷用のスクリーンマスクとの間に0.1%のマ
スクピッチ誤差があると、基板101の横方向スパンに
沿ってピッチ誤差が累積され、基板の右端側では第1の
層102と第2の層103との間に0.15mmのピッチ
ずれが生じる。従って、基板101の最右端側では第2
の層103は第1の層102から外側へ外れてしまい不
具合が生じる。逆に、右端側において上下両層間のアラ
イメントミスを防ぐ為にはピッチずれを例えば0.05
mm以下に抑制しなければならない。この場合には上下各
層用のスクリーンマスクの間でピッチ誤差を0.03%
以下に抑えなければならない。しかしながら、現実には
スクリーンマスクはフレームに対してテンションをかけ
た状態で貼り付けられ且つ印刷時のスキージによる圧力
変形のばらつきがあるので、ここまでピッチ精度を上げ
る事は困難である。ストライプパターンが微細化し且つ
基板が大型化するにつれてピッチずれの問題が顕著にな
る。
【0006】
【課題を解決するための手段】上述した従来の技術の課
題あるいは問題点に鑑み、本発明はプラズマアドレス電
気光学装置に含まれるストライプパターン基板のピッチ
ずれを抑制する事のできる製造方法を提供する事を目的
とする。プラズマアドレス電気光学装置は基本的な構
造として、所定の主面に沿って互いに平行に配置された
複数の第1電極を有する第1の基板と、前記第1電極と
直交し且つ互いに平行に印刷された複数の第2電極とこ
の第2電極上に重ねて印刷された絶縁層とを有するとと
もに前記第1の基板と対向する様に配置された第2の基
板と、前記第1及び第2の基板間に間挿された電気光学
材料層と、この電気光学材料層と前記第2の基板間に設
けられたイオン化可能なガスを封入する為のプラズマ室
とを備えている。第2の基板がストライプパターン構造
を有しており、前記第2電極を所定のスクリーンマスク
を用いて所望のストライプパターンに印刷した後、前記
絶縁層を同一のスクリーンマスクを用いて前記第2電極
上に積層印刷する。この場合前記絶縁層はプラズマ室を
ストライプパターン方向に沿って区画する隔壁を構成す
る。これに先だち、前記第2電極のリード取り出し部の
パターンを第2電極印刷用とは別のスクリーンマスクを
用いて形成する様にしている。
【0007】
【作用】本発明によれば、第1の層即ち下側の層を所定
のマスクを用いて所望のストライプパターンに形成した
後、第2の層即ち上側の層を同一のマスクを用いて第1
の層上に形成している。同一のマスクを用いているの
で、原理的に上下両層のストライプパターンピッチは等
しくなる。従って、前後2回の工程でマスクアライメン
トを正確に行なえば、必然的に従来問題となっていたピ
ッチずれを除去する事ができる。スクリーン印刷の場合
であっても上下両層の印刷パターン間に相対的なピッチ
誤差が生じないので2回の印刷工程間でのスクリーンマ
スクの位置合わせを正確に行ない絶対的な誤差をあらか
じめ除去しておけば略完全に整合した重層ストライプパ
ターンを得る事ができる。なお、一般に第1の層のスト
ライプ幅は第2の層のストライプ幅に比べて大きい。こ
の場合、マスクパターン幅は狭い方の第2の層のパター
ン幅に略一致する様に設定される。このマスクを用いて
パターン幅の広い第1の層を形成する時には、例えばス
クリーン印刷の場合、マスクをパターン幅方向に僅かに
オフセットして多重印刷を行なうか、あるいは印刷イン
クの粘度を低めに調節して所謂だれを生じさせる様にす
れば良い。
【0008】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかるストライプパタ
ーン基板の製造方法の一実施例を示す工程図である。ま
ず工程Aにおいてパッド電極1を形成する。本実施例で
は所定のスクリーンマスクを用いNiペースト等の電極
材料インクを厚膜印刷してパッド電極1を形成した。パ
ッド電極1のパターンは基板0の有効エリヤ外に設けら
れる。この有効エリヤは例えば長手方向スパンLを有し
ている。個々のパッド電極1は有効エリヤの両側に沿っ
て配列されており、所定の幅を有するとともに所定の
パターンピッチ2Pを有する。個々のパッド電極1の周
辺部は有効エリヤの外端から概ね間隔S/2だけ離間し
ている。
【0009】次に工程Bにおいて第1の層即ちストライ
プ電極2を形成する。ストライプ電極2のパターン群は
基板0の有効エリヤ内と左右にSづつ広がった範囲に設
けられている。ストライプ電極のパターン幅はWeに設
定されパッド電極1の幅より小さい。又ストライプ電
極2のパターンピッチPはパッド電極1のパターンピッ
チ2Pの半分である。ストライプパターンは1本おきに
一方の列側のパッド電極1に重なり電気接続が取られ
る。即ちパッド電極1はストライプ電極2に対してリー
ド取り出し部を構成している。
【0010】ストライプ電極2もスクリーンマスクを用
いた厚膜印刷により形成される。用いるマスクパターン
を点線で示す。図から明らかな様に、マスクパターン幅
はストライプ電極2のパターン幅に比べて狭い。この様
に小さなマスクパターン幅で大きな幅のストライプ電極
2を印刷する為には、例えばスクリーンマスクをパター
ン幅方向に沿って僅かにオフセットし多重印刷を行な
う。あるいはこれに代えて、電極材料インクの粘度を弛
めに調整しだれを生じさせて印刷膜の端部をマスクパタ
ーンエッジの外側に所定量だけ滲み出させる様にしても
良い。
【0011】ストライプ電極2のパターンを印刷する際
パッド電極1のパターンに対して整合させる必要があ
る。しかしながら、この場合ストライプ電極2の一端が
単に対応するパッド電極1の周辺部に重なっていれば良
く誤差の許容範囲が広い為何ら問題は生じない。例えば
ストライプ電極2の幅Weとパッド電極1の幅との和
が2Pに等しくなる様に設定した場合、ストライプ電極
2のパッド電極1に対する相対的な位置誤差は±Pの範
囲に納まれば良い。例えば図5の従来例と対比する意味
で、パターンピッチPを0.6mmに設定した場合、スト
ライプ電極2の位置誤差許容範囲は±0.6mmとなり従
来例よりも10倍以上の許容度となる為、十分に通常の
スクリーン厚膜印刷技術の制御可能範囲内である。
【0012】最後に工程Cにおいて第2の層即ちストラ
イプ絶縁層3を形成する。このストライプ絶縁層3もス
クリーンマスクを用いた厚膜印刷により形成される。こ
の際、工程Bで用いたスクリーンマスクと同一のスクリ
ーンマスクを用いる。但し、インク材料としてガラスペ
ースト等の絶縁物を印刷する。マスクパターン幅はスト
ライプ絶縁層3の幅と略同一にあらかじめ設定されてい
る。同一のスクリーンマスクを用いる為ストライプ絶縁
層3とストライプ電極2との間の相対的な位置精度が正
確に維持される。あらかじめ工程Bと工程Cとの間で正
確なスクリーンマスクアライメントをとっておけば、従
来問題となっていたピッチずれが生じない。同一マスク
を用い同一条件で印刷処理を行なう事によりストライプ
電極2とストライプ絶縁層3を完全な整合状態で積層す
る事ができる。なお、図5を参照して設定した寸法関係
によれば、ストライプ絶縁層3はストライプ電極2に対
して例えば±0.05mmまでの位置誤差が許容される。
この許容範囲0.05mmはストライプ電極2とパッド電
極1との間の許容範囲0.6mmに比べて1オーダー程厳
しい。この点、本発明では同一のスクリーンマスクを用
いて積層印刷を行なっているのでこの厳しい許容誤差範
囲を十分に満たす事ができる。
【0013】次に図2を参照して、図1に示したストラ
イプパターン基板を用いて製造されたプラズマアドレス
電気光学装置を示す。本例の電気光学装置は表示装置と
して組み立てられている。本装置は液晶セル4とプラズ
マセル5と両者の間に介在する誘電体シートからなる共
通の中間板6とを積層した構造を有する。液晶セル4は
第1の基板例えばガラス基板7を用いて構成されてお
り、その内側主面には透明導電膜からなる複数本の第1
電極即ち信号電極Dが互いに平行に形成されている。基
板7はスペーサ8を用いて所定の間隙を介し中間板6に
接着されている。間隙内には電気光学材料層である液晶
層9が充填されている。
【0014】一方プラズマセル5は第2の基板即ち図1
に示したストライプパターン基板0を用いて構成されて
いる。基板0の内側主面上には信号電極Dに直交する第
2電極即ちストライプ電極2が形成されている。このス
トライプ電極2は交互にアノードA及びカソードKとな
りプラズマ電極として機能する。ストライプ電極2の上
に沿ってストライプ絶縁層3が形成されており隔壁とし
て機能する。ストライプ絶縁層3の上端部は中間板6に
当接しておりスペーサとしての役割も果す。基板0はシ
ール材10を用いて中間板6に接着されている。両者の
間には気密封止されたプラズマ室11が形成される。こ
のプラズマ室11はストライプ絶縁層3からなる隔壁に
よって分割あるいは区画されており個々に走査単位とな
る放電領域を構成する。隔壁の一部に設けられた間隙を
介して各放電領域は連通している。この気密なプラズマ
室11の内部にはイオン化可能なガスが封入されてい
る。ガス種は例えばヘリウム、ネオン、アルゴンあるい
はこれらの混合気体から選ぶ事ができる。
【0015】本発明によればストライプ電極2とストラ
イプ絶縁層3は略完全に整合しておりピッチずれがな
い。従ってアノードAとカソードKの対に対応した放電
領域を正確に構築する事ができる。各放電領域は露出し
たアノードA及びカソードK端部を含み隣接する隔壁に
よって囲まれており、安定したプラズマ放電を行なう事
ができる。
【0016】最後に図3を参照して参考の為プラズマア
ドレス表示装置の動作を簡潔に説明する。本図は表示装
置に用いられる駆動回路の一例を示している。この駆動
回路は信号回路21と走査回路22と制御回路23とか
ら構成されている。信号回路21には信号電極D1ない
しDmがバッファを介して接続されている。一方、走査
回路22には同じくバッファを介してカソード電極K1
ないしKnが接続されている。アノード電極A1ないし
Anは共通に接地されている。カソード電極は走査回路
22により線順次走査されるとともに、信号回路21は
これに同期して各信号電極にアナログ画像信号を供給す
る。制御回路23は信号回路21と走査回路22の同期
制御を行なうものである。各カソード電極に沿ってプラ
ズマ放電領域が形成され行走査単位となる。一方各信号
電極は列駆動単位となる。両単位の間に画素24が規定
される。
【0017】図4は図3に示す2個の画素24を切り取
って模式的に示したものである。各画素24は信号電極
D1,D2及び中間板6によって挟持された液晶層9か
らなるサンプリングキャパシタと、プラズマサンプリン
グスイッチS1との直列接続からなる。プラズマサンプ
リングスイッチS1は放電領域の機能を等価的に表わし
たものである。即ち、放電領域が活性化するとその内部
は略全体的にアノード電位に接続される。一方、プラズ
マ放電が終了すると放電領域は浮遊電位となる。サンプ
リングスイッチS1を介して個々の画素24のサンプリ
ングキャパシタにアナログ画像信号を書き込み所謂サン
プリングホールドを行なうものである。アナログ画素信
号のレベルによって画素24の階調的な点灯あるいは消
灯が制御できる。
【0018】
【発明の効果】以上説明した様に、本発明によれば、第
1の層例えば電極をスクリーンマスクを用いて所定のス
トライプパターンに印刷した後、この電極上に第2の層
例えば絶縁層を同一スクリーンマスクを用いて積層印刷
している。かかる方法によりストライプパターンのピッ
チずれが除去でき電極と絶縁層の相対的な重ね合わせ精
度が改善できるという効果がある。絶対的なマスクパタ
ーンピッチ精度を厳しく設定する必要がない為、スクリ
ーン印刷時のスキージ押し込み量や雰囲気温度等の管理
が容易になるという効果がある。さらに、スクリーンマ
スクパターンに要求される精度が大幅に緩和される為、
スクリーンマスクの製造コストを低減化する事ができる
という効果がある。この様な方法により製造されたスト
ライプパターン基板を例えばプラズマアドレス表示装置
に適用した場合、精密且つ高精細な画像表示を得る事が
できるという効果がある。
【図面の簡単な説明】
【図1】本発明にかかるストライプパターン基板の製造
方法を示す工程図である。
【図2】本発明により製造されたストライプパターン基
板を用いて組み立てられたプラズマアドレス電気光学装
置の一例を示す模式的な断面図である。
【図3】図2に示すプラズマアドレス電気光学装置の駆
動回路を示すブロック図である。
【図4】図3に示す画素を切り取って示した模式図であ
る。
【図5】従来のストライプパターン基板を示す斜視図で
ある。
【図6】従来のストライプパターン基板の製造方法の課
題あるいは問題点を説明する為の模式的な斜視図であ
る。
【符号の説明】
0 基板 1 パッド電極 2 ストライプ電極 3 ストライプ絶縁層 4 液晶セル 5 プラズマセル 6 中間板 7 ガラス基板 9 液晶層 11 プラズマ室 A アノード K カソード D 信号電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−217396(JP,A) 特開 昭58−150248(JP,A) 特開 昭58−54534(JP,A) 特開 平2−220330(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1333

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 主面に沿って互いに平行に配置された複
    数の第1電極を有する第1の基板と、 前記第1電極と直交し且つ互いに平行に配置された複数
    の第2電極とこの第2電極上に重ねて印刷された絶縁層
    とを有する第2の基板と、 前記第1の基板の第1電極と接する様に間挿された電気
    光学材料層と、 前記電気光学材料層と前記第2の基板の間に設けられた
    イオン化可能なガスを封入する為のプラズマ室とを備え
    たプラズマアドレス電気光学装置の製造方法において、 前記第2の基板上に所定のスクリーンマスクを用いてパ
    ッド電極を形成し、 前記第2電極を、前記パッド電極と重なり電気接続が取
    れるように前記スクリーンマスクとは別のスクリーンマ
    スクを用いて印刷し、 前記絶縁層を、前記第2電極と同一のスクリーンマスク
    を用いて前記第2電極上に積層印刷することを特徴とす
    るプラズマアドレス電気光学装置の製造方法。
  2. 【請求項2】 主面に沿って互いに平行に配置された複
    数の第1電極を有する第1の基板と、 前記第1電極と直交し且つ互いに平行に配置された複数
    の第2電極とこの第2電極上に重ねて印刷された絶縁層
    とを有する第2の基板と、 前記第1の基板の第1電極と接する様に間挿された電気
    光学材料層と、 前記電気光学材料層と前記第2の基板の間に設けられた
    イオン化可能なガスを封入する為のプラズマ室とを備え
    たプラズマアドレス電気光学装置において、 前記第2の基板上に所定のスクリーンマスクを用いてパ
    ッド電極を形成し、 前記第2電極を、前記パッド電極と重なり電気接続が取
    れるように前記スクリーンマスクとは別のスクリーンマ
    スクを用いて形成し、 前記絶縁層を、前記第2電極と同一のスクリーンマスク
    を用いて前記第2電極上に積層印刷することを特徴とす
    るプラズマアドレス電気光学装置。
JP12826892A 1992-04-21 1992-04-21 プラズマアドレス電気光学装置及びその製造方法 Expired - Fee Related JP3109692B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12826892A JP3109692B2 (ja) 1992-04-21 1992-04-21 プラズマアドレス電気光学装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12826892A JP3109692B2 (ja) 1992-04-21 1992-04-21 プラズマアドレス電気光学装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH05297365A JPH05297365A (ja) 1993-11-12
JP3109692B2 true JP3109692B2 (ja) 2000-11-20

Family

ID=14980637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12826892A Expired - Fee Related JP3109692B2 (ja) 1992-04-21 1992-04-21 プラズマアドレス電気光学装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3109692B2 (ja)

Also Published As

Publication number Publication date
JPH05297365A (ja) 1993-11-12

Similar Documents

Publication Publication Date Title
EP0613164B1 (en) Discharge chamber and method of manufacturing the same
US5834896A (en) Plasma display with barrier ribs
US6094183A (en) Plasma addressed liquid crystal display device
JP3297782B2 (ja) プラズマアドレス液晶表示装置及びプラズマアドレス液晶表示装置の製造方法
KR100238695B1 (ko) 플라즈마어드레스표시장치
JP3109692B2 (ja) プラズマアドレス電気光学装置及びその製造方法
EP0597432B1 (en) Plasma addressed liquid crystal display device
US5759079A (en) Method of producing a plasma addressed liquid crystal display device
US6002382A (en) Plasma addressed display
JP3366026B2 (ja) プラズマアドレス電気光学装置
US5923389A (en) Plasma addressed electro-optical display
JP3360483B2 (ja) プラズマ表示装置のバリアリブ形成方法
JPH04245141A (ja) フラットディスプレイパネル
JP3271082B2 (ja) プラズマアドレス電気光学装置
JP3163691B2 (ja) プラズマアドレス電気光学装置
JP3301277B2 (ja) プラズマアドレス表示装置
JP3135938B2 (ja) プラズマディスプレイパネルの製造方法
JP3331812B2 (ja) プラズマアドレス液晶表示装置
JPH08304780A (ja) プラズマアドレス表示装置の製造方法
JP3042109B2 (ja) 画像表示装置
JPH08304786A (ja) プラズマ表示装置のバリアリブ形成方法
JPH08304779A (ja) プラズマアドレス表示装置の製造方法
JPH08304787A (ja) プラズマ表示装置のバリアリブの修復方法およびバリアリブ形成方法
JPH08304784A (ja) プラズマ表示装置のバリアリブ形成方法
JP2003031138A (ja) プラズマアドレス表示装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees