JP3107250B2 - プローブヘッドの製造方法 - Google Patents

プローブヘッドの製造方法

Info

Publication number
JP3107250B2
JP3107250B2 JP04077520A JP7752092A JP3107250B2 JP 3107250 B2 JP3107250 B2 JP 3107250B2 JP 04077520 A JP04077520 A JP 04077520A JP 7752092 A JP7752092 A JP 7752092A JP 3107250 B2 JP3107250 B2 JP 3107250B2
Authority
JP
Japan
Prior art keywords
conductive rubber
contact
probe head
lsi
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04077520A
Other languages
English (en)
Other versions
JPH05281259A (ja
Inventor
和夫 井上
正充 高波
久夫 五十嵐
智司 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JSR Corp
Original Assignee
JSR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JSR Corp filed Critical JSR Corp
Priority to JP04077520A priority Critical patent/JP3107250B2/ja
Publication of JPH05281259A publication Critical patent/JPH05281259A/ja
Application granted granted Critical
Publication of JP3107250B2 publication Critical patent/JP3107250B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はプローブヘッドの製造方
法に関し、特に、高密度・多端子化に対応したLSI検
査装置に用いられるプローブヘッドの製造方法に関する
ものである。
【0002】
【従来の技術】近年、LSIの電極はASIC,液晶駆
動用LSI等に見られるように狭ピッチ、多電極化が進
み、ピッチでは100μmを割り、電極数では200端
子を大きく上回るものが実用化されており、さらに近い
将来にはより狭ピッチ、多電極化が進むものと予測され
ている。このような狭ピッチ,多電極なLSIを電気的
に測定するに当たりLSI電極との接触を行うプローブ
ヘッドの製造方法が大きな問題となってきている。
【0003】また、一方メモリLSIに見られるように
メモリ容量の増大化が進められており、このメモリ容量
の増大化に伴う測定時間の長時間化は測定装置の占有時
間の増大を招き測定コストの上昇をもたらす等の問題を
抱えており、この問題を解決するために、多数のLSI
チップを同時に測定し測定装置の占有時間を低減する試
みが進められている。しかし、このような多数のLSI
チップを同時に測定するためには、マトリックス状に配
置された多端子なプローブヘッドが必要とされる。
【0004】以上のごとく、今後のさらなるLSIの狭
ピッチ,多電極,多容量化に対しては高密度,多端子の
プローブヘッドの製造技術が重要な課題となっている。
【0005】従来用いられているLSI検査装置用プロ
ーブヘッドの構造を図6を参照しつつ説明する。
【0006】図6において、銅貼積層板等のプリント回
路基板52に所定の回路パターン53が形成され、この
プリント回路基板52には被測定LSI電極チップに対
応する位置に位置決め用の開口部54が設けられてい
る。さらに、タングステン等の細針からなるプローブ針
55は、プリント回路基板52に固定された弾性材料か
らなる支持体56によって支持されている。プローブ針
55の一端は、LSIの電極パッドに対応して位置決め
され、プローブ針55の他端は、プリント回路基板52
の回路パターン53に半田付等によって接続されてい
る。このようにしてプローブヘッド51が形成されてい
た。
【0007】
【発明が解決しようとする課題】しかしながら、従来例
のプローブヘッドにおいては、タングステン等の細針か
らなるプローブ針55は、LSI電極パッドから離れた
箇所に設けられた支持体56とプリント回路基板52の
回路パターン53部での接続とによって位置決め支持さ
れる構造であるため、プローブ針55の植設精度は平面
方向で±10〜20μm程度,高さ方向で±50μm程
度のばらつきを有している。このようなプローブヘッド
51を用いてLSI電極パッドに接触し、LSIの測定
を行う場合、プローブ針55の高さのばらつきおよびプ
ローブヘッド51の取り付け時の傾き等のため、LSI
電極パッドの全端子を接触させるためにはプローブヘッ
ド51にオーバードライブをかける必要がある。また、
LSIの電極パッドはアルミニウムから形成されている
ためその表面には酸化膜が形成されており、接触を安定
に行うにはこの酸化膜を破って接触を取ることが必要で
あり、プローブヘッド51にオーバードライブをかけて
対応することになる。このオーバードライブによってプ
ローブ針55はLSI電極パッド表面ですべり、このプ
ローブ針55のすべりによってLSI電極パッド周辺の
窒化珪素,燐珪酸ガラス,ポリイミド等から成るパッシ
ベーション膜を破壊したり、LSI電極パッド近傍に設
けられた素子領域に損傷を与える等の問題を抱えてい
る。
【0008】さらに、特に最近の狭ピッチ,多電極LS
Iでは有効電極サイズが60〜80μm口、電極ピッチ
が100μmを下回る等、その寸法は縮小化の一途をた
どっており、従来のプローブヘッド構造では多端子のプ
ローブ針55を平面に対し、および高さに対して精度良
く植設することができず、今後の狭ピッチ,多端子LS
Iの測定に対応することができない等の多くの課題を有
していた。
【0009】そこで、本発明の目的は、上述の問題点を
解消し、高密度・多端子であり高精度なプローブヘッド
の製造方法を提供することにある。
【0010】
【課題を解決するための手段】このような目的を達成す
るために、本発明のプローブヘッドの製造方法は、金属
層および該金属層の少なくとも一面に形成された有機層
とを有し、さらに前記金属層と前記有機層とを貫く貫通
孔を有するフィルム基板を形成する工程と、前記貫通孔
内に導電ゴムを充填し、前記導電ゴムを硬化することに
より導電ゴム接触子を形成する工程と、前記有機層また
は前記金属層を除去し、前記導電ゴム接触子が前記有機
層または前記金属層の少なくとも一面より突出するよう
に形成する工程と、LSI電極パッドに対応して設けら
れた接点電極を含む回路パターンの接点電極と前記導電
ゴム接触子とを位置合わせして接着剤にて前記接点電極
と前記導電ゴム接触子とを接着する工程と、前記金属層
を除去する工程とを含むことを特徴とする。
【0011】なお、本発明における金属層としては、
銅,アルミニウム,ニッケル,ステンレス等の金属箔を
使用することができる。
【0012】また、導電ゴムとしては、ニッケル,鉄,
カーボンあるいは、ニッケル,鉄等に金メッキコーティ
ングした導電性粒子あるいは、導電性短繊維をシリコー
ンゴム,ウレタンゴム,スチレンブタジエンゴム等のバ
インダー中に分散してなるものを使用することができ
る。
【0013】さらに、接着剤としては、弾性のある有機
系が好ましく、シリコーン系樹脂,エポキシ樹脂,ウレ
タン系樹脂等からなる接着剤が挙げられる。
【0014】導電ゴムと接着剤とは、密着性等の面から
同じ系統の材質であることが好ましく、耐熱性の面から
導電ゴムがシリコーンゴム,接着剤がシリコーン樹脂で
あることがさらに好ましい。
【0015】
【作用】本発明によれば、フォトリソグラフィーを主に
用いているため、微細加工を容易に施すことが可能で、
銅箔等の金属層およびレジスト等の有機層の厚みを適宜
に選択することによって導電ゴム接触子の径および高さ
を幅広く選択することができる。
【0016】また、本発明によれば、微小な導電ゴム接
触子を形成することが可能であり、高密度,多端子なプ
ローブヘッドを作製することができる。
【0017】
【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。
【0018】図1は本発明を適用したプローブヘッドの
構造を示す断面図である。
【0019】本図中において、2はガラス,セラミッ
ク,銅貼り積層板等からなるベース基板である。ベース
基板2には、薄膜形成法,アディティブ形成法,サブト
ラクティブ形成法等によって一層あるいは多層の回路パ
ターンが形成され、この回路パターンの少なくとも最上
層にはLSI電極パッドに対応する位置に接点電極3が
配置されている。さらに、この接点電極3上に導電ゴム
接触子4が形成されている。また、導電ゴム接触子4の
頂部を除くベース基板2の全面は回路パターンを保護す
る有機系接着剤5により被覆されている。
【0020】この有機系接着剤5は導電ゴム接触子4を
補強する役目も果たす。このようにプローブヘッド1は
形成されている。
【0021】(実施例1)図2は、このプローブヘッド
1の製造方法の第1の実施例を示す工程図である。
【0022】銅箔11をフォトリソグラフィー,エッチ
ング等の手法によってLSI電極パッドに対応した位置
に穴加工を施す。該穴加工を施した銅箔11にフィルム
状あるいは液状のポジ型レジストを貼り合わせあるいは
コーティングによってレジスト層12を形成する。銅箔
11に形成された穴を利用してセルフアライメントにて
レジスト層12を露光,現像し、銅箔11,レジスト層
12を貫く貫通穴13を形成する。貫通穴13が形成さ
れた銅箔11とレジスト層12とから成るフィルム基板
14を形成する(図2(a))。
【0023】次に、前記貫通穴13内に、導電ゴムを充
填し、硬化することにより導電ゴム接触子4を形成する
(図2(b))。
【0024】次に、レジスト層12を剥離除去し、導電
ゴム接触子4がフィルム基板14の少なくとも一面より
突出する如く形成する(図2(c))。
【0025】次に、予めベース基板2上にLSI電極パ
ッドに対応して設けられた接点電極3を含む回路パター
ンを、薄膜形成法あるいはアディティブメッキ形成法等
によって精度良く形成した回路基板の接点電極3と前記
フィルム基板14の導電ゴム接触子4とを位置決めする
が如く、有機系接着剤5によって圧接接着して、回路基
板とフィルム基板14を一体化する(図2(d))。
【0026】しかる後、銅箔11をエッチング除去する
ことによりプローブヘッド1を作製する(図2
(e))。
【0027】上記工程ではレジスト層12をポジ型レジ
ストを用いて説明してきたが、同工程は、ポジ型レジス
トの代わりにネガ型レジストあるいは他の有機系樹脂材
料を用いて層を形成することも可能であり、この場合、
穴加工はドライエッチング等の手段によって行われる。
【0028】(実施例2)図3は、本発明に基づくプロ
ーブヘッドの製造方法を示す第2の実施例を示す工程図
である。銅箔21の両面にレジスト層22を形成し、露
光,現像によってレジスト層22にLSI電極パッドと
対応した位置に穴加工を施す。次に、該レジスト層22
をマスクとして銅箔21をエッチングして、銅箔21,
レジスト層22を貫く貫通穴23を形成する。このよう
にして、貫通穴23を有する銅箔21とレジスト層22
とから成るフィルム基板24を形成する(図3
(a))。
【0029】次に、上記の貫通穴23に導電ゴムを充填
し、硬化して導電ゴム接触子4を形成する(図3
(b))。
【0030】さらに、銅箔21の両面に形成されたレジ
スト層22を剥離除去し、導電ゴム接触子4がフィルム
基板24の少なくとも一面より突出した導電ゴム接触子
4を形成する(図3(c))。
【0031】次に、予めベース基板2上に接点電極3を
含む回路パターンを薄膜法、アディテイブメッキ法にて
形成した回路基板に、前記フィルム基板24の導電ゴム
接触子4と接点電極3とを位置決めするが如く有機系接
着剤5にて圧接接着して回路基板とフィルム基板とを一
体化する(図3(d))。
【0032】しかる後、銅箔11をエッチングすること
によってプローブヘッド1を作製する(図3(e))。
【0033】(実施例3)図4は、本発明に基づくプロ
ーブヘッドの製造方法を示す第3の実施例を示す工程図
である。LSI電極パッドと対応する位置にフォトリソ
グラフィ,エッチング法にて穴加工を施した銅箔31で
レジスト層32の両面を積層し、該銅箔31に形成され
た穴をマスクとしてレジスト層32をエッチングするこ
とにより、銅箔31とレジスト層32とを貫く貫通穴3
3を形成し、貫通穴33を有する銅箔31レジスト層3
2とから成るフィルム基板34を形成する(図4
(a))。
【0034】次に、該貫通穴に導電ゴムを充填し、硬化
することにより導電ゴム接触子4を形成する(図4
(b))。
【0035】次に、レジスト層32の両面の銅箔31を
エッチング除去し、導電ゴム接触子4をフィルム基板の
少なくとも一面より突出させる(図4(c))。
【0036】次に、予めベース基板2上に接点電極3を
含む回路パターンを薄膜法,アディティブメッキ法にて
形成した回路基板に、前記フィルムの導電ゴム接触子4
と接点電極3とを位置決めするが如く有機系接着剤5に
て圧接接着して回路基板とフィルム基板とを一体化する
(図4(d))。
【0037】しかる後、レジスト層32を剥離除去する
ことによりプローブヘッド1を作製する(図4
(e))。
【0038】(実施例4)図5は本発明のプローブヘッ
ドの製造方法の第4の実施例を示す工程図である。
【0039】銅箔41によってポリイミド,ポリエステ
ル,ガラスクロス入りエポキシの薄板等の有機系フィル
ム状レジスト層42を被覆し、フォトリソグラフィ,エ
ッチング等の手法によってLSI電極パッドに対応した
位置の銅箔41を穴加工する。該穴加工を施した銅箔4
1をマスクとしてレジスト層42をウェットエッチング
あるいはドライエッチング等の手法で穴加工し、銅箔4
1とレジスト層42を貫く貫通穴43を持つフィルム基
板44を形成する(図5(a))。
【0040】次に、前記貫通穴43内に、導電ゴムを充
填,硬化することにより、導電ゴム接触子4を形成する
(図5(b))。
【0041】次に、銅箔41をエッチングしてレジスト
層42の両面に突出するが如き導電ゴム接触子4を有す
るフィルムを形成する(図5(c))。
【0042】次に、予めベース基板2上にLSI電極パ
ッドに対応して設けられた接点電極3を含む回路パター
ンを、薄膜形成法あるいはアディティブメッキ形成法等
によって精度良く形成する。このように形成された回路
基板の接点電極3と前記フィルム基板44の導電ゴム接
触子4とを位置合わせする如く、有機系接着剤45によ
って圧接接着して、回路基板とフィルム基板44を一体
化することによりプローブヘッド1を作製する(図5
(d))。
【0043】実施例1〜4においては、導電ゴム接触子
4を導電ゴムで説明してきたが、ニッケル,鉄あるいは
ニッケル,鉄に金メッキした磁性導電粒子あるいは磁性
導電短繊維をシリコーンゴム、ウレタンゴム等のバイン
ダー中に分散して成る導電ゴムを、フィルム基板の穴に
充填し、フィルム基板の厚さ方向に磁場をかけながら硬
化させることにより、一方向に導電性を示す異方導電性
を持った導電ゴム接触子4とすることも可能である。
【0044】また、上記実施例1〜4では貫通穴の加工
をエッチングを行うことで説明してきたが、LSI電極
パッドピッチが、250μmを越えるような場合は、ド
リル加工によってフィルム基板に貫通穴を形成すること
も可能である。
【0045】
【発明の効果】以上説明したように、本発明によれば、
フォトリソグラフィーを主に用いているため、微細加工
を容易に施すことが可能で、金属層および有機層の厚み
を適宜に選択することによって導電ゴム接触子の径およ
び高さを幅広く選択することができる。
【0046】また、本発明によれば、微小な導電ゴム接
触子を形成することが可能であり、高密度,多端子なプ
ローブヘッドを作製することができる。
【0047】例えば、金属層の厚みを35μm,有機層
の厚みを25μmとした場合、導電ゴム接触子の径とし
て30〜40μm程度、導電ゴム接触子の高さとして6
0μm程度の導電ゴム接触子を形成することができる。
その場合、ピッチは100μmを下回る。
【0048】さらに、本発明によれば、比較的に大きな
面積に対応した接触子群を形成することができ、1チッ
プレベルのLSI測定に対応することができるのみなら
ず、ウエハーレベルの多チップを同時に測定することの
できるプローブヘッドを形成することもできる。このこ
とは、今後の狭ピッチ、多端子LSIおよび大容量メモ
リLSIにおける超LSIを同時に測定することができ
ることを意味する。
【0049】さらにまた、本発明によれば、LSI電極
パッドとの接点が導電性ゴムから形成されているため、
LSI電極およびLSI電極近傍のパッシベーション
膜、素子領域に損傷を与えることがなく、LSIを測定
する際の歩留まりを向上させることができる。
【図面の簡単な説明】
【図1】本発明を適用したプローブヘッドの構成を示す
断面図である。
【図2】本発明のプローブヘッドの製造方法の第1の実
施例を示す工程図である。
【図3】本発明のプローブヘッドの製造方法の第2の実
施例を示す工程図である。
【図4】本発明のプローブヘッドの製造方法の第3の実
施例を示す工程図である。
【図5】本発明のプローブヘッドの製造方法の第4の実
施例を示す工程図である。
【図6】従来のプローブヘッドの構成を示す断面図であ
る。
【符号の説明】
1,51 プローブヘッド 2 ベース基板 3 接点電極 4 導電ゴム接触子 5 有機系接着剤 11,21,31,41 銅箔 12,22,32,42 レジスト層 13,23,33,43 貫通穴 14,24,34,44 フィルム基板 52 プリント回路基板 53 回路パターン 54 開口部 55 プローブ針 56 支持体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 智司 東京都中央区築地二丁目11番24号 日本 合成ゴム株式会社内 (56)参考文献 特開 昭51−121267(JP,A) 特開 昭63−153481(JP,A) 特開 平3−38849(JP,A) 特開 平2−224352(JP,A) 実開 平3−104867(JP,U) (58)調査した分野(Int.Cl.7,DB名) G01R 1/073 G01R 31/26 H01L 21/66

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 金属層および該金属層の少なくとも一面
    に形成された有機層とを有し、さらに前記金属層と前記
    有機層とを貫く貫通孔を有するフィルム基板を形成する
    工程と、 前記貫通孔内に導電ゴムを充填し、前記導電ゴムを硬化
    することにより導電ゴム接触子を形成する工程と、 前記有機層または前記金属層を除去し、前記導電ゴム接
    触子が前記有機層または前記金属層の少なくとも一面よ
    り突出するように形成する工程と、 LSI電極パッドに対応して設けられた接点電極を含む
    回路パターンの接点電極と前記導電ゴム接触子とを位置
    合わせして接着剤にて前記接点電極と前記導電ゴム接触
    子とを接着する工程と、 前記金属層を除去する工程とを含むことを特徴とするプ
    ローブヘッドの製造方法。
JP04077520A 1992-03-31 1992-03-31 プローブヘッドの製造方法 Expired - Lifetime JP3107250B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04077520A JP3107250B2 (ja) 1992-03-31 1992-03-31 プローブヘッドの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04077520A JP3107250B2 (ja) 1992-03-31 1992-03-31 プローブヘッドの製造方法

Publications (2)

Publication Number Publication Date
JPH05281259A JPH05281259A (ja) 1993-10-29
JP3107250B2 true JP3107250B2 (ja) 2000-11-06

Family

ID=13636250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04077520A Expired - Lifetime JP3107250B2 (ja) 1992-03-31 1992-03-31 プローブヘッドの製造方法

Country Status (1)

Country Link
JP (1) JP3107250B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3456542B2 (ja) * 1993-07-27 2003-10-14 電気化学工業株式会社 針状単結晶体の加工品の製法
US6482013B2 (en) 1993-11-16 2002-11-19 Formfactor, Inc. Microelectronic spring contact element and electronic component having a plurality of spring contact elements
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements

Also Published As

Publication number Publication date
JPH05281259A (ja) 1993-10-29

Similar Documents

Publication Publication Date Title
US6314641B1 (en) Interconnect for testing semiconductor components and method of fabrication
US6995577B2 (en) Contact for semiconductor components
JP3335575B2 (ja) 半導体装置およびその製造方法
US7049837B2 (en) Probe sheet, probe card, semiconductor test equipment and semiconductor device fabrication method
JP3474937B2 (ja) 実装用配線板の製造方法、半導体パッケージの製造方法
JP2828410B2 (ja) プローブカード及び半導体チップの検査方法
US6580035B1 (en) Flexible adhesive membrane and electronic device employing same
JP3345948B2 (ja) プローブヘッドの製造方法
US5829126A (en) Method of manufacturing probe card
JPH10125818A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP3107250B2 (ja) プローブヘッドの製造方法
JP3108398B2 (ja) プローブカードの製造方法
JPH10125819A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP4083350B2 (ja) バンプ付きメンブレンリングの製造方法
JP4748553B2 (ja) ウエハ一括コンタクトボード用コンタクト部品及びその製造方法
JPH0727789A (ja) 回路配線板およびその製造方法
JP2004029035A (ja) 接続装置
JP3493931B2 (ja) 検査電極を有する配線回路基板の形成方法
JPH09113538A (ja) バンププローブ装置
JPH07105416B2 (ja) 測定装置
JP3445441B2 (ja) 半導体装置
JP2002176082A (ja) 半導体検査装置およびそれを用いた半導体装置の検査方法および半導体装置の製造方法
JP2011081004A (ja) ウエハ一括コンタクトボード用コンタクト部品及びその製造方法
JP3563361B2 (ja) 半導体装置の製造方法
JP4520689B2 (ja) コンタクトプローブ、プローブ装置及びコンタクトプローブの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070908

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080908

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 12