JP3105851B2 - スパッタ方法 - Google Patents
スパッタ方法Info
- Publication number
- JP3105851B2 JP3105851B2 JP31370297A JP31370297A JP3105851B2 JP 3105851 B2 JP3105851 B2 JP 3105851B2 JP 31370297 A JP31370297 A JP 31370297A JP 31370297 A JP31370297 A JP 31370297A JP 3105851 B2 JP3105851 B2 JP 3105851B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- processed
- region
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、スパッタ方法に関
し、特に、複数種類の成膜領域を選択することのできる
スパッタ方法に関するものである。
し、特に、複数種類の成膜領域を選択することのできる
スパッタ方法に関するものである。
【０００２】
【従来の技術】半導体素子のタングステン（Ｗ）配線の
バリア膜としては、チタン（Ｔｉ）膜の上に窒化チタン
（ＴｉＮ）膜を形成した積層膜が用いられるが、タング
ステンとチタンとの密着強度が弱いために、基板上での
膜の剥離等の問題点が生じるので、下層膜であるチタン
膜が露出するのを防止するために、下層のチタンの成膜
領域より上層の窒化チタンの成膜領域を大きくするよう
に成膜している。このように、成膜領域の異なる複数種
類の膜を成膜する場合、従来では、それぞれの成膜領域
に応じた専用のスパッタ装置を用いて成膜が行われてい
る。
バリア膜としては、チタン（Ｔｉ）膜の上に窒化チタン
（ＴｉＮ）膜を形成した積層膜が用いられるが、タング
ステンとチタンとの密着強度が弱いために、基板上での
膜の剥離等の問題点が生じるので、下層膜であるチタン
膜が露出するのを防止するために、下層のチタンの成膜
領域より上層の窒化チタンの成膜領域を大きくするよう
に成膜している。このように、成膜領域の異なる複数種
類の膜を成膜する場合、従来では、それぞれの成膜領域
に応じた専用のスパッタ装置を用いて成膜が行われてい
る。
【０００３】図３は、従来のスパッタ装置の基板支持部
の一例を示す側面図であり、成膜領域の狭いチタン膜を
成膜する際に用いられるものである。図において、１は
チャンバー（処理室）内に設けられた半導体基板（被処
理物）、２は平坦な上面により半導体基板１を支持する
基板支持台（支持手段）、３は基板支持台２を保持する
基板支持台ベース、４は半導体基板１の表面端部を上方
より押さえる基板押さえ（押さえ手段）、５は弾性力に
より基板押さえ４を下方に引き付けるスプリングであ
る。このスパッタ装置では、スプリング５の弾性力によ
り基板押さえ４が半導体基板１の表面端部を押さえた状
態で成膜処理を行うので、半導体基板１の表面端部に未
成膜領域が確保され、半導体基板１の表面にチタン膜等
の成膜領域の狭い膜を成膜することができる。
の一例を示す側面図であり、成膜領域の狭いチタン膜を
成膜する際に用いられるものである。図において、１は
チャンバー（処理室）内に設けられた半導体基板（被処
理物）、２は平坦な上面により半導体基板１を支持する
基板支持台（支持手段）、３は基板支持台２を保持する
基板支持台ベース、４は半導体基板１の表面端部を上方
より押さえる基板押さえ（押さえ手段）、５は弾性力に
より基板押さえ４を下方に引き付けるスプリングであ
る。このスパッタ装置では、スプリング５の弾性力によ
り基板押さえ４が半導体基板１の表面端部を押さえた状
態で成膜処理を行うので、半導体基板１の表面端部に未
成膜領域が確保され、半導体基板１の表面にチタン膜等
の成膜領域の狭い膜を成膜することができる。
【０００４】図４は、従来のスパッタ装置の基板支持部
の他の一例を示す側面図であり、半導体基板の表面全体
に窒化チタンを成膜する際に用いられるものである。こ
の基板支持部は、図３に示した基板支持部の基板押さえ
４とスプリング５を削除した構成になっている。このス
パッタ装置では、半導体基板１が基板支持台２上に載置
された状態で成膜処理を行うので、半導体基板１の表面
端部には基板押さえ４のような成膜を遮るものが無く、
半導体基板１の表面全体に窒化チタン等の成膜領域の広
い膜を成膜することができる。
の他の一例を示す側面図であり、半導体基板の表面全体
に窒化チタンを成膜する際に用いられるものである。こ
の基板支持部は、図３に示した基板支持部の基板押さえ
４とスプリング５を削除した構成になっている。このス
パッタ装置では、半導体基板１が基板支持台２上に載置
された状態で成膜処理を行うので、半導体基板１の表面
端部には基板押さえ４のような成膜を遮るものが無く、
半導体基板１の表面全体に窒化チタン等の成膜領域の広
い膜を成膜することができる。
【０００５】このように、従来のスパッタ装置では、基
板押さえ４の有無により、半導体基板１の表面端部に未
成膜領域を確保して成膜領域の狭い膜を成膜するか、あ
るいは半導体基板１の表面全体に成膜領域の広い膜を成
膜するか、のいずれかを選択しており、それぞれの成膜
に対応して専用のスパッタ装置が用いられている。
板押さえ４の有無により、半導体基板１の表面端部に未
成膜領域を確保して成膜領域の狭い膜を成膜するか、あ
るいは半導体基板１の表面全体に成膜領域の広い膜を成
膜するか、のいずれかを選択しており、それぞれの成膜
に対応して専用のスパッタ装置が用いられている。
【０００６】一方、基板の裏面端部への成膜を制御する
スパッタ装置も提案されている。図５は、例えば、特開
平１−３１９９６６号公報に開示されている基板裏面端
部への成膜を制御するスパッタ装置の基板支持部を示す
断面図であり、図において、半導体基板１の裏面端部を
覆って支持する基板支持台（支持手段）１１には、半導
体基板１の表面端部を保持する基板ホルダー（基板押さ
え）１２と半導体基板１の裏面の端部以外を支持するス
ペーサー１３がそれぞれホルダー用スプリング５及びス
ペーサー用スプリング１４で可動できるように取り付け
られている。スペーサー１３の下には、スペーサー１３
を押し上げるためのカム１５が設けられ、カム１５に
は、それを回転するためのパルスモーター１６が接続さ
れている。
スパッタ装置も提案されている。図５は、例えば、特開
平１−３１９９６６号公報に開示されている基板裏面端
部への成膜を制御するスパッタ装置の基板支持部を示す
断面図であり、図において、半導体基板１の裏面端部を
覆って支持する基板支持台（支持手段）１１には、半導
体基板１の表面端部を保持する基板ホルダー（基板押さ
え）１２と半導体基板１の裏面の端部以外を支持するス
ペーサー１３がそれぞれホルダー用スプリング５及びス
ペーサー用スプリング１４で可動できるように取り付け
られている。スペーサー１３の下には、スペーサー１３
を押し上げるためのカム１５が設けられ、カム１５に
は、それを回転するためのパルスモーター１６が接続さ
れている。
【０００７】半導体基板１はスペーサー１３上に載置さ
れ、基板ホルダー１２で圧着固定される。ここで、モリ
ブデンやタングステン等の高融点金属のターゲットを用
いる場合、カム１５をパルスモーター１６で回転させ、
スペーサー１３が基板支持台１１と同一平面になるよう
にする。また、アルミニウム等のターゲットを用いる場
合、カム１５をパルスモーター１６で回転させてスペー
サー１３を押し上げ、スペーサー１３の上面が基板支持
台１１より突き出す位置に合わせる。このスパッタ装置
では、ターゲットの種類に応じてカム１５を回転させる
ことにより半導体基板１の裏面の端部を覆ったり露出さ
せたりすることができる。
れ、基板ホルダー１２で圧着固定される。ここで、モリ
ブデンやタングステン等の高融点金属のターゲットを用
いる場合、カム１５をパルスモーター１６で回転させ、
スペーサー１３が基板支持台１１と同一平面になるよう
にする。また、アルミニウム等のターゲットを用いる場
合、カム１５をパルスモーター１６で回転させてスペー
サー１３を押し上げ、スペーサー１３の上面が基板支持
台１１より突き出す位置に合わせる。このスパッタ装置
では、ターゲットの種類に応じてカム１５を回転させる
ことにより半導体基板１の裏面の端部を覆ったり露出さ
せたりすることができる。
【０００８】
【発明が解決しようとする課題】ところで、従来のスパ
ッタ装置の第１の問題点は、半導体基板１の表面端部に
成膜するか否かの選択を、基板押さえ４の有無により決
定しているために、半導体基板１の表面端部に未成膜領
域を確保する必要がある場合と、半導体基板１の表面全
面に成膜する必要がある場合とでは、それぞれ専用の装
置が必要になるという点である。
ッタ装置の第１の問題点は、半導体基板１の表面端部に
成膜するか否かの選択を、基板押さえ４の有無により決
定しているために、半導体基板１の表面端部に未成膜領
域を確保する必要がある場合と、半導体基板１の表面全
面に成膜する必要がある場合とでは、それぞれ専用の装
置が必要になるという点である。
【０００９】第２の問題点は、専用の装置で連続成膜処
理を行うと、堆積した膜が剥離することによるパーティ
クルを抑制するために、生産に寄与しない余分の作業で
ある抑制作業が必要になるため、生産性が低下するとい
う点である。例えば、窒化チタン膜を連続成膜処理した
場合、処理室内に堆積した窒化チタン膜が剥離し易くパ
ーティクルの問題が発生するために、生産に寄与しない
ダミーの基板をチタン成膜の処理条件の下で成膜処理を
行うことで、窒化チタン膜とチタン膜との積層膜を処理
室内に堆積させ、パーティクルを抑制する方法が採られ
ている。したがって、ダミーの基板を用いた成膜処理に
必要な時間の分、生産性が低下することになる。
理を行うと、堆積した膜が剥離することによるパーティ
クルを抑制するために、生産に寄与しない余分の作業で
ある抑制作業が必要になるため、生産性が低下するとい
う点である。例えば、窒化チタン膜を連続成膜処理した
場合、処理室内に堆積した窒化チタン膜が剥離し易くパ
ーティクルの問題が発生するために、生産に寄与しない
ダミーの基板をチタン成膜の処理条件の下で成膜処理を
行うことで、窒化チタン膜とチタン膜との積層膜を処理
室内に堆積させ、パーティクルを抑制する方法が採られ
ている。したがって、ダミーの基板を用いた成膜処理に
必要な時間の分、生産性が低下することになる。
【００１０】また、基板裏面端部への成膜を制御するス
パッタ装置の問題点は、基板ホルダー１２で半導体基板
１の表面端部を保持せざるを得ず、未成膜領域が半導体
基板１の表面端部に発生するために、半導体基板１の表
面全面に成膜することができないという点である。
パッタ装置の問題点は、基板ホルダー１２で半導体基板
１の表面端部を保持せざるを得ず、未成膜領域が半導体
基板１の表面端部に発生するために、半導体基板１の表
面全面に成膜することができないという点である。
【００１１】本発明は、上記の事情に鑑みてなされたも
のであって、被処理物の表面の所定領域に未成膜領域を
確保した成膜及び表面全面への成膜のいずれの成膜の場
合に対しても１つの装置で対応することができ、しか
も、生産に寄与しないパーティクルの抑制作業をせずと
も、生産のための成膜処理をしながらパーティクルを抑
制することができるスパッタ方法を提供することを目的
とする。
のであって、被処理物の表面の所定領域に未成膜領域を
確保した成膜及び表面全面への成膜のいずれの成膜の場
合に対しても１つの装置で対応することができ、しか
も、生産に寄与しないパーティクルの抑制作業をせずと
も、生産のための成膜処理をしながらパーティクルを抑
制することができるスパッタ方法を提供することを目的
とする。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に、本発明は次の様なスパッタ方法を提供する。すなわ
ち、本発明のスパッタ方法は、処理室内に設けられて被
処理物を支持する支持手段と、前記被処理物の表面の所
定領域を押さえる押さえ手段と、該押さえ手段を前記被
処理物の表面に対して進退自在かつ該進退方向の任意の
位置に固定可能に保持する保持手段とを備えたスパッタ
装置を用いるスパッタ方法であり、前記押さえ手段を前
記被処理物の表面に当接させて未成膜領域とし、該未成
膜領域を除く前記被処理物の表面に成膜を行い、次い
で、前記押さえ手段を前記被処理物の表面より離間させ
て該表面全体に成膜を行うことを特徴とする。
に、本発明は次の様なスパッタ方法を提供する。すなわ
ち、本発明のスパッタ方法は、処理室内に設けられて被
処理物を支持する支持手段と、前記被処理物の表面の所
定領域を押さえる押さえ手段と、該押さえ手段を前記被
処理物の表面に対して進退自在かつ該進退方向の任意の
位置に固定可能に保持する保持手段とを備えたスパッタ
装置を用いるスパッタ方法であり、前記押さえ手段を前
記被処理物の表面に当接させて未成膜領域とし、該未成
膜領域を除く前記被処理物の表面に成膜を行い、次い
で、前記押さえ手段を前記被処理物の表面より離間させ
て該表面全体に成膜を行うことを特徴とする。
【００１３】本発明の他のスパッタ方法は、処理室内に
設けられて被処理物を支持する支持手段と、前記被処理
物の表面の所定領域を押さえる押さえ手段と、該押さえ
手段と前記被処理物を任意の位置に保持する保持手段と
を備えたスパッタ装置を用いるスパッタ方法であり、前
記押さえ手段を前記被処理物の表面に当接させて未成膜
領域とし、該未成膜領域を除く前記被処理物の表面に成
膜を行うか、前記押さえ手段を前記被処理物の表面より
離間させて該表面全体に成膜を行うかの選択を、同一の
スパッタ装置を用いて行うことを特徴とする。
設けられて被処理物を支持する支持手段と、前記被処理
物の表面の所定領域を押さえる押さえ手段と、該押さえ
手段と前記被処理物を任意の位置に保持する保持手段と
を備えたスパッタ装置を用いるスパッタ方法であり、前
記押さえ手段を前記被処理物の表面に当接させて未成膜
領域とし、該未成膜領域を除く前記被処理物の表面に成
膜を行うか、前記押さえ手段を前記被処理物の表面より
離間させて該表面全体に成膜を行うかの選択を、同一の
スパッタ装置を用いて行うことを特徴とする。
【００１４】前記押さえ手段を前記被処理物の表面の端
部を押さえることにより、該端部を未成膜領域とし、該
未成膜領域を除く前記被処理物の表面に成膜を行うこと
としてもよい。
部を押さえることにより、該端部を未成膜領域とし、該
未成膜領域を除く前記被処理物の表面に成膜を行うこと
としてもよい。
【００１５】
【００１６】本発明のスパッタ方法では、保持手段によ
り押さえ手段を被処理物の表面に対して進行させて前記
被処理物の表面の所定領域を押さえることにより、被処
理物の表面の所定領域に未成膜領域を確保した膜を成膜
することが可能になる。また、保持手段により押さえ手
段を被処理物の表面に対して退却させることにより、押
さえ手段が被処理物の表面より離間して該表面に未成膜
領域が無くなり、被処理物の表面全面に成膜することが
可能になる。これにより、成膜領域の大きさの異なる２
種類の成膜を連続して行なうことが可能になり、成膜に
おける生産性が向上する。
り押さえ手段を被処理物の表面に対して進行させて前記
被処理物の表面の所定領域を押さえることにより、被処
理物の表面の所定領域に未成膜領域を確保した膜を成膜
することが可能になる。また、保持手段により押さえ手
段を被処理物の表面に対して退却させることにより、押
さえ手段が被処理物の表面より離間して該表面に未成膜
領域が無くなり、被処理物の表面全面に成膜することが
可能になる。これにより、成膜領域の大きさの異なる２
種類の成膜を連続して行なうことが可能になり、成膜に
おける生産性が向上する。
【００１７】
【００１８】
【００１９】
【００２０】
【発明の実施の形態】本発明のスパッタ方法の各実施形
態について図面に基づき説明する。
態について図面に基づき説明する。
【００２１】［第１の実施形態］ 図１は本発明の第１の実施形態のスパッタ方法が適用さ
れるスパッタ装置の基板支持部を示す側面図であり、図
において、２１は基板押さえ４を上下方向に移動自在か
つ上下方向の任意の位置に固定可能に突き上げ動作する
ための突き上げピン（保持手段）、２２は突き上げピン
２１を上下方向に駆動する突き上げ駆動シリンダ（駆動
手段）である。なお、半導体基板１、基板支持台２、基
板支持台ベース３、基板押さえ４、スプリング５は従来
のスパッタ装置の構成と全く同様である。
れるスパッタ装置の基板支持部を示す側面図であり、図
において、２１は基板押さえ４を上下方向に移動自在か
つ上下方向の任意の位置に固定可能に突き上げ動作する
ための突き上げピン（保持手段）、２２は突き上げピン
２１を上下方向に駆動する突き上げ駆動シリンダ（駆動
手段）である。なお、半導体基板１、基板支持台２、基
板支持台ベース３、基板押さえ４、スプリング５は従来
のスパッタ装置の構成と全く同様である。
【００２２】次に、本実施形態のスパッタ装置を用いた
スパッタ方法について説明する。半導体基板１の表面端
部に未成膜領域が必要な場合は、基板押さえ４を図１中
破線で示した位置に終始保持させて半導体基板１の表面
の端部（所定領域）を押さえ未成膜領域とした状態で、
突き上げピン２１を動作させずに成膜処理を行なう。
スパッタ方法について説明する。半導体基板１の表面端
部に未成膜領域が必要な場合は、基板押さえ４を図１中
破線で示した位置に終始保持させて半導体基板１の表面
の端部（所定領域）を押さえ未成膜領域とした状態で、
突き上げピン２１を動作させずに成膜処理を行なう。
【００２３】一方、半導体基板１の表面全面に成膜する
必要がある場合は、成膜処理中に、突き上げシリンダー
２２を駆動させることにより突き上げピン２１を上昇さ
せ、基板押さえ４を図１中実線で示した位置に押し上げ
ることにより、半導体基板１と基板押さえ４との間に隙
間が生じ、成膜処理を行なう間に半導体基板１の表面の
端部に膜を回り込ませ、半導体基板１表面全面への成膜
を実現する。
必要がある場合は、成膜処理中に、突き上げシリンダー
２２を駆動させることにより突き上げピン２１を上昇さ
せ、基板押さえ４を図１中実線で示した位置に押し上げ
ることにより、半導体基板１と基板押さえ４との間に隙
間が生じ、成膜処理を行なう間に半導体基板１の表面の
端部に膜を回り込ませ、半導体基板１表面全面への成膜
を実現する。
【００２４】本実施形態のスパッタ装置によれば、従来
のスパッタ装置の構成に、基板押さえ４を突き上げ動作
させるための突き上げピン２１と、突き上げピン２１を
駆動する突き上げ駆動シリンダ２２を加えたので、突き
上げピン２１を上下動させることにより、必要に応じて
基板押さえ４を半導体基板１の表面端部に当接・離間可
能とすることができ、選択的に基板押さえ４と半導体基
板１との間に隙間を形成することができ、半導体基板１
の表面端部に未成膜領域が必要な場合と、半導体基板１
の表面全面に成膜が必要な場合とを、同一のスパッタ装
置を用いて選択し成膜処理を行なうことができる。
のスパッタ装置の構成に、基板押さえ４を突き上げ動作
させるための突き上げピン２１と、突き上げピン２１を
駆動する突き上げ駆動シリンダ２２を加えたので、突き
上げピン２１を上下動させることにより、必要に応じて
基板押さえ４を半導体基板１の表面端部に当接・離間可
能とすることができ、選択的に基板押さえ４と半導体基
板１との間に隙間を形成することができ、半導体基板１
の表面端部に未成膜領域が必要な場合と、半導体基板１
の表面全面に成膜が必要な場合とを、同一のスパッタ装
置を用いて選択し成膜処理を行なうことができる。
【００２５】また、半導体基板１の表面端部への成膜に
制限を受ける虞がなく、異種の成膜処理を１つのスパッ
タ装置で行なうことができるので、成膜の種類により半
導体基板１の表面端部への成膜に制限がある場合と比べ
て、生産性を向上させることができる。
制限を受ける虞がなく、異種の成膜処理を１つのスパッ
タ装置で行なうことができるので、成膜の種類により半
導体基板１の表面端部への成膜に制限がある場合と比べ
て、生産性を向上させることができる。
【００２６】例えば、従来のチタン膜及び窒化チタンの
成膜においては、それぞれの成膜を専用のスパッタ装置
を用いて行っていたために、パーティクルの問題でチタ
ンと窒化チタンの積層膜とするためのダミーの成膜処理
を必要としていたが、本実施形態のスパッタ装置では、
それぞれの成膜専用の装置とすることなく、双方の成膜
が併用可能であるから、処理室内にはパーティクルの抑
制効果のあるチタンと窒化チタンの積層膜が堆積するた
めに、従来必要とされた積層膜を堆積させるためのダミ
の半導体基板の成膜処理が不要となる。
成膜においては、それぞれの成膜を専用のスパッタ装置
を用いて行っていたために、パーティクルの問題でチタ
ンと窒化チタンの積層膜とするためのダミーの成膜処理
を必要としていたが、本実施形態のスパッタ装置では、
それぞれの成膜専用の装置とすることなく、双方の成膜
が併用可能であるから、処理室内にはパーティクルの抑
制効果のあるチタンと窒化チタンの積層膜が堆積するた
めに、従来必要とされた積層膜を堆積させるためのダミ
の半導体基板の成膜処理が不要となる。
【００２７】本実施形態のスパッタ方法によれば、基板
押さえ４を半導体基板１の表面端部に当接させて未成膜
領域とし、該未成膜領域を除く半導体基板１の表面に成
膜を行い、次いで、基板押さえ４を半導体基板１の表面
端部より離間させて半導体基板１の表面全面に成膜を行
うので、成膜領域の大きさの異なる２種類の成膜を連続
して行なうことができ、成膜における生産性を向上させ
ることができる。
押さえ４を半導体基板１の表面端部に当接させて未成膜
領域とし、該未成膜領域を除く半導体基板１の表面に成
膜を行い、次いで、基板押さえ４を半導体基板１の表面
端部より離間させて半導体基板１の表面全面に成膜を行
うので、成膜領域の大きさの異なる２種類の成膜を連続
して行なうことができ、成膜における生産性を向上させ
ることができる。
【００２８】［第２の実施形態］ 図２は本発明の第２の実施形態のスパッタ方法が適用さ
れるスパッタ装置の基板支持部を示す側面図であり、図
において、３１は基板支持台ベース３上に固定されてい
ない基板支持台（支持手段）、３２は基板支持台３１の
下部に連結され該基板支持台３１を基板支持台ベース３
と基板押さえ４との間で上下方向に移動自在かつ上下方
向の任意の位置に固定可能とされている基板支持台駆動
シリンダ（保持手段及び駆動手段）、３３は基板押さえ
４と基板支持台ベース３との間に設けられ基板押さえ４
の下降範囲を制約するストッパーである。なお、半導体
基板１、基板支持台ベース３、基板押さえ４、スプリン
グ５は従来のスパッタ装置の構成と全く同様である。
れるスパッタ装置の基板支持部を示す側面図であり、図
において、３１は基板支持台ベース３上に固定されてい
ない基板支持台（支持手段）、３２は基板支持台３１の
下部に連結され該基板支持台３１を基板支持台ベース３
と基板押さえ４との間で上下方向に移動自在かつ上下方
向の任意の位置に固定可能とされている基板支持台駆動
シリンダ（保持手段及び駆動手段）、３３は基板押さえ
４と基板支持台ベース３との間に設けられ基板押さえ４
の下降範囲を制約するストッパーである。なお、半導体
基板１、基板支持台ベース３、基板押さえ４、スプリン
グ５は従来のスパッタ装置の構成と全く同様である。
【００２９】次に、本実施形態のスパッタ装置を用いた
スパッタ方法について説明する。半導体基板１の表面端
部に未成膜領域が必要な場合は、基板支持台３１と基板
押さえ４を図２中破線で示した位置に終始保持して基板
押さえ４が半導体基板１の表面の端部を押さえ未成膜領
域とした状態で、基板支持台３１を動作させずに成膜処
理を行なう。
スパッタ方法について説明する。半導体基板１の表面端
部に未成膜領域が必要な場合は、基板支持台３１と基板
押さえ４を図２中破線で示した位置に終始保持して基板
押さえ４が半導体基板１の表面の端部を押さえ未成膜領
域とした状態で、基板支持台３１を動作させずに成膜処
理を行なう。
【００３０】一方、半導体基板１の表面全面に成膜する
必要がある場合は、成膜処理中に、基板支持台駆動シリ
ンダー３２を駆動させて基板支持台３１を下降させる。
この際、基板押さえ４はスプリング５により下方に移動
させられるがストッパー３３により下降が制約されるの
で、所定位置より下降することはない。
必要がある場合は、成膜処理中に、基板支持台駆動シリ
ンダー３２を駆動させて基板支持台３１を下降させる。
この際、基板押さえ４はスプリング５により下方に移動
させられるがストッパー３３により下降が制約されるの
で、所定位置より下降することはない。
【００３１】さらに基板支持台駆動シリンダー３２を駆
動させると、基板支持台３１はストッパー３３により下
降が制約された基板押さえ４より下方に移動することと
なり、半導体基板１と基板押さえ４との間に隙間が生
じ、成膜処理を行なう間に半導体基板１の表面の端部に
膜を回り込ませ、半導体基板１表面全面への成膜を実現
する。本実施形態においても、上述じた第１の実施形態
と同様の効果を奏することができる。
動させると、基板支持台３１はストッパー３３により下
降が制約された基板押さえ４より下方に移動することと
なり、半導体基板１と基板押さえ４との間に隙間が生
じ、成膜処理を行なう間に半導体基板１の表面の端部に
膜を回り込ませ、半導体基板１表面全面への成膜を実現
する。本実施形態においても、上述じた第１の実施形態
と同様の効果を奏することができる。
【００３２】
【発明の効果】以上説明した様に、本発明のスパッタ方
法によれば、被処理物の表面の所定領域に未成膜領域を
確保した成膜及び表面全面への成膜の複数種類の成膜を
１つの装置で行なうことができる。しかも、生産に寄与
しないパーティクルの抑制作業をせずとも、生産のため
の成膜処理をしながらパーティクルを抑制することがで
きる。したがって、成膜領域の大きさの異なる複数種類
の成膜を連続して行なうことができ、成膜における生産
性を向上させることができる。
法によれば、被処理物の表面の所定領域に未成膜領域を
確保した成膜及び表面全面への成膜の複数種類の成膜を
１つの装置で行なうことができる。しかも、生産に寄与
しないパーティクルの抑制作業をせずとも、生産のため
の成膜処理をしながらパーティクルを抑制することがで
きる。したがって、成膜領域の大きさの異なる複数種類
の成膜を連続して行なうことができ、成膜における生産
性を向上させることができる。
【００３３】
【００３４】
【図１】 本発明の第１の実施形態のスパッタ方法が適
用されるスパッタ装置の基板支持部を示す側面図であ
る。
用されるスパッタ装置の基板支持部を示す側面図であ
る。
【図２】 本発明の第２の実施形態のスパッタ方法が適
用されるスパッタ装置の基板支持部を示す側面図であ
る。
用されるスパッタ装置の基板支持部を示す側面図であ
る。
【図３】 従来のスパッタ装置の基板支持部の一例を示
す側面図である。
す側面図である。
【図４】 従来のスパッタ装置の基板支持部の他の一例
を示す側面図である。
を示す側面図である。
【図５】 従来の基板裏面端部への成膜を制御するスパ
ッタ装置の基板支持部を示す断面図である。
ッタ装置の基板支持部を示す断面図である。
１ 半導体基板（被処理物） ２ 基板支持台（支持手段） ３ 基板支持台ベース ４ 基板押さえ（押さえ手段） ５ スプリング １１ 基板支持台（支持手段） １２ 基板ホルダー（基板押さえ） １３ スペーサー １４ スペーサー用スプリング １５ カム １６ パルスモーター ２１ 突き上げピン（保持手段） ２２ 突き上げ駆動シリンダ（駆動手段） ３１ 基板支持台（支持手段） ３２ 基板支持台駆動シリンダ（保持手段及び駆動手
段） ３３ ストッパー
段） ３３ ストッパー
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) C23C 14/00 - 14/58 C23C 16/00 - 16/56 H01L 21/203 - 21/205 H01L 21/285 H01L 21/31
Claims (3)
- 【請求項１】 処理室内に設けられて被処理物を支持す
る支持手段と、前記被処理物の表面の所定領域を押さえ
る押さえ手段と、該押さえ手段を前記被処理物の表面に
対して進退自在かつ該進退方向の任意の位置に固定可能
に保持する保持手段とを備えたスパッタ装置を用いるス
パッタ方法であって、 前記押さえ手段を前記被処理物の表面に当接させて未成
膜領域とし、該未成膜領域を除く前記被処理物の表面に
成膜を行い、 次いで、前記押さえ手段を前記被処理物の表面より離間
させて該表面全体に成膜を行うことを特徴とするスパッ
タ方法。 - 【請求項２】 処理室内に設けられて被処理物を支持す
る支持手段と、前記被処理物の表面の所定領域を押さえ
る押さえ手段と、該押さえ手段と前記被処理物を任意の
位置に保持する保持手段とを備えたスパッタ装置を用い
るスパッタ方法であって、 前記押さえ手段を前記被処理物の表面に当接させて未成
膜領域とし、該未成膜領域を除く前記被処理物の表面に
成膜を行うか、 前記押さえ手段を前記被処理物の表面より離間させて該
表面全体に成膜を行うかの選択を、同一のスパッタ装置
を用いて行うことを特徴とするスパッタ方法。 - 【請求項３】 前記押さえ手段を前記被処理物の表面の
端部を押さえることにより、該端部を未成膜領域とし、
該未成膜領域を除く前記被処理物の表面に成膜を行うこ
とを特徴とする請求項２記載のスパッタ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31370297A JP3105851B2 (ja) | 1997-11-14 | 1997-11-14 | スパッタ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31370297A JP3105851B2 (ja) | 1997-11-14 | 1997-11-14 | スパッタ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11140641A JPH11140641A (ja) | 1999-05-25 |
| JP3105851B2 true JP3105851B2 (ja) | 2000-11-06 |
Family
ID=18044499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31370297A Expired - Fee Related JP3105851B2 (ja) | 1997-11-14 | 1997-11-14 | スパッタ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3105851B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6200706B1 (en) | 1995-03-31 | 2001-03-13 | Mitsubishi Paper Mills Limited | Nonwoven fabric for separator of non-aqueous electrolyte battery and non-aqueous electrolyte battery using the same |
-
1997
- 1997-11-14 JP JP31370297A patent/JP3105851B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6200706B1 (en) | 1995-03-31 | 2001-03-13 | Mitsubishi Paper Mills Limited | Nonwoven fabric for separator of non-aqueous electrolyte battery and non-aqueous electrolyte battery using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11140641A (ja) | 1999-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0525637B1 (en) | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation | |
| JP5086172B2 (ja) | ワークピースの縁部をシールドする装置 | |
| US5925227A (en) | Multichamber sputtering apparatus | |
| WO1996026537A1 (en) | A PROCESS FOR IN-SITU DEPOSITION OF A Ti/TiN/Ti ALUMINUM UNDERLAYER | |
| US6402907B1 (en) | Method of forming a barrier layer | |
| US5582881A (en) | Process for deposition of a Ti/TiN cap layer on aluminum metallization and apparatus | |
| JP3105851B2 (ja) | スパッタ方法 | |
| US6855632B2 (en) | Cu film deposition equipment of semiconductor device | |
| EP0772231A2 (en) | A method of forming a low stress polycide conductors on a semiconductor chip | |
| JP3298810B2 (ja) | ダイボンディング装置 | |
| JPS63133648A (ja) | タングステン被覆法 | |
| JP2606548B2 (ja) | Ｃｕ配線およびその形成方法 | |
| WO2011145930A1 (en) | Through silicon via treatment device and method for treatment of tsvs in a chip manufacturing process | |
| WO1991007773A1 (fr) | Procede de traitement sous vide d'un substrat et appareil utilise | |
| KR20030027390A (ko) | 금속층 적층방법 및 장치 | |
| US6514389B1 (en) | Method of processing a workpiece | |
| EP0430040A2 (en) | Method of forming a conductive via plug or an interconnect line of ductile metal within an integrated circuit using mechanical smearing | |
| US6399505B2 (en) | Method and system for copper interconnect formation | |
| US6025266A (en) | Vacuum film formation method and device | |
| TW452959B (en) | A novel hole-filling technique using CVD aluminium and PVD aluminum integration | |
| JPH05326511A (ja) | 半導体素子の製造方法 | |
| JP3104665B2 (ja) | スパッタリング装置 | |
| JPH0822955A (ja) | 金属配線層の製造方法 | |
| JPH1052719A (ja) | プレス装置の干渉防止装置 | |
| JP2001060650A (ja) | 半導体装置のリード成形装置及び成形方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000801 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |