KR20030027390A - 금속층 적층방법 및 장치 - Google Patents

금속층 적층방법 및 장치 Download PDF

Info

Publication number
KR20030027390A
KR20030027390A KR1020010060575A KR20010060575A KR20030027390A KR 20030027390 A KR20030027390 A KR 20030027390A KR 1020010060575 A KR1020010060575 A KR 1020010060575A KR 20010060575 A KR20010060575 A KR 20010060575A KR 20030027390 A KR20030027390 A KR 20030027390A
Authority
KR
South Korea
Prior art keywords
metal layer
substrate
layer
target
aluminum
Prior art date
Application number
KR1020010060575A
Other languages
English (en)
Other versions
KR100439475B1 (ko
Inventor
최승수
최승철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0060575A priority Critical patent/KR100439475B1/ko
Priority to US10/245,285 priority patent/US20030062254A1/en
Publication of KR20030027390A publication Critical patent/KR20030027390A/ko
Application granted granted Critical
Publication of KR100439475B1 publication Critical patent/KR100439475B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

스퍼터링 기술을 이용하여 기판 상에 금속층을 적층하는 방법 및 장치가 개시되어 있다. 기판 상에 금속 물질을 포함하는 제1 타겟으로부터 스퍼터링되는 제1 스퍼터 입자들을 적층한다. 이에 따라, 상기 기판 상에 전체 적층 두께의 40 내지 60% 정도의 제1 두께를 갖는 제1 금속층이 형성된다. 그리고, 상기 제1 금속층 상에 상기 제1 타겟과 동일한 물질로 이루어지는 제2 타겟으로부터 스퍼터링되는 제2 스퍼터 입자들을 적층한다. 이에 따라, 상기 제1 금속층 상에 상기 제1 금속층과 동일한 물질로 이루어지고, 상기 전체 적층 두께의 40 내지 60% 정도의 제2 두께를 갖는 제2 금속층이 형성된다. 상기 제2 금속층을 적층할 때, 상기 기판 이면에 고주파 바이어스를 인가하여 상기 기판 상에 적층된 제1 및 제2 스퍼터 입자들을 상기 기판 표면으로 리스퍼터링시킨다. 따라서, 콘택홀 또는 비어홀 내에 금속 물질이 충분하게 필링되는 금속층을 형성할 수 있다.

Description

금속층 적층 방법 및 장치{Method and apparatus for depositing a metal layer}
본 발명은 금속층 적층 방법 및 장치에 관한 것으로서, 보다 상세하게는 스퍼터링 기술을 이용하여 기판 상에 금속층을 적층하는 방법 및 장치에 관한 것이다.
최근, 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여, 상기 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.
상기 제조 기술이 발전함에 따라 금속 배선 공정에 대한 요구도 엄격해지고 있다. 특히, 0.15㎛이하의 디자인룰(design rule)을 요구하는 최근의 반도체 장치의 제조에서는 높은 종횡비(aspect ratio)를 갖는 콘택홀(contact hole) 또는 비아홀(via hole)에서의 프로파일에 대한 요구 수준도 높아지고 있다. 따라서, 상기 금속 배선 공정에서는 상기 금속 배선을 구성하는 금속 물질을 상기 콘택홀 또는 비아홀 내에 충분하게 필링시키는 것이 관건이다.
상기 콘택홀 또는 비아홀 내에 금속 물질을 필링시키는 금속 배선 공정에 대한 예들은 미합중국 특허 제5,633,201호(issued to Choi), 미합중국 특허 제5,814,556호(issued to Wee) 및 미합중국 특허 제6,121,134호(issued to Burton) 등에 개시되어 있다.
상기 미합중국 특허 제5,633,201호에는 상기 콘택홀 내에 텅스텐을 포함하는 금속 물질을 필링시키는 금속 배선 공정이 개시되어 있다. 상기 텅스텐을 포함하는 금속 물질은 알루미늄을 포함하는 금속 물질보다 상기 콘택홀 내에 양호하게 필링된다. 상기 텅스텐은 20℃에서 5.5 × 10E-8 Ω·m의 비저항을 갖는다. 그리고, 상기 알루미늄은 20℃에서 1.6 × 10E-8 Ω·m의 비저항을 갖는다. 이와 같이, 상기 텅스텐은 상기 알루미늄보다 높은 비저항을 갖는다. 따라서, 상기 텅스텐을 포함하는 금속 물질은 상기 알루미늄을 포함하는 금속 물질보다 높은 콘택 저항을 나타낸다. 때문에, 상기 텅스텐을 포함하는 금속 물질은 상기 콘택홀 내에 양호하게 필링되는 장점이 있지만, 상기 알루미늄 물질을 포함하는 금속 물질보다 높은 콘택 저항을 나타내는 단점이 있다.
상기 미합중국 특허 제5,814,556호에는 리플로우(reflow)에 의해 상기 콘택홀 내에 금속 물질을 필링시키는 금속 배선 공정이 개시되어 있다. 상기 리플로우는 상기 알루미늄의 용융점 이상의 온도에서 수행된다. 따라서, 상기 리플로우는 온도 제어에 소요되는 시간이 길어진다. 때문에, 상기 리플로우는 생산성을 저하시키는 원인을 제공한다. 그리고, 상기 리플로우의 온도 제어에 한계가 있기 때문에 상기 금속 물질의 필링이 완전하게 이루어지지 않는 상황이 빈번하게 발생한다.
상기 미합중국 특허 6,121,134호에는 엘티에스(LTS : long throw sputter) 기술이 개시되어 있다. 상기 엘티에스 기술은 스퍼터링 장치에서 기판과 타겟 사이의 거리를 170mm 이상이 되도록 이격시킨 상태에서 금속 물질을 적층하는 기술이다. 이와 같이, 상기 거리가 170mm 이상이기 때문에 스퍼터 입자들 사이에서의 충돌이 최소화되고, 상기 스퍼터 입자들과 가스들 사이에서의 충돌이 최소화된다. 그리고, 상기 충돌의 최소화로 상기 스퍼터 입자들의 직진성을 확보할 수 있다. 따라서, 상기 콘택홀 내에 금속 물질을 용이하게 필링시킬 수 있다. 상기 콘택홀이 약2.5 : 1 이상의 종횡비를 갖는 경우, 상기 콘택홀 내에 금속 물질의 필링에는 한계가 있다. 이는, 상기 직진성을 무한하게 확보할 수 없기 때문이다. 또한, 상기 엘티에스 기술은 상기 스퍼터 입자들이 거동하는 시간이 길어진다. 때문에, 상기 엘티에스 기술은 생산성을 저하시키는 원인을 제공한다.
이에 따라, 최근에는 상기 엘티에스 기술로 콘택홀 내에 금속 물질을 필링시킨 다음 리플로우를 통하여 상기 콘택홀 내에 필링되어 있는 상기 금속 물질을 충분하게 필링시킨다. 그러나, 상기 방법으로도 약 4 : 1 이상의 종횡비를 갖는 경우, 상기 필링에 한계가 있다.
또한, 최근에는 상기 스퍼터 입자들의 직진성을 충분하게 확보하기 위하여 마그네트(magnet)를 이용한다.
상기 마그네트를 이용한 금속 배선 공정에 대한 예는 미합중국 특허 제5,830,327호(issued to Kolenkow)에 개시되어 있다.
상기 미합중국 특허 제5,830,327호에는 상기 마그네트를 사용함으로서 상기 콘택홀 내에 상기 금속 물질을 충분하게 필링시키는 기술이 개시되어 있다. 그러나, 상기 마그네트를 사용할 경우 고밀도 플라즈마 공정 조건의 실현에 한계를 갖는다.
이와 같이, 종래에는 콘택홀 또는 비아홀 내에 금속 물질을 완전하게 필링시키는 금속 배선 공정의 구현이 용이하지 않다.
따라서, 최근에는 생산성 및 신뢰성이 확보되는 금속 배선 공정의 구현이 요구되고 있다.
본 발명의 제1 목적은, 콘택홀 또는 비아홀 내에 금속 물질을 충분하게 필링시키기 위한 금속층 적층 방법을 제공하는 데 있다.
본 발명의 제2 목적은, 콘택홀 또는 비아홀 내에 금속 물질이 충분하게 필링시키기 위한 금속층 적층 장치를 제공하는 데 있다.
도 1은 본 발명의 일 실시예에 따른 금속층 적층 장치를 설명하기 위한 개략적인 구성도이다.
도 2는 도 1의 제1 스퍼터링 챔버를 설명하기 위한 개략적인 구성도이다.
도 3은 도 2의 제2 스퍼터링 챔버를 설명하기 위한 개략적인 구성도이다.
도 4는 도 3에 도시된 정전척의 다른 실시예를 설명하기 위한 개략적인 구성도이다.
도 5는 도 2의 제3 스퍼터링 챔버를 설명하기 위한 개략적인 구성도이다.
도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 금속층 적층 방법을 설명하기 위한 단면도들이다.
도 7은 도 6d의 제2 알루미늄층을 적층할 때 콘택홀 부위에 적층되어 있는 제1 및 제2 스퍼터 입자들의 거동 상태를 설명하기 위한 단면도이다.
상기 제1 목적을 달성하기 위한 본 발명은, 기판 상에 금속 물질을 포함하는 제1 타겟으로부터 스퍼터링되는 제1 스퍼터 입자들을 적층하여 상기 기판 상에 전체 적층 두께의 40 내지 60% 정도의 제1 두께를 갖는 제1 금속층을 형성하는 단계; 및 상기 제1 금속층 상에 상기 제1 타겟과 동일한 물질로 이루어지는 제2 타겟으로부터 스퍼터링되는 제2 스퍼터 입자들을 적층하여 상기 제1 금속층 상에 상기 제1 금속층과 동일한 물질로 이루어지고, 상기 전체 적층 두께의 40 내지 60% 정도의 제2 두께를 갖는 제2 금속층을 형성하고, 상기 제2 금속층을 적층할 때 상기 기판 이면에 고주파 바이어스를 인가하여 상기 기판 상에 적층된 제1 및 제2 스퍼터 입자들을 상기 기판 표면으로 리스퍼터링시키는 단계를 포함하는 금속층 적층 방법을 제공하는 데 있다.
상기 제2 목적을 달성하기 위한 본 발명은, 기판이 놓여지는 제1 척 및 상기 제1 척과 마주하고, 금속 물질을 포함하는 제1 타겟을 수용하고, 상기 기판 상에 제1 타겟으로부터 스퍼터링되는 제1 스퍼터 입자를 적층하여 상기 기판 상에 전체 적층 두께의 40 내지 60% 정도의 제1 두께를 갖는 제1 금속층을 형성하는 제1 스퍼터링 챔버와, 상기 기판이 놓여지는 제2 척 및 상기 제2 척과 마주하고, 상기 제1 타겟과 동일한 물질로 이루어지는 제2 타겟을 수용하고, 상기 제1 금속층 상에 제2 타겟으로부터 스퍼터링되는 제2 스퍼터 입자를 적층하여 상기 제1 금속층 상에 상기 제1 금속층과 동일한 물질로 이루어지고, 상기 전체 적층 두께의 40 내지 60% 정도의 제2 두께를 갖는 제2 금속층을 형성하는 제2 스퍼터링 챔버; 및 상기 제2 스퍼터링 챔버의 제2 척과 연결되고, 상기 제2 금속층을 적층할 때 상기 기판 이면에 고주파 바이어스를 인가하여 상기 기판 상에 적층된 제1 및 제2 스퍼터 입자들을 상기 기판 표면으로 리스퍼터링시키는 바이어스 인가 수단을 포함하는 금속층 적층 장치를 제공하는 데 있다.
상기 방법 및 장치는, 상기 금속층을 적층할 때 고주파 바이어스를 사용하여 스퍼터 입자들을 리스퍼터링시킨다. 이에 따라, 콘택홀 또는 비아홀 내에 금속층을 구성하는 금속 물질을 충분하게 필링시킬 수 있다.
이하, 본 발명을 상세히 설명하기로 한다.
기판 상에 제1 스퍼터 입자들을 적층하여 제1 금속층을 형성한다. 상기 기판 상에 적층되는 제1 스퍼터 입자들은 금속 물질을 포함하는 제1 타겟으로부터 스퍼터링된다. 그리고, 제1 금속층은 기판 상에 형성할 금속층의 전체 적층 두께의 40 내지 60% 정도의 제1 두께를 갖도록 형성된다. 즉, 상기 금속층의 전체 적층 두께가 약 8,000Å일 경우, 상기 제1 금속층의 두께는 약 3,200 내지 4,800Å 이다. 바람직하게는 4,000Å 정도이다.
그리고, 상기 제1 금속층 상에 제2 스퍼터 입자들을 적층하여 제2 금속층을형성한다. 상기 제1 금속층 상에 적층되는 제2 스퍼터 입자들은 금속 물질을 포함하는 제2 타겟으로부터 스퍼터링된다. 상기 제2 타겟은 상기 제1 타겟과 동일한 금속 물질로 이루어진다. 때문에, 상기 제2 스퍼터 입자들도 상기 제1 스퍼터 입자들과 동일한 물질이다. 따라서, 상기 제1 금속층과 제2 금속층은 동일 금속 물질로 이루어진다. 그리고, 상기 제2 금속층은 기판 상에 형성할 금속층의 전체 적층 두께의 40 내지 60% 정도의 제2 두께를 갖도록 형성된다. 즉, 상기 금속층의 전체 적층 두께가 약 8,000Å일 경우, 상기 제2 금속층의 두께는 약 3,200 내지 4,800Å 이다. 바람직하게는 4,000Å 정도이다.
상기 제2 금속층을 형성할 때 상기 기판 이면에 고주파(radio frequency) 바이어스를 인가한다. 상기 고주파 바이어스를 인가함으로서, 상기 기판 상에 적층된 제1 및 제2 스퍼터 입자들은 상기 기판 표면으로 리스퍼터링된다. 따라서, 콘택홀 또는 비아홀 부위에 적층되는 제1 및 제2 스퍼터 입자들은 상기 리스퍼터링에 의해 상기 콘택홀 또는 비아홀 내에 충분하게 필링된다.
상기 금속층 적층에서, 고주파 바이어스를 인가하는 기술에 대하여 보다 구체적으로 설명한다.
상기 고주파 바이어스의 인가를 포함하는 금속층 적층 방법은 대한민국 특허 공개 제1998-41860호, 일본국 특허 공개 평8-213322호 및 미합중국 특허 제6,197,167호(issued to Tanaka) 등에 개시되어 있다. 그렇지만, 이들 특허는 상기 스퍼터 입자들의 리스퍼터링에 대해서 언급하는 것이 아니라, 상기 스퍼터 입자들의 충격을 유도하기 위한 메카니즘에 대해서 언급하고 있다. 그리고, 이들 특허는 금속층을 형성하거나 또는 상기 금속층을 형성한 다음 리플로우를 수행할 때 바이어스를 인가하는 방법에 대하여 개시하고 있다. 그러나, 이들 특허는, 본 실시예에서와 같이, 상기 금속층을 상기 제1 금속층 및 제2 금속층으로 나누어서 형성하는 방법에 대해서는 언급을 하지 않고 있다. 특히, 상기 제2 금속층을 형성할 때 바이어스를 인가하는 방법에 대하여는 아무런 언급을 하지 않고 있다. 그리고, 상기 특허 문헌들에 개시된 방법으로 상기 금속층을 적층할 경우 상기 콘택홀 또는 비어홀 내에 보이드 등과 같은 불량이 발생한다. 상기 특허 문헌들에 개시된 방법에 의한 금속층의 적층 결과는 후술하기로 한다. 다만, 본 실시예에서는 상기 바이어스 인가를 상기 특허 문헌 등에 개시된 방법에 따라서 수행할 수도 있다.
미합중국 특허 제5,804,501호(issued to Kim)에는 상기 금속층을 형성할 때 화학 기상 증착 기술로 제1 금속층을 형성하고, 스퍼터링 기술로 제2 금속층을 형성하는 방법이 개시되어 있다. 그러나, 상기 특허는 화학 기상 증착 기술을 이용한다. 그리고, 상기 특허는 상기 제2 금속층을 형성할 때 고주파 바어이스를 인가하는 방법에 대해서는 아무런 언급을 하지 않고 있다.
상기 실시예에서, 상기 금속층은 알루미늄층 또는 알루미늄 합금층을 포함한다. 이는, 알루미늄이 상기 금속층으로 가장 많이 사용되기 때문이다.
그리고, 상기 금속층의 적층에서, 상기 제1 금속층은 상온에서 적층한다. 이는, 상기 엘티에스 기술에서, 상기 알루미늄층 또는 알루미늄 합금층을 적층할 때 상기 상온이 가능하기 때문이다. 따라서, 상기 제1 금속층은 15 내지 30℃ 정도에서 적층하고, 바람직하게는 20℃ 정도의 온도에서 적층한다. 그리고, 상기 제1 금속층은 약 0.2 내지 0.4 mTorr의 압력 조건 하에서 적층한다. 상기 압력 조건은, 바람직하게는, 0.3 mTorr 정도이다. 이는, 상기 엘티에스 기술에서, 상기 알루미늄층 또는 알루미늄 합금층을 적층할 때 상기 압력 조건이 가능하기 때문이다.
상기 금속층의 적층에서, 상기 제2 금속층은 420 내지 660℃ 정도에서 적층한다. 이는, 상기 제2 금속층이 알루미늄층 또는 알루미늄 합금층인 경우, 상기 제2 금속층을 적층할 때 어느 정도의 리플로우 효과를 얻기 위함이다. 따라서, 상기 적층에서의 온도가 420℃ 미만일 경우에는 상기 리플로우 효과를 거의 얻을 수 없다. 상기 660℃의 온도는 알루미늄의 용융점이다. 따라서, 상기 적층에서의 온도가 660℃를 초과할 경우에는 상기 리플로우가 과다하게 일어난다.
상기 제2 금속층이 적층에서, 상기 기판 이면에 150 Watt 미만의 고주파 바이어스가 인가될 경우, 상기 고주파 바이어스가 작동하지 않는다. 그리고, 상기 기판 이면에 650 Watt 초과의 고주파 바이어스가 인가될 경우, 상기 고주파 바이어스의 제어가 용이하지 않다. 따라서, 상기 기판 이면에 인가되는 고주파 바이어스는 150 내지 650 Watt 정도이고, 바람직하게는 570 Watt 정도이다.
상기 실시예에서, 장벽 금속층 상에 상기 금속층을 형성할 수 있다. 구체적으로, 상기 기판 상에 장벽 금속층을 형성한 다음 상기 제1 금속층 및 제2 금속층으로 이루어지는 금속층을 형성한다. 상기 장벽 금속층은 또한 스퍼터링 기술을 사용하여 적층한다. 따라서, 상기 기판 상에 장벽 금속 물질을 포함하는 제3 타겟으로부터 스퍼터링되는 제3 스퍼터 입자들을 적층하여 상기 기판 상에 장벽 금속층을 형성한다. 상기 장벽 금속 물질은 티타늄 또는 질화 티타늄 물질을 포함한다. 따라서, 상기 장벽 금속층은 티타늄층 또는 질화티타늄층을 포함한다.
상기 실시예에서, 상기 금속층을 리플로우할 수 있다. 구체적으로, 상기 기판 상에 상기 제1 금속층 및 제2 금속층으로 이루어지는 금속층을 형성한 다음 상기 금속층을 리플로우한다. 따라서, 상기 콘택홀 또는 비아홀 내에 상기 금속층을 구성하는 금속 물질을 충분하게 필링시킬 수 있다. 상기 금속층이 알루미늄 물질로 이루어질 경우, 상기 리플로우는 상기 알루미늄이 용융점 이상의 온도에서 수행된다. 따라서, 상기 리플로우는 약 660℃ 이상의 온도에서 수행된다.
이와 같이, 상기 기판 상에 장벽 금속층을 형성하고, 상기 장벽 금속층 상에 상기 제1 금속층 및 제2 금속층으로 이루어지는 금속층을 형성한 다음 상기 금속층을 리플로우시킨다. 그리고, 상기 제2 금속층을 형성할 때 상기 기판 이면에 고주파 바이어스를 인가한다. 이에 따라, 콘택홀 또는 비어홀 내에 금속 물질이 충분하게 필링되는 금속층을 형성할 수 있다. 특히, 제1 금속층을 상온에서 형성하기 때문에 제1 금속층을 구성하는 금속 물질의 그레인(grain)들이 성장을 억제할 수 있다. 이에 따라, 제2 금속층을 형성할 때 상기 그레인들이 성장이 억제된 금속 물질들이 보다 용이하게 상기 기판 표면으로 리스터링된다. 따라서, 콘택홀 또는 비어홀 내에 금속 물질이 충분하게 필링되는 금속층을 형성할 수 있다.
도 1은 상기 금속층을 적층하기 위한 장치(1)를 나타낸다. 도 1을 참조하면, 상기 장치(1)는 상기 제1 금속층을 형성하기 위한 제1 스퍼터링 챔버(10)를 포함한다.
도 2는 상기 제1 스퍼터링 챔버(10)를 나타낸다. 도 2를 참조하면, 제1 스퍼터링 챔버(10)는 기판(W)이 놓여지는 제1 척(104) 및 제1 척(104)과 마주하는 부위에 수용되는 제1 타겟(102)을 포함한다. 제1 척(104)은 제1 스퍼터링 챔버(10) 내의 하부에 위치하고, 제1 타겟(102)은 제1 스퍼터링 챔버(10) 내의 상부에 위치하는 구성을 갖는다. 제1 척(104)은 정전척(electrostatic chuck : ESC)이다. 상기 제1 금속층은 상온에서 형성한다. 따라서, 상기 정전척을 사용함으로서 상기 상온의 쿨링(cooling) 효과를 얻을 수 있다. 그리고, 제1 타겟(102)은 금속 물질로 구성된다. 즉, 상기 제1 금속층을 구성하는 금속 물질로 구성된다. 이에 따라, 제1 타겟(102)으로부터 스퍼터링되는 스퍼터 입자들을 기판(W) 상에 적층하여 상기 제1 금속층을 형성한다. 구체적으로, 제1 타겟(102)은 알루미늄을 포함하는 금속 물질로 구성된다. 따라서, 기판(W) 상에 적층되는 제1 금속층은 알루미늄층 또는 알루미늄 합금층이다. 그리고, 제1 스퍼터링 챔버(10)를 사용한 공정은 상기 제1 금속층이 기판(W) 상에 형성할 금속층의 전체 적층 두께의 40 내지 60% 정도의 제1 두께를 갖도록 조정된다. 즉, 상기 금속층의 전체 적층 두께가 약 8,000Å일 경우, 상기 제1 금속층의 두께는 약 3,200 내지 4,800Å 두께를 갖도록 조정된다. 제1 스퍼터링 챔버(10)는 일측에 가스를 도입하는 도입 라인(도시되지 않음)이 연결된다. 그리고, 제1 스퍼터링 챔버(10)에는 플라즈마 파워 인가부(108)가 연결된다. 플라즈마 파워 인가부(108)는 제1 타겟(102)과 연결된다. 이에 따라, 플라즈마 상태에서 상기 제1 금속층을 형성한다.
상기 장치(1)는 제2 금속층을 형성하기 위한 제2 스퍼터링 챔버(20)를 포함한다.
도 3은 상기 제2 스퍼터링 챔버를 나타낸다. 도 3을 참조하면, 제2 스퍼터링 챔버(20)는 기판(W)이 놓여지는 제2 척(204) 및 제2 척(204)과 마주하는 부위에 수용되는 제2 타겟(202)을 포함한다. 제2 척(204)은 제2 스퍼터링 챔버(20) 내의 하부에 위치하고, 제2 타겟(202)은 제2 스퍼터링 챔버(20) 내의 상부에 위치하는 구성을 갖는다. 제2 척은(204)은 기판(W)을 가열하기 위한 히팅척이다. 상기 제2 금속층은 약 420 내지 660℃에서 형성한다. 따라서, 상기 히팅척은 약 420 내지 660℃ 정도의 온도로 기판(W)을 가열한다.
도 4는 상기 제2 척(204)의 다른 구성을 나타낸다. 도 4를 참조하면, 제2 척(204)은 정전척(204a) 및 상기 정전척(204a)에 놓여지는 기판(W)을 420 내지 660℃ 정도의 온도로 가열하는 히팅 부재(204b)를 포함한다. 상기 히팅 부재(204b)는 할로겐 램프, 히팅 코일 등과 같은 부재들이 주로 사용된다.
그리고, 제2 타겟(202)은 금속 물질로 구성된다. 구체적으로, 상기 제1 타겟(102)과 동일한 금속 물질로 구성된다. 이에 따라, 제2 타겟(202)으로부터 스퍼터링되는 스퍼터 입자들을 기판(W)의 제1 금속층 상에 적층하여 상기 제2 금속층을 형성한다. 구체적으로, 제2 타겟(202)은 알루미늄을 포함하는 금속 물질로 구성된다. 따라서, 기판(W)의 제1 금속층 상에 적층되는 제2 금속층은 알루미늄층 또는 알루미늄 합금층이다. 그리고, 제2 스퍼터링 챔버(20)를 사용한 공정은 상기 제2 금속층이 기판(W) 상에 형성할 금속층의 전체 적층 두께의 40 내지 60% 정도의 제2 두께를 갖도록 조정된다. 즉, 상기 금속층의 전체 적층 두께가 약 8,000Å일 경우, 상기 제2 금속층의 두께는 약 3,200 내지 4,800Å 두께를 갖도록 조정된다. 제2 스퍼터링 챔버(20)는 일측에 가스를 도입하는 도입 라인(도시되지 않음)이 연결된다. 그리고, 제2 스퍼터링 챔버(20)에는 플라즈마 파워 인가부(208)가 연결된다. 플라즈마 파워 인가부(208)는 제2 타겟(202)과 연결된다. 이에 따라, 플라즈마 상태에서 상기 제2 금속층을 형성한다.
또한, 상기 제2 스퍼터링 챔버(20)에는 고주파 바이어스 인가부(210)가 연결된다. 고주파 바이어스 인가부(210)는 제2 척(204)과 연결된다. 이에 따라, 상기 제2 금속층을 적층할 때 기판(W) 이면에 고주파 바이어스를 인가한다. 상기 고주파 바이어스의 인가는 기판(W) 상에 적층된 제1 및 제2 스퍼터 입자들을 기판(W) 표면으로 리스퍼터링시킬 수 있다. 따라서, 상기 고주파 바이어스의 인가에 의해 기판(W) 상에 형성되어 있는 콘택홀 또는 비아홀 내에 제1 및 제2 스퍼터 입자들을 용이하게 필링시킬 수 있다. 이때, 상기 고주파 바이어스가 150 Watt 이하로 인가될 경우, 상기 고주파 바이어스가 작동하지 않는다. 그리고, 상기 고주파 바이어스가 650 Watt 이상으로 인가될 경우, 상기 고주파 바이어스의 제어가 용이하지 않다. 따라서, 상기 고주파 바이어스는 150 내지 650 Watt 정도로 인가된다. 그리고, 고주파 바이어스 인가부(210)는 정합 부재(matching unit)(도시되지 않음)를 포함한다. 따라서, 상기 정합 부재를 사용하여 상기 고주파 바이어스를 적절하게 제어할 수 있다. 이는, 상기 정합 부재가 임피던스(impedance) 성분을 조절하기 위한 유도 기전력을 제공하기 때문이다.
이에 따라, 상기 제1 스퍼터링 챔버(10)를 사용하여 기판(W) 상에 제1 금속층을 적층한 다음 상기 제2 스퍼터링 챔버(20)를 사용하여 제2 금속층을 형성한다.이때, 상기 제1 스퍼터링 챔버(10)는 상온에서 공정이 이루어진다. 때문에, 기판(W) 상에 적층되는 제1 금속층 입자들의 그레인 성장을 억제할 수 있다. 그리고, 제2 스퍼터링 챔버(20)는 고온에서 공정이 이루어진다. 그리고, 고주파 바이어스를 인가한다. 이에 따라, 고온으로 리플로우 효과를 얻을 수 있고, 고주파 바이어스 인가로 리스퍼터링 효과를 얻을 수 있다. 이때, 제1 금속층 입자들의 그레인 성장이 억제된 상태이기 때문에 상기 리스퍼링 효과는 극대화된다.
상기 장치는 제3 스퍼터링 챔버, 리플로우 챔버 및 이송 챔버를 더 포함한다.
도 5는 상기 제3 스퍼터링 챔버(30)를 나타낸다. 도 5를 참조하면, 제3 스퍼터링 챔버(30)는 기판(W)이 놓여지는 제3 척(304) 및 제3 척(304)과 마주하는 부위에 수용되는 제3 타겟(302)을 포함한다. 제3 척(304)은 제3 스퍼터링 챔버(30) 내의 하부에 위치하고, 제3 타겟(302)은 제3 스퍼터링 챔버(30) 내의 상부에 위치하는 구성을 갖는다. 제3 척(304)은 정전척(electrostatic chuck : ESC)이다. 그리고, 제3 타겟(302)은 금속 물질로 구성된다. 즉, 상기 제3 금속층을 구성하는 금속 물질로 구성된다. 이에 따라, 제3 타겟(302)으로부터 스퍼터링되는 스퍼터 입자들을 기판(W) 상에 적층하여 상기 제3 금속층을 형성한다. 구체적으로, 제3 타겟(302)은 티타늄 또는 질화 티타늄을 포함하는 금속 물질로 구성된다. 따라서, 기판(W) 상에 적층되는 제3 금속층은 티타늄층 또는 질화티타늄층이다. 상기 제3 금속층은 장벽 금속층이다. 그리고, 상기 금속층이 알루미늄층 또는 알루미늄 합금층인 경우 상기 장벽 금속층은 티타늄 또는 질화티타늄층의 구성을 갖는다. 따라서, 상기 장벽 금속층은 상기 알루미늄층을 구성하는 알루미늄 입자들이 기판을 구성하는 입자들과 물질 이동하는 것을 저지한다. 그리고, 제3 스퍼터링 챔버(30)에는 플라즈마 파워 인가부(308)가 연결된다. 플라즈마 파워 인가부(308)는 제3 타겟(302)과 연결된다. 이에 따라, 플라즈마 상태에서 상기 제3 금속층을 형성한다.
리플로우 챔버(40)는 상기 금속층을 형성한 다음 상기 기판(W)을 고온으로 가열하는 챔버이다. 상기 리플로우 챔버(40)를 사용한 공정은 생략할 수 있다. 이는, 상기 제2 스퍼터링 챔버(20)에서 리플로우가 수행되기 때문이다. 다만, 상기 금속층을 보다 충분하게 필링하기 위하여 상기 리플로우 챔버(40)를 사용한 리플로우를 수행하는 것이다.
그리고, 이송 챔버(50)는 상기 장치(1)에서 기판(W)의 이송을 수행한다. 따라서, 이송 챔버(50)에는 이송 부재(도시되지 않음)가 설치된다. 상기 이송 부재는 상기 기판(W) 이면을 진공에 의해 흡착하는 구성을 갖는다. 이에 따라, 로더락 챔버(도시되지 않음)로부터 상기 기판(W)을 이송받아 제3 스퍼터링 챔버(30), 제1 스퍼터링 챔버(10), 제2 스퍼터링 챔버(20) 및 리플로우 챔버(40)의 순서로 상기 기판(W)을 이송한다. 즉, 상기 장치(1)를 사용한 공정이 상기 기판(W) 상에 장벽 금속층, 제1 금속층, 제2 금속층 및 리플로우의 순서로 순차적으로 이루어지기 때문이다.
또한, 상기 장치(1)는 디개싱 챔버(도시되지 않음) 및 고주파 식각 챔버(도시되지 않음)를 더 포함할 수 있다. 이에 따라, 상기 제3 금속층을 형성하기 이전에 디개싱 챔버를 사용하여 이전 공정에서 이송된 기판(W)을 세정하고, 고주파 식각 챔버를 사용하여 상기 기판(W) 상에 성장한 자연 산화층을 식각할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 상세히 설명하기로 한다.
도 6a는 콘택홀(61)을 갖는 층간 절연층(60)이 형성되어 있는 기판(W)을 나타낸다. 상기 층간 절연층(60)은 비피에스지(BPSG : borophosphosilicate glass) 등과 같은 절연 물질로 구성되고, 화학 기상 증착으로 형성한다. 그리고, 상기 층간 절연층(60)은 14,000Å 정도의 두께를 갖도록 형성된다. 상기 콘택홀(61)은 약 4.5 : 1 정도의 종횡비를 갖는다. 따라서, 상기 콘택홀(61) 부위는 0.31㎛ 정도의 선폭(CD : critical dimension)을 갖는다.
도 6b는 상기 콘택홀(61)을 갖는 층간 절연층(60) 상에 형성되어 있는 티타늄층(62)을 나타낸다. 상기 티타늄층(62)은 다음과 같이 형성한다.
먼저, 상기 콘택홀(61)을 갖는 층간 절연층(60)을 형성한 다음 상기 기판(W)을 금속층 적층 장치(1)로 이송한다. 이때, 상기 기판(W)은 로더락 챔버(도시되지 않음)로부터 상기 장치(1)의 이송 챔버(50)로 이송된다.
그리고, 상기 이송 챔버(50)는 상기 기판(W)을 디개싱 챔버로 이송한다. 상기 디개싱 챔버에서는 상기 기판(W)을 세정한다. 상기 디개싱 챔버를 이용한 세정은 상기 콘택홀(61)을 갖는 층간 절연층(60)을 형성할 때 생성된 오염 물질 등을 처리하기 위함이다.
이어서, 상기 이송 챔버(50)는 상기 기판(W)을 디개싱 챔버로부터 상기 고주파 식각 챔버로 이송한다. 상기 고주파 식각 챔버에서는 상기 기판(W) 상에 성장한 자연 산화층을 식각한다. 상기 자연 산화층은 상기 층간 절연층(60)을 형성한 다음 상기 로더락 챔버로 이송할 때 상기 기판(W)이 대기 중에 노출됨으로서 성장한다. 상기 자연 산화층은 금속 배선의 전기적 저항을 높이는 원인으로 작용하고, 금속층을 적층할 때 불량 소스를 제공한다. 때문에, 상기 고주파 식각 챔버를 사용하여 상기 자연 산화층을 식각한다.
그리고, 상기 이송 챔버(50)는 상기 기판(W)을 고주파 식각 챔버로부터 상기 제3 스퍼터링 챔버(30)로 이송한다. 상기 제3 스퍼터링 챔버(30)에서는 상기 콘택홀(61) 저부, 측벽 및 층간 절연층(60) 상에 연속적으로 티타늄층(62)을 적층한다. 즉, 티타늄 물질로 이루어지는 제3 타겟(302)으로부터 스퍼터링되는 스퍼터 입자들이 상기 콘택홀(61) 저부, 측벽 및 층간 절연층(60) 상에 연속적으로 적층됨으로서, 상기 티타늄층(62)이 형성된다. 이때, 상기 티타늄층(62)은 약 600Å의 두께를 갖도록 조정된다.
도 6c는 상기 타타늄층(62) 상에 형성되어 있는 제1 알루미늄층(66a)을 나타낸다. 상기 제1 알루미늄층(66a)은 다음과 같이 형성한다.
상기 이송 챔버(50)는 상기 제3 스퍼터링 챔버(30)로부터 제1 스퍼터링 챔버(10)로 상기 기판(W)을 이송한다. 상기 제1 스퍼터링 챔버(30)에서는 상기 티타늄층(62) 상에 제1 알루미늄층(66a)을 형성한다. 구체적으로, 상기 제1 스퍼터링 챔버(10)는 20℃ 및 0.3 mTorr 정도의 공정 분위기를 갖도록 조정된다. 또한, 상기 제1 스퍼터링 챔버(10)에 플라즈마 파워가 인가되고, 상기 제1 스퍼터링 챔버(10)내부로 아르곤 가스가 도입된다. 그리고, 상기 제1 알루미늄층(66a)을 형성하는 공정은 약 60초 동안 수행한다. 이에 따라, 알루미늄 물질로 이루어지는 제1 타겟(102)으로부터 스퍼터링되는 스퍼터 입자들이 상기 티타늄층(62) 상에 적층됨으로서, 상기 제1 알루미늄층(66a)이 형성된다. 상기 제1 알루미늄층(66a)는 4,000Å 정도의 두께를 갖도록 형성된다. 상기 4,000Å 정도의 두께는 전체 알루미늄층(66) 두께의 약 50%에 해당한다. 그리고, 상기 콘택홀(61) 부위에 형성되는 제1 알루미늄층(66a)은 상기 콘택홀(61)의 저부로 함몰되는 형태를 갖는다.
도 6d는 상기 제1알루미늄층(66a) 상에 형성되어 있는 제2 알루미늄층(66b)을 나타낸다. 따라서, 도 6d는 기판(W) 상에 제1 알루미늄층(66a) 및 제2 알루미늄층(66b)으로 이루어지는 알루미늄층(66)이 형성되어 있는 상태를 나타낸다.
상기 제2알루미늄층(66b)은 다음과 같이 형성한다.
상기 이송 챔버(50)는 상기 제1 스퍼터링 챔버(10)로부터 제2 스퍼터링 챔버(20)로 상기 기판(W)을 이송한다. 상기 제2 스퍼터링 챔버(20)에서는 상기 제1 알루미늄층(66a) 상에 제2 알루미늄층(66b)을 형성한다. 구체적으로, 상기 제2 스퍼터링 챔버(20)는 500℃ 및 0.3 mTorr 정도의 공정 분위기를 갖도록 조정된다. 또한, 상기 제2 스퍼터링 챔버(20)에 플라즈마 파워가 인가되고, 상기 제2 스퍼터링 챔버(20) 내부로 약 10sccm으로 아르곤 가스가 도입된다. 또한, 상기 기판(W)이 놓여지는 히팅척(204)으로 고주파 바이어스가 인가된다. 그리고, 상기 제2 알루미늄층(66b)을 형성하는 공정은 약 60초 동안 수행한다. 이에 따라, 알루미늄 물질로 이루어지는 제2 타겟(202)으로부터 스퍼터링되는 스퍼터 입자들이 상기 제1 알루미늄층(66a) 상에 적층됨으로서, 상기 제2 알루미늄층(66b)이 형성된다. 상기 제2 알루미늄층(66b)는 4,000Å 정도의 두께를 갖도록 형성된다. 상기 4,000Å 정도의 두께는 전체 알루미늄층(66) 두께의 약 50%에 해당한다. 그리고, 상기 콘택홀(61) 부위에 형성되는 제2 알루미늄층(66a)은 상기 콘택홀(61) 내에 충분하게 필링되는 형태를 갖는다.
도 7은 상기 제2 알루미늄층을 적층할 때 콘택홀 부위에 적층되어 있는 제1 및 제2 스퍼터 입자들의 거동 상태를 나타낸다.
도 7을 참조하면, 상기 제2 알루미늄층을 적층할 때, 상기 콘택홀 부위에서는 제1 및 제2 스퍼터 입자들이 상기 콘택홀 저부로 계속해서 리스퍼터링된다. 이는, 상기 제2 알루미늄층을 적층할 때, 상기 기판 이면에 고주파 바이어스를 인가하기 때문이다. 즉, 상기 고주파 바이어스의 인가에 의해 상기 콘택홀 입구 부위로 적층되고 있는 스퍼터 입자들이 상기 콘택홀 입구 부위에 적층되어 있는 상기 제1 및 제2 스퍼터 입자들과 충돌하기 때문이다. 또한, 상기 고주파 바이어스의 인가에 의해 상기 콘택홀 입구 부위에 적층되어 있는 상기 제1 및 제2 스퍼터 입자들이 상기 콘택홀 저부로 거동하기 때문이다. 그리고, 상기 제2 알루미늄층을 고온에서 형성하기 때문에 리플로우 효과 또한 부수적으로 얻을 수 있다. 따라서, 상기 리스퍼터링은 보다 용이하게 이루어진다.
이어서, 상기 이송 챔버는 상기 알루미늄층이 형성되어 있는 기판을 상기 제2 스퍼터링 챔버로부터 상기 리플로우 챔버로 이송한다. 상기 리플로우 챔버에서는 상기 알루미늄층의 리플로우가 이루어진다. 이에 따라, 상기 콘택홀 내에 알루미늄층이 충분하게 필링된다.
그리고, 상기 이송 챔버는 상기 기판을 상기 리플로우 챔버로부터 상기 로더락 챔버로 이송한다. 따라서, 상기 알루미늄층의 형성이 완성된다. 그리고, 상기 알루미늄층이 형성된 기판은 상기 로더락 챔버로부터 후속 공정을 위한 장치로 이송된다.
이와 같이, 상기 알루미늄층은 제1 알루미늄층 및 제2 알루미늄층을 순차적으로 형성하는 두 단계의 공정을 통하여 형성된다. 그리고, 상기 두 단계의 공정은 모두 스퍼터링으로 구성된다. 상기 제1 알루미늄층은 상온에서 수행된다. 따라서, 제1 알루미늄층을 구성하는 입자들의 그레인 성장을 억제할 수 있다. 이는, 상기 리스퍼터링의 효율을 높이는 원인이다. 그리고, 상기 제2 알루미늄층을 형성할 때, 고주파 바이어스를 인가한다. 이에 따라, 콘택홀 또는 비어홀 내에 알루미늄층을 충분하게 필링시킬 수 있다. 따라서, 보이드 등과 같은 금속 공정에서의 결함을 최소화할 수 있다.
이하, 본 발명의 실시예들을 상세히 설명한다.
실시예 1
제1 스퍼터링 챔버 및 제2 스퍼터링 챔버를 갖는 스퍼터링 장치를 마련하였다. 상기 제1 및 제2 스퍼터링 챔버는 엘피(LP) 타입의 마그네트를 갖고, 기판과 타겟 사이의 거리가 193mm 정도인 챔버이다. 그리고, 알루미늄 물질로 구성되는 제1 및 제2 타겟을 마련하였다. 그리고, 상기 알루미늄층을 형성하기 위한 시료로서, 기판 상에 약 9,300Å의 두께를 갖는 층간 절연층 및 약 1,000Å의 두께를 갖는 티타늄층이 형성된 시료를 마련하였다. 상기 층간 절연층은 산화 물질층이다. 그리고, 상기 층간 절연층에는 선폭이 625nm 정도이고, 종횡비가 0.92 : 1 정도인 콘택홀이 형성되어 있다.
먼저, 상기 시료의 티타늄층 상에 4,000Å 정도의 두께를 갖는 제1 알루미늄층을 형성하였다. 그리고, 상기 제1 알루미늄층 상에 4,000Å 정도의 두께를 갖는 제2 알루미늄층을 형성하였다. 상기 제2 알루미늄층을 형성할 때, 약 570 Watt의 고주파 바이어스를 인가하였다.
상기 알루미늄층이 형성된 시료를 주사전자현미경으로 확인한 결과, 상기 콘택홀 내에 알루미늄 물질들이 충분하게 필링되어 있는 것을 확인하였다. 따라서, 제1 알루미늄층 및 제2 알루미늄층의 두 단계 구성을 갖는 적층 방법과, 고주파 바이어스를 인가하는 방법을 적용할 경우 양호한 알루미늄층을 얻을 수 있다.
실시예 2
상기 제1 알루미늄층을 2,000Å 정도의 두께로 형성하고, 상기 제2 알루미늄층을 3차례에 걸쳐 6,000Å 정도의 두께로 형성하는 것을 제외하고는 상기 제1 실시예과 동일한 방법으로 상기 알루미늄층을 형성하였다.
상기 알루미늄층이 형성된 시료를 주사전자현미경으로 확인한 결과, 상기 콘택홀 내에 알루미늄 물질들이 충분하게 필링되어 있는 것을 확인하였다. 따라서, 제1 알루미늄층 및 제2 알루미늄층의 두 단계 구성을 갖는 적층 방법과, 고주파 바이어스를 인가하는 방법을 적용할 경우 양호한 알루미늄층을 얻을 수 있다.
실시예 3
상기 제1 알루미늄층을 5,000Å 정도의 두께로 형성하고, 상기 제2 알루미늄층을 3,000Å 정도의 두께를 갖도록 형성하고, 상기 제1 및 제2 알루미늄층으로 이루어지는 알루미늄층을 형성한 다음 약 90초 동안 리플로우를 수행하는 것을 제외하고는 실시예 1과 동일한 방법으로 상기 알루미늄층을 형성하였다.
상기 알루미늄층이 형성된 시료를 주사전자현미경으로 확인한 결과, 상기 콘택홀 내에 알루미늄 물질들이 충분하게 필링되어 있는 것을 확인하였다. 따라서, 제1 알루미늄층 및 제2 알루미늄층의 두 단계 구성을 갖는 적층 방법과, 고주파 바이어스를 인가하는 방법을 적용할 경우 양호한 알루미늄층을 얻을 수 있다.
비교예 1
단일 공정으로 8,000Å 정도의 두께를 갖도록 알루미늄층을 형성하는 것을 제외하고는 실시예 1과 유사한 방법으로 상기 알루미늄층을 형성하였다. 즉, 상기 실시예과 동일한 시료 상에 단일 공정으로 알루미늄층을 형성하였다. 그리고, 상기 알루미늄층을 형성할 때 상기 시료 이면에 570 Watt 정도의 고주파 바이어스를 인가하였다. 이때, 상기 알루미늄층의 적층 속도는 37Å/sec 정도이다.
상기 알루미늄층이 형성된 시료를 주사전자현미경으로 확인한 결과, 콘택홀 내에 보이드가 발생한 것을 확인할 수 있었다.
비교예 2
300 Watt 정도의 고주파 바이어스를 인가하는 것을 제외하고는 상기 비교예 1과 동일한 방법으로 알루미늄층을 적층하였다. 이때, 상기 알루미늄층의 적층 속도는 50Å/sec 정도이다.
상기 알루미늄층이 형성된 시료를 주사전자현미경으로 확인한 결과, 콘택홀 내에 보이드가 발생한 것을 확인할 수 있었다.
비교예 3
고주파 바이어스를 인가하지 않는 것을 제외하고는 상기 비교예 1과 동일한 방법으로 알루미늄층을 적층하였다. 이때, 상기 알루미늄층의 적층 속도는 55Å/sec 정도이다.
상기 알루미늄층이 형성된 시료를 주사전자현미경으로 확인한 결과, 콘택홀 입구 부위가 오픈되어 있는 것을 확인할 수 있었다.
상기 비교예 1 내지 3에서와 같이, 단일 공정에서 고주파 바이어스를 인가할 경우에는 초기 알루미늄의 핵 형성에서 상기 알루미늄의 그레인 성장을 억제시키지 못한다. 즉, 상기 고주파 바이어스가 상기 그레인의 성장을 촉진시킨다. 따라서, 상기 그레인은 큰 사이즈를 갖는다. 때문에, 상기 알루미늄층을 형성하기 위한 알루미늄의 플로우에 상기 큰 사이즈를 갖는 그레인이 부정적 영향을 끼친다. 이에 따라, 상기 콘택홀 내에 알루미늄이 필링되기 이전에 상기 콘택홀 입구가 클로저됨으로서, 상기 보이드가 빈번하게 발생하는 것이다.
그리고, 상기 실시예 1 내지 3에서 같이, 두 단계 구성을 갖는 적층 방법과, 고주파 바이어스를 인가하는 방법을 적용할 경우, 초기 알루미늄의 핵 형성에서 상기 알루미늄이 그레인 성장을 억제할 수 있다. 즉, 초기에 상기 고주파 바이어스를 인가하지 않기 때문이다. 이에 따라, 상기 그레인은 작은 사이즈를 갖는다. 그리고, 상기 그레인이 작은 사이즈를 갖기 때문에 후속되는 공정에서 용이하게 리스퍼터링이 일어난다. 이에 따라, 상기 콘택홀 내에 충분하게 상기 알루미늄이 필링된다.
따라서, 본 발명에 의하면, 콘택홀 또는 비어홀 내에 금속 물질이 충분하게 필링되는 금속층을 형성할 수 있다. 따라서, 상기 금속층으로 이루어지는 금속 배선의 신뢰도가 향상되는 효과를 기대할 수 있다.
그리고, 알루미늄으로 상기 금속층을 형성함으로서, 콘택 저항 등으로 인한 불량 발생을 최소화할 수 있다. 또한, 두 단계의 금속 적층 공정을 수행함에도 불구하고, 동일 물질 및 동일 기술을 적용하기 때문에 생산성이 향상되는 효과를 기대할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (18)

  1. 기판 상에 금속 물질을 포함하는 제1 타겟으로부터 스퍼터링되는 제1 스퍼터 입자들을 적층하여 상기 기판 상에 전체 적층 두께의 40 내지 60% 정도의 제1두께를 갖는 제1 금속층을 형성하는 단계; 및
    상기 제1 금속층 상에 상기 제1 타겟과 동일한 물질로 이루어지는 제2 타겟으로부터 스퍼터링되는 제2 스퍼터 입자들을 적층하여 상기 제1 금속층 상에 상기 제1 금속층과 동일한 물질로 이루어지고, 상기 전체 적층 두께의 40 내지 60% 정도의 제2 두께를 갖는 제2 금속층을 형성하고, 상기 제2 금속층을 적층할 때 상기 기판 이면에 고주파(radio frequency) 바이어스를 인가하여 상기 기판 상에 적층된 제1 및 제2 스퍼터 입자들을 상기 기판 표면으로 리스퍼터링(resputtering)시키는 단계를 포함하는 것을 특징으로 하는 금속층 적층 방법.
  2. 제1 항에 있어서, 상기 금속층은 알루미늄층 또는 알루미늄 합금층을 포함하는 것을 특징으로 하는 금속층 적층 방법.
  3. 제2 항에 있어서, 상기 금속층 중에서 제1 금속층은 상온에서, 0.2 내지 0.4 mTorr의 압력 조건 하에서 형성하는 것을 특징으로 하는 금속층 적층 방법.
  4. 제2 항에 있어서, 상기 금속층 중에서 제2 금속층은 420℃ 내지 알루미늄의용융점(melting point) 이하의 온도에서, 0.2 내지 0.4 mTorr의 압력 조건 하에서, Ar 가스의 플라즈마 상태에서 형성하는 것을 특징으로 하는 금속층 적층 방법.
  5. 제1 항에 있어서, 상기 금속층 중에서 제2 금속층을 적층할 때 상기 기판 이면에 인가되는 고주파 바이어스는 150 내지 650 Watt인 것을 특징으로 하는 금속층 적층 방법.
  6. 제1 항에 있어서, 상기 기판 상에 장벽 금속 물질을 포함하는 제3 타겟으로부터 스퍼터링되는 제3 스퍼터 입자를 적층하여 상기 기판 상에 장벽 금속층을 형성하는 단계를 더 포함하고, 상기 장벽 금속층을 형성한 다음 상기 장벽 금속층 상에 상기 제1 금속층 및 제2 금속층을 순차적으로 형성하는 것을 특징으로 하는 금속층 적층 방법.
  7. 제6 항에 있어서, 상기 장벽 금속층은 티타늄층 또는 질화티타늄층을 포함하는 것을 특징으로 하는 금속층 적층 방법.
  8. 제1 항에 있어서, 상기 금속층을 고온 리플로우시키는 단계를 더 포함하고, 상기 금속층을 형성한 다음 상기 고온 리플로우를 수행하는 것을 특징으로 하는 금속층 적층 방법.
  9. 제1 항에 있어서, 상기 기판은 상기 기판 상에 형성되고, 패터닝에 의해 형성된 콘택홀 또는 비아홀을 갖는 절연층을 포함하고, 상기 리스퍼터링에 의해 콘택홀 또는 비아홀 내에 상기 제1 및 제2 스퍼터 입자들을 필링(filling)시키는 것을 특징으로 하는 금속층 적층 방법.
  10. 기판이 놓여지는 제1 척 및 상기 제1 척과 마주하고, 금속 물질을 포함하는 제1타겟을 수용하고, 상기 기판 상에 제1 타겟으로부터 스퍼터링되는 제1 스퍼터 입자를 적층하여 상기 기판 상에 전체 적층 두께의 40 내지 60% 정도의 제1 두께를 갖는 제1 금속층을 형성하는 제1 스퍼터링 챔버;
    상기 기판이 놓여지는 제2 척 및 상기 제2 척과 마주하고, 상기 제1 타겟과 동일한 물질로 이루어지는 제2 타겟을 수용하고, 상기 제1 금속층 상에 제2 타겟으로부터 스퍼터링되는 제2 스퍼터 입자를 적층하여 상기 제1 금속층 상에 상기 제1 금속층과 동일한 물질로 이루어지고, 상기 전체 적층 두께의 40 내지 60% 정도의 제2 두께를 갖는 제2 금속층을 형성하는 제2 스퍼터링 챔버; 및
    상기 제2 스퍼터링 챔버의 제2 척과 연결되고, 상기 제2 금속층을 적층할 때 상기 기판 이면에 고주파 바이어스를 인가하여 상기 기판 상에 적층된 제1 및 제2 스퍼터 입자들을 상기 기판 표면으로 리스퍼터링시키는 바이어스 인가 수단을 포함하는 것을 특징으로 하는 금속층 적층 장치.
  11. 제10 항에 있어서, 상기 제1 척은 정전척(electrostatic chuck)인 것을 특징으로 하는 금속층 적층 장치.
  12. 제10 항에 있어서, 상기 제1 타겟은 금속 물질로서 알루미늄 물질을 포함하는 것을 특징으로 하는 금속층 적층 장치.
  13. 제10 항에 있어서, 상기 제2 척은 420℃ 내지 알루미늄의 용융점 이하의 온도로 상기 기판을 가열하는 히팅척(heating chuck)인 것을 특징으로 하는 금속층 적층 장치.
  14. 제10 항에 있어서, 상기 제2 척은 정전척 및 상기 정전척에 놓여지는 기판에 420℃ 내지 알루미늄의 용융점 이하의 온도를 인가하는 히팅 부재를 포함하는 히팅척 조립체인 것을 특징으로 하는 금속층 적층 장치.
  15. 제10 항에 있어서, 상기 바이어스 인가 수단은 상기 기판 이면에 150 내지 650 Watt를 인가하는 것을 특징으로 하는 금속층 적층 방법.
  16. 제10 항에 있어서, 상기 적층 장치는 기판이 놓여지는 제3 척 및 상기 제3 척과 마주하고, 장벽 금속 물질을 포함하는 제3 타겟을 수용하고, 상기 기판 상에 제3 타겟으로부터 스퍼터링되는 제3 스퍼터 입자들을 적층하여 상기 기판 상에 장벽 금속층을 형성하는 제3 스퍼터링 챔버를 더 포함하고, 상기 기판을 상기 제3 스퍼터링 챔버로부터 상기 제1 스퍼터링 챔버로 이송하여 상기 장벽 금속층 상에 상기 제1 금속층을 적층하는 것을 특징으로 하는 금속층 적층 장치.
  17. 제16 항에 있어서, 상기 제3 타겟은 장벽 금속 물질로서 티타늄 물질을 포함하는 것을 특징으로 하는 금속층 적층 장치.
  18. 제10 항에 있어서, 상기 적층 장치는 상기 기판을 이송시키는 이송 챔버를 더 포함하고, 상기 기판을 상기 제3 스퍼터링 챔버, 제1 스퍼터링 챔버 및 제2 스퍼터링 챔버의 순서로 이송시키는 것을 특징으로 하는 금속층 적층 장치.
KR10-2001-0060575A 2001-09-28 2001-09-28 금속층 적층방법 및 장치 KR100439475B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0060575A KR100439475B1 (ko) 2001-09-28 2001-09-28 금속층 적층방법 및 장치
US10/245,285 US20030062254A1 (en) 2001-09-28 2002-09-18 Method and apparatus for depositing a metal layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0060575A KR100439475B1 (ko) 2001-09-28 2001-09-28 금속층 적층방법 및 장치

Publications (2)

Publication Number Publication Date
KR20030027390A true KR20030027390A (ko) 2003-04-07
KR100439475B1 KR100439475B1 (ko) 2004-07-09

Family

ID=19714800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0060575A KR100439475B1 (ko) 2001-09-28 2001-09-28 금속층 적층방법 및 장치

Country Status (2)

Country Link
US (1) US20030062254A1 (ko)
KR (1) KR100439475B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004092581A1 (en) * 2003-04-15 2004-10-28 Board Of Trustees Operating Michigan State University Prestrained thin-film shape memory actuator using polymeric substrates
TW200704810A (en) * 2005-07-21 2007-02-01 Hsiuping Inst Technology Automatic in-line sputtering system with an integrated surface corona pretreatment
TWI476289B (zh) 2006-12-12 2015-03-11 Oerlikon Advanced Technologies Ag 在高能脈衝磁管噴濺中之消弧及產生脈波
CN103383992B (zh) * 2013-08-13 2015-12-02 深圳市华星光电技术有限公司 Oled器件的封装方法及用该方法封装的oled器件
US10354871B2 (en) 2017-09-11 2019-07-16 General Electric Company Sputtering system and method for forming a metal layer on a semiconductor device
WO2020036936A1 (en) * 2018-08-14 2020-02-20 Massachusetts Institute Of Technology Methods of fabricating thin films comprising lithium-containing materials
US11222816B2 (en) * 2020-06-16 2022-01-11 Applied Materials, Inc. Methods and apparatus for semi-dynamic bottom up reflow

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63157870A (ja) * 1986-12-19 1988-06-30 Anelva Corp 基板処理装置
KR930005238B1 (ko) * 1990-10-25 1993-06-16 현대전자산업 주식회사 금속박막의 평탄화 형성방법
JPH04280425A (ja) * 1991-03-07 1992-10-06 Sony Corp 配線形成方法
US5633201A (en) * 1992-11-30 1997-05-27 Hyundai Electronics Industries, Co., Ltd. Method for forming tungsten plugs in contact holes of a semiconductor device
JP3382031B2 (ja) * 1993-11-16 2003-03-04 株式会社東芝 半導体装置の製造方法
KR100336554B1 (ko) * 1994-11-23 2002-11-23 주식회사 하이닉스반도체 반도체소자의배선층형성방법
KR0183729B1 (ko) * 1995-08-18 1999-04-15 김광호 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법
US5725739A (en) * 1996-07-08 1998-03-10 Micron Technology, Inc. Low angle, low energy physical vapor deposition of alloys
US5830327A (en) * 1996-10-02 1998-11-03 Intevac, Inc. Methods and apparatus for sputtering with rotating magnet sputter sources
US5783282A (en) * 1996-10-07 1998-07-21 Micron Technology, Inc. Resputtering to achieve better step coverage of contact holes
US5976327A (en) * 1997-12-12 1999-11-02 Applied Materials, Inc. Step coverage and overhang improvement by pedestal bias voltage modulation
KR100458297B1 (ko) * 1997-12-31 2005-02-24 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
US6121134A (en) * 1998-04-21 2000-09-19 Micron Technology, Inc. High aspect ratio metallization structures and processes for fabricating the same
US6183614B1 (en) * 1999-02-12 2001-02-06 Applied Materials, Inc. Rotating sputter magnetron assembly

Also Published As

Publication number Publication date
KR100439475B1 (ko) 2004-07-09
US20030062254A1 (en) 2003-04-03

Similar Documents

Publication Publication Date Title
US9991157B2 (en) Method for depositing a diffusion barrier layer and a metal conductive layer
US6045666A (en) Aluminum hole filling method using ionized metal adhesion layer
US6217721B1 (en) Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer
US6610151B1 (en) Seed layers for interconnects and methods and apparatus for their fabrication
US7732314B1 (en) Method for depositing a diffusion barrier for copper interconnect applications
EP0799903A2 (en) Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
US20020068458A1 (en) Method for integrated in-situ cleaning and susequent atomic layer deposition within a single processing chamber
JPH09172085A (ja) 低温で基板のステップカバレージを改良する方法及び装置
US5918150A (en) Method for a chemical vapor deposition of copper on an ion prepared conductive surface
TW552642B (en) Integrated system for oxide etching and metal liner deposition
US5227337A (en) Interconnection forming method
EP0818817A2 (en) Aluminium hole filling using ionized metal adhesion layer
US6855632B2 (en) Cu film deposition equipment of semiconductor device
KR100439475B1 (ko) 금속층 적층방법 및 장치
JP2000021884A (ja) 半導体素子における配線形成方法
JPH1074707A (ja) アルミニウム接触用チタニウム・アルミナイド湿潤層
JP3408463B2 (ja) 半導体装置の製造方法
JPH09120991A (ja) 結晶学的に配向されたライナー層を利用した、狭いアパーチャに対する金属の充填及び相互接続の形成
EP0849779A2 (en) Process for forming a semiconductor structure comprising ion cleaning and depositing steps and integrated cluster tool for performiong the process
JP2003133255A (ja) 障壁金属層の積層方法
TW452959B (en) A novel hole-filling technique using CVD aluminium and PVD aluminum integration
US7488681B2 (en) Method for fabricating Al metal line
JPH10233444A (ja) 半導体装置の製造方法
JP2832990B2 (ja) 多層配線形成方法およびこれに用いる真空蒸着装置
US6316355B1 (en) Method for forming metal wire using titanium film in semiconductor device having contact holes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20080602

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee