JP3105573B2 - マイクロ波帯半導体装置用パッケージ - Google Patents
マイクロ波帯半導体装置用パッケージInfo
- Publication number
- JP3105573B2 JP3105573B2 JP03144328A JP14432891A JP3105573B2 JP 3105573 B2 JP3105573 B2 JP 3105573B2 JP 03144328 A JP03144328 A JP 03144328A JP 14432891 A JP14432891 A JP 14432891A JP 3105573 B2 JP3105573 B2 JP 3105573B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- package
- frame
- microwave band
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Waveguides (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ波帯半導体装
置用パッケージに関し、特にマイクロ波帯パッケージの
電極引出し部分の構造に関する。
置用パッケージに関し、特にマイクロ波帯パッケージの
電極引出し部分の構造に関する。
【０００２】
【従来の技術】従来のマイクロ波帯パッケージは、図２
（ａ）に示す様に金属放熱板１の上に側壁２が枠状に形
成され、その側壁面は側壁メタライズ３が施され、側壁
上面に金属キャップ封止用のメタライズパターン８が形
成されていた。
（ａ）に示す様に金属放熱板１の上に側壁２が枠状に形
成され、その側壁面は側壁メタライズ３が施され、側壁
上面に金属キャップ封止用のメタライズパターン８が形
成されていた。
【０００３】このパッケージの電極引出し部分は、図２
（ｂ）の断面図に示される。接地面である放熱板１上に
第１層目の誘電体層４が形成され、その上面に電極引出
し用の導体パターン５がメタライズされ、その上に第２
層目の誘電体層６が形成されており、その上面に封止用
のメタライズパターン８が形成されていた。
（ｂ）の断面図に示される。接地面である放熱板１上に
第１層目の誘電体層４が形成され、その上面に電極引出
し用の導体パターン５がメタライズされ、その上に第２
層目の誘電体層６が形成されており、その上面に封止用
のメタライズパターン８が形成されていた。
【０００４】この導体パターン５は、接地面である金属
放熱板１と封止用のメタライズパターン８ではさまれる
トリプレート構造を成した分布定数線路として働いてい
た。
放熱板１と封止用のメタライズパターン８ではさまれる
トリプレート構造を成した分布定数線路として働いてい
た。
【０００５】
【発明が解決しようとする課題】この従来のマイクロ波
帯パッケージにおいて、電極引出し部分が分布定数線路
として機能する場合、伝送線路の特性インピーダンスは
外部回路の特性インピーダンス５０Ωと整合を取る必要
から５０Ωに設計しなければならない。
帯パッケージにおいて、電極引出し部分が分布定数線路
として機能する場合、伝送線路の特性インピーダンスは
外部回路の特性インピーダンス５０Ωと整合を取る必要
から５０Ωに設計しなければならない。
【０００６】伝送線路の特性として図３及び図４に示す
伝送線路の電極構造がある。図３のマイクロストリップ
ラインは、接地電極１０を設けた誘電体基盤９に導体パ
ターン５が設けられ、図４のトリプレート構造は、接地
電極１０，１０ａをもった各誘電体基板９，９ａの間に
導体パターン５が挟まれた構造となっている。これらの
特性インピータンスを両者とも５０Ωに設計した場合、
その時の伝送線路の導体パターン５の幅は、図３のマイ
クロストリップラインに比較し、図４のトリプレート構
造の伝送線路が約半分程度となる。
伝送線路の電極構造がある。図３のマイクロストリップ
ラインは、接地電極１０を設けた誘電体基盤９に導体パ
ターン５が設けられ、図４のトリプレート構造は、接地
電極１０，１０ａをもった各誘電体基板９，９ａの間に
導体パターン５が挟まれた構造となっている。これらの
特性インピータンスを両者とも５０Ωに設計した場合、
その時の伝送線路の導体パターン５の幅は、図３のマイ
クロストリップラインに比較し、図４のトリプレート構
造の伝送線路が約半分程度となる。
【０００７】一方、高出力のパワートランジスタやパワ
ーＦＥＴにおいては、電極端子電流が１０Ａ以上と大き
くなる場合がある為、電極引出し部であるトリプレート
構造の伝送線路の線路幅は電流による線路の溶断に対し
て十分余裕を持たせた設計をしなければならない。
ーＦＥＴにおいては、電極端子電流が１０Ａ以上と大き
くなる場合がある為、電極引出し部であるトリプレート
構造の伝送線路の線路幅は電流による線路の溶断に対し
て十分余裕を持たせた設計をしなければならない。
【０００８】従って、電流溶断に対する信頼度によって
決定される伝送線路の幅が特性インピーダンス５０Ωを
実現する線路幅よりも大きくなる場合も考えられる。特
に、トリプレート構造をとる従来のマイクロ波帯パッケ
ージの電極引出し部の伝送線路において、しかも上面の
封止用のメタライズパターンも接地されている場合、特
性インピーダンス５０Ωを満足し、かつ電流容量を満足
する線路幅の設計範囲が狭くなるという問題があった。
決定される伝送線路の幅が特性インピーダンス５０Ωを
実現する線路幅よりも大きくなる場合も考えられる。特
に、トリプレート構造をとる従来のマイクロ波帯パッケ
ージの電極引出し部の伝送線路において、しかも上面の
封止用のメタライズパターンも接地されている場合、特
性インピーダンス５０Ωを満足し、かつ電流容量を満足
する線路幅の設計範囲が狭くなるという問題があった。
【０００９】本発明の目的は、このような問題を解決
し、導体パターンの線路幅を広げられるようにしたマイ
クロ波帯半導体装置用パッケージを提供することにあ
る。
し、導体パターンの線路幅を広げられるようにしたマイ
クロ波帯半導体装置用パッケージを提供することにあ
る。
【００１０】
【課題を解決するための手段】本発明のマイクロ波帯パ
ッケージの構成は、金属放熱板上に設けられた枠状の第
１層目の誘電体層と、前記第１層目の誘電体層上に外周
壁を揃えて設けられた前記第１層目の誘電体層よりも幅
の狭い幅の枠状の第２層目の誘電体層と、前記第２層目
の誘電体層上に設けられ前記第２層目の誘電体層より幅
が広く内側に突出した枠状の第３層目の誘電体層と、前
記第１層目の誘電体層上に設けられた１個以上の端子電
極部及び前記端子電極部を引き出す導電パターン部と、
前記第１層目の誘電体層、前記第２層目の誘電体層及び
前記第３層目の誘電体層からなる断面が逆Ｌ字型をした
枠状の側壁部の前記端子電極部周辺部を除く側壁面及び
前記第３層目の誘電体層上面に設けられた側壁メタライ
ズ部と、前記第３層目の誘電体層上面のうち前記内側に
突出した部分上に前記第２層目の誘電体層との重なりを
避けて設けられたキャップ封止用メタライズパターンと
を有することを特徴とする。
ッケージの構成は、金属放熱板上に設けられた枠状の第
１層目の誘電体層と、前記第１層目の誘電体層上に外周
壁を揃えて設けられた前記第１層目の誘電体層よりも幅
の狭い幅の枠状の第２層目の誘電体層と、前記第２層目
の誘電体層上に設けられ前記第２層目の誘電体層より幅
が広く内側に突出した枠状の第３層目の誘電体層と、前
記第１層目の誘電体層上に設けられた１個以上の端子電
極部及び前記端子電極部を引き出す導電パターン部と、
前記第１層目の誘電体層、前記第２層目の誘電体層及び
前記第３層目の誘電体層からなる断面が逆Ｌ字型をした
枠状の側壁部の前記端子電極部周辺部を除く側壁面及び
前記第３層目の誘電体層上面に設けられた側壁メタライ
ズ部と、前記第３層目の誘電体層上面のうち前記内側に
突出した部分上に前記第２層目の誘電体層との重なりを
避けて設けられたキャップ封止用メタライズパターンと
を有することを特徴とする。
【００１１】
【実施例】図１（ａ），（ｂ）は本発明の実施例のマイ
クロ波帯パッケージの断面図およびその電極引出しを行
う伝送線路部分の拡大断面図である。
クロ波帯パッケージの断面図およびその電極引出しを行
う伝送線路部分の拡大断面図である。
【００１２】パッケージの構造としては、図１（ａ）に
示す様に、金属放熱板１上に側壁２が輪上に形成され、
この側壁面は側壁メタライズ３が施され、側壁上面に金
属キャップ封止用のメタライズパターン８が形成されて
いる。
示す様に、金属放熱板１上に側壁２が輪上に形成され、
この側壁面は側壁メタライズ３が施され、側壁上面に金
属キャップ封止用のメタライズパターン８が形成されて
いる。
【００１３】図１（ｂ）の電極引出し部分の拡大断面図
において、金属放熱板１上に第一層目の誘電体層４が形
成され、その上面に電極引出し用の導体パターン５がメ
タライズされ、その上に第２層目の誘電体層６が形成さ
れる。従来のマイクロ波帯パッケージでは、この第２層
目の誘電体層６の上面にキャップ封止用のメタライズパ
ターン８が形成された場合、導体パターン５が第１層目
と第２層目の誘電体層を介して金属放熱板１とキャップ
封止用のメタライズパターン８にはさまれ、トリプレー
ト構造の伝送線路となっていた。
において、金属放熱板１上に第一層目の誘電体層４が形
成され、その上面に電極引出し用の導体パターン５がメ
タライズされ、その上に第２層目の誘電体層６が形成さ
れる。従来のマイクロ波帯パッケージでは、この第２層
目の誘電体層６の上面にキャップ封止用のメタライズパ
ターン８が形成された場合、導体パターン５が第１層目
と第２層目の誘電体層を介して金属放熱板１とキャップ
封止用のメタライズパターン８にはさまれ、トリプレー
ト構造の伝送線路となっていた。
【００１４】本実施例においては、第２層目の誘電体層
６の上にこの第２層目よりも壁厚の大きい第３層目の誘
電体層７を形成し側壁断面の形状を逆Ｌ字形とした。こ
の断面形状により、第３層目の誘電体層上面に形成され
るキャップ封止用メタライズパターン８の位置をパッケ
ージ内側へずらすことができ、導体パターン５の幅を広
げることができる。
６の上にこの第２層目よりも壁厚の大きい第３層目の誘
電体層７を形成し側壁断面の形状を逆Ｌ字形とした。こ
の断面形状により、第３層目の誘電体層上面に形成され
るキャップ封止用メタライズパターン８の位置をパッケ
ージ内側へずらすことができ、導体パターン５の幅を広
げることができる。
【００１５】
【発明の効果】以上説明したように本発明のマイクロ波
帯パッケージは、端子電極の電極引き出し部の導体パタ
ーンの幅が従来パッケージの約２倍までとれるので、端
子電極の電流容量が従来パッケージの約２倍となるとい
う効果を有する。また、電流容量に対し伝送線路の幅が
制限を受ける設計においては、従来パッケージに対して
パッケージのインピーダンスの周波数特性が改善される
効果を有する。
帯パッケージは、端子電極の電極引き出し部の導体パタ
ーンの幅が従来パッケージの約２倍までとれるので、端
子電極の電流容量が従来パッケージの約２倍となるとい
う効果を有する。また、電流容量に対し伝送線路の幅が
制限を受ける設計においては、従来パッケージに対して
パッケージのインピーダンスの周波数特性が改善される
効果を有する。
【図１】（ａ），（ｂ）は本発明の一実施例の斜視図お
よびその電極引出し部分の斜視図。
よびその電極引出し部分の斜視図。
【図２】（ａ），（ｂ）は従来のマイクロ波帯パッケー
ジの一例の斜視図およびその電極引出し部分な斜視図。
ジの一例の斜視図およびその電極引出し部分な斜視図。
【図３】一般のマイクロストリップラインの斜視図。
【図４】トリプレート構造の伝送線路を示した斜視図。
１ 金属放熱板 ２ 側壁 ３ 側壁メタライズ ４ 第１層目誘電体層 ５ 導体パターン ６ 第２層目誘電体層 ７ 第３層目誘電体層 ８ 封止用メタライズパターン ９，９ａ 誘電体基板 １０，１０ａ 接地電極 １１ リード
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01P 3/08 H01L 23/02 H01P 5/08 H01L 23/12 301
Claims (1)
- 【請求項１】 金属放熱板上に設けられた枠状の第１層
目の誘電体層と、前記第１層目の誘電体層上に外周壁を
揃えて設けられた前記第１層目の誘電体層よりも幅の狭
い幅の枠状の第２層目の誘電体層と、前記第２層目の誘
電体層上に設けられ前記第２層目の誘電体層より幅が広
く内側に突出した枠状の第３層目の誘電体層と、前記第
１層目の誘電体層上に設けられた１個以上の端子電極部
及び前記端子電極部を引き出す導電パターン部と、前記
第１層目の誘電体層、前記第２層目の誘電体層及び前記
第３層目の誘電体層からなる断面が逆Ｌ字型をした枠状
の側壁部の前記端子電極部周辺部を除く側壁面及び前記
第３層目の誘電体層上面に設けられた側壁メタライズ部
と、前記第３層目の誘電体層上面のうち前記内側に突出
した部分上に前記第２層目の誘電体層との重なりを避け
て設けられたキャップ封止用メタライズパターンとを有
することを特徴とするマイクロ波帯用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03144328A JP3105573B2 (ja) | 1991-06-17 | 1991-06-17 | マイクロ波帯半導体装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03144328A JP3105573B2 (ja) | 1991-06-17 | 1991-06-17 | マイクロ波帯半導体装置用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04368004A JPH04368004A (ja) | 1992-12-21 |
| JP3105573B2 true JP3105573B2 (ja) | 2000-11-06 |
Family
ID=15359555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03144328A Expired - Fee Related JP3105573B2 (ja) | 1991-06-17 | 1991-06-17 | マイクロ波帯半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3105573B2 (ja) |
-
1991
- 1991-06-17 JP JP03144328A patent/JP3105573B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04368004A (ja) | 1992-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3946428A (en) | Encapsulation package for a semiconductor element | |
| US4908694A (en) | Semiconductor device | |
| US4953001A (en) | Semiconductor device package and packaging method | |
| US5521431A (en) | Semiconductor device with lead frame of molded container | |
| JPS60210853A (ja) | 半導体装置 | |
| JP2001085569A (ja) | 高周波回路装置 | |
| EP0015709B1 (en) | Constructional arrangement for semiconductor devices | |
| US7067743B2 (en) | Transmission line and device including the same | |
| JPH10294401A (ja) | パッケージ及び半導体装置 | |
| US6049126A (en) | Semiconductor package and amplifier employing the same | |
| JP3105573B2 (ja) | マイクロ波帯半導体装置用パッケージ | |
| JP2603310B2 (ja) | 高周波集積回路用パッケージ | |
| KR900001246B1 (ko) | 반도체장치 | |
| JP5181424B2 (ja) | 高出力増幅器 | |
| US3908186A (en) | Packaged semiconductor device for microwave use | |
| JP3178452B2 (ja) | 半導体装置用パッケージとその実装構造 | |
| JP2003031987A (ja) | 電磁界遮蔽キャップ | |
| JPS6031103B2 (ja) | 高周波用高出力トランジスタ装置 | |
| CN113169128A (zh) | 半导体装置以及天线装置 | |
| JPS6112680Y2 (ja) | ||
| JPH10163353A (ja) | マイクロ波デバイス用パッケージ | |
| JP4464104B2 (ja) | マイクロ波集積回路 | |
| USRE29218E (en) | Packaged semiconductor device for microwave use | |
| JP4164013B2 (ja) | 半導体装置 | |
| WO2019207657A1 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000801 |
|
| LAPS | Cancellation because of no payment of annual fees |