JP3103889B2 - デポジション方法 - Google Patents
デポジション方法Info
- Publication number
- JP3103889B2 JP3103889B2 JP02195262A JP19526290A JP3103889B2 JP 3103889 B2 JP3103889 B2 JP 3103889B2 JP 02195262 A JP02195262 A JP 02195262A JP 19526290 A JP19526290 A JP 19526290A JP 3103889 B2 JP3103889 B2 JP 3103889B2
- Authority
- JP
- Japan
- Prior art keywords
- deposition
- torr
- deposition method
- present
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A.産業上の利用分野 B.発明の概要 C.従来技術 D.発明が解決しようとする問題点［第３図］ E.問題点を解決するための手段 F.作用 G.実施例［第１図、第２図］ H.発明の効果 （A.産業上の利用分野） 本発明はデポジション方法、特に被処理基板上に金属
をデポジションするデポジション方法に関する。
をデポジションするデポジション方法に関する。
（B.発明の概要） 本発明は、上記のデポジション方法において、 デポジションにより形成される金属の膜質、選択性、
密着性の向上を図るため、 デポジション用ガス導入前の圧力を、３×10-4［Tor
r］を前処理後デポジション終了までに要する時間
［秒］で除した値以下で１×10-6［Torr］以上の値にし
て、残留ガスの単分子層が被処理基板上に形成される前
にデポジションを終えるようにするものである。
密着性の向上を図るため、 デポジション用ガス導入前の圧力を、３×10-4［Tor
r］を前処理後デポジション終了までに要する時間
［秒］で除した値以下で１×10-6［Torr］以上の値にし
て、残留ガスの単分子層が被処理基板上に形成される前
にデポジションを終えるようにするものである。
（C.従来技術） IC、LSI、VLSIの高集積化、半導体素子の微細化が要
求されるに伴って多層配線の高集積化が要求され、コン
タクトホールは微細化する一方である。従って、特開昭
62−150851号公報等において指摘されているように従来
のバイアススパッタ法によってアルミニウムでコンタク
トホールを埋め込むことはステップカバレッジの悪さの
面から不可能になりつつある。
求されるに伴って多層配線の高集積化が要求され、コン
タクトホールは微細化する一方である。従って、特開昭
62−150851号公報等において指摘されているように従来
のバイアススパッタ法によってアルミニウムでコンタク
トホールを埋め込むことはステップカバレッジの悪さの
面から不可能になりつつある。
そこで、タングステンのシラン還元法等による選択タ
ングステンCVD法が開発され、実用化されつつある。そ
して、その開発の成果について例えば特開平２−41843
等の出願によって提案が為されている。
ングステンCVD法が開発され、実用化されつつある。そ
して、その開発の成果について例えば特開平２−41843
等の出願によって提案が為されている。
（D.発明が解決しようとする問題点）［第３図］ ところで、選択タングステンCVD法には従来から未知
の要素が多く、第３図に示すようにタングステン膜形成
時における選択性の崩れ（シリコン半導体基板屋配線膜
の表面が露出するスルーホール底面上だけでなく絶縁膜
表面にもタングステンが成長してしまうこと）、核成長
（異物を核とした成長してはならないところでの異常成
長）が生じた。そして、タングステン膜の膜質や密着性
を充分に高くすることが難しく、膜剥れが生じ易いのが
実状であった。図面において、７は半導体基板、８は絶
縁膜、９はコンタクトホール、10はタングステン膜、11
は後で詳述する残留ガス成分により生じた吸着物であ
り、タングステンの異常成長の核となる。
の要素が多く、第３図に示すようにタングステン膜形成
時における選択性の崩れ（シリコン半導体基板屋配線膜
の表面が露出するスルーホール底面上だけでなく絶縁膜
表面にもタングステンが成長してしまうこと）、核成長
（異物を核とした成長してはならないところでの異常成
長）が生じた。そして、タングステン膜の膜質や密着性
を充分に高くすることが難しく、膜剥れが生じ易いのが
実状であった。図面において、７は半導体基板、８は絶
縁膜、９はコンタクトホール、10はタングステン膜、11
は後で詳述する残留ガス成分により生じた吸着物であ
り、タングステンの異常成長の核となる。
そこで、本願発明者がその原因を追究したところ、反
応ガス導入前におけるチャンバー内の圧力、即ちベーシ
ックプレッシャーが充分に低くないことに起因すること
が判明した。この点について詳細に説明すると下記のと
おりである。
応ガス導入前におけるチャンバー内の圧力、即ちベーシ
ックプレッシャーが充分に低くないことに起因すること
が判明した。この点について詳細に説明すると下記のと
おりである。
従来からCVDは短時間に多くの半導体ウエハを処理す
るという観点から真空引き等の時間を短縮させるためで
きるだけ低真空状態で、換言すれば余り低くないベーシ
ックプレッシャーで行われる傾向にあった。そして、こ
れは選択タングステンCVD法についても例外ではなく、
例えば１×10-3Torrというような低真空をベーシックプ
レッシャーとして行われた。すると、第３図に示すよう
に残留ガス成分により吸着物11が生じ、生じた場所が絶
縁膜８上であればそれを核としてタングステンの成長が
生じるので、タングステンの異常成長、選択性の低下乃
至破壊の原因となる。また、コンタクトホール９内に吸
着物11が生じれば下地との密着性が悪くなり、剥れ易く
なるし、膜質も悪くなるのである。
るという観点から真空引き等の時間を短縮させるためで
きるだけ低真空状態で、換言すれば余り低くないベーシ
ックプレッシャーで行われる傾向にあった。そして、こ
れは選択タングステンCVD法についても例外ではなく、
例えば１×10-3Torrというような低真空をベーシックプ
レッシャーとして行われた。すると、第３図に示すよう
に残留ガス成分により吸着物11が生じ、生じた場所が絶
縁膜８上であればそれを核としてタングステンの成長が
生じるので、タングステンの異常成長、選択性の低下乃
至破壊の原因となる。また、コンタクトホール９内に吸
着物11が生じれば下地との密着性が悪くなり、剥れ易く
なるし、膜質も悪くなるのである。
そこで、CVDするときのベーシックプレッシャーを低
くするとチャンバー内の残留ガスによる半導体ウエハ上
への分子の吸着がしにくくなり、その吸着にかかる時間
を長くすることができる筈であり、その時間が実際にデ
ポジションに要する時間、即ち前処理を開始した後本処
理を終了するまでに要する時間（例えば60秒）よりも長
くなるようにすれば、選択タングステン膜の成長が分子
層によって妨げられることを防止できるのではないかと
思いつき、更に実験と考察を重ねた結果、本発明を為す
に至ったのである。
くするとチャンバー内の残留ガスによる半導体ウエハ上
への分子の吸着がしにくくなり、その吸着にかかる時間
を長くすることができる筈であり、その時間が実際にデ
ポジションに要する時間、即ち前処理を開始した後本処
理を終了するまでに要する時間（例えば60秒）よりも長
くなるようにすれば、選択タングステン膜の成長が分子
層によって妨げられることを防止できるのではないかと
思いつき、更に実験と考察を重ねた結果、本発明を為す
に至ったのである。
しかして、本発明はデポジションにより形成される金
属の膜質、選択性、密着性の向上を図ることを目的とす
る。
属の膜質、選択性、密着性の向上を図ることを目的とす
る。
（E.問題点を解決するための手段） 本発明デポジション方法は上記問題点を解決するた
め、デポジション用ガス導入前におけるチャンバー内圧
力を、３×10-4［Torr］を前処理後デポジション終了ま
でに要する時間［秒］で除した値以下で１×10-6［Tor
r］以上の値にして、残留ガスの単分子層が被処理基板
上に形成される前にデポジションを終えるようにするこ
とを特徴とする。
め、デポジション用ガス導入前におけるチャンバー内圧
力を、３×10-4［Torr］を前処理後デポジション終了ま
でに要する時間［秒］で除した値以下で１×10-6［Tor
r］以上の値にして、残留ガスの単分子層が被処理基板
上に形成される前にデポジションを終えるようにするこ
とを特徴とする。
（F.作用） 本発明デポジション方法によれば、残留ガスによる被
処理基板表面へ分子層が付着するまでにデポジションを
終了させることができ、残留ガスにより金属の正常なデ
ポジションが妨げられることを回避することができる。
この点について具体的に説明すると次のとおりである。
処理基板表面へ分子層が付着するまでにデポジションを
終了させることができ、残留ガスにより金属の正常なデ
ポジションが妨げられることを回避することができる。
この点について具体的に説明すると次のとおりである。
一般に、気体運動論によると、圧力Ｐ［Torr］の雰囲
気から1cm2の表面に温度Ｔ［Ｋ（絶対温度）］で分子量
Ｍの分子が毎秒衝突する数Ｎは次式で表わされる。
気から1cm2の表面に温度Ｔ［Ｋ（絶対温度）］で分子量
Ｍの分子が毎秒衝突する数Ｎは次式で表わされる。
Ｎ＝2.89×1022P（MT）−1/2cm-2s-1 但し、ｓは時間［秒］ ところで、仮にチャンバー内のデポジション用ガス導
入前の圧力Ｐが１×10-3Torrであったら、温度を25℃と
したとき上記式から残留ガスによる分子（例えばN2分
子）は毎秒被処理基板の表面1cm2の領域に3.16×1017個
衝突することになる。そして、分子がN2分子であるとこ
れの原子間距離は３Å程度であるので、これより原子の
第１層には1cm2当たり約1017個の原子が存在することに
なる。従って、半導体ウエハの衝突分子全てが表面に吸
着すると、約0.3秒で単分子層が形成されてしまうこと
になる。そして、この吸着物がタングステンＷ等のメタ
ルの正常な吸着を阻害することになる。
入前の圧力Ｐが１×10-3Torrであったら、温度を25℃と
したとき上記式から残留ガスによる分子（例えばN2分
子）は毎秒被処理基板の表面1cm2の領域に3.16×1017個
衝突することになる。そして、分子がN2分子であるとこ
れの原子間距離は３Å程度であるので、これより原子の
第１層には1cm2当たり約1017個の原子が存在することに
なる。従って、半導体ウエハの衝突分子全てが表面に吸
着すると、約0.3秒で単分子層が形成されてしまうこと
になる。そして、この吸着物がタングステンＷ等のメタ
ルの正常な吸着を阻害することになる。
しかるに、真空度がそれよりずっと高く、例えば１×
10-6Torrだとすると、半導体ウエハの表面1cm2への分子
の衝突数は3.16×1014個であり、衝突分子N2による単分
子層が形成されるまでに要する時間が約316秒（5.3分）
となる。このように分子の吸着時間が長いとその間に、
即ち残留ガスが吸着する前にデポジションを終えてしま
うことができ、そうすることによって金属の正常なデポ
ジションが可能となる。
10-6Torrだとすると、半導体ウエハの表面1cm2への分子
の衝突数は3.16×1014個であり、衝突分子N2による単分
子層が形成されるまでに要する時間が約316秒（5.3分）
となる。このように分子の吸着時間が長いとその間に、
即ち残留ガスが吸着する前にデポジションを終えてしま
うことができ、そうすることによって金属の正常なデポ
ジションが可能となる。
そこで、実際のデポジション方法においてベーシック
プレッシャーがどうあれば良いかについて考察したとこ
ろの次の結論を得た。仮に前処理後デポジション終了ま
でに要する時間を１分間（60秒間）とすると、最低この
時間残留ガスの被処理基板への吸着を防止することがで
きれば良いことになる。そして、1cm2の範囲では原子の
第１層には1017個の原子が存在していることから、１分
間に1017個以上の原子が吸着しなければ良い。従って、
１秒間だと1.6×1015個以下の原子が吸着する真空度よ
りも高い真空度にベーシックプレッシャーを設定すれば
良いことになる。従って、前述の式から、 1.6×1015＝2.891022×Ｐ［28×（25＋273）］−1/2 となる。
プレッシャーがどうあれば良いかについて考察したとこ
ろの次の結論を得た。仮に前処理後デポジション終了ま
でに要する時間を１分間（60秒間）とすると、最低この
時間残留ガスの被処理基板への吸着を防止することがで
きれば良いことになる。そして、1cm2の範囲では原子の
第１層には1017個の原子が存在していることから、１分
間に1017個以上の原子が吸着しなければ良い。従って、
１秒間だと1.6×1015個以下の原子が吸着する真空度よ
りも高い真空度にベーシックプレッシャーを設定すれば
良いことになる。従って、前述の式から、 1.6×1015＝2.891022×Ｐ［28×（25＋273）］−1/2 となる。
∴Ｐ＝5.06×10-6Torr 従って、前処理後デポジション終了の時間が１分間の
場合にはベーシックプレッシャーを5.06×10-6Torrより
も低くすれば良い。
場合にはベーシックプレッシャーを5.06×10-6Torrより
も低くすれば良い。
前処理後デポジション終了の時間をｘ［秒］としてこ
の式を普遍化すれば下記のとおりである。
の式を普遍化すれば下記のとおりである。
Ｐ≦３×10-4/x［Torr］ そして、そのチャンバー内圧力の下限を１×10-6［To
rr］にしたので、生産性が徒に低くなることはない。
rr］にしたので、生産性が徒に低くなることはない。
（G.実施例）［第１図、第２図］ 以下、本発明デポジション方法を図示実施例に従って
詳細に説明する。
詳細に説明する。
第１図は本発明デポジション方法の実施に用いるCVD
装置の一例を示す模式的縦断面図である。
装置の一例を示す模式的縦断面図である。
図面において、１は前処理室で、この内部でタングス
テンの選択成長にあたっての前処理が行われる。２はウ
エハ載置台、３は該ウエハ載置台２上に載置された半導
体ウエハである。
テンの選択成長にあたっての前処理が行われる。２はウ
エハ載置台、３は該ウエハ載置台２上に載置された半導
体ウエハである。
該前処理室１はゲートバルブ４を介して本処理室５に
連通されており、前処理室１で前処理した半導体ウエハ
３をゲートバルブ４を通して本処理室１に大気に晒すこ
となく搬送できるようになっている。６は半導体ウエハ
載置台である。
連通されており、前処理室１で前処理した半導体ウエハ
３をゲートバルブ４を通して本処理室１に大気に晒すこ
となく搬送できるようになっている。６は半導体ウエハ
載置台である。
前処理チャンバー１において半導体ウエハ３に対して
前処理を行った後、該半導体ウエハ３を本処理チャンバ
ー４に移してここでタングステン膜のデポジションを行
うが、前処理チャンバー１及び本処理（デポジション）
チャンバー５のベーシックプレッシャーは、前処理を終
えてからデポジションが終了するまでの時間ｘ［秒］に
応じて前述の式（作用の欄参照）に基づいて設定する。
前処理を行った後、該半導体ウエハ３を本処理チャンバ
ー４に移してここでタングステン膜のデポジションを行
うが、前処理チャンバー１及び本処理（デポジション）
チャンバー５のベーシックプレッシャーは、前処理を終
えてからデポジションが終了するまでの時間ｘ［秒］に
応じて前述の式（作用の欄参照）に基づいて設定する。
例えば、上記時間ｘが60秒（１分）であれば5.06×10
-6Torr以下、120秒（２分）であれば2.53×10-6Torr以
下というようにである。
-6Torr以下、120秒（２分）であれば2.53×10-6Torr以
下というようにである。
第２図（Ａ）、（Ｂ）は本発明デポジション方法を実
施した場合と従来による場合を比較して選択タングステ
ン膜を示す断面図であり、この断面図はSEM撮影したも
のを模写したものである。同図（Ａ）は本発明デポジシ
ョン方法を実施した場合、具体的には上記時間ｘが60秒
程度で、ベーシックプレッシャーが１×10-6Torrの場合
を示し、同図（Ｂ）は従来の場合、具体的には上記時間
ｘが60秒程度で、ベーシックプレッシャーが１×10-3To
rrの場合を示す。
施した場合と従来による場合を比較して選択タングステ
ン膜を示す断面図であり、この断面図はSEM撮影したも
のを模写したものである。同図（Ａ）は本発明デポジシ
ョン方法を実施した場合、具体的には上記時間ｘが60秒
程度で、ベーシックプレッシャーが１×10-6Torrの場合
を示し、同図（Ｂ）は従来の場合、具体的には上記時間
ｘが60秒程度で、ベーシックプレッシャーが１×10-3To
rrの場合を示す。
この第２図（Ａ）、（Ｂ）から明らかなように、同図
（Ａ）に示す本発明デポジション方法による場合の方が
同図（Ｂ）に示す従来のデポジション方法による場合よ
りもタングステン膜の膜質が密で、剥れ等が生じにく
い。同図において、７はシリコン半導体基板、８は例え
ばSiO2からなる絶縁膜、９はコンタクトホール、10はタ
ングステン膜である。
（Ａ）に示す本発明デポジション方法による場合の方が
同図（Ｂ）に示す従来のデポジション方法による場合よ
りもタングステン膜の膜質が密で、剥れ等が生じにく
い。同図において、７はシリコン半導体基板、８は例え
ばSiO2からなる絶縁膜、９はコンタクトホール、10はタ
ングステン膜である。
尚、上記実施例はデポジションの前処理と本処理とを
ゲートバルブを介して連通された別のチャンバーで行う
ものであったが、一つのチャンバー内で前処理と、本処
理とを行う態様でも本発明を実施することができる。
ゲートバルブを介して連通された別のチャンバーで行う
ものであったが、一つのチャンバー内で前処理と、本処
理とを行う態様でも本発明を実施することができる。
（H.発明の効果） 以上に述べたように、本発明デポジション方法は、被
処理基板上に金属をデポジションするデポジション方法
において、デポジション用ガス導入前における圧力を、
３×10-4［Torr］を前処理後デポジション終了までに要
する時間［秒］で除した値以下で１×10-6［Torr］以上
の値にして、残留ガスの単分子層が被処理基板上に形成
される前にデポジションを終えるようにすることを特徴
とするものである。
処理基板上に金属をデポジションするデポジション方法
において、デポジション用ガス導入前における圧力を、
３×10-4［Torr］を前処理後デポジション終了までに要
する時間［秒］で除した値以下で１×10-6［Torr］以上
の値にして、残留ガスの単分子層が被処理基板上に形成
される前にデポジションを終えるようにすることを特徴
とするものである。
従って、前に述べたように、本発明デポジション方法
によれば、残留ガスによる被処理基板表面への分子層が
付着するまでにデポジションを終えることができ、残留
ガスにより金属の正常なデポジションが妨げられること
を回避することができる。
によれば、残留ガスによる被処理基板表面への分子層が
付着するまでにデポジションを終えることができ、残留
ガスにより金属の正常なデポジションが妨げられること
を回避することができる。
そして、そのチャンバー内圧力の下限を１×10-6［To
rr］にしたので、生産性が徒に低くなることはない。
rr］にしたので、生産性が徒に低くなることはない。
第１図、第２図（Ａ）、（Ｂ）は本発明デポジション方
法の一つの実施例を説明するためのもので、第１図はデ
ポジションに使用するCVD装置の断面図、第２図
（Ａ）、（Ｂ）は本発明による場合と従来の場合との金
属膜を比較して示す断面図で、同図（Ａ）は本発明によ
る場合を示し、同図（Ｂ）は従来による場合を示し、第
３図は発明が解決しようとする問題点を説明するための
断面図である。 符号の説明 ３（７）……被処理基板、 10……金属。
法の一つの実施例を説明するためのもので、第１図はデ
ポジションに使用するCVD装置の断面図、第２図
（Ａ）、（Ｂ）は本発明による場合と従来の場合との金
属膜を比較して示す断面図で、同図（Ａ）は本発明によ
る場合を示し、同図（Ｂ）は従来による場合を示し、第
３図は発明が解決しようとする問題点を説明するための
断面図である。 符号の説明 ３（７）……被処理基板、 10……金属。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) C23C 14/00 - 14/58 C23C 16/00 - 16/56 H01L 21/205 H01L 21/31 - 21/32 H01L 21/285
Claims (1)
- 【請求項１】被処理基板上に金属をデポジションするデ
ポジション方法において、 デポジション用ガス導入前におけるチャンバー内圧力
を、３×10-4［Torr］を前処理後デポジション終了まで
に要する時間［秒］で除した値以下で１×10-6［Torr］
以上の値にして、残留ガスの単分子層が被処理基板上に
形成される前にデポジションを終えるようにする ことを特徴とするデポジション方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02195262A JP3103889B2 (ja) | 1990-07-24 | 1990-07-24 | デポジション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02195262A JP3103889B2 (ja) | 1990-07-24 | 1990-07-24 | デポジション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0480363A JPH0480363A (ja) | 1992-03-13 |
| JP3103889B2 true JP3103889B2 (ja) | 2000-10-30 |
Family
ID=16338220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02195262A Expired - Lifetime JP3103889B2 (ja) | 1990-07-24 | 1990-07-24 | デポジション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3103889B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3033414U (ja) * | 1996-07-10 | 1997-01-28 | ダイワ精工株式会社 | 魚釣用スピニングリ−ル |
| JP3065039B2 (ja) | 1998-10-29 | 2000-07-12 | アプライド マテリアルズ インコーポレイテッド | 成膜方法及び装置 |
| JP3064268B2 (ja) | 1998-10-29 | 2000-07-12 | アプライド マテリアルズ インコーポレイテッド | 成膜方法及び装置 |
| US11220735B2 (en) * | 2018-02-08 | 2022-01-11 | Medtronic Minimed, Inc. | Methods for controlling physical vapor deposition metal film adhesion to substrates and surfaces |
-
1990
- 1990-07-24 JP JP02195262A patent/JP3103889B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0480363A (ja) | 1992-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3094004B2 (ja) | 半導体ウェーハ上へのタングステン層のｃｖｄ蒸着方法 | |
| US7419904B2 (en) | Method for forming barrier film and method for forming electrode film | |
| US20030017697A1 (en) | Methods of forming metal layers using metallic precursors | |
| US5670421A (en) | Process for forming multilayer wiring | |
| US4751101A (en) | Low stress tungsten films by silicon reduction of WF6 | |
| JPH0573254B2 (ja) | ||
| JP2001524261A (ja) | 窒化チタン基体へのタングステンの化学蒸着 | |
| US5943600A (en) | Treatment of a titanium nitride layer to improve resistance to elevated temperatures | |
| JP3085364B2 (ja) | Ｃｖｄ装置のクリーニング方法 | |
| WO1998028783A1 (en) | Method of nucleation used in semiconductor devices | |
| JP3103889B2 (ja) | デポジション方法 | |
| WO2002000968A1 (en) | A method for manufacturing a susceptor, a susceptor thus obtained and its application | |
| US5840366A (en) | Method of forming thin film | |
| US6887522B2 (en) | Method for forming a copper thin film | |
| US5880526A (en) | Barrier metal layer | |
| IE911059A1 (en) | Process and apparatus for producing conductive layers or¹structures for circuits integrated on the very largest scale | |
| KR100540188B1 (ko) | 반도체장치의 제조방법 | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| US5989633A (en) | Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum | |
| JP3149912B2 (ja) | 半導体装置およびその製造方法 | |
| JP2772416B2 (ja) | 成膜方法 | |
| JP2799471B2 (ja) | 減圧処理装置 | |
| EP0349695A1 (en) | Method of depositing metal on a silicon substrate | |
| US5595936A (en) | Method for forming contacts in semiconductor device | |
| JPH04196418A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |