JP3101071B2 - 欠相保護機能付遮断器 - Google Patents
欠相保護機能付遮断器Info
- Publication number
- JP3101071B2 JP3101071B2 JP04094671A JP9467192A JP3101071B2 JP 3101071 B2 JP3101071 B2 JP 3101071B2 JP 04094671 A JP04094671 A JP 04094671A JP 9467192 A JP9467192 A JP 9467192A JP 3101071 B2 JP3101071 B2 JP 3101071B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- open
- current
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Driving Mechanisms And Operating Circuits Of Arc-Extinguishing High-Tension Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、単相３線式電源相の欠
相を検出した場合に電路を遮断する欠相保護付遮断器に
関する。
相を検出した場合に電路を遮断する欠相保護付遮断器に
関する。
【０００２】
【従来の技術】図６は従来例を示すもので、単相３線式
電源線の異常電圧にて欠相を検出し、欠相検出信号にて
サイリスタＳＣＲよりなるスイッチ手段をオンして主接
点Ｓ1の引き外しコイルＣＬを励磁し、引き外しコイル
ＣＬの励磁によって電路に挿入された主接点Ｓ1 を開放
せしめ、欠相検出手段から負荷側の中性線に接続される
検出線Ｌｎをリード線にて外部配線するようにしたもの
である。
電源線の異常電圧にて欠相を検出し、欠相検出信号にて
サイリスタＳＣＲよりなるスイッチ手段をオンして主接
点Ｓ1の引き外しコイルＣＬを励磁し、引き外しコイル
ＣＬの励磁によって電路に挿入された主接点Ｓ1 を開放
せしめ、欠相検出手段から負荷側の中性線に接続される
検出線Ｌｎをリード線にて外部配線するようにしたもの
である。
【０００３】欠相検出手段は、漏電検出手段と一体とし
たＩＣ回路Ｘによりなり、図７に示すように検出線Ｌｎ
を介して検出された電圧Ｖ1 と基準電圧ＶS1とを比較し
て欠相を検出する比較手段たるコンパレータＣＰ1 と、
コンパレータＣＰ1 出力を波形整形する波形整形回路Ｗ
Ｓと、ノイズによる誤動作を防止するために欠相検出信
号の出力を適宜時間だけ遅延させる遅延手段たる遅延回
路ＴＤとで構成されている。漏電検出手段は、零相変流
器ＺＣＴ出力を増幅するアンプＡＰと、上記アンプＡＰ
出力と基準電圧ＶS2とを比較して漏電を検出するコンパ
レータＣＰ2 と、ワンショット回路ＭＭとで構成されて
いる。尚ＩＣ回路Ｘ内には、遅延回路ＴＤから出力され
る欠相検出信号Ｖo にてサイリスタＳＣＲをパルス的に
トリガする出力回路ＯＴと、定電流回路ＳＣと、ダイオ
ードブリッジＤＢにて整流された直流電源を安定化して
各部に回路電源Ｖccを供給する定電圧回路ＳＶとが設け
られている。
たＩＣ回路Ｘによりなり、図７に示すように検出線Ｌｎ
を介して検出された電圧Ｖ1 と基準電圧ＶS1とを比較し
て欠相を検出する比較手段たるコンパレータＣＰ1 と、
コンパレータＣＰ1 出力を波形整形する波形整形回路Ｗ
Ｓと、ノイズによる誤動作を防止するために欠相検出信
号の出力を適宜時間だけ遅延させる遅延手段たる遅延回
路ＴＤとで構成されている。漏電検出手段は、零相変流
器ＺＣＴ出力を増幅するアンプＡＰと、上記アンプＡＰ
出力と基準電圧ＶS2とを比較して漏電を検出するコンパ
レータＣＰ2 と、ワンショット回路ＭＭとで構成されて
いる。尚ＩＣ回路Ｘ内には、遅延回路ＴＤから出力され
る欠相検出信号Ｖo にてサイリスタＳＣＲをパルス的に
トリガする出力回路ＯＴと、定電流回路ＳＣと、ダイオ
ードブリッジＤＢにて整流された直流電源を安定化して
各部に回路電源Ｖccを供給する定電圧回路ＳＶとが設け
られている。
【０００４】尚ダイオードＤ1 、Ｄ2 は零相変流器ＺＣ
Ｔの出力のピーク値を一定に抑えるためのダイオード、
ＺＮＲ1 〜ＺＮＲ3 はサージ吸収素子、ＴＳは漏電検出
動作のテストスイッチである。次に従来例の欠相検出の
動作について説明する。いま、欠相保護機能付遮断器に
電源および負荷が正常に接続されている場合において、
Ｎ相の検出線Ｌｎを介して異常電圧検出用のＩＣ回路Ｘ
の端子（８）に印加される電圧Ｖ1 は図８（ａ) に示す
ようになり、通常、振幅の揃った交流電源をダイオード
ブリッジＤＢのダイオードで整流して得られた脈流電圧
が抵抗Ｒ5 、Ｒ4 で分割されて入力されている。ここ
に、ｔ0 時点でＮ相の電源線が断線して欠相が生じる
と、Ｌ1 相、Ｌ2 相の負荷による分圧比によって電圧Ｖ
1 は交互に大小となる整流電圧になり、この電圧Ｖ1 の
振幅が基準電圧ＶS1以上になる期間にＩＣ回路Ｘの端子
（７）に接続されているコンデンサＣ3 を放電させる。
図８（ｂ）はＩＣ回路Ｘの端子（７）の電圧Ｖ2 を示し
ており、放電期間が終了すると直ちに充電期間となる。
このＩＣ回路Ｘの端子（７）の電圧Ｖ2 が波形整形回路
ＷＳのスレッショルド電圧Ｖth1 以下になると、図８
（ｃ）に示すようにＩＣ回路Ｘの端子（５）に接続され
ている遅延回路ＴＤのコンデンサＣ4 を充電し始める。
次に、遅延時間Ｔd(従来例では３００ms) 後にＩＣ回路
Ｘの端子（５）の電圧Ｖ3 がスレッショルド電圧Ｖth2
以上になると、図８（ｄ）に示すように欠相検出信号Ｖ
0 が”Ｈ”レベルになる。この欠相検出信号Ｖ0 が出力
回路ＯＴに入力されると、サイリスタＳＣＲがトリガさ
れてオンし、引き外しコイルＣＬを励磁して主接点Ｓ1
で単相３線式電路を遮断する。
Ｔの出力のピーク値を一定に抑えるためのダイオード、
ＺＮＲ1 〜ＺＮＲ3 はサージ吸収素子、ＴＳは漏電検出
動作のテストスイッチである。次に従来例の欠相検出の
動作について説明する。いま、欠相保護機能付遮断器に
電源および負荷が正常に接続されている場合において、
Ｎ相の検出線Ｌｎを介して異常電圧検出用のＩＣ回路Ｘ
の端子（８）に印加される電圧Ｖ1 は図８（ａ) に示す
ようになり、通常、振幅の揃った交流電源をダイオード
ブリッジＤＢのダイオードで整流して得られた脈流電圧
が抵抗Ｒ5 、Ｒ4 で分割されて入力されている。ここ
に、ｔ0 時点でＮ相の電源線が断線して欠相が生じる
と、Ｌ1 相、Ｌ2 相の負荷による分圧比によって電圧Ｖ
1 は交互に大小となる整流電圧になり、この電圧Ｖ1 の
振幅が基準電圧ＶS1以上になる期間にＩＣ回路Ｘの端子
（７）に接続されているコンデンサＣ3 を放電させる。
図８（ｂ）はＩＣ回路Ｘの端子（７）の電圧Ｖ2 を示し
ており、放電期間が終了すると直ちに充電期間となる。
このＩＣ回路Ｘの端子（７）の電圧Ｖ2 が波形整形回路
ＷＳのスレッショルド電圧Ｖth1 以下になると、図８
（ｃ）に示すようにＩＣ回路Ｘの端子（５）に接続され
ている遅延回路ＴＤのコンデンサＣ4 を充電し始める。
次に、遅延時間Ｔd(従来例では３００ms) 後にＩＣ回路
Ｘの端子（５）の電圧Ｖ3 がスレッショルド電圧Ｖth2
以上になると、図８（ｄ）に示すように欠相検出信号Ｖ
0 が”Ｈ”レベルになる。この欠相検出信号Ｖ0 が出力
回路ＯＴに入力されると、サイリスタＳＣＲがトリガさ
れてオンし、引き外しコイルＣＬを励磁して主接点Ｓ1
で単相３線式電路を遮断する。
【０００５】尚電圧Ｖ1 に基準電圧Ｖs1以上の単発ノイ
ズＶN が重畳された場合には、凡そＴn(Ｔn ＜Ｔd)後に
元に復帰し、誤動作が防止されるようになっている。ま
た、異常電圧検出部は、ＩＣ回路Ｘの端子（９）に抵抗
Ｒx が接続されているときのみ回路電流が流れて動作可
能になるようにしている。
ズＶN が重畳された場合には、凡そＴn(Ｔn ＜Ｔd)後に
元に復帰し、誤動作が防止されるようになっている。ま
た、異常電圧検出部は、ＩＣ回路Ｘの端子（９）に抵抗
Ｒx が接続されているときのみ回路電流が流れて動作可
能になるようにしている。
【０００６】
【発明が解決しようとする課題】ところで、上記従来例
回路ではコンデンサＣ4 への充電電流は一定であるた
め、欠相して異常電圧となり、電圧Ｖ1 の交互の電圧の
大きい方の電圧が非常に大きくなっても、遅延時間は図
９に示すように一定である。ところが欠相して、過電圧
が印加され、負荷が焼損するのは熱であり、１００Ｖ回
路に１５０Ｖが印加された場合と、２００Ｖが印加され
た場合を考えると、明らかに２００Ｖの方が早く遮断さ
れるべきであるが、一定となっているため、従って、保
護が不充分となる。
回路ではコンデンサＣ4 への充電電流は一定であるた
め、欠相して異常電圧となり、電圧Ｖ1 の交互の電圧の
大きい方の電圧が非常に大きくなっても、遅延時間は図
９に示すように一定である。ところが欠相して、過電圧
が印加され、負荷が焼損するのは熱であり、１００Ｖ回
路に１５０Ｖが印加された場合と、２００Ｖが印加され
た場合を考えると、明らかに２００Ｖの方が早く遮断さ
れるべきであるが、一定となっているため、従って、保
護が不充分となる。
【０００７】本発明は上述の問題点に鑑みて為されたも
ので、その目的とするところは欠相時に負荷にかかる電
圧の値に応じた遅延時間を確保し、保護性能の向上を図
った欠相保護機能付遮断器を提供するにある。
ので、その目的とするところは欠相時に負荷にかかる電
圧の値に応じた遅延時間を確保し、保護性能の向上を図
った欠相保護機能付遮断器を提供するにある。
【０００８】
【課題を解決するための手段】上述の目的を達成するた
めに請求項１の発明は、負荷側の中性線と各相との間の
負荷電圧と基準電圧とを比較して欠相を検出する比較手
段と、この比較手段の検出出力の発生から一定電流でコ
ンデンサを充電してコンデンサの電圧が一定以上に達す
るまで欠相検出信号の出力を遅延させる遅延手段とから
なる欠相検出手段を備えるとともに、欠相検出手段から
出力される欠相検出信号にてオンするスイッチ手段と、
このスイッチ手段で励磁される主接点の引き外しコイル
とを備え、引き外しコイルの励磁によって電路に挿入さ
れた主接点を開放する欠相保護機能付遮断器において、
各相に接続されている負荷に印加される電圧の差に対応
した電流を出力するカレントミラー回路を設け、このカ
レントミラー回路の出力電流と、上記遅延手段の一定電
流とで上記コンデンサを充電するものである。
めに請求項１の発明は、負荷側の中性線と各相との間の
負荷電圧と基準電圧とを比較して欠相を検出する比較手
段と、この比較手段の検出出力の発生から一定電流でコ
ンデンサを充電してコンデンサの電圧が一定以上に達す
るまで欠相検出信号の出力を遅延させる遅延手段とから
なる欠相検出手段を備えるとともに、欠相検出手段から
出力される欠相検出信号にてオンするスイッチ手段と、
このスイッチ手段で励磁される主接点の引き外しコイル
とを備え、引き外しコイルの励磁によって電路に挿入さ
れた主接点を開放する欠相保護機能付遮断器において、
各相に接続されている負荷に印加される電圧の差に対応
した電流を出力するカレントミラー回路を設け、このカ
レントミラー回路の出力電流と、上記遅延手段の一定電
流とで上記コンデンサを充電するものである。
【０００９】また請求項２の発明は、負荷側の中性線と
各相との間の負荷電圧と基準電圧とを比較して欠相を検
出する比較手段と、この比較手段の検出出力の発生から
一定電流でコンデンサを充電してコンデンサの電圧が一
定以上に達するまで欠相検出信号の出力を遅延させる遅
延手段とからなる欠相検出手段を備えるとともに、欠相
検出手段から出力される欠相検出信号にてオンするスイ
ッチ手段と、このスイッチ手段で励磁される主接点の引
き外しコイルとを備え、引き外しコイルの励磁によって
電路に挿入された主接点を開放する欠相保護機能付遮断
器において、各相に接続されている負荷に印加される電
圧の差に対応した電流を出力するカレントミラー回路
と、上記比較手段が欠相を検出する負荷電圧より小さい
負荷電圧の場合にオンして上記カレントミラー回路の出
力電流をバイパスし、上記比較手段が欠相を検出する負
荷電圧以上の負荷電圧の場合にオフして上記カレントミ
ラー回路の出力電流を上記コンデンサへ流す充電制御手
段とを備えたものである。
各相との間の負荷電圧と基準電圧とを比較して欠相を検
出する比較手段と、この比較手段の検出出力の発生から
一定電流でコンデンサを充電してコンデンサの電圧が一
定以上に達するまで欠相検出信号の出力を遅延させる遅
延手段とからなる欠相検出手段を備えるとともに、欠相
検出手段から出力される欠相検出信号にてオンするスイ
ッチ手段と、このスイッチ手段で励磁される主接点の引
き外しコイルとを備え、引き外しコイルの励磁によって
電路に挿入された主接点を開放する欠相保護機能付遮断
器において、各相に接続されている負荷に印加される電
圧の差に対応した電流を出力するカレントミラー回路
と、上記比較手段が欠相を検出する負荷電圧より小さい
負荷電圧の場合にオンして上記カレントミラー回路の出
力電流をバイパスし、上記比較手段が欠相を検出する負
荷電圧以上の負荷電圧の場合にオフして上記カレントミ
ラー回路の出力電流を上記コンデンサへ流す充電制御手
段とを備えたものである。
【００１０】更に請求項３の発明は、負荷側の中性線と
各相との間の負荷電圧と基準電圧とを比較して欠相を検
出する比較手段と、この比較手段の検出出力の発生から
一定電流でコンデンサを充電してコンデンサの電圧が一
定以上に達するまで欠相検出信号の出力を遅延させる遅
延手段とからなる欠相検出手段を備えるとともに、欠相
検出手段から出力される欠相検出信号にてオンするスイ
ッチ手段と、このスイッチ手段で励磁される主接点の引
き外しコイルとを備え、引き外しコイルの励磁によって
電路に挿入された主接点を開放する欠相保護機能付遮断
器において、上記比較手段が欠相を検出する負荷電圧以
上の負荷電圧が検出されると、上記遅延手段からの一定
電流とともに上記コンデンサへ負荷電圧に応じた電流を
流す充電制御手段を備えたものである。
各相との間の負荷電圧と基準電圧とを比較して欠相を検
出する比較手段と、この比較手段の検出出力の発生から
一定電流でコンデンサを充電してコンデンサの電圧が一
定以上に達するまで欠相検出信号の出力を遅延させる遅
延手段とからなる欠相検出手段を備えるとともに、欠相
検出手段から出力される欠相検出信号にてオンするスイ
ッチ手段と、このスイッチ手段で励磁される主接点の引
き外しコイルとを備え、引き外しコイルの励磁によって
電路に挿入された主接点を開放する欠相保護機能付遮断
器において、上記比較手段が欠相を検出する負荷電圧以
上の負荷電圧が検出されると、上記遅延手段からの一定
電流とともに上記コンデンサへ負荷電圧に応じた電流を
流す充電制御手段を備えたものである。
【００１１】
【作用】請求項１の発明によれば、各相の負荷に印加さ
れる電圧が欠相によりアンバランスとなって、過大な電
圧が印加される場合に、負荷の電圧差に応じて遅延手段
のコンデンサの充電電流をカレントミラー回路の働きに
より増加することができ、従って負荷電圧が過大になれ
ばなるほど欠相検出信号を遅延させる遅延時間が短縮さ
れ、結果負荷が焼損する前に速やかに主接点を開放する
ことができる。
れる電圧が欠相によりアンバランスとなって、過大な電
圧が印加される場合に、負荷の電圧差に応じて遅延手段
のコンデンサの充電電流をカレントミラー回路の働きに
より増加することができ、従って負荷電圧が過大になれ
ばなるほど欠相検出信号を遅延させる遅延時間が短縮さ
れ、結果負荷が焼損する前に速やかに主接点を開放する
ことができる。
【００１２】また請求項２の発明によれば、比較手段が
欠相を検出する負荷電圧より小さい負荷電圧の場合にオ
ンしてカレントミラー回路の出力電流をバイパスし、比
較手段が欠相を検出する負荷電圧以上の負荷電圧の場合
にオフしてカレントミラー回路の出力電流を上記コンデ
ンサへ流す充電制御手段を備えているので、請求項１の
発明の作用に加えて、欠相時以外に負荷電流のアンバラ
ンスが生じて負荷に印加される電圧に差ができても、正
常時においてはコンデンサを充電しないためノイズ等で
誤動作しやすくなることを防止できる。
欠相を検出する負荷電圧より小さい負荷電圧の場合にオ
ンしてカレントミラー回路の出力電流をバイパスし、比
較手段が欠相を検出する負荷電圧以上の負荷電圧の場合
にオフしてカレントミラー回路の出力電流を上記コンデ
ンサへ流す充電制御手段を備えているので、請求項１の
発明の作用に加えて、欠相時以外に負荷電流のアンバラ
ンスが生じて負荷に印加される電圧に差ができても、正
常時においてはコンデンサを充電しないためノイズ等で
誤動作しやすくなることを防止できる。
【００１３】更に請求項３の発明によれば、比較手段が
欠相を検出する負荷電圧以上の負荷電圧が検出される
と、上記遅延手段の一定電流とともに上記コンデンサへ
負荷電圧に応じた電流を流す充電制御手段を備えている
ので、負荷に印加される電圧が欠相によって過大になっ
た場合に、コンデンサを充電する電流を増加させること
ができ、従って負荷電圧が過大になればなるほど欠相検
出信号の遅延時間が短縮され、欠相時に印加される過大
な電圧で負荷が焼損する前に速やかに主接点を開放する
ことができる。
欠相を検出する負荷電圧以上の負荷電圧が検出される
と、上記遅延手段の一定電流とともに上記コンデンサへ
負荷電圧に応じた電流を流す充電制御手段を備えている
ので、負荷に印加される電圧が欠相によって過大になっ
た場合に、コンデンサを充電する電流を増加させること
ができ、従って負荷電圧が過大になればなるほど欠相検
出信号の遅延時間が短縮され、欠相時に印加される過大
な電圧で負荷が焼損する前に速やかに主接点を開放する
ことができる。
【００１４】
【実施例】以下本発明を実施例により説明する。 （実施例１）本実施例は上記従来例の回路に図１に示す
ようにカレントミラー回路Ｍを付加したもので、Ｎ相に
欠相が発生し、各相Ｌ1 、Ｌ2 に接続されている両負荷
に印加される電圧に差が生じた場合、この両負荷に印加
される電圧の差に応じた電流をカレントミラー回路Ｍか
ら出力して、この電流でもって図７に示すＩＣ回路Ｘの
遅延回路ＴＤのコンデンサＣ4 を充電するようにしたも
のである。
ようにカレントミラー回路Ｍを付加したもので、Ｎ相に
欠相が発生し、各相Ｌ1 、Ｌ2 に接続されている両負荷
に印加される電圧に差が生じた場合、この両負荷に印加
される電圧の差に応じた電流をカレントミラー回路Ｍか
ら出力して、この電流でもって図７に示すＩＣ回路Ｘの
遅延回路ＴＤのコンデンサＣ4 を充電するようにしたも
のである。
【００１５】而して本実施例でもＮ相が欠相すると、Ｌ
1 相、Ｌ2 相の負荷による分圧比によって電圧Ｖ1 は図
２（ａ) に示すように交互に大小となる整流電圧にな
り、この電圧Ｖ1 の振幅が基準電圧ＶS1以上になる期間
にＩＣ回路Ｘの端子（７）に接続されているコンデンサ
Ｃ3 を放電させる。図２（ｂ）はＩＣ回路Ｘの端子
（７）の電圧Ｖ2 を示しており、放電期間が終了すると
直ちに充電期間となる。このＩＣ回路Ｘの端子（７）の
電圧Ｖ2 がＩＣ回路Ｘ内の波形整形回路ＷＳのスレッシ
ョルド電圧Ｖth1 以下になると、ＩＣ回路Ｘの端子
（５）に接続されている遅延回路ＴＤのコンデンサＣ4
を図２（ｅ）のように充電し始める。このとき従来例と
同じ図２（ｃ）に示す一定の電流Ｉ1 と、カレントミラ
ー回路Ｍから出力する負荷電圧の差に応じた電流、つま
り負荷に印加される過電圧の値に応じた図２（ｄ）に示
す電流Ｉ2 との和の電流でコンデンサＣ4 が充電され
る。
1 相、Ｌ2 相の負荷による分圧比によって電圧Ｖ1 は図
２（ａ) に示すように交互に大小となる整流電圧にな
り、この電圧Ｖ1 の振幅が基準電圧ＶS1以上になる期間
にＩＣ回路Ｘの端子（７）に接続されているコンデンサ
Ｃ3 を放電させる。図２（ｂ）はＩＣ回路Ｘの端子
（７）の電圧Ｖ2 を示しており、放電期間が終了すると
直ちに充電期間となる。このＩＣ回路Ｘの端子（７）の
電圧Ｖ2 がＩＣ回路Ｘ内の波形整形回路ＷＳのスレッシ
ョルド電圧Ｖth1 以下になると、ＩＣ回路Ｘの端子
（５）に接続されている遅延回路ＴＤのコンデンサＣ4
を図２（ｅ）のように充電し始める。このとき従来例と
同じ図２（ｃ）に示す一定の電流Ｉ1 と、カレントミラ
ー回路Ｍから出力する負荷電圧の差に応じた電流、つま
り負荷に印加される過電圧の値に応じた図２（ｄ）に示
す電流Ｉ2 との和の電流でコンデンサＣ4 が充電され
る。
【００１６】充電電流Ｉ2 は、ダイオードブリッジＤＢ
の出力間に接続した抵抗Ｒ10と、トランジスタＱ1 とに
流れる電流ＩR10 と、検出線Ｌn とダイオードブリッジ
ＤＢの負極との間に接続された抵抗Ｒ6 とトランジスタ
Ｑ2 との直列回路に流れる電流ＩR6との差分（ＩR6−Ｉ
R10 ）であって、ダイオードＤ3 によって正の時のみコ
ンデンサＣ4 流れ込むのである。このときＲ10＝２×Ｒ
6 としておけば、欠相がなく、Ｌ1 相−Ｎ相間の電圧
と、Ｌ2 相−Ｎ相間の電圧が等しい時にはコンデンサＣ
4 へは流入しない。
の出力間に接続した抵抗Ｒ10と、トランジスタＱ1 とに
流れる電流ＩR10 と、検出線Ｌn とダイオードブリッジ
ＤＢの負極との間に接続された抵抗Ｒ6 とトランジスタ
Ｑ2 との直列回路に流れる電流ＩR6との差分（ＩR6−Ｉ
R10 ）であって、ダイオードＤ3 によって正の時のみコ
ンデンサＣ4 流れ込むのである。このときＲ10＝２×Ｒ
6 としておけば、欠相がなく、Ｌ1 相−Ｎ相間の電圧
と、Ｌ2 相−Ｎ相間の電圧が等しい時にはコンデンサＣ
4 へは流入しない。
【００１７】従ってＮ相に欠相がなく、Ｌ1 相−Ｎ相間
の電圧とＬ2 相−Ｎ相間の電圧とが等しい時にはコンデ
ンサＣ4 へは流入せず、欠相が発生した時のみ、〔過電
圧−（ＶL1-L2 ／２）〕に対応した電流がコンデンサＣ
4 に流入し、図３のように過電圧値が大きくなると、ｔ
0 〜ｔ3 の遅延時間Ｔｄが短くなり、これにより負荷焼
損に対する保護性能の向上が図れる。
の電圧とＬ2 相−Ｎ相間の電圧とが等しい時にはコンデ
ンサＣ4 へは流入せず、欠相が発生した時のみ、〔過電
圧−（ＶL1-L2 ／２）〕に対応した電流がコンデンサＣ
4 に流入し、図３のように過電圧値が大きくなると、ｔ
0 〜ｔ3 の遅延時間Ｔｄが短くなり、これにより負荷焼
損に対する保護性能の向上が図れる。
【００１８】さて上述のようにコンデンサＣ4 が充電さ
れてその電圧Ｖ3 が図２（ｅ）に示すようにスレッショ
ルド電圧Ｖth2 以上になると、従来例と同様に図２
（ｆ）に示すように欠相検出信号Ｖ0 が”Ｈ”レベルに
なる。この欠相検出信号Ｖ0 が出力回路ＯＴに入力され
ると、サイリスタＳＣＲがトリガされてオンし、引き外
しコイルＣＬを励磁して主接点Ｓ1 で単相３線式電路を
遮断する。また電圧Ｖ1に基準電圧Ｖs1以上に単発ノイ
ズＶN が重畳された場合には、従来例と同様に凡そＴn
(Ｔn ＜Ｔd)後に元に復帰し、誤動作が防止される。
れてその電圧Ｖ3 が図２（ｅ）に示すようにスレッショ
ルド電圧Ｖth2 以上になると、従来例と同様に図２
（ｆ）に示すように欠相検出信号Ｖ0 が”Ｈ”レベルに
なる。この欠相検出信号Ｖ0 が出力回路ＯＴに入力され
ると、サイリスタＳＣＲがトリガされてオンし、引き外
しコイルＣＬを励磁して主接点Ｓ1 で単相３線式電路を
遮断する。また電圧Ｖ1に基準電圧Ｖs1以上に単発ノイ
ズＶN が重畳された場合には、従来例と同様に凡そＴn
(Ｔn ＜Ｔd)後に元に復帰し、誤動作が防止される。
【００１９】（実施例２）本実施例は実施例１と同様に
カレントミラー回路Ｍを設けた点では同じであるが、図
４に示すようにカレントミラー回路ＭのトランジスタＱ
2 に並列にトランジスタＱ3 を接続し、このトランジス
タＱ3 のベースとＩＣ回路ＸのＩＣ回路Ｘの端子（７）
との間に接続したツエナーダイオードＺＤ1 を接続し、
このツエナー電圧ＶZD1 と、トランジスタＱ3 のベース
エミッタ電圧ＶBEQ3との和をＩＣ回路Ｘ内の波形整形回
路ＷＳのスレッショルド電圧Ｖth1 より大きく設定して
ある。
カレントミラー回路Ｍを設けた点では同じであるが、図
４に示すようにカレントミラー回路ＭのトランジスタＱ
2 に並列にトランジスタＱ3 を接続し、このトランジス
タＱ3 のベースとＩＣ回路ＸのＩＣ回路Ｘの端子（７）
との間に接続したツエナーダイオードＺＤ1 を接続し、
このツエナー電圧ＶZD1 と、トランジスタＱ3 のベース
エミッタ電圧ＶBEQ3との和をＩＣ回路Ｘ内の波形整形回
路ＷＳのスレッショルド電圧Ｖth1 より大きく設定して
ある。
【００２０】而して本実施例では欠相検出の動作開始電
圧以下で、図２（ｂ）に示すコンデンサＣ3 の電圧
Ｖ2 、つまりＩＣ回路Ｘの端子（７）の電圧が（ＶZD1
＋ＶBEQ3）以上となっているときは、トランジスタＱ3
がオンするため、カレントミラー回路Ｍから出力する図
２（ｄ）に示す電流Ｉ2 、つまり（ＩR6−ＩR10 ）なる
電流がバイパスされて、コンデンサＣ4 へは流入せず、
また欠相検出の動作開始電圧以上で、コンデンサＣ3 の
電圧Ｖ2 が０Ｖ近くになり、Ｖ2 ＜（ＶZD1 ＋ＶBE Q3）
となってトランジスタＱ3 がオフとなった時のみコンデ
ンサＣ4 にカレントミラー回路ＭからダイオードＤ3 を
介して出力する電流Ｉ2 がコンデンサＣ2 へ流入して充
電する。
圧以下で、図２（ｂ）に示すコンデンサＣ3 の電圧
Ｖ2 、つまりＩＣ回路Ｘの端子（７）の電圧が（ＶZD1
＋ＶBEQ3）以上となっているときは、トランジスタＱ3
がオンするため、カレントミラー回路Ｍから出力する図
２（ｄ）に示す電流Ｉ2 、つまり（ＩR6−ＩR10 ）なる
電流がバイパスされて、コンデンサＣ4 へは流入せず、
また欠相検出の動作開始電圧以上で、コンデンサＣ3 の
電圧Ｖ2 が０Ｖ近くになり、Ｖ2 ＜（ＶZD1 ＋ＶBE Q3）
となってトランジスタＱ3 がオフとなった時のみコンデ
ンサＣ4 にカレントミラー回路ＭからダイオードＤ3 を
介して出力する電流Ｉ2 がコンデンサＣ2 へ流入して充
電する。
【００２１】従って実施例１と同様に負荷に印加される
電圧の値が過大になればなるほど、遅延時間Ｔｄを短く
することができることに加え、負荷電流のアンバランス
等で欠相時以外にＬ1 相−Ｎ相間の電圧とＬ2 相−Ｎ相
間の電圧とが等しくならない場合（勿論、問題となる過
電圧ではない）にコンデンサＣ4 に電流が流れ、単発ノ
イズＶN などで誤動作しやすくなることを防止すること
ができるのである。
電圧の値が過大になればなるほど、遅延時間Ｔｄを短く
することができることに加え、負荷電流のアンバランス
等で欠相時以外にＬ1 相−Ｎ相間の電圧とＬ2 相−Ｎ相
間の電圧とが等しくならない場合（勿論、問題となる過
電圧ではない）にコンデンサＣ4 に電流が流れ、単発ノ
イズＶN などで誤動作しやすくなることを防止すること
ができるのである。
【００２２】本実施例の電圧Ｖ0 〜Ｖ3 の電圧及び電流
Ｉ1 、Ｉ2 の波形は実施例１に準ずるため、波形図は省
略する。 （実施例３）上記実施例１、２はカレントミラー回路を
用いて負荷電圧の差に応じた電流をコンデンサＣ4 に流
すことにより、遅延時間Ｔｄを短くするようにしたもの
であるが、本実施例では、抵抗Ｒ5 と検出線Ｌｎとの間
に抵抗Ｒ5 ’を接続し、この両抵抗Ｒ5 、Ｒ5 ’の接続
点とＩＣ回路Ｘの端子（５）との間にツエナーダイオー
ドＺＤ2 を挿入したもので、両抵抗Ｒ5 、Ｒ5 ’の接続
点の電圧がツエナーダイオードＺＤ2 のツエナー電圧Ｖ
ZD2 を越えたときにコンデンサＣ4 に電流Ｉ2が流れて
コンデンサＣ4 を充電するようになっている。
Ｉ1 、Ｉ2 の波形は実施例１に準ずるため、波形図は省
略する。 （実施例３）上記実施例１、２はカレントミラー回路を
用いて負荷電圧の差に応じた電流をコンデンサＣ4 に流
すことにより、遅延時間Ｔｄを短くするようにしたもの
であるが、本実施例では、抵抗Ｒ5 と検出線Ｌｎとの間
に抵抗Ｒ5 ’を接続し、この両抵抗Ｒ5 、Ｒ5 ’の接続
点とＩＣ回路Ｘの端子（５）との間にツエナーダイオー
ドＺＤ2 を挿入したもので、両抵抗Ｒ5 、Ｒ5 ’の接続
点の電圧がツエナーダイオードＺＤ2 のツエナー電圧Ｖ
ZD2 を越えたときにコンデンサＣ4 に電流Ｉ2が流れて
コンデンサＣ4 を充電するようになっている。
【００２３】つまり電流Ｉ2 は〔過電圧×（R4＋R5）／
（R4＋R5＋R5’）〕−ＶZD2 〕／R5' となる。本実施例
の電圧Ｖ0 〜Ｖ3 の電圧及び電流Ｉ1 、Ｉ2 の波形は実
施例１、２に準ずるため、波形図は省略する。尚電流Ｉ
2 と過電圧の値との間には増加の関係があることが基本
となる。
（R4＋R5＋R5’）〕−ＶZD2 〕／R5' となる。本実施例
の電圧Ｖ0 〜Ｖ3 の電圧及び電流Ｉ1 、Ｉ2 の波形は実
施例１、２に準ずるため、波形図は省略する。尚電流Ｉ
2 と過電圧の値との間には増加の関係があることが基本
となる。
【００２４】而して本実施例においても上記各実施例
１、２と同様に負荷に印加される電圧が過大になればな
るほど、遅延時間が短くなって動作時間が短くなり、負
荷焼損の保護正常が向上する。
１、２と同様に負荷に印加される電圧が過大になればな
るほど、遅延時間が短くなって動作時間が短くなり、負
荷焼損の保護正常が向上する。
【００２５】
【発明の効果】請求項１の発明は、各相に接続されてい
る負荷に印加される電圧の差に対応した電流を出力する
カレントミラー回路を設け、このカレントミラー回路の
出力電流と、遅延手段の一定電流とで上記コンデンサを
充電するので、各相の負荷に印加される電圧が欠相によ
りアンバランスとなって、過大な電圧が印加される場合
に、負荷の電圧差に応じて遅延手段のコンデンサの充電
電流をカレントミラー回路の働きにより増加することが
でき、従って負荷電圧が過大になればなるほど欠相検出
信号の遅延時間が短縮され、その結果負荷が焼損する前
に速やかに主接点を開放することができ、保護性能の向
上が図れるという効果がある。
る負荷に印加される電圧の差に対応した電流を出力する
カレントミラー回路を設け、このカレントミラー回路の
出力電流と、遅延手段の一定電流とで上記コンデンサを
充電するので、各相の負荷に印加される電圧が欠相によ
りアンバランスとなって、過大な電圧が印加される場合
に、負荷の電圧差に応じて遅延手段のコンデンサの充電
電流をカレントミラー回路の働きにより増加することが
でき、従って負荷電圧が過大になればなるほど欠相検出
信号の遅延時間が短縮され、その結果負荷が焼損する前
に速やかに主接点を開放することができ、保護性能の向
上が図れるという効果がある。
【００２６】また請求項２の発明は、比較手段が欠相を
検出する負荷電圧より小さい負荷電圧の場合にオンして
カレントミラー回路の出力電流をバイパスし、比較手段
が欠相を検出する負荷電圧以上の負荷電圧の場合にオフ
してカレントミラー回路の出力電流を上記コンデンサへ
流す充電制御手段を備えているので、請求項１の発明の
作用に加えて、欠相時以外に負荷電流のアンバランスが
生じて負荷に印加される電圧に差ができても、正常時に
おいてはコンデンサを充電しないためノイズ等で誤動作
しやすくなることを防止できるという効果がある。
検出する負荷電圧より小さい負荷電圧の場合にオンして
カレントミラー回路の出力電流をバイパスし、比較手段
が欠相を検出する負荷電圧以上の負荷電圧の場合にオフ
してカレントミラー回路の出力電流を上記コンデンサへ
流す充電制御手段を備えているので、請求項１の発明の
作用に加えて、欠相時以外に負荷電流のアンバランスが
生じて負荷に印加される電圧に差ができても、正常時に
おいてはコンデンサを充電しないためノイズ等で誤動作
しやすくなることを防止できるという効果がある。
【００２７】更に請求項３の発明は、比較手段が欠相を
検出する負荷電圧以上の負荷電圧が検出されると、遅延
手段からの一定電流とともに上記コンデンサへ負荷電圧
に応じた電流を流す充電制御手段を備えているので、負
荷に印加される電圧が欠相によって過大になった場合
に、コンデンサを充電する電流を増加させることがで
き、請求項１の発明と同様な効果がある。
検出する負荷電圧以上の負荷電圧が検出されると、遅延
手段からの一定電流とともに上記コンデンサへ負荷電圧
に応じた電流を流す充電制御手段を備えているので、負
荷に印加される電圧が欠相によって過大になった場合
に、コンデンサを充電する電流を増加させることがで
き、請求項１の発明と同様な効果がある。
【図１】本発明の実施例１の回路図である。
【図２】同上の動作説明用の各部の波形図である。
【図３】同上の遅延時間と負荷電圧との関係説明図であ
る。
る。
【図４】本発明の実施例２の回路図である。
【図５】本発明の実施例３の回路図である。
【図６】従来例の回路図である。
【図７】同上のＩＣ回路内部の回路構成図である。
【図８】同上の動作説明用の各部の波形図である。
【図９】同上の遅延時間と負荷電圧との関係説明図であ
る。
る。
Ｘ ＩＣ回路 Ｍ カレントミラー回路 Ｄ3 ダイオード Ｉ1 電流 Ｉ2 電流 Ｃ4 コンデンサ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01H 33/59 H02H 3/253 H01H 83/14 H01H 83/10 H01H 83/02
Claims (3)
- 【請求項１】負荷側の中性線と各相との間の負荷電圧と
基準電圧とを比較して欠相を検出する比較手段と、この
比較手段の検出出力の発生から一定電流でコンデンサを
充電してコンデンサの電圧が一定以上に達するまで欠相
検出信号の出力を遅延させる遅延手段とからなる欠相検
出手段を備えるとともに、欠相検出手段から出力される
欠相検出信号にてオンするスイッチ手段と、このスイッ
チ手段で励磁される主接点の引き外しコイルとを備え、
引き外しコイルの励磁によって電路に挿入された主接点
を開放する欠相保護機能付遮断器において、各相に接続
されている負荷に印加される電圧の差に対応した電流を
出力するカレントミラー回路を設け、このカレントミラ
ー回路の出力電流と、上記遅延手段の一定電流とで上記
コンデンサを充電することを特徴とする欠相保護機能付
遮断器。 - 【請求項２】負荷側の中性線と各相との間の負荷電圧と
基準電圧とを比較して欠相を検出する比較手段と、この
比較手段の検出出力の発生から一定電流でコンデンサを
充電してコンデンサの電圧が一定以上に達するまで欠相
検出信号の出力を遅延させる遅延手段とからなる欠相検
出手段を備えるとともに、欠相検出手段から出力される
欠相検出信号にてオンするスイッチ手段と、このスイッ
チ手段で励磁される主接点の引き外しコイルとを備え、
引き外しコイルの励磁によって電路に挿入された主接点
を開放する欠相保護機能付遮断器において、各相に接続
されている負荷に印加される電圧の差に対応した電流を
出力するカレントミラー回路と、上記比較手段が欠相を
検出する負荷電圧より小さい負荷電圧の場合にオンして
上記カレントミラー回路の出力電流をバイパスし、上記
比較手段が欠相を検出する負荷電圧以上の負荷電圧の場
合にオフして上記カレントミラー回路の出力電流を上記
コンデンサへ流す充電制御手段とを備えたことを特徴と
する欠相保護機能付遮断器。 - 【請求項３】負荷側の中性線と各相との間の負荷電圧と
基準電圧とを比較して欠相を検出する比較手段と、この
比較手段の検出出力の発生から一定電流でコンデンサを
充電してコンデンサの電圧が一定以上に達するまで欠相
検出信号の出力を遅延させる遅延手段とからなる欠相検
出手段を備えるとともに、欠相検出手段から出力される
欠相検出信号にてオンするスイッチ手段と、このスイッ
チ手段で励磁される主接点の引き外しコイルとを備え、
引き外しコイルの励磁によって電路に挿入された主接点
を開放する欠相保護機能付遮断器において、上記比較手
段が欠相を検出する負荷電圧以上の負荷電圧が検出され
ると、上記遅延手段からの一定電流とともに上記コンデ
ンサへ負荷電圧に応じた電流を流す充電制御手段を備え
たことを特徴とする欠相保護機能付遮断器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04094671A JP3101071B2 (ja) | 1992-04-15 | 1992-04-15 | 欠相保護機能付遮断器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04094671A JP3101071B2 (ja) | 1992-04-15 | 1992-04-15 | 欠相保護機能付遮断器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05290685A JPH05290685A (ja) | 1993-11-05 |
| JP3101071B2 true JP3101071B2 (ja) | 2000-10-23 |
Family
ID=14116707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04094671A Expired - Lifetime JP3101071B2 (ja) | 1992-04-15 | 1992-04-15 | 欠相保護機能付遮断器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3101071B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100648132B1 (ko) * | 2005-11-28 | 2006-11-24 | 에이치제이산전(주) | 엔상 결상식 과전압 보호 차단기 |
-
1992
- 1992-04-15 JP JP04094671A patent/JP3101071B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05290685A (ja) | 1993-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4845910B2 (ja) | 漏電遮断器 | |
| US6628487B1 (en) | Method and apparatus for detecting upstream series arc faults | |
| JPS5931284B2 (ja) | 回路保護装置 | |
| US4161761A (en) | Proportional ground current relay | |
| JP3101071B2 (ja) | 欠相保護機能付遮断器 | |
| US4024438A (en) | Delta phase loss detector | |
| JPH04271225A (ja) | 漏電保護システムと漏電遮断器 | |
| JPS61231877A (ja) | 直流電源装置 | |
| JP2004266894A (ja) | ３相４線式欠相保護付き回路遮断器 | |
| KR100657473B1 (ko) | 인버터의 돌입전류 방지회로 및 방지방법 | |
| JP2704588B2 (ja) | 過電流保護装置 | |
| JPH0662577A (ja) | 電源装置 | |
| JP3258258B2 (ja) | 過電流保護装置 | |
| JP3319906B2 (ja) | 欠相保護機能付き遮断器 | |
| JP3134169B2 (ja) | フェールセーフ回路 | |
| JP3425004B2 (ja) | 地絡電流検出装置 | |
| JPH0884479A (ja) | スイッチング回路の安全装置 | |
| JPH07108054B2 (ja) | 欠相遮断器 | |
| JPS6145755Y2 (ja) | ||
| KR100439890B1 (ko) | 결상시도 지락보호가 가능한 누전차단기 | |
| JPH0828937B2 (ja) | 欠相遮断器 | |
| JPH03239163A (ja) | 電圧形インバータ | |
| JPS6347046B2 (ja) | ||
| JPH08194550A (ja) | 電源装置 | |
| JPH0646524A (ja) | 過電圧検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000808 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070818 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 12 |