JP3100782B2 - ドット印字ヘッドの駆動制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シリアルプリンタにお
けるドット印字ヘッドの駆動制御装置に関するものであ
る。

【０００２】

【従来の技術】従来、ドット印字ヘッドにおいては、永
久磁石の磁気吸引力によって印字ワイヤを駆動してお
り、例えば、印字ワイヤを固定したアーマチュアをバイ
アス用の板ばねによって揺動自在に支持し、前記アーマ
チュアをあらかじめ前記板ばねのばね力に抗して永久磁
石によってコアに吸引させておき、印字する際に、前記
コアに巻かれたコイルを励磁させて前記永久磁石と逆方
向に磁束を発生させ、前記アーマチュアを解放させる構
造となっている。

【０００３】図２は従来のドット印字ヘッドの断面図で
ある。図の（ａ）はアーマチュア解放時の状態を、
（ｂ）はアーマチュア吸引時の状態を示している。図に
おいて、１はベースであり、該ベース１の上の外周縁部
に永久磁石２、台板３、スペーサ４、ヨーク５が順次積
層される。６は板ばねであり、スペーサ４とヨーク５間
に固定端が挟持される。そして、前記ヨーク５の上には
ストッパ８を介してガイド７の基部が重ねられ、一方、
ベース１側にはキャップ１０が設けられ、ガイド７とキ
ャップ１０間がクランプ１１によって一体的に固定され
る。

【０００４】１２は前記板ばね６の自由端において揺動
自在に支持されるアーマチュアであり、該アーマチュア
１２の先端には印字ワイヤ１３の基部が固着される。該
印字ワイヤ１３の先端は、前記ガイド７の中央から前方
に突出するように配置される。１４は前記ベース１の中
央部に設けられたコアであり、該コア１４の外周にコイ
ル１５が巻装され、両者によって電磁石を形成してい
る。１６は前記コイル１５に接続され、通電を行うため
の基板である。

【０００５】前記構成のドット印字ヘッドは、コイル１
５に通電しない状態において、永久磁石２の発生した磁
束が台板３、スペーサ４、ヨーク５、アーマチュア１
２、コア１４及びベース１から成る磁気回路を形成し、
コア１４とアーマチュア１２間に磁気吸引力が生じる。
そして、アーマチュア１２を取り付けた板ばね６がコア
１４に吸引されて撓（たわ）み、板ばね６に歪（ひず）
みエネルギが蓄積される。

【０００６】この状態でコイル１５に通電すると、該コ
イル１５が磁束を発生する。この磁束は、コア１４とア
ーマチュア１２間において、永久磁石２の発生した磁束
を打ち消し、その結果、アーマチュア１２はコア１４か
ら解放される。この時、蓄積されている歪みエネルギを
解放しながら前記板ばね６が復起することによって、ア
ーマチュア１２に固着されている印字ワイヤ１３の先端
をガイド７から突出させて飛翔させ、図示しないインク
リボンを介して図示しない印字媒体を打撃して印字を行
う。

【０００７】前記構成のドット印字ヘッドにおいて、永
久磁石２が発生した磁束は、ベース１、コア１４を通
り、アーマチュア１２、ヨーク５、スペーサ４及び台板
３を通って再び永久磁石２に戻る。そして、１本の印字
ワイヤ１３を駆動するための前記各部材によって一つの
ワイヤ駆動素子が構成され、複数のワイヤ駆動素子によ
ってドット印字ヘッドが構成される。

【０００８】ところで、前記構成のドット印字ヘッドを
小型化し、低コスト化するためにコア１４が固定された
ベース１、永久磁石２、ヨーク５等の部材を各ワイヤ駆
動素子間で共通とし、一体部品として製造することが多
い。この場合、前記ワイヤ駆動素子への磁気回路は多く
の部分で共通化される。その結果、あるコイル１５が発
生した磁束が他のワイヤ駆動素子の磁気回路に入り込
み、磁気干渉によって該ワイヤ駆動素子の磁気回路を変
化させてしまう。

【０００９】この磁気干渉は、コイル１５の磁気電流値
を変化させてしまうだけでなく、アーマチュア１２の解
放タイミングにずれを発生させるなど、アーマチュア１
２の印字動作に多くの影響を与えてしまう。したがっ
て、ドット印字ヘッドを高速化し、高出力化するために
は、この磁気干渉によるアーマチュア１２の印字動作の
変化を小さくする必要がある。

【００１０】そこで、同時に励磁されるコイル１５の数
によってコイル１５に通電するドライブ時間を可変と
し、アーマチュア１２の印字動作の変化を極力小さくし
たドット印字ヘッドが提供されている（特公昭６３−３
０１５４号公報参照）。この場合、ドット印字ヘッドを
駆動するドライバに印字データが供給されると、同時に
励磁されるコイルの総数が検知回路によって検出され、
該コイルの総数に対応する信号が出力され、コイルのド
ライブ時間が設定される。すなわち、同時に励磁される
コイルの総数が多いほどドライブ時間が長くされる。

【００１１】

【発明が解決しようとする課題】しかしながら、前記従
来のドット印字ヘッドにおいては、同時に励磁されるコ
イルの総数のみによって印字制御が行われるため、実際
にはアーマチュアの印字動作が一定にはならない。これ
は、磁気干渉の影響力がワイヤ駆動素子相互の位置関係
によっても異なるため、隣接するワイヤ駆動素子による
同時印字と、離れた箇所にあるワイヤ駆動素子による同
時印字の場合とでは、磁気干渉の程度が全く異なってく
るからである。

【００１２】そして、例えば、２４ピンのドット印字ヘ
ッドの場合、一定した条件で印字することができるのは
任意の一つのワイヤ駆動素子のみを駆動した場合か、２
４個のすべてのワイヤ駆動素子を同時に駆動した場合だ
けであって、２〜２３個の間の所定の数のワイヤ駆動素
子を同時に駆動する場合は、駆動されるワイヤ駆動素子
の組合せが各種考えられ、その組合せによって印字の条
件が異なってしまう。

【００１３】そこで、通常は、同時に駆動されるワイヤ
駆動素子の組合せのうち最もアーマチュア１２の印字動
作が悪くなるワイヤ駆動素子の組合せに対応させて基本
ドライブ時間を補正し、それをドライブ時間としてい
る。このため、補正が不要なワイヤ駆動素子の組合せに
対しては、必要以上のエネルギをコイル１５に供給する
ことになり、コイル１５が発熱したり、印字力が過大と
なってしまう。

【００１４】さらに、磁気干渉は印字ワイヤ１３の動作
時間にも影響を与えてしまう。そして、印字ワイヤ１３
の動作時間が長くなり、アーマチュア１２がコア１４の
位置へ戻る前に次の印字タイミングとなってコイル１５
に通電が始まると、板ばね６の歪みが小さい状態で駆動
が開始されることになり、印字力が低下したり脱ドット
などを発生させることがある。

【００１５】本発明は、前記従来のドット印字ヘッドの
問題点を解決して、印字力が過大になったり、印字力が
低下して脱ドット等が発生したりすることがないドット
印字ヘッドの駆動制御装置を提供することを目的とす
る。

【００１６】

【課題を解決するための手段】そのために、本発明のド
ット印字ヘッドの駆動制御装置においては、入力された
印字データをドットデータとして記憶するデータ記憶回
路と、該当するドットと、基本の駆動周期で同時に駆動
される他のドットとの相対的な位置に基づく補正デー
タ、及び基本の駆動周期の１／ｎだけ前のタイミングで
駆動された隣接ドットの有無に基づく補正データが格納
された補正データメモリ回路と、前記印字データに基づ
いて、該当するドットごとに、該当するドットと、基本
の駆動周期で同時に駆動される他のドットとの相対的な
位置、及び基本の駆動周期の１／ｎだけ前のタイミング
で駆動された隣接ドットの有無の組合せに基づいて、補
正データのアドレスを生成するアドレス生成回路とを有
する。

【００１７】そして、基本の駆動周期の１／ｎだけ前の
タイミングで駆動されたドットの数に基づく補正データ
が格納されたレジスタメモリ回路と、前記アドレスに基
づいて前記補正データメモリ回路及びレジスタメモリ回
路から読み出された前記補正データ、並びに前記レジス
タメモリ回路に格納された補正データに基づいて、補正
値を演算する演算回路と、前記補正値に基づいて駆動時
間を補正する駆動回路とを有する。

【００１８】

【作用】本発明によれば、前記のようにドット印字ヘッ
ドの駆動制御装置においては、入力された印字データを
ドットデータとして記憶するデータ記憶回路と、該当す
るドットと、基本の駆動周期で同時に駆動される他のド
ットとの相対的な位置に基づく補正データ、及び基本の
駆動周期の１／ｎだけ前のタイミングで駆動された隣接
ドットの有無に基づく補正データが格納された補正デー
タメモリ回路と、前記印字データに基づいて、該当する
ドットごとに、該当するドットと、基本の駆動周期で同
時に駆動される他のドットとの相対的な位置、及び基本
の駆動周期の１／ｎだけ前のタイミングで駆動された隣
接ドットの有無の組合せに基づいて、補正データのアド
レスを生成するアドレス生成回路とを有する。

【００１９】そして、基本の駆動周期の１／ｎだけ前の
タイミングで駆動されたドットの数に基づく補正データ
が格納されたレジスタメモリ回路と、前記アドレスに基
づいて前記補正データメモリ回路及びレジスタメモリ回
路から読み出された前記補正データ、並びに前記レジス
タメモリ回路に格納された補正データに基づいて、補正
値を演算する演算回路と、前記補正値に基づいて駆動時
間を補正する駆動回路とを有する。この場合、印字デー
タに基づいて、該当するドットごとに、該当するドット
と、基本の駆動周期で同時に駆動される他のドットとの
相対的な位置、及び基本の駆動周期の１／ｎだけ前のタ
イミングで駆動された隣接ドットの有無の組合せに基づ
いて、補正データのアドレスが生成され、該アドレスに
基づいて補正データメモリ回路及びレジスタメモリ回路
から補正データが読み出される。そして、該補正デー
タ、及びレジスタメモリ回路に格納された補正データに
基づいて、補正値が演算され、該補正値に基づいて駆動
時間が補正される。

【００２０】

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。なお、ドライブタイミング及び
ドライブ時間の制御に関し、以下の説明においてワイヤ
駆動素子を「ピン」という。図１は本発明の実施例を示
すドット印字ヘッドの駆動制御装置のブロック図であ
る。

【００２１】図において、２１はＣＰＵ、２２はモード
レジスタであり、前記ＣＰＵ２１によって例えば、印字
モード、１８０ＤＰＩフルモードや１８０ＤＰＩ擬似モ
ードなどのＤＰＩモード、Ｔｃ／ｎスライス、端ピン指
定、紙厚モード等のモードデータが書き込まれる。ここ
で、Ｔｃ／ｎとは、１ドットの駆動周期をＴｃとした場
合におけるその１／ｎだけ前のタイミングをいい、Ｔｃ
／ｎスライスは、該当ピンに対するタイミングＴｃ／２
〜Ｔｃ／６前の駆動ピンの有無によるＴｃ／ｎ補正デー
タをスライスするスライスレベルである。該Ｔｃ／ｎス
ライスは、タイミングＴｃ／ｎ前の同時駆動ピンが何ピ
ン以上の場合に基本ドライブ時間を補正するかの設定を
行うためのものである。また、端ピン指定は、端ピンと
図示しないプラテン間の距離が長くなることによる端ピ
ンデータを設定するためのものであり、ここではどのピ
ンを端ピンとするかの設定を行う。

【００２２】また、２３は各ＤＰＩモードに対応して生
成されたタイミングごとに外部から受けた印字データを
ピンデータとして記憶するピンデータ記憶回路、２４は
基本クロックカウンタである。該基本クロックカウンタ
２４は、図示しないスペースモータに取り付けられたス
リットセンサが生成したパルス波形（Ｓ７２０）（以
下、「センサパルス波形」という。）をシステムＣＬＫ
（例えば、１６〔ＭＨｚＣＬＫ〕）でカウントする。

【００２３】また、２５は記憶されたピンデータに基づ
いて、該当ピンについての同時駆動ピンの有無による補
正データを後述する補正データメモリ回路から読み出す
ための同時ピンアドレスを生成する同時ピンアドレス生
成回路、２６は記憶されたピンデータに基づいて、該当
ピンについてのタイミングＴｃ／ｎ前に駆動された隣接
ピンの有無による補正データを補正データメモリ回路か
ら読み出すためのＴｃ／ｎ隣接ピンアドレスを生成する
Ｔｃ／ｎ隣接ピンアドレス生成回路、２８は記憶された
ピンデータに基づいて、該当ピンについてのタイミング
Ｔｃ／ｎ前に駆動された同時ピンの数をカウントするＴ
ｃ／ｎ同時ピンカウンタ、３０は前記基本クロックカウ
ンタ２４が生成したカウント値をモードレジスタ２２に
書き込まれたＤＰＩモードに応じてｎ分周し、分周パル
スを生成する分周パルス生成回路である。ここで、例え
ば８分周する場合、センサパルス波形の１パルスの間に
８個の分周パルスを生成する。

【００２４】そして、３１はレジスタメモリ回路であ
り、前記ＣＰＵ２１によってタイミングＴｃ／ｎ前のＴ
ｃ／ｎ補正データ、端ピン指定による端ピンデータ、紙
厚モードによる紙厚データ、基本ドライブ時間を示す基
本ドライブデータ等の各データが書き込まれる。また、
３２は補正データを格納する補正データメモリ回路であ
り、前記同時ピンアドレス生成回路２５及びＴｃ／ｎ隣
接ピンアドレス生成回路２６が生成した同時ピンアドレ
ス及びＴｃ／ｎ隣接ピンアドレスの補正データの読出し
及び書込みを行うことができる。

【００２５】そして、３４はレジスタメモリ回路３１及
び補正データメモリ回路３２から読み出されたデータに
基づいて補正値を演算する演算回路、３５はＴｃ／ｎ同
時ピンカウンタ２８のカウント値と前記Ｔｃ／ｎスライ
スを比較する比較回路、３６は各ピンごとに設けられ、
前記演算回路３４が演算した補正値と、分周パルス生成
回路３０が生成した分周パルスによってピンを駆動する
タイミングのスタートパルスを生成するスタートパルス
生成回路、３８は該スタートパルス生成回路３６が生成
したスタートパルスによってオンになり、前記補正値に
よってオフになるＤＴ₁ タイマ、３９も該ＤＴ₁ タイマ
３８と同様にスタートパルス生成回路３６が生成したス
タートパルスによってオンになり、演算回路３４が演算
した補正値によってオフになるＤＴ₂ タイマである。

【００２６】次に、前記構成の駆動制御装置の動作につ
いて説明する。最初に、ＣＰＵ２１は、プリンタのイニ
シャル状態及び印字行外時にモードレジスタ２２にモー
ドデータを書き込む。ここで、印字行外時とは、スペー
シングモータの加減速状態時や改行時をいう。そして、
ＣＰＵ２１は、例えばＤＰＩモードが変化した場合に
は、モードレジスタ２２内に格納されたモードデータを
書き換える。

【００２７】ここで、モードレジスタ２２及びレジスタ
メモリ回路３１の詳細について説明する。図３は本発明
の実施例を示すドット印字ヘッドの駆動制御装置におけ
るモードレジスタ及びレジスタメモリ回路の詳細図であ
る。図において、２１はＣＰＵ、２２はモードレジス
タ、３１はレジスタメモリ回路、３２は補正データメモ
リ回路である。また、４１はアドレスデコーダであり、
前記ＣＰＵ２１が指定したアドレスをアドレスデコーダ
４１が解読する。

【００２８】そして、４２はＲＡＭメモリライトモード
のモードデータを、４３はＲＡＭメモリリードモードの
モードデータを、４４はＤＰＩモードのモードデータ
を、４５は端ピン指定のモードデータを、４６はＴｃ／
ｎスライスモードのモードデータを、４７はＴｃ／ｎデ
ータモードのモードデータをそれぞれ格納するレジスタ
であり、前記モードレジスタ２２を構成する。

【００２９】また、４８は上位アドレスラッチのデータ
を、４９は下位アドレスラッチのデータを、５０はＤＰ
Ｉデータを、５１は端ピンデータを、５２はＴｃ／ｎス
ライスデータを、５３はＴｃ／ｎ補正データを、５４は
紙厚データを、５５は基本ドライブデータを、５６はリ
ミットデータをそれぞれ格納するレジスタであり、前記
レジスタメモリ回路３１を構成する。

【００３０】前記補正データメモリ回路３２に書き込ま
れる各補正データや、前記レジスタメモリ回路３１に書
き込まれる各レジスタデータのビット数は任意である
が、前記補正データ及びレジスタデータにおけるビット
データ“１”が、一つの分周パルスに相当する時間に対
応させられる。次に、前記補正データメモリ回路３２に
書き込まれる補正データについて説明する。

【００３１】図４は補正データの例を示す図である。図
において、５８は８ビットで構成された補正データであ
る。この場合、該補正データを１６進法で示すと“０Ｆ
_(H) ”である。したがって、システムＣＬＫをｎ分周し
て生成した分周パルスを１〔μｓ〕とすると、前記補正
データによって１５〔μｓ〕だけ基本ドライブ時間が補
正されることになる。

【００３２】ところで、前記ピンデータ記憶回路２３
（図１）は、各ＤＰＩモードに対応して生成されるタイ
ミングごとに印字データを受け、該印字データをピンデ
ータとして格納する。図５はピンデータ記憶回路の詳細
図である。図において、２３はピンデータ記憶回路、２
３ａ〜２３ｎはラッチ回路であり、前記タイミングごと
に第１ピン（＃１）〜第２４（＃２４）ピンのピンデー
タが順次送られるようになっている。したがって、ラッ
チ回路２３ａには、常時最新のタイミングにおけるピン
データが書き込まれ、また、ラッチ回路２３ｂ〜２３ｎ
には、タイミングＴｃ／２前のピンデータ、タイミング
Ｔｃ／４前のピンデータ等がそれぞれ書き込まれてい
る。

【００３３】したがって、前記ピンデータ記憶回路２３
に格納されたピンデータに基づいて各補正データのため
のアドレスを生成することができる。そのため、ピンデ
ータ記憶回路２３に同時ピンアドレス生成回路２５（図
１）、Ｔｃ／ｎ隣接ピンアドレス生成回路２６及びＴｃ
／ｎ同時ピンカウンタ２８が接続される。図６は同時ピ
ンアドレス生成回路の動作説明図である。

【００３４】図において、○付き数字はピン及びピン番
号を示し、ａ₁ ，ａ₂ ，ｂ₁ ，ｂ₂，…は該当ピンにつ
いて同時駆動ピンの有無を“１”又は“０”で示すピン
データである。前記同時ピンアドレス生成回路２５（図
１）においては、ドット印字ヘッドのピンが四つのグル
ープＡ₁ ，Ａ₂ ，Ｇ₁ ，Ｇ₂ に分けられ、各グループＡ
₁ ，Ａ ₂ ，Ｇ₁ ，Ｇ₂ について該当ピンと同時駆動ピン
間の距離に応じて同時ピンアドレスが生成される。例え
ば、該当ピンが第１ピンである場合、第３ピン、第５ピ
ン、第２ピン、第４ピン、第２１ピン及び第２２ピンが
同時に駆動されれば、グループＡ₁ では０３_(H) 、グル
ープＡ₂ では０３_(H) 、グループＧ₁ では０８_{(H )} 、グ
ループＧ₂ では１０_(H) の同時ピンアドレスが生成され
る。

【００３５】このように、第１ピンに対して四つの同時
ピンアドレスを生成した後、ピンをシフトして第３ピン
に対して同様に同時ピンアドレスを生成する。これを２
４回繰り返し、２４ピンすべてに対して四つずつの同時
ピンアドレスを生成する。図７は同時ピンアドレス生成
回路のブロック図、図８は同時ピンアドレス生成回路に
おけるピンのシフト状態図である。

【００３６】図において、２３はピンデータ記憶回路、
２３ａ，２３ｂは前記ピンデータ記憶回路２３の一部を
構成するラッチ回路、６０ａ〜６０ｃはシフトレジスタ
である。また、○付き数字はピン及びピン番号を示す。
この場合、該シフトレジスタ６０ａ〜６０ｃによって２
４個のピンデータが順にシフトされる。前記同時ピンア
ドレスを生成するたびにシフトレジスタ６０ａ〜６０ｃ
のピンデータが一つシフトされる。

【００３７】前記構成の同時ピンアドレス生成回路２５
（図１）が生成した同時ピンアドレスは、Ｔｃ／ｎ隣接
ピンアドレス生成回路２６が生成したＴｃ／ｎ隣接ピン
アドレス、及び連発ピンアドレスと組み合わせられ、一
つのアドレスを構成する。図９は隣接ピンの第１の例を
示す図、図１０は隣接ピンの第２の例を示す図、図１１
は組合せ後のアドレスを示す図である。図９及び１０の
（ａ）は隣接ピンの状態を、（ｂ）はＴｃ／ｎ隣接ピン
アドレス生成回路２６（図１）が生成したＴｃ／ｎ隣接
ピンアドレスを示す。

【００３８】前記Ｔｃ／ｎ隣接ピンアドレスは、タイミ
ングＴｃ／２前の隣接ピンのアドレス及びタイミングＴ
ｃ／４前の隣接ピンのアドレスから成る。この場合、ピ
ンの配列上、タイミングＴｃ／２前の隣接ピンのアドレ
スが４ビット分のビットデータから成り、タイミングＴ
ｃ／４前の隣接ピンのアドレスが２ビット分のビットデ
ータから成る。したがって、前記Ｔｃ／ｎ隣接ピンアド
レスは６ビットのビットデータになる。

【００３９】前記Ｔｃ／ｎ隣接ピンアドレスは、Ｔｃ／
ｎ隣接ピンアドレス生成回路２６がピンデータ記憶回路
２３から該当ピンのタイミングＴｃ／２前の隣接ピン及
びタイミングＴｃ／４前の隣接ピンのピンデータを取り
込むことによって生成され、前記同時ピンアドレスに追
加される。また、連発ピンアドレスは、連続して駆動さ
れるピン、すなわち連発ピンの有無を示すドットデータ
によって構成され、モードレジスタ２２がピンデータ記
憶回路２３から連発ピンのピンデータを取り込むことに
よって生成され、前記同時ピンアドレスに追加される。
そのため、前記ピンデータ記憶回路２３と補正データメ
モリ回路３２間が図示しないゲート回路によって接続さ
れる。

【００４０】このようにして組み合わせられたアドレス
は、１４ビットの構成を有しており、上位ビットから順
にＴｃ／ｎ隣接ピンアドレス、連発ピンアドレス及び同
時ピンアドレスから成る。そして、該アドレスで指定さ
れる補正データが補正データメモリ回路３２から演算回
路３４に対して出力される。また、前記処理と並行し
て、Ｔｃ／ｎ同時ピンカウンタ２８はタイミングＴｃ／
２前及びタイミングＴｃ／４前の同時駆動ピンの数をカ
ウントし、比較回路３５が、Ｔｃ／ｎ同時ピンカウンタ
２８のカウント値とモードレジスタ２２に書き込まれた
Ｔｃ／ｎスライスを比較する。そして、該比較回路３５
の比較結果はレジスタメモリ回路３１に対して出力さ
れ、該レジスタメモリ回路３１は、比較結果に対応した
Ｔｃ／ｎ補正データを演算回路３４に対して出力する。

【００４１】なお、Ｔｃ／ｎ同時ピンカウンタ２８がカ
ウントする同時駆動ピンから隣接ピンは除かれるように
なっている。前記演算回路３４においては、補正データ
メモリ回路３２の指定された前記アドレスに対応する補
正データ、前記レジスタメモリ回路３１から出力され、
比較結果に対応したＴｃ／ｎ補正データ、モード指定に
よって出力される端ピンデータ及び紙厚モードによる紙
厚データを次式によって演算し、最終的な補正データの
値（以下、「補正値」という。）ｘ₀ を求めることがで
きる。

【００４２】ｘ₂ ＋Ａ₁ ＋ｘ₃ ＋Ａ₂ ＋ｘ₄ ＋Ｇ₁ ＋ｘ
₅ ＋Ｇ₂ ＝ｘ₀ ≦ｘ₆ Ａ₁ ，Ａ₂ ，Ｇ₁ ，Ｇ₂ ：アドレスの指定による補正デ
ータ ｘ₂ ：紙厚データ ｘ₃ ，ｘ₄ ：Ｔｃ／ｎ補正データ ｘ₅ ：端ピンデータ ｘ₆ ：ドライブ時間リミット値 なお、補正値ｘ₀ がドライブ時間リミット値ｘ₆ より大
きい場合、補正値ｘ₀はドライブ時間リミット値ｘ₆ と
する。

【００４３】そして、各ピンごとに前記演算が繰り返さ
れ、各ピンごとの補正値ｘ₀ が演算され、該補正値ｘ₀
がスタートパルス生成回路３６に対して出力される。前
記補正値ｘ₀ は、ＤＴ₁ タイマ３８に書き込まれる。ま
た、前記処理とは別に基本クロックカウンタ２４におい
て、センサパルス波形がシステムＣＬＫでカウントさ
れ、そのカウント値が、分周パルス生成回路３０におい
てモードレジスタ２２の指定によって分周され、分周パ
ルスが生成させられる。

【００４４】図１２は分周パルスの生成状態を示す図で
ある。前記基本クロックカウンタ２４（図１）がカウン
トしたカウント値は、分周パルス生成回路３０に対して
出力され、該分周パルス生成回路３０において分周パル
スが生成される。該分周パルスは、一つ前のセンサパル
ス波形によって生成される。そして、各ピンごとに設け
られたスタートパルス生成回路３６は、所定の方法で演
算した値によって分周パルスの数をカウントし、スター
トパルスを生成する。

【００４５】図１３はスタートパルスの生成状態を示す
図である。前記スタートパルスは基本インパクトのタイ
ミングを中心とする所定のインパクト範囲内で生成さ
れ、スタートパルス生成回路３６（図１）は前記インパ
クト範囲から外れる場合に強制的にスタートパルスを発
生させる機能を備える。また、駆動周期が短くならない
ように、駆動周期のリミット値が設けられている。

【００４６】次に、前記スタートパルスによってＤＴ₁
タイマ３８及びＤＴ₂ タイマ３９のカウントを開始す
る。図１４はタイマの作動状態の第１の例を示す図、図
１５はタイマの作動状態の第２の例を示す図である。こ
こで、ＤＴ₂ タイマ３９（図１）は、図１４に示すよう
に紙厚データｘ₂ から成る補正データ値に対応する時間
だけオンし続けた後、オフになる。一方、ＤＴ₁ タイマ
３８は、最初にレジスタメモリ回路３１に書き込まれて
いる基本ドライブ時間の間オンし続け、この間補正値ｘ
₀ の演算が行われる。そして、基本ドライブ時間が終了
すると同時に補正値ｘ₀ がＤＴ₁ タイマ３８にロードさ
れ、再びオンになってカウントを開始する。ただし、こ
の間ＤＴ₁ タイマ３８の出力はオン・オフすることなく
連続的にオンの状態になる。そして、補正値ｘ₀ による
時間だけオンし続けた後、オフになる。

【００４７】また、ＤＴ₁ タイマ３８及びＤＴ₂ タイマ
３９は、スタートパルスが入力され、かつ、ＤＴ₂ タイ
マ３９がオフになってから一定時間が経過した後にオン
になるようになっている。そして、ＤＴ₁ タイマ３８
は、前記ドライブ時間リミットｘ₆ のほか、ＤＴ₂ タイ
マ３９のオフによっても強制的にオフになる。このよう
に、印字データを受信してからドライブ時間を決定する
まで、外部回路を使用することがないので、ＣＰＵ２１
などの負荷を小さくすることができる。

【００４８】なお、本発明は前記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々変形すること
が可能であり、これらを本発明の範囲から排除するもの
ではない。

【００４９】

【発明の効果】以上詳細に説明したように、本発明によ
れば、ドット印字ヘッドの駆動制御装置においては、入
力された印字データをドットデータとして記憶するデー
タ記憶回路と、該当するドットと、基本の駆動周期で同
時に駆動される他のドットとの相対的な位置に基づく補
正データ、及び基本の駆動周期の１／ｎだけ前のタイミ
ングで駆動された隣接ドットの有無に基づく補正データ
が格納された補正データメモリ回路と、前記印字データ
に基づいて、該当するドットごとに、該当するドット
と、基本の駆動周期で同時に駆動される他のドットとの
相対的な位置、及び基本の駆動周期の１／ｎだけ前のタ
イミングで駆動された隣接ドットの有無の組合せに基づ
いて、補正データのアドレスを生成するアドレス生成回
路とを有する。そして、基本の駆動周期の１／ｎだけ前
のタイミングで駆動されたドットの数に基づく補正デー
タが格納されたレジスタメモリ回路と、前記アドレスに
基づいて前記補正データメモリ回路及びレジスタメモリ
回路から読み出された前記補正データ、並びに前記レジ
スタメモリ回路に格納された補正データに基づいて、補
正値を演算する演算回路と、前記補正値に基づいて駆動
時間を補正する駆動回路とを有する。

【００５０】この場合、印字データに基づいて、該当す
るドットごとに、該当するドットと、基本の駆動周期で
同時に駆動される他のドットとの相対的な位置、及び基
本の駆動周期の１／ｎだけ前のタイミングで駆動された
隣接ドットの有無の組合せに基づいて、補正データのア
ドレスが生成され、該アドレスに基づいて補正データメ
モリ回路及びレジスタメモリ回路から補正データが読み
出される。そして、該補正データ、及び基本の駆動周期
の１／ｎだけ前のタイミングで駆動されたドットの数に
基づく補正データに基づいて、補正値が演算され、該補
正値に基づいて駆動時間が補正される。

【００５１】したがって、駆動されるドットごとに、該
当するドットと、基本の駆動周期で同時に駆動される他
のドットとの相対的な位置、及び基本の駆動周期の１／
ｎだけ前のタイミングで駆動された隣接ドットの有無の
組合せ、並びに基本の駆動周期の１／ｎだけ前のタイミ
ングで駆動されたドットの数に基づいて、駆動時間の補
正の必要性の有無が判断されることになる。その結果、
必要以上のエネルギによって印字力が過大になったり、
印字力が低下して脱ドット等が発生したりすることがな
くなる。

【図面の簡単な説明】

【図１】本発明の実施例を示すドット印字ヘッドの駆動
制御装置のブロック図である。

【図２】従来のドット印字ヘッドの断面図である。

【図３】本発明の実施例を示すドット印字ヘッドの駆動
制御装置におけるモードレジスタ及びレジスタメモリ回
路の詳細図である。

【図４】補正データの例を示す図である。

【図５】ピンデータ記憶回路の詳細図である。

【図６】同時ピンアドレス生成回路の動作説明図であ
る。

【図７】同時ピンアドレス生成回路のブロック図であ
る。

【図８】同時ピンアドレス生成回路におけるピンのシフ
ト状態図である。

【図９】隣接ピンの第１の例を示す図である。

【図１０】隣接ピンの第２の例を示す図である。

【図１１】組合せ後のアドレスを示す図である。

【図１２】分周パルスの生成状態を示す図である。

【図１３】スタートパルスの生成状態を示す図である。

【図１４】タイマの作動状態の第１の例を示す図であ
る。

【図１５】タイマの作動状態の第２の例を示す図であ
る。

【符号の説明】

２３ ピンデータ記憶回路 ２５ 同時ピンアドレス生成回路 ２６ Ｔｃ／ｎ隣接ピンアドレス生成回路 ３１ レジスタメモリ回路 ３２ 補正データメモリ回路 ３４ 演算回路 ３８ ＤＴ₁ タイマ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−258556（ＪＰ，Ａ) 特開 平１−174454（ＪＰ，Ａ) 特開 平２−151450（ＪＰ，Ａ) 特開 平３−268949（ＪＰ，Ａ) 特開 昭60−179271（ＪＰ，Ａ) 特開 昭55−154177（ＪＰ，Ａ) 特開 平６−15849（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) B41J 2/30

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 （ａ）入力された印字データをドットデ
   ータとして記憶するデータ記憶回路と、 （ｂ）該当するドットと、基本の駆動周期で同時に駆動
   される他のドットとの相対的な位置に基づく補正デー
   タ、及び基本の駆動周期の１／ｎだけ前のタイミングで
   駆動された隣接ドットの有無に基づく補正データが格納
   された補正データメモリ回路と、 （ｃ）前記印字データに基づいて、該当するドットごと
   に、該当するドットと、基本の駆動周期で同時に駆動さ
   れる他のドットとの相対的な位置、及び基本の駆動周期
   の１／ｎだけ前のタイミングで駆動された隣接ドットの
   有無の組合せに基づいて、補正データのアドレスを生成
   するアドレス生成回路と、 （ｄ）基本の駆動周期の１／ｎだけ前のタイミングで駆
   動されたドットの数に基づく補正データが格納されたレ
   ジスタメモリ回路と、 （ｅ）前記アドレスに基づいて前記補正データメモリ回
   路及びレジスタメモリ回路から読み出された前記補正デ
   ータ、並びに前記レジスタメモリ回路に格納された補正
   データに基づいて、補正値を演算する演算回路と、 （ｆ）前記補正値に基づいて駆動時間を補正する駆動回
   路とを有することを特徴とするドット印字ヘッドの駆動
   制御装置。