JP3095150B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3095150B2 JP3095150B2 JP03210134A JP21013491A JP3095150B2 JP 3095150 B2 JP3095150 B2 JP 3095150B2 JP 03210134 A JP03210134 A JP 03210134A JP 21013491 A JP21013491 A JP 21013491A JP 3095150 B2 JP3095150 B2 JP 3095150B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- pair
- transistor
- semiconductor device
- operating characteristics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段（図１〜図６） 作用（図３及び図６） 実施例（図１〜図６） （１）第１実施例（図１〜図３） （２）第２実施例（図４〜図６） （３）他の実施例 発明の効果
【０００２】
【産業上の利用分野】本発明は半導体装置において、特
に一対で動作するトランジスタを含んでなる半導体集積
回路の動作特性を向上させる場合に適用して好適なもの
である。
に一対で動作するトランジスタを含んでなる半導体集積
回路の動作特性を向上させる場合に適用して好適なもの
である。
【０００３】
【従来の技術】従来、集積回路においては、種々の回路
素子、すなわちトランジスタ、抵抗、コンデンサ等を同
一チツプ上に集積することにより形成されている。この
ような集積回路には、一対のＭＯＳ（metal oxide semi
conductor)型トランジスタやバイポーラトランジスタで
構成されたものがあり、例えば一対のＭＯＳ型トランジ
スタＱ１及びＱ２でカレントミラー定電流回路が構成さ
れるようになされている。
素子、すなわちトランジスタ、抵抗、コンデンサ等を同
一チツプ上に集積することにより形成されている。この
ような集積回路には、一対のＭＯＳ（metal oxide semi
conductor)型トランジスタやバイポーラトランジスタで
構成されたものがあり、例えば一対のＭＯＳ型トランジ
スタＱ１及びＱ２でカレントミラー定電流回路が構成さ
れるようになされている。
【０００４】
【発明が解決しようとする課題】ところが対をなすトラ
ンジスタＱ１及びＱ２の各動作特性にはトランジスタ製
造過程で生じるばらつきがあり、例えばトランジスタＱ
２のコレクタ電流Ｉ２が設計値からずれると、ペア特性
として数％のばらつきが生じるおそれがあつた。このば
らつきは集積回路全体の動作特性を劣化させる原因及び
歩留まりを低下させる原因となつており、この一対のト
ランジスタＱ１及びＱ２の動作特性を整合させることが
できれば全体としての動作特性を向上でき、歩留りも向
上できると考えられる。
ンジスタＱ１及びＱ２の各動作特性にはトランジスタ製
造過程で生じるばらつきがあり、例えばトランジスタＱ
２のコレクタ電流Ｉ２が設計値からずれると、ペア特性
として数％のばらつきが生じるおそれがあつた。このば
らつきは集積回路全体の動作特性を劣化させる原因及び
歩留まりを低下させる原因となつており、この一対のト
ランジスタＱ１及びＱ２の動作特性を整合させることが
できれば全体としての動作特性を向上でき、歩留りも向
上できると考えられる。
【０００５】またこのような動作特性及び歩留りの向上
は、小量多品種用の集積回路を製造する場合やサンプル
出荷される集積回路を製造する場合において特に重要で
ある。
は、小量多品種用の集積回路を製造する場合やサンプル
出荷される集積回路を製造する場合において特に重要で
ある。
【０００６】本発明は以上の点を考慮してなされたもの
で、一対のトランジスタの動作特性を容易に整合するこ
とができる半導体装置を提案しようとするものである。
で、一対のトランジスタの動作特性を容易に整合するこ
とができる半導体装置を提案しようとするものである。
【０００７】
【課題を解決するための手段】かかる課題を解決するた
め第１の発明においては、一対で動作するトランジスタ
を有する半導体装置１、１１において、トランジスタＱ
１〜Ｑ４の所定局所領域３、４、１５、１６の不純物Ｐ
又はＮを再度拡散させることにより、当該トランジスタ
Ｑ１〜Ｑ４の動作特性を可変し、一対のトランジスタＱ
１〜Ｑ４の動作特性を整合させることができる。
め第１の発明においては、一対で動作するトランジスタ
を有する半導体装置１、１１において、トランジスタＱ
１〜Ｑ４の所定局所領域３、４、１５、１６の不純物Ｐ
又はＮを再度拡散させることにより、当該トランジスタ
Ｑ１〜Ｑ４の動作特性を可変し、一対のトランジスタＱ
１〜Ｑ４の動作特性を整合させることができる。
【０００８】また第２の発明においては、一対のＭＯＳ
型トランジスタでなる半導体装置１において、トランジ
スタＱ１及びＱ２のソース領域３又はドレイン領域４の
不純物Ｐを再度拡散させることにより、当該トランジス
タＱ１及びＱ２の動作特性を可変し、一対のＭＯＳ型ト
ランジスタＱ１及びＱ２の動作特性を整合させるように
する。
型トランジスタでなる半導体装置１において、トランジ
スタＱ１及びＱ２のソース領域３又はドレイン領域４の
不純物Ｐを再度拡散させることにより、当該トランジス
タＱ１及びＱ２の動作特性を可変し、一対のＭＯＳ型ト
ランジスタＱ１及びＱ２の動作特性を整合させるように
する。
【０００９】さらに第３の発明においては、一対のバイ
ポーララテラルトランジスタＱ３及びＱ４でなる半導体
装置１１において、トランジスタＱ３及びＱ４のエミツ
タ領域１５又はコレクタ領域１６の不純物Ｐを再度拡散
させることにより、当該トランジスタＱ３及びＱ４の動
作特性を可変し、一対のラテラルトランジスタＱ３及び
Ｑ４の動作特性を整合させるようにする。
ポーララテラルトランジスタＱ３及びＱ４でなる半導体
装置１１において、トランジスタＱ３及びＱ４のエミツ
タ領域１５又はコレクタ領域１６の不純物Ｐを再度拡散
させることにより、当該トランジスタＱ３及びＱ４の動
作特性を可変し、一対のラテラルトランジスタＱ３及び
Ｑ４の動作特性を整合させるようにする。
【００１０】
【作用】一対のトランジスタＱ１及び又はＱ２（Ｑ３及
び又はＱ４）の所定局所領域にレーザ光ＬＡを照射し、
当該所定領域内の不純物Ｎ又はＰのみを再度拡散させる
ことにより、トランジスタＱ１及び又はＱ２（Ｑ３及び
又はＱ４）の動作特性を可変させることができ、一対の
トランジスタＱ１及びＱ２（Ｑ３及びＱ４）の動作特性
の整合をとることができ、半導体装置全体としての動作
特性を一段と向上させることができる。
び又はＱ４）の所定局所領域にレーザ光ＬＡを照射し、
当該所定領域内の不純物Ｎ又はＰのみを再度拡散させる
ことにより、トランジスタＱ１及び又はＱ２（Ｑ３及び
又はＱ４）の動作特性を可変させることができ、一対の
トランジスタＱ１及びＱ２（Ｑ３及びＱ４）の動作特性
の整合をとることができ、半導体装置全体としての動作
特性を一段と向上させることができる。
【００１１】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１２】（１）第１実施例 図１において、定電流回路１は一対のトランジスタＱ１
及びＱ２によりなるカレントミラー定電流回路でなり、
トランジスタＱ１及びＱ２はそれぞれｎチヤネルＭＯＳ
型トランジスタで構成されている。ここでｎチヤネルＭ
ＯＳ型トランジスタＱ１及びＱ２は、それぞれＰ形シリ
コン基板２上に拡散されたＮ型拡散層によりソース３及
びドレイン４を形成するようになされており、ソース３
は数〔μm 〕の長さを有している（図２）。
及びＱ２によりなるカレントミラー定電流回路でなり、
トランジスタＱ１及びＱ２はそれぞれｎチヤネルＭＯＳ
型トランジスタで構成されている。ここでｎチヤネルＭ
ＯＳ型トランジスタＱ１及びＱ２は、それぞれＰ形シリ
コン基板２上に拡散されたＮ型拡散層によりソース３及
びドレイン４を形成するようになされており、ソース３
は数〔μm 〕の長さを有している（図２）。
【００１３】ソース３及びドレイン４間の領域には、シ
リコン酸化膜５を介してアルミニウム層でなるゲート６
が形成されている。この実施例の場合、レーザ光ＬＡを
ソース３に局所的に照射することにより、ソース３に拡
散されているＮ型不純物を再度アニール拡散させてソー
ス３及びドレイン４間のチヤネル長Ｌを制御し得るよう
になされている。
リコン酸化膜５を介してアルミニウム層でなるゲート６
が形成されている。この実施例の場合、レーザ光ＬＡを
ソース３に局所的に照射することにより、ソース３に拡
散されているＮ型不純物を再度アニール拡散させてソー
ス３及びドレイン４間のチヤネル長Ｌを制御し得るよう
になされている。
【００１４】ここでＭＯＳ型トランジスタＱ１及びＱ２
に流れるドレイン電流Ｉ１及びＩ２は、ゲート電圧
ＶGS、ゲートしきい値電圧Ｖt およびゲートの奥行き方
向へのチヤネル幅Ｗを用いて、Ｉ∝Ｗ（ＶGS−Ｖt )2／
Ｌと表すことができる。このようにドレイン電流ＩD は
チヤネル長Ｌを大きくすればドレイン電流Ｉを小さくす
ることができ、またチヤネル長Ｌを小さくすればドレイ
ン電流Ｉを大きくすることができる。
に流れるドレイン電流Ｉ１及びＩ２は、ゲート電圧
ＶGS、ゲートしきい値電圧Ｖt およびゲートの奥行き方
向へのチヤネル幅Ｗを用いて、Ｉ∝Ｗ（ＶGS−Ｖt )2／
Ｌと表すことができる。このようにドレイン電流ＩD は
チヤネル長Ｌを大きくすればドレイン電流Ｉを小さくす
ることができ、またチヤネル長Ｌを小さくすればドレイ
ン電流Ｉを大きくすることができる。
【００１５】このようにチヤネル長Ｌを調整することに
よりトランジスタＱ１及びＱ２の電流増幅率ｈfeを調整
することができ、一対で動作するトランジスタＱ１及び
Ｑ２の動作特性を整合させることができるようになされ
ている。
よりトランジスタＱ１及びＱ２の電流増幅率ｈfeを調整
することができ、一対で動作するトランジスタＱ１及び
Ｑ２の動作特性を整合させることができるようになされ
ている。
【００１６】以上の構成において、一対としての動作特
性の整合が特に重要なトランジスタ回路の箇所はわずか
であり容易に特定することができる。この実施例の場
合、トランジスタＱ１及びＱ２の動作特性を製造行程後
の回路評価で評価する際、トランジスタＱ１及びＱ２の
うち一方のトランジスタＱ１の電流増幅率ｈfeが低いこ
とにより、一対のトランジスタＱ１及びＱ２の動作特性
に数％のずれが検出される。
性の整合が特に重要なトランジスタ回路の箇所はわずか
であり容易に特定することができる。この実施例の場
合、トランジスタＱ１及びＱ２の動作特性を製造行程後
の回路評価で評価する際、トランジスタＱ１及びＱ２の
うち一方のトランジスタＱ１の電流増幅率ｈfeが低いこ
とにより、一対のトランジスタＱ１及びＱ２の動作特性
に数％のずれが検出される。
【００１７】ここでアルゴンレーザＬＡのビームスポツ
トを電流増幅率ｈfeの小さい方のトランジスタＱ１のソ
ース３に集光させ、局所的にアニールすると、図３に示
すように、ソース３に拡散されているＮ型不純物が再度
面方向に拡散される。これによりソース３及びドレイン
４間のチヤネル長ＬはアルゴンレーザＬＡ照射前のチヤ
ネル長Ｌに対してＬ１と短くなり、トランジスタＱ１を
流れるドレイン電流Ｉ１が増大する。
トを電流増幅率ｈfeの小さい方のトランジスタＱ１のソ
ース３に集光させ、局所的にアニールすると、図３に示
すように、ソース３に拡散されているＮ型不純物が再度
面方向に拡散される。これによりソース３及びドレイン
４間のチヤネル長ＬはアルゴンレーザＬＡ照射前のチヤ
ネル長Ｌに対してＬ１と短くなり、トランジスタＱ１を
流れるドレイン電流Ｉ１が増大する。
【００１８】この結果定電流源として一対で動作するト
ランジスタＱ１及びＱ２の電流増幅率ｈfeを整合させる
ことができ、トランジスタＱ２より出力される出力電流
Ｉ２を設計値に精度よく近づけることができる。
ランジスタＱ１及びＱ２の電流増幅率ｈfeを整合させる
ことができ、トランジスタＱ２より出力される出力電流
Ｉ２を設計値に精度よく近づけることができる。
【００１９】以上の構成によれば、一対で動作するｎチ
ヤネルＭＯＳ型トランジスタＱ１及びＱ２それぞれの電
流増幅率ｈfeにずれが生じている場合、一方のトランジ
スタＱ１のソース３をアルゴンレーザＬＡで照射し、ソ
ース３の不純物Ｎを再度拡散させることにより、一対の
トランジスタＱ１及びＱ２の電流増幅率ｈfeを整合する
ことができ、回路特性を全体として一段と向上させるこ
とができる。
ヤネルＭＯＳ型トランジスタＱ１及びＱ２それぞれの電
流増幅率ｈfeにずれが生じている場合、一方のトランジ
スタＱ１のソース３をアルゴンレーザＬＡで照射し、ソ
ース３の不純物Ｎを再度拡散させることにより、一対の
トランジスタＱ１及びＱ２の電流増幅率ｈfeを整合する
ことができ、回路特性を全体として一段と向上させるこ
とができる。
【００２０】（２）第２実施例 図４において、定電流回路１１は一対のトランジスタＱ
３及びＱ４によりなるカレントミラー定電流回路でな
り、トンラジスタＱ３及びＱ４はそれぞれバイポーララ
テラルＰＮＰトランジスタで構成されている。ここでラ
テラルＰＮＰトランジスタＱ３及びＱ４は、それぞれＰ
形のシリコン基板１２上にＮ形高濃度埋め込み層１３及
びＮ形層１４を順次積層して形成されている。
３及びＱ４によりなるカレントミラー定電流回路でな
り、トンラジスタＱ３及びＱ４はそれぞれバイポーララ
テラルＰＮＰトランジスタで構成されている。ここでラ
テラルＰＮＰトランジスタＱ３及びＱ４は、それぞれＰ
形のシリコン基板１２上にＮ形高濃度埋め込み層１３及
びＮ形層１４を順次積層して形成されている。
【００２１】Ｎ形層１４上にはほぼ５〔μm 〕×５〔μ
m 〕の面積を有する正方形形状のＰ形エミツタ１５Ａ及
び１５Ｂが形成されており、エミツタ１５Ａ及び１５Ｂ
を取り囲むように高濃度Ｐ形コレクタ１６Ａ及び１６Ｂ
が形成されている（図５及び図６）。エミツタ１５Ａ、
１５Ｂ及びコレクタ１６Ａ、１６Ｂはそれぞれ 0.4〔μ
m 〕の厚さを有しており、エミツタ１５及びコレクタ１
６の側方にはベース１７Ａ及び１７Ｂがそれぞれ形成さ
れている。
m 〕の面積を有する正方形形状のＰ形エミツタ１５Ａ及
び１５Ｂが形成されており、エミツタ１５Ａ及び１５Ｂ
を取り囲むように高濃度Ｐ形コレクタ１６Ａ及び１６Ｂ
が形成されている（図５及び図６）。エミツタ１５Ａ、
１５Ｂ及びコレクタ１６Ａ、１６Ｂはそれぞれ 0.4〔μ
m 〕の厚さを有しており、エミツタ１５及びコレクタ１
６の側方にはベース１７Ａ及び１７Ｂがそれぞれ形成さ
れている。
【００２２】この実施例の場合、アルゴンレーザＬＡを
エミツタ１５Ａに局所的に照射することにより、エミツ
タ１５Ａに拡散されているＮ型不純物を再度アニール拡
散させてエミツタ１５Ａ及びコレクタ１６Ａ間のベース
幅を狭くすることができるようになされている。このよ
うにベース幅を調整することにより、トランジスタＱ３
及びＱ４の電流増幅率ｈfeを調整することができ、これ
により一対で動作するトランジスタＱ３及びＱ４の動作
特性を整合させることができるようになされている。
エミツタ１５Ａに局所的に照射することにより、エミツ
タ１５Ａに拡散されているＮ型不純物を再度アニール拡
散させてエミツタ１５Ａ及びコレクタ１６Ａ間のベース
幅を狭くすることができるようになされている。このよ
うにベース幅を調整することにより、トランジスタＱ３
及びＱ４の電流増幅率ｈfeを調整することができ、これ
により一対で動作するトランジスタＱ３及びＱ４の動作
特性を整合させることができるようになされている。
【００２３】以上の構成において、一対としての動作特
性の整合が特に重要なトランジスタ回路の箇所はわずか
であり容易に特定することができる。この実施例の場
合、トランジスタＱ３及びＱ４の動作特性を製造行程後
の回路評価で評価する際、トランジスタＱ３及びＱ４の
うち一方のトランジスタＱ３の電流増幅率ｈfeが低いこ
とにより、一対のトランジスタＱ３及びＱ４の動作特性
に数％のずれが検出される。
性の整合が特に重要なトランジスタ回路の箇所はわずか
であり容易に特定することができる。この実施例の場
合、トランジスタＱ３及びＱ４の動作特性を製造行程後
の回路評価で評価する際、トランジスタＱ３及びＱ４の
うち一方のトランジスタＱ３の電流増幅率ｈfeが低いこ
とにより、一対のトランジスタＱ３及びＱ４の動作特性
に数％のずれが検出される。
【００２４】ここでレンズを介して光束を絞つたアルゴ
ンレーザＬＡのビームスポツトを電流増幅率ｈfeの小さ
い方のトランジスタＱ３のエミツタ１５Ａに集光させ、
局所的にアニール拡散させると、図５において破線で示
すように、エミツタ１５Ａの不純物が再度面方向に拡散
される。これによりエミツタ１５Ａ及びコレクタ１６Ａ
間のベース幅が狭くなり、トランジスタＱ３より出力さ
れる出力電流Ｉ１が増加する。
ンレーザＬＡのビームスポツトを電流増幅率ｈfeの小さ
い方のトランジスタＱ３のエミツタ１５Ａに集光させ、
局所的にアニール拡散させると、図５において破線で示
すように、エミツタ１５Ａの不純物が再度面方向に拡散
される。これによりエミツタ１５Ａ及びコレクタ１６Ａ
間のベース幅が狭くなり、トランジスタＱ３より出力さ
れる出力電流Ｉ１が増加する。
【００２５】この結果、定電流源を構成する一対のトラ
ンジスタＱ３及びＱ４の動作特性を整合させることがで
き、トランジスタＱ４より出力される出力電流Ｉ２を設
計値に精度よく近づけることができる。
ンジスタＱ３及びＱ４の動作特性を整合させることがで
き、トランジスタＱ４より出力される出力電流Ｉ２を設
計値に精度よく近づけることができる。
【００２６】以上の構成によれば、一対で動作するラテ
ラルＰＮＰトランジスタＱ３及びＱ４それぞれの動作特
性にずれが生じている場合、ベース幅が広い方のトラン
ジスタＱ３の不純物を再度拡散させてベース幅を調整す
ることにより、一対の動作特性を整合することができ、
回路特性を全体として一段と向上させることができる。
ラルＰＮＰトランジスタＱ３及びＱ４それぞれの動作特
性にずれが生じている場合、ベース幅が広い方のトラン
ジスタＱ３の不純物を再度拡散させてベース幅を調整す
ることにより、一対の動作特性を整合することができ、
回路特性を全体として一段と向上させることができる。
【００２７】（３）他の実施例 なお上述の実施例においては、一対で動作するトランジ
スタ回路としてカレントミラー定電流回路に本発明を適
用する場合について述べたが、本発明はこれに限らず、
一対で動作する他の回路、例えば差動増幅回路やメモリ
回路等にも適用することができる。
スタ回路としてカレントミラー定電流回路に本発明を適
用する場合について述べたが、本発明はこれに限らず、
一対で動作する他の回路、例えば差動増幅回路やメモリ
回路等にも適用することができる。
【００２８】また上述の実施例においては、ｎチヤネル
ＭＯＳ型トランジスタＱ１及びＱ２に本発明を適用する
場合について述べたが、本発明はこれに限らず、Ｐチヤ
ネルＭＯＳ型トランジスタの場合にも適用することがで
きる。
ＭＯＳ型トランジスタＱ１及びＱ２に本発明を適用する
場合について述べたが、本発明はこれに限らず、Ｐチヤ
ネルＭＯＳ型トランジスタの場合にも適用することがで
きる。
【００２９】さらに上述の実施例においては、ソース３
及びエミツタ１５に局所的にアルゴンレーザＬＡを集光
する場合について述べたが、本発明はこれに限らず、不
純物の積層が浅く、照射領域の小さいものに対しては、
マスク等を介して部分的にエキシマレーザ等を照射して
も良く、これにより不純物を再拡散させる場合にも同様
の効果を得ることができる。
及びエミツタ１５に局所的にアルゴンレーザＬＡを集光
する場合について述べたが、本発明はこれに限らず、不
純物の積層が浅く、照射領域の小さいものに対しては、
マスク等を介して部分的にエキシマレーザ等を照射して
も良く、これにより不純物を再拡散させる場合にも同様
の効果を得ることができる。
【００３０】さらに上述の実施例においては、一対のト
ランジスタＱ３のエミツタ１５に局所的にアルゴンレー
ザＬＡを集光する場合について述べたが、本発明はこれ
に限らず、マスク等を介してコレクタ１６に選択的にア
ルゴンレーザＬＡを集光するようにしても良い。
ランジスタＱ３のエミツタ１５に局所的にアルゴンレー
ザＬＡを集光する場合について述べたが、本発明はこれ
に限らず、マスク等を介してコレクタ１６に選択的にア
ルゴンレーザＬＡを集光するようにしても良い。
【００３１】さらに上述の実施例においては、一対のト
ランジスタＱ１のソース３にアルゴンレーザＬＡを照射
し、チヤネル長Ｌを調整する場合について述べたが、本
発明はこれに限らず、ドレイン４側にアルゴンレーザＬ
Ａを照射し、チヤネル長Ｌを調整しても良い。
ランジスタＱ１のソース３にアルゴンレーザＬＡを照射
し、チヤネル長Ｌを調整する場合について述べたが、本
発明はこれに限らず、ドレイン４側にアルゴンレーザＬ
Ａを照射し、チヤネル長Ｌを調整しても良い。
【００３２】さらに上述の実施例においては、一対のト
ランジスタＱ１及びＱ２、Ｑ３及びＱ４における一方を
アルゴンレーザＬＡで照射し、当該トランジスタの動作
特性を微調整する場合について述べたが、本発明はこれ
に限らず、対をなす双方のトランジスタのソース３Ａ及
び３Ｂ、エミツタ１５Ａ及び１５Ｂの双方にアルゴンレ
ーザＬＡを照射するようにしても良い。
ランジスタＱ１及びＱ２、Ｑ３及びＱ４における一方を
アルゴンレーザＬＡで照射し、当該トランジスタの動作
特性を微調整する場合について述べたが、本発明はこれ
に限らず、対をなす双方のトランジスタのソース３Ａ及
び３Ｂ、エミツタ１５Ａ及び１５Ｂの双方にアルゴンレ
ーザＬＡを照射するようにしても良い。
【００３３】さらに上述の実施例においては、ラテラル
ＰＮＰ型のトランジスタＱ３及びＱ４に本発明を適用す
る場合について述べたが、本発明はこれに限らず、ラテ
ラルＮＰＮ型のトランジスタの場合にも適用し得る。
ＰＮＰ型のトランジスタＱ３及びＱ４に本発明を適用す
る場合について述べたが、本発明はこれに限らず、ラテ
ラルＮＰＮ型のトランジスタの場合にも適用し得る。
【００３４】さらに上述の実施例においては、シリコン
基板上に形成されたトランジスタの動作特性を微調整す
る場合について述べたが、例えばＳＯＩ（silicon on i
nsulator) 構成のトランジスタの場合に適用しても同様
の効果を得ることができる。
基板上に形成されたトランジスタの動作特性を微調整す
る場合について述べたが、例えばＳＯＩ（silicon on i
nsulator) 構成のトランジスタの場合に適用しても同様
の効果を得ることができる。
【００３５】
【発明の効果】上述のように本発明によれば、対をなす
トランジスタの所定局所領域にレーザ光を照射して不純
物を再度拡散させ、当該トランジスタの動作特性を調整
することにより、一対で動作するトランジスタを有する
回路全体の動作特性を一段と容易に整合させることがで
きる。
トランジスタの所定局所領域にレーザ光を照射して不純
物を再度拡散させ、当該トランジスタの動作特性を調整
することにより、一対で動作するトランジスタを有する
回路全体の動作特性を一段と容易に整合させることがで
きる。
【図１】本発明により動作特性が整合される一対のＭＯ
Ｓ型トランジスタ回路の説明に供する接続図である。
Ｓ型トランジスタ回路の説明に供する接続図である。
【図２】そのＭＯＳ型トランジスタの構造の説明に供す
る断面図である。
る断面図である。
【図３】レーザ光の照射によつて制御されるチヤネル長
の説明に供する部分断面図である。
の説明に供する部分断面図である。
【図４】本発明により動作特性が整合される一対のラテ
ラルＰＮＰトランジスタ回路の説明に供する接続図であ
る。
ラルＰＮＰトランジスタ回路の説明に供する接続図であ
る。
【図５】レーザ光の照射によつて制御されるベース幅の
説明に供する部分断面図である。
説明に供する部分断面図である。
【図６】一対のラテラルＰＮＰトランジスタに照射され
るレーザ光の説明に供する平面図である。
るレーザ光の説明に供する平面図である。
１、１１……定電流回路、２、１２……基板、３……ソ
ース、４……ドレイン、６……ゲート、１５……エミツ
タ、１６……コレクタ、１７……ベース、Ｑ１、Ｑ２…
…ＭＯＳ型トランジスタ、Ｑ３、Ｑ４……ラテラルＰＮ
Ｐトランジスタ。
ース、４……ドレイン、６……ゲート、１５……エミツ
タ、１６……コレクタ、１７……ベース、Ｑ１、Ｑ２…
…ＭＯＳ型トランジスタ、Ｑ３、Ｑ４……ラテラルＰＮ
Ｐトランジスタ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/082 27/088 29/73 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/088 H01L 21/8234 H01L 27/082 H01L 21/8222 H01L 21/265
Claims (3)
- 【請求項１】一対で動作するトランジスタを有する半導
体装置において、 上記トランジスタの所定局所領域の不純物を再度拡散さ
せることにより、当該トランジスタの動作特性を可変
し、上記一対のトランジスタの動作特性を整合させるこ
とを特徴とする半導体装置。 - 【請求項２】一対のＭＯＳ型トランジスタでなる半導体
装置において、 上記トランジスタのソース領域又はドレイン領域の不純
物を再度拡散させることにより、当該トランジスタの動
作特性を可変し、上記一対のＭＯＳ型トランジスタの動
作特性を整合させることを特徴とする半導体装置。 - 【請求項３】一対のバイポーララテラルトランジスタで
なる半導体装置において、 上記トランジスタのエミツタ領域又はコレクタ領域の不
純物を再度拡散させることにより、当該トランジスタの
動作特性を可変し、上記一対のラテラルトランジスタの
動作特性を整合させることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03210134A JP3095150B2 (ja) | 1991-07-25 | 1991-07-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03210134A JP3095150B2 (ja) | 1991-07-25 | 1991-07-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0536910A JPH0536910A (ja) | 1993-02-12 |
| JP3095150B2 true JP3095150B2 (ja) | 2000-10-03 |
Family
ID=16584351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03210134A Expired - Fee Related JP3095150B2 (ja) | 1991-07-25 | 1991-07-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3095150B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5848351A (en) * | 1995-04-03 | 1998-12-08 | Mitsubishi Materials Corporation | Porous metallic material having high specific surface area, method of producing the same, porous metallic plate material and electrode for alkaline secondary battery |
-
1991
- 1991-07-25 JP JP03210134A patent/JP3095150B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0536910A (ja) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010192B1 (ko) | 반도체 장치 | |
| JPS6153861B2 (ja) | ||
| US4796073A (en) | Front-surface N+ gettering techniques for reducing noise in integrated circuits | |
| US4205330A (en) | Method of manufacturing a low voltage n-channel MOSFET device | |
| JP3095150B2 (ja) | 半導体装置 | |
| US5021859A (en) | High-frequency amplifying semiconductor device | |
| JP3095149B2 (ja) | 半導体装置 | |
| JP3042036B2 (ja) | 逆電圧に強いバイポーラトランジスタの製造法 | |
| JPS6244861B2 (ja) | ||
| JP3068540B2 (ja) | 半導体集積回路及び電源回路 | |
| JPH0513693A (ja) | 半導体装置 | |
| US4057763A (en) | Current amplifiers | |
| JPS6046064A (ja) | 半導体装置 | |
| JPS6112071A (ja) | 半導体装置 | |
| JPS61152069A (ja) | 半導体装置の製造方法 | |
| JPH08172100A (ja) | 半導体装置 | |
| JPH0612818B2 (ja) | 半導体装置 | |
| JPS627705B2 (ja) | ||
| JPS6030106B2 (ja) | 相補型集積回路 | |
| JPS6276775A (ja) | 半導体装置 | |
| JPH0582828A (ja) | フオトトランジスタ | |
| JPS61276250A (ja) | 半導体装置 | |
| JPS6336145B2 (ja) | ||
| JPS6231493B2 (ja) | ||
| JPH10308496A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |