JP3092591B2 - ディジタル信号処理装置 - Google Patents

ディジタル信号処理装置

Info

Publication number
JP3092591B2
JP3092591B2 JP10137597A JP13759798A JP3092591B2 JP 3092591 B2 JP3092591 B2 JP 3092591B2 JP 10137597 A JP10137597 A JP 10137597A JP 13759798 A JP13759798 A JP 13759798A JP 3092591 B2 JP3092591 B2 JP 3092591B2
Authority
JP
Japan
Prior art keywords
data
input
waveform
arithmetic unit
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10137597A
Other languages
English (en)
Other versions
JPH10293589A (ja
Inventor
康善 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP10137597A priority Critical patent/JP3092591B2/ja
Publication of JPH10293589A publication Critical patent/JPH10293589A/ja
Application granted granted Critical
Publication of JP3092591B2 publication Critical patent/JP3092591B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、楽音その他の可聴音
響音に対応するディジタルサウンド波形信号の合成及び
／又は該ディジタルサウンド波形信号に対する各種楽音
効果若しくは音響効果の付与等のために使用されるディ
ジタル信号処理装置に関する。
【０００２】
【従来の技術】近年、ディジタル信号処理技術の進歩と
集積回路技術の進歩に伴い、ディジタル楽音波形信号の
合成や楽音波形信号に対する楽音効果又は音響効果の付
与等のための所定の信号演算処理をマイクロプログラム
方式によって実行する専用のＬＳＩ（大規模集積回路）
が出現するに至っており、電子楽器，音源装置やその他
の楽音又はサウンド信号処理装置にも、このような装置
が搭載され、利用されるようになっている。この種の信
号処理装置は、一般に、ディジタル・シグナル・プロセ
ッサ（略称ＤＳＰ）と呼ばれている。
【０００３】例えば、電子楽器にこのＤＳＰを採用して
ディジタル楽音波形信号を合成する場合、従来の電子楽
器では、特定の波形合成方式（例えばフォルマント音合
成方式やＦＭ（周波数変調）合成方式）における一連の
演算処理のすべてを行なうための回路構成を有する単一
のＤＳＰを構成し、当該一連の演算処理を記述したマイ
クロプログラムをそのＤＳＰに格納し、実行させるよう
にしていた。
【０００４】
【発明が解決しようとする課題】このような従来のＤＳ
Ｐでは、楽音波形合成や処理のための一連の演算処理を
すべてその単一のＤＳＰで実行するように構成しなけれ
ばならない。そのため、今日の電子楽器における演算内
容の高度化、多機能化、音源の多チャンネル化等の傾向
に従って、演算サイクル数が増加するに伴い、より一層
の高速処理が要求されることになる。しかし、高速処理
化には限度があるので、そのような要求を満たすことは
困難になってきている。また、複数種類の楽音合成方式
を混在させて楽音合成システムを構成するような場合
（例えばＦＭ合成音とノイズフォルマント音を同時に発
生するような場合、あるいは通常のフォルマント合成音
とノイズフォルマント音を同時に発生するような場
合）、個別の楽音合成方式毎に独立の上記一連の演算処
理を実行するようにそれぞれ構成しなければならないた
め、システム構成が必然的に大型化してしまい、効率の
良いシステムを構成するのが困難であった。更には、１
つの楽音合成方式しか持たないシステムでも、その一部
の演算処理の内容を変更するような場合は、ＤＳＰの構
成全体をそのような変更に合わせて設計変更しなければ
ならないので、その点でも効率が悪い。したがって、従
来のＤＳＰシステムは、楽音波形合成若しくは処理のた
めの演算処理内容を変更したいという要求に対して効率
的に対応することができず、また、楽音合成方式自体を
切替え可能にしたり、複数種類の楽音合成方式を混在さ
せたりする、多機能型の楽音合成用ＤＳＰシステムを効
率的に構成することも困難であった。
【０００５】この発明は上述の点に鑑みてなされたもの
で、演算の高速性，装置の汎用性，設計・製作の容易
性，経済性を兼ね具えた効率的なディジタル信号処理装
置を提供しようとするものである。また、そのようなデ
ィジタル信号処理装置をベースに用いた効率的なサウン
ド信号合成装置を提供しようとするものである。更に
は、簡単な構成かつ容易な制御で多様なサウンド合成を
可能にした、効率的なサウンド信号合成装置を提供しよ
うとするものである。
【０００６】
【課題を解決するための手段】 この発明に係るディジ
タル信号処理装置は、演算処理に必要なパラメータを供
給するパラメータ供給手段と、演算処理に必要なパラメ
ータを入力し、該入力されたパラメータと設定されたプ
ログラムとに従ってディジタル入力データに対して所定
の演算処理を施す演算処理部、及び該演算処理部から出
力される処理結果データを記憶するための書き込みポー
トと読み出しポートとを夫々有するデュアルポートメモ
リ、を含む第１のディジタル信号処理手段と、演算処理
に必要なパラメータを入力し、該入力されたパラメータ
と設定されたプログラムとに従ってディジタル入力デー
タに対して所定の演算処理を施す演算処理部を含む第２
のディジタル信号処理手段と、前記各ディジタル信号処
理手段に共通に接続された第１のバスを含み、前記パラ
メータ供給手段から供給された前記パラメータを該第１
のバスを介して所定のディジタル信号処理手段に対して
分配し入力するパラメータ入力手段と、前記各ディジタ
ル信号処理手段に共通に接続された第２のバスを含み、
該バスを介して前記第１のディジタル信号処理手段の前
記デュアルポートメモリの読み出しポートから読み出し
た出力データを前記第２のディジタル信号処理手段に伝
達するデータ伝達手段とを具え、前記第２のディジタル
信号処理手段では、前記第１のディジタル信号処理手段
からの出力データを前記第２のバスを介して取り込み、
取り込んだデータを入力データとして用いて前記所定の
演算処理を施すことを特徴とするものである。
【０００７】この発明のディジタル信号処理装置によれ
ば、演算処理に必要なパラメータを入力し、該入力され
たパラメータと設定されたプログラムとに従ってディジ
タル入力データに対して所定の演算処理を施す演算処理
部を含むディジタル信号処理手段が、複数個併設されて
いる。そのうちの第１のディジタル信号処理手段は、演
算処理部から出力される処理結果データを記憶するため
の書き込みポートと読み出しポートとを夫々有するデュ
アルポートメモリを含んでいる。各ディジタル信号処理
手段がバスで接続され、該バスを介して第１のディジタ
ル信号処理手段のデュアルポートメモリの読み出しポー
トから読み出した出力データが第２のディジタル信号処
理手段に伝達される。第２のディジタル信号処理手段で
は、第１のディジタル信号処理手段からの出力データを
該バスを介して取り込み、取り込んだデータを入力デー
タとして用いて、該第２のディジタル信号処理手段の演
算処理部で前記所定の演算処理を施す。これにより、複
数の各ディジタル信号処理手段による演算処理の組合せ
により、目的とする一連のディジタル信号処理を遂行す
ることができる。
【０００８】ここで、この発明によれば、第１のディジ
タル信号処理手段においては、デュアルポートメモリの
書き込みと読み出しを夫々独立のタイミングで制御する
ことができるので、第２のディジタル信号処理手段が、
第１のディジタル信号処理手段からの出力データを前記
バスを介して取り込み利用する場合に、該第１のディジ
タル信号処理手段の前記デュアルポートメモリを介して
その処理結果データを読み出して取り込む場合に、該読
み出しを、第１のディジタル信号処理手段の書き込み動
作タイミングとは別の、利用側の第２のディジタル信号
処理手段の独自のタイミングで制御することができる。
従って、各ディジタル信号処理手段が独立のタイミング
で動作できるようになり、各ディジタル信号処理手段が
相互に関連し合っていながら他に過度に拘束されること
なく夫々の演算プログラムを組むことができ、極めて効
率的である。従って、この発明によれば、高い処理能力
を持つマルチプロセッサシステムを、比較的容易に、設
計・構築することができる。
【０００９】すなわち、単純に共通バス上に複数のプロ
セッサを並べてマルチプロセッサシステムを構成するだ
けの手法では、高いスループットを得るには各プロセッ
サ間のデータのやりとりや動作タイミングの設計が非常
に困難であるが、この発明では、他のプロセッサ（第２
のディジタル信号処理手段）に対してデータを供給する
役割を果たすプロセッサ（第１のディジタル信号処理手
段）がデュアルポートメモリを含んでいるので、上記の
ように、該供給側のプロセッサ（第１のディジタル信号
処理手段）におけるメモリ（デュアルポートメモリ）の
読み出しを、該供給側のプロセッサ（第１のディジタル
信号処理手段）におけるメモリ（デュアルポートメモ
リ）の書き込み動作タイミングとは別の、利用側のプロ
セッサ（第２のディジタル信号処理手段）の独自のタイ
ミングで制御することができるものであり、従って、各
ディジタル信号処理手段が独立のタイミングで動作でき
るようになり、夫々の演算プログラムを極めて容易に組
むことができる。
【００１０】また、目的とするディジタル信号処理のた
めの一連の演算処理が、各ディジタル信号処理手段に対
応して複数の演算処理部分に分割されて、各ディジタル
信号処理手段において該各演算処理部分が同時並行的に
実行されることになるので、全体の演算処理ステップ数
が多くまた処理すべきディジタル信号が多チャンネルの
ものであっても、全体としての演算処理の高速化を図る
ことができる。
【００１１】更に、個々のディジタル信号処理手段は、
目的とする一連の演算処理のうちの一部の演算処理部分
のみを実行する構成となるので、実行すべき演算処理の
内容は相対的に単純化されたものとなる。また、各ディ
ジタル信号処理手段で実行すべき演算処理の内容の相対
的単純化により、各ディジタル信号処理手段の回路構成
が単純化されるばかりでなく、相互に類似したものとす
ることができる。したがって、各ディジタル信号処理手
段の設計・製作の容易化や低コスト化が図られるととも
に、装置の汎用性を高めることができる。
【００１２】また、複数のディジタル信号処理手段を、
前記バスによって夫々共通に接続する構成であるため、
該ディジタル信号処理手段の数を増加するときに、入力
パラメータの配線の引き回しや、出力データの相互接続
配線の引き回しをする必要がなく、単に各バスに接続す
ればよいので、該ディジタル信号処理手段の数の増減を
極めて容易に行うことができる。従って、この点でも装
置の汎用性を高めることができると共に効率的利用が図
れるものである。
【００１３】また、この発明に係るディジタル信号処理
装置を用いて複数種類の楽音合成方式を混在させてなる
楽音合成システムを構成するような場合（例えばＦＭ合
成音とノイズフォルマント音を同時に発生するような場
合、あるいは通常のフォルマント合成音とノイズフォル
マント音を同時に発生するような場合）、異なる楽音合
成方式のものにおいても共通の演算アルゴリズムで処理
できる演算処理部分については、共通のディジタル信号
処理手段を使用することができるので、従来のように個
別の楽音合成方式毎に独立の一連の演算処理を実行する
ように冗長な構成とする必要がない。従って、効率の良
いシステムを構成することができる。例えば、この発明
に従ってサウンド波形合成を行なう場合に、サウンド波
形を生成するための演算処理部分は各楽音合成方式毎に
異なるディジタル信号処理手段を用いて行うが、エンベ
ロープ信号データを生成する演算処理部分は各楽音合成
方式に共通の１つのディジタル信号処理手段を用いて行
う、というように、サウンド波形合成にあたってのシス
テムを効率的に構築することができる。
【００１４】また、１つの楽音合成方式に対応する一連
の演算処理においてその一部の演算処理の内容を変更す
るような場合でも、変更したい演算処理部分に対応する
ディジタル信号処理手段のみ、そのプログラムあるいは
回路構成を変更すれば済むので、効率良く、低コストで
設計変更が行える。したがって、この発明によれば、サ
ウンド波形合成若しくは処理のための演算処理内容を変
更したいという要求に対して効率的に対応することがで
き、また、楽音合成方式自体を切替え可能にしたり、複
数種類の楽音合成方式を混在させたりする、多機能型の
楽音合成又は処理用のディジタル信号処理システムを効
率的に構築することができる。
【００１５】なお、この発明において、サウンド信号若
しくはサウンド波形信号とは、楽音信号若しくは楽音波
形信号のような音楽的な音信号は勿論のこと、人声音や
擬音等の効果音など、可聴的な音響サウンド信号若しく
はサウンド波形信号全般を含む広義の意味を持つもので
ある。従って、この発明は、あらゆるサウンド信号の合
成及び又は処理に適用可能である。
【００１６】
【実施例】以下、添付図面を参照してこの発明の実施例
を詳細に説明する。 〔全体構成の概略説明〕図１は、この発明に係るディジ
タル信号処理装置を採用した電子楽器の一実施例を示
す。ディジタル信号処理部ＤＳＰＳは、４個のディジタ
ルシグナルプロセッサＤＳＰ１，ＤＳＰ２，ＤＳＰ３，
ＤＳＰ４を含んでいる。各ＤＳＰ１，ＤＳＰ２，ＤＳＰ
３，ＤＳＰ４は、パラメータバスＰＢＵＳ及びコンピュ
ータインターフェースＣＩＦを介して電子楽器のマイク
ロコンピュータ部ＣＯＭ（ＣＰＵ，ＲＯＭ，ＲＡＭを含
む）に対して相互に並列的に接続されている。マイクロ
コンピュータ部ＣＯＭからは、操作子部ＯＰＳ（演奏操
作子及びパネル操作子を含む）に基づき、発生すべき楽
音の音高，音色，音量等を設定するための各種のパラメ
ータデータが、個々のディジタルシグナルプロセッサ
（以下単にＤＳＰという）に対応して与えられる。これ
らのパラメータは、コンピュータインターフェースＣＩ
Ｆ及びパラメータバスＰＢＵＳを介して各ＤＳＰ１〜Ｄ
ＳＰ４のうちの所定のものに分配入力される。また、各
ＤＳＰ１〜ＤＳＰ４は、データバスＤＢＵＳを介して相
互に接続されており、各ＤＳＰ間でデータのやり取りを
行ないうる。また、各ＤＳＰ１〜ＤＳＰ４は、データバ
スＤＢＵＳを介して、出力ポートであるデータインター
フェースＤＩＦに接続されており、該データインターフ
ェースＤＩＦ を介してディジタル／アナログ変換器Ｄ
ＡＣに接続されている。演算処理の最終結果である合成
された楽音波形信号データが所定のＤＳＰ（実施例では
ＤＳＰ１）から出力され、これがデータインターフェー
スＤＩＦを介してＤＡ変換器ＤＡＣに送られる。アナロ
グ変換された出力楽音波形信号は、サウンドシステムＳ
Ｓを介して発音される。
【００１７】また、ＰＣＭ（パルスコードモジュレーシ
ョン）方式により外部からサンプリングした楽音波形デ
ータを記憶した波形メモリＷＭが、メモリインターフェ
ースＭＩＦ及びデータバスＤＢＵＳを介して各ＤＳＰ１
〜ＤＳＰ４に接続され、且つ、インターフェースＭＩＦ
及びパラメータバスＰＢＵＳ及びインターフェースＣＩ
Ｆを介してマイクロコンピュータ部ＣＯＭに接続されて
いる。なお、クロックパルス発生器ＣＬＫＧから、シス
テムクロックパルスが、各ＤＳＰ１〜ＤＳＰ４に与えら
れる。
【００１８】このディジタル信号処理部ＤＳＰＳでは、
ディジタル楽音波形合成のための各種の演算及び処理が
分類されて、各ＤＳＰ１〜ＤＳＰ４に割り当てられてい
る。例えば、ＤＳＰ１は、複数の楽音発生チャンネル
（一例として、以下では１８チャンネルとする）につい
て、各チャンネル毎の楽音波形のプログレシブ位相デー
タを作成するための演算（以下、「位相演算」という）
と、別のＤＳＰ（例えばＤＳＰ４）によって生成された
各チャンネルの楽音波形データを合計する演算（以下、
「ミキシング演算」という）とを行う。ＤＳＰ２は、各
チャンネル毎の各種のエンベロープデータを作成するた
めの演算（以下、「エンベロープ演算」という）を行
う。ＤＳＰ３は、楽音波形生成に使用するための各チャ
ンネル毎のノイズ信号を作成するための演算（以下、
「ノイズ演算」という）を行うとともに、ＰＣＭ波形の
読出しのための演算（以下、「ＰＣＭ演算」という）を
行う。ＤＳＰ４は、ＤＳＰ１，ＤＳＰ２，ＤＳＰ３によ
って作成された位相データ，エンベロープデータ，ノイ
ズ信号を用いて各チャンネル毎の楽音波形を生成するた
めの演算（以下、「波形生成演算」という）を行う。
【００１９】ディジタル信号処理部ＤＳＰＳにおいて各
ＤＳＰ１〜ＤＳＰ４に入出力される情報の流れを機能的
に示すと、図２のようである。マイクロコンピュータ部
ＣＯＭから、パラメータバスＰＢＵＳ及びインターフェ
ースＣＩＦを介して、各ＤＳＰ１〜ＤＳＰ４に、それぞ
れの処理内容に応じた所定の各種のパラメータデータが
与えられる。それらのパラメータデータの符号及びその
内容の一例を一覧にして示すと、図１９のとおりであ
る。それぞれのパラメータデータがどのＤＳＰに与えら
れるかについては、追って説明する。ＤＳＰ２は、マイ
クロコンピュータ部ＣＯＭからの各種エンベロープ設定
用のパラメータデータに基づき、各チャンネル毎の各種
エンベロープデータを作成し、作成したエンベロープデ
ータを、データバスＤＢＵＳを介してＤＳＰ１，ＤＳＰ
４に送る。これらのエンベロープデータには、振幅制御
用のエンベロープデータＥＧに限らず、ピッチ制御用エ
ンベロープデータ（例えばアタックグライドデータＡ
Ｇ）や波形補間用の係数データＩＰ等、時間経過に従っ
て次第に値が変化するデータが含まれる。
【００２０】ＤＳＰ１は、マイクロコンピュータ部ＣＯ
Ｍからのピッチ設定用及び音色設定用のパラメータデー
タ及びＤＳＰ２からのピッチ制御用エンベロープデータ
に基づき、各チャンネル毎の発生音のピッチに対応する
プログレシブ位相データＰＧを作成し、作成した位相デ
ータＰＧを、データバスＤＢＵＳを介してＤＳＰ４に送
る。ＤＳＰ３は、マイクロコンピュータ部ＣＯＭからの
音色設定用のパラメータデータに基づき、各チャンネル
毎の相関ノイズ信号ＢＷＲを作成し、作成した信号ＢＷ
Ｒを、データバスＤＢＵＳを介してＤＳＰ４に送る。ま
た、ＰＣＭ波形生成時には、ＤＳＰ３は、波形メモリＷ
Ｍとの間でデータのやり取りを行なう。
【００２１】ＤＳＰ４は、マイクロコンピュータ部ＣＯ
Ｍからの音色設定用及び音量設定用のパラメータデータ
と、ＤＳＰ１，ＤＳＰ２，ＤＳＰ３からの位相データＰ
Ｇ，エンベロープデータ（ＥＧとＩＰを考慮した音量レ
ベルデータＬＶＬ），相関ノイズ信号ＢＷＲとを用い
て、各チャンネル毎に所定の音高及び音色及び音量を持
つ楽音波形データを生成し、生成した楽音波形データ
を、データバスＤＢＵＳを介してＤＳＰ１に送る。ＤＳ
Ｐ１は、ＤＳＰ４からの各チャンネルの楽音波形データ
を合計し、合計した楽音波形データを、データバスＤＢ
ＵＳ及びインターフェースＤＩＦを介してＤＡ変換器Ｄ
ＡＣに送る。
【００２２】〔ＤＳＰの基本的構造例の説明〕次に、各
ＤＳＰ１，ＤＳＰ２，ＤＳＰ３，ＤＳＰ４のハードウェ
アの基本的構造の一例を、図３に示す。図において、Ｄ
ＳＰｎは、個別の各ＤＳＰ１〜ＤＳＰ４のいずれか１つ
に相当する。マイクロプログラム供給部５は、マイクロ
プログラムを記憶する記憶装置である。各ＤＳＰｎ（つ
まりＤＳＰ１〜ＤＳＰ４）のマイクロプログラム供給部
５には、ディジタル波形合成のための各種演算のうち、
当該ＤＳＰに割り当てた演算を記述したマイクロプログ
ラムが夫々記憶されている。例えば、ＤＳＰ１のマイク
ロプログラム供給部５には、前述の「位相演算」と「ミ
キシング演算」のためのマイクロプログラムが記憶され
ている。ＤＳＰ２のマイクロプログラム供給部５には、
前述の「エンベロープ演算」のマイクロプログラムが記
憶されている。ＤＳＰ３のマイクロプログラム供給部５
には、前述の「ノイズ演算」と「ＰＣＭ演算」のマイク
ロプログラムが記憶されている。ＤＳＰ４のマイクロプ
ログラム供給部５には、前述の「波形生成演算」のマイ
クロプログラムが記憶されている。
【００２３】尚、この実施例においては、外部の波形メ
モリＷＭを使用しない楽音波形生成演算として、フォル
マント音合成方式とＦＭ合成方式の２つのタイプを利用
できる。そのため、ＤＳＰ１のマイクロプログラム供給
部５には、フォルマント音合成方式のためのマイクロプ
ログラムと、ＦＭ合成方式のためのマイクロプログラム
の、２種類のマイクロプログラムが記憶されている。ま
た、ＤＳＰ４のマイクロプログラム供給部５にも、同様
の２種類のマイクロプログラムが記憶されている。これ
に対し、「エンベロープ演算」を行うＤＳＰ２と、「ノ
イズ演算」を行うＤＳＰ３とにおいては、上記２つの波
形合成方式のいずれにおいてもそれぞれの演算内容は共
通しているので、いずれの方式で楽音波形を合成する場
合でも共通のマイクロプログラムを実行する。
【００２４】制御信号発生部６は、マイクロプログラム
供給部５内のマイクロプログラムから命令語を取り出し
て解読し、該命令に基づく制御信号を発生する制御装置
である。各ＤＳＰ１〜ＤＳＰ４の制御信号発生部６は、
バスＰＢＵＳを介して与えられる各種パラメータのうち
楽音の発音開始を指示するキーオン信号ＫＯＮに応じ
て、命令語の取出し及び解読を開始する。また、ＤＳＰ
１，ＤＳＰ４の制御信号発生部６は、バスＰＢＵＳを介
して与えられる各種パラメータのうち楽音合成アルゴリ
ズムを指定するパラメータＡＬＧに応じてフォルマント
音合成方式のマイクロプログラムとＦＭ合成方式のマイ
クロプログラムのいずれかを選択し、更に、選択された
マイクロプログラムにおけるマイナーな部分的処理内容
の変更又は選択を、該指定された楽音合成アルゴリズム
に応じて行う制御を行う。こうしてマイクロプログラム
供給部５から供給されるプログラムに基づき制御信号発
生部６から発生した各種の制御信号は、演算及び記憶部
７に与えられる。
【００２５】演算及び記憶部７は、制御信号発生部６か
ら与えられる各種の制御信号に従って演算，記憶，選
択，遅延，データ変換等の各種動作を行うものであり、
主として、データインターフェースＩＦ，演算部（ＡＬ
Ｕ）８，デュアルポート型ランダムアクセスメモリＲＡ
Ｍｎを含んでいる。演算部４は、四則演算や論理演算等
の演算を実行する演算装置である。既に図２を用いて説
明したように、各ＤＳＰ１〜ＤＳＰ４には、マイクロコ
ンピュータ部ＣＯＭからバスＰＢＵＳを介して各種パラ
メータデータが与えられ、また、ＤＳＰ１，ＤＳＰ４に
は、他のＤＳＰからもバスＤＢＵＳを介してデータが与
えられる。各ＤＳＰ１〜ＤＳＰ４の演算部８には、こう
した外部からのデータが、データインターフェースＩＦ
を介して入力される。更に、図３に示すように、演算部
８には、演算部８自身の演算出力も、適宜遅延して、あ
るいはＲＡＭｎに記憶された後に、データインターフェ
ースＩＦを介して再び入力される。各ＤＳＰ１〜ＤＳＰ
４の演算部８は、マイクロプログラム供給部５内のプロ
グラムの命令に基づく制御信号発生部６からの制御信号
に従い、これらのデータを用いて、当該ＤＳＰに割り当
てられた所定の演算を実行する。
【００２６】デュアルポート型ランダムアクセスメモリ
ＲＡＭｎは、入力データポートと出力データポートを別
々に有しており、したがって読出しと書込みとが同時に
可能なランダムアクセスメモリである。図において、Ｒ
ＡＭｎは、個別の各ＤＳＰ１〜ＤＳＰ４におけるデュア
ルポートＲＡＭ１，ＲＡＭ２，ＲＡＭ３，ＲＡＭ４のい
ずれか１つに相当するものであることを示している。デ
ュアルポートＲＡＭｎの記憶データ（すなわち、当該Ｄ
ＳＰの演算部８の演算結果を示すデータ）は、該ＲＡＭ
ｎから読み出され、自己のＤＳＰ内で利用されるか、又
はバスＤＢＵＳを介して他のＤＳＰに送られるか、又は
ＤＡ変換器ＤＡＣに送られる。前述の通り、ＤＳＰ１と
ＤＳＰ４には他のＤＳＰからのデータがバスＤＢＵＳを
介して与えられるようになっている。図３において、バ
スＤＢＵＳのデータ取り込むラインＬＸは、ＤＳＰ１と
ＤＳＰ４において設けられる。
【００２７】各ＤＳＰｎのデュアルポートＲＡＭｎの記
憶マップを、図４に示す。図４（ａ）は、ＤＳＰ１のデ
ュアルポートＲＡＭ１の記憶マップである。ＲＡＭ１に
は、波形信号の瞬時位相（プログレシブ位相）を示す位
相データとして、フォルマント音合成のための２系列の
ピッチ位相データＰＧｐ１，ＰＧｐ２の記憶領域がそれ
ぞれ１８チャンネル分設けられており、また、フォルマ
ント音合成のための２系列の中心周波数位相データＰＧ
ｆ１，ＰＧｆ２の記憶領域がそれぞれ１８チャンネル分
設けられている。尚、中心周波数位相データＰＧｆ１，
ＰＧｆ２の記憶領域は、ＦＭ合成方式を選択した場合に
は、２つのＦＭ演算用オペレータＯＰ１，ＯＰ２の位相
データの記憶領域としても使用される。更に、ＲＡＭ１
には、フォルマント音合成のための２系列の窓関数位相
データＰＧｗ１，ＰＧｗ２の記憶領域がそれぞれ１８チ
ャンネル分設けられ、ノイズ信号用の位相データＰＧｕ
の記憶領域が１８チャンネル分設けられ、各チャンネル
の楽音波形データをパンニング制御のための左右のスピ
ーカーに対応して夫々合計した左右の楽音波形混合デー
タＭＩＸＬ，ＭＩＸＲを夫々記憶するための記憶領域が
設けられている。
【００２８】図４（ｂ）は、ＤＳＰ２のデュアルポート
ＲＡＭ２の記憶マップである。ＲＡＭ２には、ピッチ制
御用のエンベロープデータとして、通常の楽音波形信号
用のアタックグライドデータＡＧ（楽音立上り時のピッ
チの時間的変動を制御するデータ）の記憶領域と、ノイ
ズフォルマント音合成用のアタックグライドデータＡＧ
ｕの記憶領域とがそれぞれ１８チャンネル分設けられて
いる。また、ＲＡＭ２には、振幅の時変動制御用とし
て、３系列のエンベロープデータＥＧの記憶領域がそれ
ぞれ１８チャンネル分設けられ、また、時変動する補間
係数として使用する３系列の補間データＩＰの記憶領域
がそれぞれ１８チャンネル分設けられている。更に、Ｒ
ＡＭ２には、フォルマント音合成またはＦＭ合成のため
に使用される２系列の音量レベルデータＬＶＬ１，ＬＶ
Ｌ２と、ノイズフォルマント音合成用の音量レベルデー
タＬＶＬｕの記憶領域とがそれぞれ１８チャンネル分設
けられている。また、エンベロープ波形のセグメントを
記憶するための記憶領域も設けられている。尚、３系列
のエンベロープデータＥＧ，補間データＩＰのうち、１
系列はＰＣＭ用のデータであり、２系列がフォルマント
音合成またはＦＭ合成のためのデータである。音量レベ
ルデータＬＶＬ１，ＬＶＬ２，ＬＶＬｕは、それぞれエ
ンベロープデータＥＧと補間データＩＰとの乗算値であ
る。尚、ＤＳＰ２からＤＳＰ４に対して、レベルデータ
ＬＶＬ１，ＬＶＬ２，ＬＶＬｕは出力されるが、エンベ
ロープデータＥＧや補間データＩＰそれ自体は外部に出
力されずに内部で処理される。
【００２９】図４（ｃ）は、ＤＳＰ３のデュアルポート
ＲＡＭ３の記憶マップを示す。ＲＡＭ３には、データＢ
ＷＲ（ローパスノイズ信号に直流成分を付加した後、そ
の帯域幅を制限したデータであり、相関ノイズ信号とも
いう）の記憶領域が１８チャンネル分設けられ、データ
ＬＰＦ（ローパスノイズ信号）の記憶領域が１８チャン
ネル分設けられ、演算の途中でワーキングＲＡＭとして
用いる記憶領域ＴｍｐＭが１８チャンネル分設けられて
いる。
【００３０】図４（ｄ）は、ＤＳＰ４のデュアルポート
ＲＡＭ４の記憶マップを示す。ＲＡＭ４は、第１の波形
データＴＲ１の記憶領域が１８チャンネル分設けられ、
第２の波形データＴＲ２の記憶領域が１８チャンネル分
設けられ、フィードバック波形データＦＲの記憶領域が
１８チャンネル分設けられ、ノイズ波形データＴＲｕの
記憶領域が１８チャンネル分設けられ、ノイズ波形を求
める演算の途中でワーキングＲＡＭとして用いる記憶領
域「Ｆｕｎｖｏｉｃｅｄ」が設けられている。波形デー
タＴＲ１の記憶領域は、フォルマント音合成時には１系
列目の楽音波形データの記憶領域となり、ＦＭ合成時に
はオペレータＯＰ１の楽音波形データの記憶領域とな
る。波形データＴＲ２の記憶領域は、フォルマント音合
成時には１系列目の楽音波形データと２系列目の楽音波
形データとの加算データの記憶領域または２系列目の楽
音波形データのみの記憶領域となり、ＦＭ合成時にはオ
ペレータＯＰ１の楽音波形データとオペレータＯＰ２の
楽音波形データとの加算データの記憶領域またはオペレ
ータＯＰ２の楽音波形データのみの記憶領域となる。フ
ィードバック波形データＦＲの記憶領域は、ＦＭ合成モ
ード時のオペレータＯＰ１での自己フィードバックＦＭ
演算のために使用するフィードバック波形データの記憶
領域となる。
【００３１】〔個別ＤＳＰのハードウェア構成具体例の
説明〕次に、個々のＤＳＰ１〜ＤＳＰ４の演算及び記憶
部７の具体的ハードウェア構成の説明に移るが、その前
に、各ＤＳＰ１〜ＤＳＰ４の演算及び記憶部７の構成の
基本的共通点を述べておく。図２及び図３を用いて説明
したように、各ＤＳＰ１〜ＤＳＰ４の演算及び記憶部７
には、マイクロコンピュータ部ＣＯＭからの各種パラメ
ータデータや、他のＤＳＰからのデータや、演算及び記
憶部７自身の演算結果を示すデータが与えられる。ＤＳ
Ｐ１〜ＤＳＰ４の演算及び記憶部７には、これらのデー
タのうち演算器ＡＬＵの演算対象となるデータを入力す
るセレクタが設けられている。当該セレクタの選択制御
入力には、マイクロプログラム供給部５内のプログラム
の命令に基づく制御信号発生部６からの制御信号が与え
られる。そして、その制御信号に従い当該セレクタで選
択されたデータが、演算器ＡＬＵに入力される。これに
より、各ＤＳＰ１〜ＤＳＰ４において、当該ＤＳＰに割
り当てた演算の処理順序に従ったデータが当該セレクタ
で順次選択され、そのデータを用いて、演算器ＡＬＵに
おいて順次演算が実行される。
【００３２】まず、ＤＳＰ１の演算及び記憶部７の具体
的ハードウェア構成の一例を、図５に示す。ＤＳＰ１
は、前述のとおり、ディジタル波形合成のための各種の
演算のうち、「位相演算」「ミキシング演算」を行う。
ＤＳＰ１の演算及び記憶部７には、バスＰＢＵＳを介し
て所定のパラメータデータが与えられ、また、ＤＳＰ２
のデュアルポートＲＡＭ２から読み出した各チャンネル
毎のアタックグライドデータＡＧ，ＡＧｕが与えられ、
また、後に説明するＤＳＰ４のデュアルポートＲＡＭ４
から読み出した各チャンネルの楽音波形データが与えら
れる。マイクロコンピュータ部ＣＯＭからＤＳＰ１に与
えられるパラメータデータ及びその内容は、次のとおり
である（図１９参照）。
【００３３】パラメータＦＮＵＭ：ピッチ周波数ナンバ
ーを指定するパラメータ。 パラメータＲＢＰ：隣り合う複数のチャンネルを同一の
ピッチで同時にキーオンするためのフラグ。 パラメータＦＯＲＭ：フォルマント音の中心周波数を指
定するパラメータ。 パラメータＵＦＯＲＭ：無声フォルマント音（unvoiced
formant：ノイズフォルマント音ということもある）の
中心周波数を指定するパラメータ。 パラメータＶＩＢ：ビブラートのオン・オフを指定する
パラメータ。 パラメータＤＶＢ：ビブラートの深さや速さを指定する
パラメータ。 パラメータＦＯＭ：フォルマント音の中心周波数の変調
のオン・オフを指定するパラメータ。 パラメータＤＦＭ：フォルマント音の中心周波数の変調
の深さや速さを指定するパラメータ。 パラメータＵＦＯＭ：無声フォルマント音の中心周波数
の変調のオン・オフを指定するパラメータ。 パラメータＵＤＦＭ：無声フォルマント音の中心周波数
の変調の深さや速さを指定するパラメータ。 パラメータＵＲＶＦ：フォルマント追従制御フラグ。 パラメータＰＡＮ：フォルマント音またはＦＭ音のパン
ニングを指定するパラメータ。 パラメータＢＷ：フォルマント音の帯域幅（＝窓関数時
間幅）を指定するパラメータ。 パラメータＭＵＬＴ１：フォルマント音合成時の周波数
倍数またはＦＭ合成時のオペレータＯＰ１の周波数倍数
を指定するパラメータ。 パラメータＭＵＬＴ２：ＦＭ合成時のオペレータＯＰ２
の周波数倍数を指定するパラメータ。
【００３４】周波数設定用のパラメータＦＮＵＭ，ＦＯ
ＲＭ，ＵＦＯＲＭは、変調用のパラメータＶＩＢ，ＤＶ
Ｂ，ＦＯＭ，ＤＦＭ，ＵＦＯＭ，ＵＤＦＭに従って変調
部１２で変調され、リニア−ログ変換器１３で対数に変
換された後、セレクタ１０に入力される。セレクタ１
０，１１は、演算器ＡＬＵ１の演算対象となるデータを
選択するものである。セレクタ１０には、他に、ディジ
タルシグナルプロセッサＤＳＰ４のＲＡＭ４から読み出
した出力データ＃ＲＡＭ４（特に各チャンネルの楽音波
形データ）と、ＤＳＰ１内のレジスタＲＥＧ１の出力デ
ータ＃ＲＥＧ１と、演算器ＡＬＵ１から遅延回路１８，
１９及びアウトプットコントローラ２０を経由して与え
られるデータであるデータ＃１とが入力される。これら
の入力データのうちいずれかのデータが、このＤＳＰ１
に対応するマイクロプログラム供給部５内のプログラム
の命令に基づく制御信号発生部６からの制御信号に従
い、セレクタ１０で選択される。選択されたデータは、
ログ−リニア変換／シフト器１４及び遅延回路１５を経
由し、演算器ＡＬＵ１の「Ａ」入力に入力される。
【００３５】セレクタ１１には、他のディジタルシグナ
ルプロセッサＤＳＰ２のＲＡＭ２から読み出した出力デ
ータ＃ＲＡＭ２（特にアタックグライドデータＡＧ，Ａ
Ｇｕ）と、レジスタＲＥＧ１の出力データ＃ＲＥＧ１
と、ＤＳＰ１のＲＡＭ１のいずれかの記憶領域から読み
出した出力データ＃ＲＡＭ１と、「０」を示すデータと
が入力される。これらの入力データのうちいずれかのデ
ータが、ＤＳＰ１の制御信号発生部６からの制御信号に
従い、セレクタ１１で選択される。選択されたデータ
は、ログ−リニア変換／シフト／±符号器１６及び遅延
回路１７を経由し、演算器ＡＬＵ１の「Ｂ」入力に入力
される。
【００３６】ログ−リニア変換／シフト器１４は、コン
トローラ２３の制御のもと、入力されたデータに対して
ログ−リニア変換かシフト（桁送り）かのいずれかの処
理を行なうものである。ログ−リニア変換／シフト／±
符号器１６は、コントローラ２３の制御のもと、入力さ
れたデータに対してログ−リニア変換かシフトか正負の
符号の反転かのいずれかの処理またはシフト及び正負の
符号の反転の両方の処理を行なうものである。パン制御
パラメータＰＡＮはＰＡＮテーブル２１に入力され、こ
れに基づき、ＰＡＮテーブル２１から左右の音量レベル
制御データ（サウンドシステムＳＳの左右のスピーカー
から出力される音量レベルをそれぞれ制御するデータ）
が出力される。これらのパンニング用の左右音量レベル
制御データと、フォルマント帯域幅指定パラメータＢＷ
または周波数倍数指定パラメータＭＵＬＴ１，ＭＵＬＴ
２のうちのいずれかのデータが、セレクタ２２で選択さ
れてコントローラ２３に入力される。コントローラ２３
は、このデータやＤＳＰ１の制御信号発生部６からの制
御信号に従い、ログ−リニア変換／シフト器１４及びロ
グ−リニア変換／シフト／±符号器１６を制御する。
【００３７】演算器ＡＬＵ１は、基本的には、「Ａ」入
力及び「Ｂ」入力に与えられたデータを加算する演算を
行う。演算器ＡＬＵ１の演算出力は、遅延回路１８，遅
延回路１９，アウトプットコントローラ２０を経由した
後、前述のようにデータ＃１としてセレクタ１０に入力
され、また、制御信号発生部からの制御信号に従い、レ
ジスタＲＥＧ１に記憶されたり、遅延回路２４を経由し
てＲＡＭ１に書き込まれたりする。
【００３８】アウトプットコントローラ２０は、ＤＳＰ
１の制御信号発生部６からの制御信号に従い、演算器Ａ
ＬＵ１の演算出力のオーバーフローを管理したり、発音
開始時にＲＡＭ１内の対応する位相データの値を初期化
する際の初期値を供給したりする（更に、後述するよう
に、フォルマント音合成時には、ピッチ周波数位相デー
タＰＧｐ１，ＰＧｐ２がオーバーフローしたとき、対応
する系列のフォルマント中心周波数位相データＰＧｆ
１，ＰＧｆ２及び窓関数位相データＰＧｗ１，ＰＧｗ２
に所定リセット値を供給する）コントローラである。
【００３９】レジスタＲＥＧ１の記憶データは、前述の
ようにセレクタ１０，１１に入力される。ＲＡＭ１に書
き込まれたデータは、ＤＳＰ１の制御信号発生部６から
の制御信号に従ってＲＡＭ１から読み出され、遅延回路
２５を経由して前述のように再びセレクタ１１に入力さ
れる。また、ＲＡＭ１に書き込まれた各チャンネル毎の
位相データは、必要に応じてＤＳＰ４の制御信号発生部
６からの制御信号に従ってＲＡＭ１から読み出され、遅
延回路２５を経由して、ＤＳＰ４の演算及び記憶部７に
送られる。また、ＲＡＭ１に記憶された各チャンネルの
楽音波形データの合計データは、遅延回路２５及びオー
バーフローコントローラ（図示せず）を経由して、ＤＡ
変換器ＤＡＣ（図１）に送られる。前記オーバーフロー
コントローラは、ＲＡＭ１から読み出した各チャンネル
の楽音波形データの合計データのオーバーフローを管理
するコントローラである。各遅延回路１５，１７，１
８，１９，２４，２５は、入力されたデータを、それぞ
れクロック信号の１クロック分の時間Ｄだけ遅延して出
力する。
【００４０】エンベロープデータ作成のための演算を実
行するＤＳＰ２は、既存のエンベロープ発生器と同様な
周知の演算を実行することによって、前述の通り、アタ
ックグライドデータＡＧ，ＡＧｕ，レベルデータＬＶＬ
１，ＬＶＬ２，ＬＶＬｕ等を作成し、必要なタイミング
でデータバスＤＢＵＳに送出する。本明細書ではこのＤ
ＳＰ２の演算及び記憶部７のハードウェア構成の詳細な
説明は省略する。
【００４１】次に、ＤＳＰ３の演算及び記憶部７のハー
ドウェア構成の一例を、図６に示す。ＤＳＰ３には、バ
スＰＢＵＳを介して、ノイズ信号の作成のためのパラメ
ータデータとして、ノイズの帯域幅を指定するパラメー
タＮＢＷに従うデータ，ノイズスペクトルの鋭さを指定
するパラメータＮＲＥＳデータ，ノイズスペクトルのス
カート部分の広がり形状を指定するパラメータＮＳＫＴ
が与えられる。
【００４２】セレクタ３０には、上記パラメータＮＢ
Ｗ，ＮＲＥＳに従うデータと、演算器ＡＬＵ３から遅延
回路３７，オーバーフロー／アンダーフローコントロー
ラ（ＯＦ／ＵＦ）３８，シフタ３９を経由して与えられ
る演算出力データ＃３と、ホワイトノイズ発生回路３２
から出力されるホワイトノイズ信号とが入力される。こ
れらの入力データのうちいずれかのデータが、ＤＳＰ３
の制御信号発生部６からの制御信号に従い、セレクタ３
０で選択される。選択されたデータは、遅延回路３３を
経由して演算器ＡＬＵ３のＡ入力に入力される。セレク
タ３１には、ＲＡＭ３の出力データ＃ＲＡＭ３と、レジ
スタＲＥＧ３の出力データ＃ＲＥＧ３とが入力され、マ
イクロプログラムの命令に基づく制御信号に従い、所定
の入力データが選択出力される。選択されたデータは、
正または負の符号を示す信号「±」を最上位ビットに付
加され、ゲート回路３４，遅延回路３５を経由し、演算
器ＡＬＵ３のＢ入力に入力される。ゲート回路３４の制
御入力には、並直列変換器３６の出力データが入力され
る。並直列変換器３６は、レジスタＡＲＥＧの出力デー
タ＃ＡＲＥＧを直列に変換して出力する。ゲート回路３
４及び並直列変換器３６は、シリアル乗算のための部分
積を演算するためのものである。
【００４３】演算器ＡＬＵ３は、Ａ入力に入力したデー
タとＢ入力に入力したデータとを加算し、その演算出力
が、遅延回路３７，オーバーフロー／アンダーフローコ
ントローラ３８，シフタ３９を経由したデータ＃３とし
てセレクタ３０に入力されるとともに、制御信号発生部
６からの制御信号に従い、レジスタＲＥＧ３やＡＲＥＧ
に記憶されたり、遅延回路４０を経由してＲＡＭ３に書
き込まれたりする。
【００４４】オーバーフロー／アンダーフローコントロ
ーラ３８は、演算器ＡＬＵ３の演算出力のオーバーフロ
ーやアンダーフローを管理し、演算の有効桁を任意桁に
管理するものである。シフタ３９は、シリアル乗算の際
のデータシフトあるいは所定の係数パラメータ（例え
ば、ノイズスペクトルスカートパラメータＮＳＫＴまた
は補間係数パラメータＩＰ）に応じたデータシフト処理
を行なうものである。レジスタＲＥＧ３，レジスタＡＲ
ＥＧは、入力されたデータを制御信号に応じてラッチす
ることもそのまま通過させることも可能なレジスタであ
る。また、レジスタＲＥＧ３は、書込みタイミングと出
力タイミングに時間的ずれがないものとする。
【００４５】ＲＡＭ３に書き込まれたデータは、ＤＳＰ
３の制御信号発生部６からの制御信号に従って該ＲＡＭ
３から読み出され、遅延回路４１を経由してデータ＃Ｒ
ＡＭ３としてセレクタ３１に入力される。また、ＲＡＭ
３に書き込まれたデータは、ＤＳＰ４の制御信号発生部
６からの制御信号に従ってＲＡＭ３から読み出されるこ
ともできる。その場合は、遅延回路４１を経由し、リニ
ア−ログ変換器４２により対数に変換され、遅延回路４
３を経由してデータ＃ＲＡＭ３ＬとしてＤＳＰ４に送ら
れる。各遅延回路３３，３５，３７，４０，４１は、入
力されたデータを、それぞれクロック信号の１クロック
分の時間Ｄだけ遅延して出力する。遅延回路４３は、入
力されたデータを、クロック信号の３クロック分の時間
３Ｄだけ遅延して出力する。
【００４６】次に、ＤＳＰ４の演算及び記憶部７の構成
の一例を、図７に示す。ＤＳＰ４には、バスＰＢＵＳを
介して、パラメータＲＨＹ（リズム音生成モードのオン
・オフを指定するパラメータ），パラメータＷＦ１（フ
ォルマント音合成時の周期関数の基本波形またはＦＭ合
成時のオペレータＯＰ１の基本波形を指定するパラメー
タ），パラメータＷＦ２（ＦＭ合成時のオペレータＯＰ
２の基本波形を指定），パラメータＦＢＬ（ＦＭ合成時
の自己フィードバックレベルを設定するパラメータ），
パラメータＳＫＴ（フォルマント音のスカート部分の特
性を設定するパラメータ）（図１９参照）のデータが与
えられる。
【００４７】セレクタ５０には、演算器ＡＬＵ４から遅
延回路５５，オーバーフロー／アンダーフローコントロ
ーラ（ＯＦ／ＵＦ）５６を経由して与えられる演算出力
データ＃４と、ＤＳＰ２のＲＡＭ２から読み出したデー
タ＃ＲＡＭ２（各チャンネルのレベルデータＬＶＬ１，
ＬＶＬ２，ＬＶＬｕ）と、ＤＳＰ１のＲＡＭ１から読み
出したデータ＃ＲＡＭ１（各チャンネルの位相データＰ
Ｇｐ１，ＰＧｐ２，ＰＧｆ１，ＰＧｆ２，ＰＧｗ１，Ｐ
Ｇｗ２，ＰＧｕ）をリズム音発生器５２を経由させたも
のとが入力される。リズム音発生器５２は、バスＰＢＵ
Ｓから与えられるパラメータＲＨＹに従い、入力された
位相データを乱してリズム音系の位相データを作成する
ためのものである。これらの入力データのうちいずれか
のデータが、ＤＳＰ４の制御信号発生部６からの制御信
号に従い、セレクタ５０で選択される。選択されたデー
タは、遅延回路５３を経由して演算器ＡＬＵ４のＡ入力
に入力される。
【００４８】セレクタ５１には、ＲＡＭ４から読み出し
たデータ＃ＲＡＭ４と、レジスタＲＥＧ４の出力データ
＃ＲＥＧ４と、ＤＳＰ３から読み出した前記出力データ
＃ＲＡＭ３Ｌとが入力される。これらの入力データのう
ちいずれかのデータが、ＤＳＰ４の制御信号発生部６か
らの制御信号に従い、セレクタ５１で選択される。選択
されたデータは、遅延回路５４を経由して演算器ＡＬＵ
４のＢ入力に入力される。演算器ＡＬＵ４は、Ａ入力に
入力したデータとＢ入力に入力したデータとを加算し、
その演算出力が、遅延回路５５，オーバーフローコント
ローラ５６を経由して出力データ＃４としてセレクタ５
０に入力されるとともに、次のそれぞれの経路を経由し
てセレクタ６４に入力される。その１つの経路では、遅
延回路５７を経由し、ログ−リニア変換器５８で真数に
変換された後、遅延回路５９を経由してセレクタ６４の
「α」入力に入力される。別の１つの経路では、ウェー
ブシェイプシフタ６０，遅延回路６１を経由し、ログｓ
ｉｎテーブル６２で対数のｓｉｎ波形データに変換され
た後、遅延回路６３を経由してセレクタ６４の「β」入
力に入力される。更に別の経路では、出力データ＃４が
そのままセレクタ６４の「γ」入力に入力される。
【００４９】オーバーフロー／アンダーフローコントロ
ーラ５６は、演算器ＡＬＵ４における演算結果のオーバ
ーフローやアンダーフローを管理する（すなわち、演算
の有効桁を管理する）ものである。ウェーブシェイプシ
フタ６０は、バスＰＢＵＳから与えられる基本波形選択
指定パラメータＷＦ１，ＷＦ２に従い、入力された位相
データに対して、位相値をシフトしたり特定区間だけ該
位相値をゼロにしたりする変更処理を行なうものであ
る。このような処理には、例えば特公平６−４４１９３
号公報において本出願人が既に開示している方式を基本
的には使用することができる。また、このウェーブシェ
イプシフタ６０は、フォルマント音窓関数波形の発生時
には、入力された位相データに対して、位相値を１ビッ
トシフトダウン（すなわち、位相値を２分の１にする）
する処理を行なう。これにより、２分の１のレートにシ
フトダウンされた位相データによって、ログｓｉｎテー
ブル６２から、入力位相データのピッチ周期の１周期に
対してログｓｉｎ波形の前半周期が読み出されることに
なる。
【００５０】セレクタ６４の出力は、シフト／ログ−リ
ニア変換器６５に入力される。シフト／ログ−リニア変
換器６５は、入力されたデータに対してシフトかログ−
リニア変換かいずれかの処理を制御信号に応じて行なう
ものである。バスＰＢＵＳを介して、ＦＭ用フィードバ
ックレベルパラメータＦＢＬまたはフォルマント音スカ
ート特性指定パラメータＳＫＴが、コントローラ６６に
入力される。コントローラ６６は、このパラメータに従
い、シフト／ログ−リニア変換器６５に対してシフト量
指定データを与える。ここで、パラメータＳＫＴは、フ
ォルマント音窓関数波形の発生時にシフト／ログ−リニ
ア変換器６５からｓｉｎ（正弦波）の「２×ＳＫＴ」乗
の波形を出力させるようにするために、１ビットシフト
アップして（すなわち、データの値を２倍して）コント
ローラ６６に入力される。例えば、ＳＫＴ＝「１」のと
きは、入力データを１ビットシフトアップすることによ
り、ｓｉｎ波の前半波から成る対数表現のｓｉｎ波形デ
ータに「２」を掛けることにより、真数表現に変換した
ときにｓｉｎの２乗の関数値に相当する波形となる波形
データを生成し、これを窓関数として利用できるように
する。ｓｉｎの２乗の関数値に相当する波形は、サイン
波の半波の波形の裾野に広がりを与えるものであり、窓
関数に適している。
【００５１】シフト／ログ−リニア変換器６５の出力デ
ータは、制御信号発生部６からの制御信号に従い、レジ
スタＲＥＧ４に一時記憶されたり、遅延回路６７を経由
してＲＡＭ４に書き込まれたりする。レジスタＲＥＧ４
は、シフトレジスタであり、その出力データ＃ＲＥＧ４
は、セレクタ５１に入力される。ＲＡＭ４に書き込まれ
たデータは、ＤＳＰ４の制御信号発生部６からの制御信
号に従ってＲＡＭ４から読み出され、遅延回路６８を経
由して出力データ＃ＲＡＭ４としてセレクタ５１に入力
される。また、ＲＡＭ４に書き込まれたデータは、ＤＳ
Ｐ１の制御信号発生部６からの制御信号に従ってＲＡＭ
４から読み出され、遅延回路６８を経由してＤＳＰ１に
送られる。
【００５２】〔各ＤＳＰの協働による楽音合成動作の説
明〕次に、ディジタル信号処理部ＤＳＰＳ内の各ＤＳＰ
１，ＤＳＰ２，ＤＳＰ３，ＤＳＰ４がそれぞれのマイク
ロプログラムに基づいて並行的に演算を実行することに
より楽音波形が合成されていく過程の説明を行う。図８
は、各ＤＳＰ１〜ＤＳＰ４が並行的に各チャンネルの演
算を実行する際の、チャンネルタイミングを示すタイム
チャートである。同図において、１〜１８は、各チャン
ネル１〜１８の時分割演算タイミングを示す。同図に示
すように、各ＤＳＰ１〜ＤＳＰ４は、各チャンネルの演
算を、システムクロックパルスが２１クロック分与えら
れる時間毎に順次チャンネルを切り替えつつ実行する。
すなわち、システムクロックパルスが２１×１８＝３７
８クロック分与えられる時間を１サイクルとして、１８
チャンネルで時分割に使用される。
【００５３】各ＤＳＰ１〜ＤＳＰ４は、それぞれにプロ
グラムされている処理内容に応じて、相互にタイミング
をずらして各チャンネルの演算を実行する。すなわち、
同図に示すように、ＤＳＰ２が或るチャンネル（例えば
チャンネル１）の「エンベロープ演算」を実行するタイ
ミングに対して、ＤＳＰ１が当該チャンネル１の「位相
演算」を実行するタイミングと、ＤＳＰ３が当該チャン
ネル１の「ノイズ演算」を実行するタイミングとは、２
チャンネルタイム分（つまり４２クロック分）遅れてお
り、ＤＳＰ４が当該チャンネル１の楽音波形データの
「波形生成演算」を実行するタイミングは、それよりも
更に１チャンネルタイム（２１クロック）分遅れてお
り、ＤＳＰ１が当該チャンネル１の「ミキシング演算」
を実行するタイミングは、それよりも更に１チャンネル
（２１クロック）分遅れている。
【００５４】これにより、或るチャンネルのエンベロー
プデータがＤＳＰ２において作成された後、２チャンネ
ル分遅れたタイミングで、そのエンベロープデータを用
いて、当該チャンネルの位相データ及びノイズ信号がＤ
ＳＰ１，ＤＳＰ３において作成される。次に、更に１チ
ャンネル分遅れたタイミングで、これらのエンベロープ
データ，位相データ，ノイズ信号を用いて、当該チャン
ネルの楽音波形データがＤＳＰ４において作成され、続
いて、更に１チャンネル分遅れたタイミングで、ＤＳＰ
１において、当該チャンネルの楽音波形データが他のチ
ャンネルの楽音波形データと合計されることになる。こ
のように、各ＤＳＰ１〜ＤＳＰ４に並行的に演算を実行
させることに加え、それぞれにプログラムされた処理内
容に応じて、各ＤＳＰ１〜ＤＳＰ４に相互にチャンネル
タイミングをずらして各チャンネルの演算を実行させる
ことにより、一層高速に楽音波形データを作成すること
が可能になる。
【００５５】次に、各ＤＳＰ１〜ＤＳＰ４が図８に示し
た時分割チャンネルタイミングで動作することを前提と
して、各ＤＳＰの協働に基づく楽音波形の合成動作を説
明する。図１０，図１２及び図１４は、各ＤＳＰ１〜Ｄ
ＳＰ４内の回路要素を、プログラムされた処理の流れに
沿って相互に組み合わせて示した演算機能展開ブロック
図であり、各ＤＳＰ１〜ＤＳＰ４が相互に関連し合って
協働している状態を機能的に表すものである。尚、ＤＳ
Ｐ２の回路要素については、説明の便宜上、図１０，図
１２及び図１４には示していない。
【００５６】まず、各ＤＳＰ１〜ＤＳＰ４の協働に基づ
いてフォルマント音合成方式による楽音波形の合成を行
う動作例について説明することにする。以下では、２系
列のピッチ周波数位相データ及びフォルマント中心周波
数位相データに基づき２系列のフォルマント音波形を求
め、それらのフォルマント音波形を加算することによっ
て最終的なフォルマント音波形を得る方式での楽音波形
の合成動作を説明することにする。このように２系列
（または３系列以上であってもよい）の位相データに基
づき２系列（または３系列以上であってもよい）のフォ
ルマント音波形を合成し、それらを加算することによっ
て最終的なフォルマント音波形を得る方式は、例えば特
開平２−２５４４９７号公報において本出願人が既に開
示している方式を基本的には使用することができる。な
お、各ＤＳＰ１〜ＤＳＰ４が「フォルマント音合成方
式」のモードで演算処理を行うべきことは、操作子部Ｏ
ＰＳ（図１）又はその他適宜手段による音色等の選択／
設定操作に応じて与えられる楽音合成アルゴリズムパラ
メータＡＬＧの値によって指示される。例えば、該パラ
メータＡＬＧが“０”のとき、「フォルマント音合成方
式」のモードで演算処理を行うべきことを指示する。
【００５７】−フォルマント音合成のためのＤＳＰ１の
動作例− 図９は、フォルマント音を合成する際の、ＤＳＰ１の
「位相演算」及び「ミキシング演算」のマイクロプログ
ラムの各ステップ毎の動作例を示す。マイクロプログラ
ムの１サイクルはステップＳ０〜Ｓ２０の２１ステップ
から成り、１ステップがシステムクロックの１周期に対
応する。この１サイクルは図８の１チャンネルタイミン
グに対応しており、各チャンネル毎のプログラムサイク
ルが図８のように１８チャンネル時分割で実行される。
ステップＳ０〜Ｓ１０，Ｓ１３〜Ｓ１８が「位相演算」
のためのステップであり、ステップＳ１１，Ｓ１２，Ｓ
１９，Ｓ２０が「ミキシング演算」のためのステップで
ある。図９において、（ａ）は演算器ＡＬＵ１の「Ａ」
入力に入力する状態に設定されるデータを示し、（ｂ）
は演算器ＡＬＵ１の「Ｂ」入力に入力する状態に設定さ
れるデータを示し、（ｃ）はデータ＃１の内容を示し、
（ｄ）はレジスタＲＥＧ１に書込み入力されるデータの
内容を示し、（ｅ）はＲＡＭ１に書き込まれるデータ入
力の内容を示す。図１０は、ＤＳＰ１での位相データの
作成動作の過程を示す機能ブロック図である。したがっ
て、同図は実際のハードウェア回路構成を示す図ではな
い。
【００５８】（１）ステップＳ０におけるＤＳＰ１の動
作 ステップＳ０では、フォルマント音の２系列のピッチ周
波数位相データＰＧｐ１，ＰＧｐ２を作成するために使
用されるピッチ周波数ナンバーＦＮＵＭの値を変調する
ための演算を、演算器ＡＬＵ１（図５）を用いて行う。
図９（ａ），（ｂ）では、演算器ＡＬＵ１のＡ入力及び
Ｂ入力への入力データを簡略化して示しており、ステッ
プＳ０では、演算器ＡＬＵ１のＡ入力としてピッチ周波
数ナンバーＦＮＵＭに相当する位相増分値データが入力
され、演算器ＡＬＵ１のＢ入力としてアタックグライド
データＡＧが入力される状態に設定される。なお、図９
（ａ）でＦＮＵＭと共に括弧書きされたｎ又はｎ-1の意
味については後述する。
【００５９】詳しくは、図５において、変調部１２に対
する入力パラメータとしてピッチ周波数ナンバーＦＮＵ
Ｍと、ビブラート用のパラメータＶＩＢ，ＤＶＢが与え
られ、かつ、セレクタ１０では、リニア−ログ変換器１
３からの出力を選択する状態とされる。これによって、
ビブラート変調制御されたピッチ周波数ナンバーＦＮＵ
Ｍを対数値に変換したデータがリニア−ログ変換器１３
から出力され、これが、セレクタ１０で選択されて、ロ
グ−リニア変換／シフト器１４及び遅延回路１５を介し
て演算器ＡＬＵ１のＡ入力に入力される。なお、このス
テップＳ０では、コントローラ２３の制御によって、ロ
グ−リニア変換／シフト器１４及びログ−リニア変換／
シフト／±器１６では、変換又はシフト動作のどちらも
行わず、入力データをそのまま通す。
【００６０】一方、所定のタイミングでＤＳＰ２のＲＡ
Ｍ２から対応するチャンネルの対数表現のアタックグラ
イドデータＡＧが読み出され、これがデータ＃ＲＡＭ２
としてデータバスＤＢＵＳを介してＤＳＰ１に与えら
れ、セレクタ１１に入力される。セレクタ１１ではこの
データ＃ＲＡＭ２即ちＡＧを選択して出力し、ログ−リ
ニア変換／シフト／±器１６及び遅延回路１７を介して
演算器ＡＬＵ１のＢ入力に入力する。従って、対数表現
からなるビブラート制御されたピッチ周波数ナンバーＦ
ＮＵＭとアタックグライドデータＡＧが演算器ＡＬＵ１
で加算される。周知のように、対数同士の加算は、その
対数の真数（つまりリニア数）同士の乗算に相当するの
で、真数のレベルでは、ビブラート制御されたピッチ周
波数ナンバーＦＮＵＭにアタックグライドデータＡＧを
掛けて、アタックグライド変調を施すための演算処理を
行ったことになる。
【００６１】このようにして、ステップＳ０では、ピッ
チ周波数ナンバーＦＮＵＭの値を変調するための演算が
行われ、変調されたピッチ周波数ナンバーＦＮＵＭが対
数値にて得られる。この変調されたピッチ周波数ナンバ
ーＦＮＵＭは、各遅延回路１５，１７，１８，１９によ
る通算３クロックの遅延ののち、後述するステップＳ３
のタイミングで、アウトプットコントローラ２０を経て
出力データ＃１として出力される。
【００６２】参考のために、以上の演算処理を図１０の
演算機能展開図に沿って整理する。図１０で図５と同一
符号の頭文字が付された回路要素は、同一又は対応する
ものを示す。また、図１０における各回路要素の符号の
末尾に括弧書きで記されたステップ番号は、その回路要
素がそのステップで機能することを示している。例え
ば、「ＡＬＵ１（Ｓ０）」と付記されているのは、当該
回路要素がステップＳ０で機能する演算器ＡＬＵ１に対
応することを示している。従って、ステップＳ０の処理
については、図１０で（Ｓ０）の表示が付された回路の
ルートを注目されたい。なお、後述する図１２，図１４
においても同様の表記法を採用している。
【００６３】図１０では、ビブラートデータ発生器１２
ａ（Ｓ０），アンドゲート１２ｂ（Ｓ０）及び加算器１
２ｃ（Ｓ０）が変調部１２（図５）に対応しており、ビ
ブラート深さ及び速さパラメータＤＶＢに応じた深さと
速さを持つ周期的なビブラートデータがビブラートデー
タ発生器１２ａ（Ｓ０）から発生され、アンドゲート１
２ｂ（Ｓ０）に入力される。アンドゲート１２ｂ（Ｓ
０）はビブラートオン／オフパラメータＶＩＢがビブラ
ートオンを指定するとき可能化され、上記の周期的なビ
ブラートデータを出力する。アンドゲート１２ｂ（Ｓ
０）から出力されたビブラートデータが加算器１２ｃ
（Ｓ０）でピッチ周波数ナンバーＦＮＵＭに加算され、
ピッチ周波数ナンバーＦＮＵＭをビブラート変調したデ
ータが出力される。この加算器１２ｃ（Ｓ０）の出力が
リニア−ログ変換器１３（Ｓ０）で対数値に変換され、
そして、上述のように、演算器ＡＬＵ１（Ｓ０）でアタ
ックグライドデータＡＧと加算される。
【００６４】（チャンネル同期動作の説明）上記のよう
にステップＳ０でピッチ周波数ナンバーＦＮＵＭの変調
演算が行われることに関連して、以下、「チャンネル同
期動作」機能の説明を行う。「チャンネル同期動作」と
は、隣接する複数の楽音発生チャンネルで同一のピッチ
の楽音を自動的に同時に発音制御する機能である。この
機能のためにチャンネル同期動作フラグＲＢＰが使用さ
れる。このフラグＲＢＰは各チャンネル毎に設けられて
おり、例えば、チャンネル１のフラグＲＢＰが「０」
で、その隣のチャンネル２及び３のフラグＲＢＰが夫々
「１」の場合、チャンネル２及び３では、チャンネル１
に割り当てられている楽音と同じピッチの楽音をチャン
ネル１のキーオンタイミング（発音タイミング）と同じ
タイミングで自動的に発音するように制御される。この
チャンネル同期動作フラグＲＢＰは、音色設定又は選択
操作若しくは操作子部ＯＰＳにおける選択操作等に応じ
て、マイクロコンピュータ部ＣＯＭから各チャンネル毎
に与えられる。
【００６５】従って、ステップＳ０の処理において、現
在処理中の当該チャンネル（このチャンネル番号をｎで
示す）のチャンネル同期動作フラグＲＢＰが「０」であ
れば、変調部１２に供給するピッチ周波数ナンバーＦＮ
ＵＭとして、当該チャンネルｎに割り当てられている楽
音のピッチを示すピッチ周波数ナンバーＦＮＵＭｎを与
えるようにする。その場合は、ＤＳＰ２におけるエンベ
ロープ発生を含めて、キーオン／オフに関連する各種処
理は、当該チャンネルｎに割り当てられている楽音のキ
ーオン信号ＫＯＮ（すなわちＫＯＮｎ）に基づいて行う
ようにする。
【００６６】他方、ステップＳ０の処理において、現在
処理中の当該チャンネルｎのチャンネル同期動作フラグ
ＲＢＰが「１」であれば、変調部１２に供給するピッチ
周波数ナンバーＦＮＵＭとして、当該チャンネルｎの１
つ前のチャンネルｎ−１（例えばｎ＝２であれば、ｎ−
１＝１）に割り当てられている楽音のピッチを示すピッ
チ周波数ナンバーＦＮＵＭｎ−１を与えるようにする。
その場合は、ＤＳＰ２におけるエンベロープ発生を含め
て、キーオン／オフに関連する各種処理は、当該１つ前
のチャンネルｎ−１に割り当てられている楽音のキーオ
ン信号ＫＯＮ（すなわちＫＯＮn-1）に基づいて行うよ
うにする。なお、チャンネル番号は１が最小であると
し、ｎ＝１のときは、当該チャンネルｎ＝１のチャンネ
ル同期動作フラグＲＢＰの値とは無関係に自己のチャン
ネルのピッチ周波数ナンバーＦＮＵＭｎとキーオン信号
ＫＯＮ（すなわちＫＯＮｎ）を使用するものとする。
【００６７】したがって、フラグＲＢＰが「１」のとき
には、隣り合うチャンネルｎとチャンネルｎ−１（チャ
ンネルｎ−１でもＲＢＰのデータが「１」のときには、
ＲＢＰのデータが「０」である最も番号の小さいチャン
ネルまでの隣り合うすべてのチャンネル）で、同一のピ
ッチと発音開始タイミングで同期して楽音波形合成処理
が行なわれる。一例として、チャンネル１のフラグＲＢ
Ｐが「０」であり、チャンネル２，３，４のフラグＲＢ
Ｐがそれぞれ「１」であり、以下、チャンネル５からチ
ャンネル１８までのフラグＲＢＰがそれぞれ「０」，
「１」，「１」，「１」，「０」，「１」，「１」，
「１」，「１」，「０」，「０」，「１」，「０」，
「０」である場合には、チャンネル１から４では、すべ
てチャンネル１に割り当てられた楽音と同じピッチ及び
発音開始タイミングで同期して楽音波形合成処理が行な
われ、チャンネル５乃至８では、すべてチャンネル５に
割り当てられた楽音と同じピッチ及び発音開始タイミン
グで同期して楽音波形合成処理が行なわれ、チャンネル
９乃至１３では、すべてチャンネル９に割り当てられた
楽音と同じピッチ及び発音開始タイミングで同期して楽
音波形合成処理が行なわれ、チャンネル１４では、該チ
ャンネル１４に割り当てられた楽音のピッチと発音開始
タイミングで独立して楽音波形合成処理が行なわれ、チ
ャンネル１５及び１６では、チャンネル１５に割り当て
られた楽音と同じピッチ及び発音開始タイミングで同期
して楽音波形合成処理が行なわれ、チャンネル１７及び
１８では、夫々のチャンネルに割り当てられた楽音のピ
ッチと発音開始タイミングで独立して楽音波形合成処理
が行なわれる。
【００６８】このように、隣接する複数のチャンネルで
同一のピッチと同一のキーオンタイミングに基づき楽音
波形合成処理を行なうことにより、楽音のピッチは同一
であるが、各チャンネル毎に独立のフォルマント周波数
ナンバーＦＯＲＭのデータに従う互いに異なるフォルマ
ント中心周波数でフォルマント音を夫々合成し、かつそ
れらのフォルマント音の発音タイミングは完全に同期す
るので、互に同期している各チャンネルの楽音（フォル
マント音）は、見かけ上１つの楽音信号として聞き取ら
れ、結局、複数の異なるフォルマント成分からなる多峰
フォルマント特性の楽音を得ることができるようにな
る。
【００６９】（２）ステップＳ２におけるＤＳＰ１の動
作 ステップＳ２では、フォルマント音の２系列の中心周波
数位相データＰＧｆ１，ＰＧｆ２を作成するために使用
されるフォルマント周波数ナンバーＦＯＲＭの値を変調
するための演算を、演算器ＡＬＵ１（図５）を用いて行
う。図９（ａ），（ｂ）に示すように、ステップＳ２で
は、演算器ＡＬＵ１のＡ入力としてフォルマント周波数
ナンバーＦＯＲＭに相当する位相増分値データが入力さ
れ、演算器ＡＬＵ１のＢ入力としてアタックグライドデ
ータＡＧが入力される状態に設定される。
【００７０】詳しくは、図５において、変調部１２に対
する入力パラメータとしてフォルマント周波数ナンバー
ＦＯＲＭと、フォルマント音中心周波数変調用のパラメ
ータＤＦＭ，ＦＯＭが与えられ、かつ、セレクタ１０で
は、リニア−ログ変換器１３からの出力を選択する状態
とされる。これによって、周波数変調制御されたフォル
マント周波数ナンバーＦＯＲＭを対数値に変換したデー
タがリニア−ログ変換器１３から出力され、これが、セ
レクタ１０で選択されて、ログ−リニア変換／シフト器
１４及び遅延回路１５を介して演算器ＡＬＵ１のＡ入力
に入力される。なお、このステップＳ２では、コントロ
ーラ２３の制御によって、ログ−リニア変換／シフト器
１４及びログ−リニア変換／シフト／±器１６では、変
換又はシフト動作のどちらも行わず、入力データをその
まま通す。
【００７１】一方、ＤＳＰ２のＲＡＭ２から読み出され
た出力データ＃ＲＡＭ２として、対応するチャンネルの
対数表現のアタックグライドデータＡＧがセレクタ１１
に入力され、これがセレクタ１１で選択され、ログ−リ
ニア変換／シフト／±器１６及び遅延回路１７を介して
演算器ＡＬＵ１のＢ入力に入力される。従って、対数表
現からなる周波数変調制御されたフォルマント周波数ナ
ンバーＦＯＲＭとアタックグライドデータＡＧが演算器
ＡＬＵ１で加算される。これにより、真数のレベルで
は、周波数変調制御されたフォルマント周波数ナンバー
ＦＯＲＭにアタックグライドデータＡＧを掛けて、アタ
ックグライド変調を施すための演算処理を行ったことに
なる。
【００７２】このようにして、ステップＳ２では、フォ
ルマント周波数ナンバーＦＯＲＭの値を変調するための
演算が行われ、変調されたフォルマント周波数ナンバー
ＦＯＲＭが対数値にて得られる。この変調されたフォル
マント周波数ナンバーＦＯＲＭは、各遅延回路１５，１
７，１８，１９による通算３クロックの遅延ののち、後
述するステップＳ５のタイミングで、アウトプットコン
トローラ２０を経て出力データ＃１として出力される。
【００７３】ステップＳ２における以上の演算処理を図
１０の演算機能展開図に沿って整理すると、図１０で
は、変調データ発生器１２ｄ（Ｓ２），アンドゲート１
２ｅ（Ｓ２）及び加算器１２ｆ（Ｓ２）が変調部１２
（図５）に対応しており、周波数変調深さ及び速さパラ
メータＤＦＭに応じた深さと速さを持つ周期的な周波数
変調データが変調データ発生器１２ｄ（Ｓ２）から発生
され、アンドゲート１２ｅ（Ｓ２）に入力される。アン
ドゲート１２ｅ（Ｓ２）は周波数変調オン／オフパラメ
ータＦＯＭが周波数変調オンを指定するとき可能化さ
れ、上記の周期的な周波数変調データを出力する。アン
ドゲート１２ｅ（Ｓ２）から出力された周波数変調デー
タが加算器１２ｆ（Ｓ２）でフォルマント周波数ナンバ
ーＦＯＲＭに加算され、フォルマント周波数ナンバーＦ
ＯＲＭを周波数変調したデータが出力される。この加算
器１２ｆ（Ｓ２）の出力が、リニア−ログ変換器１３
（Ｓ２）で対数値に変換され、演算器ＡＬＵ１（Ｓ２）
でアタックグライドデータＡＧと加算される。
【００７４】（３）ステップＳ３におけるＤＳＰ１の動
作 図９（ａ），（ｂ）に示すように、ステップＳ３では、
演算器ＡＬＵ１のＡ入力としてデータ＃１が入力され、
演算器ＡＬＵ１のＢ入力として値「０」を示すデータが
入力される状態に設定される。
【００７５】詳しくは、図５において、セレクタ１０で
はデータ＃１を選択する状態とされ、セレクタ１１では
値「０」を示すデータを選択する状態とされる。データ
＃１としては、ステップＳ０で変調済のピッチ周波数ナ
ンバーＦＮＵＭ（対数値）が３クロック遅れたこのステ
ップＳ３のタイミングで与えられる（図９（ｃ））。ま
た、ステップＳ３では、コントローラ２３の制御によっ
て、ログ−リニア変換／シフト器１４は、セレクタ１０
から出力される変調済のピッチ周波数ナンバーＦＮＵＭ
の対数値を真数に変換するが、ログ−リニア変換／シフ
ト／±器１６では、変換又はシフト動作のどちらも行わ
ず、セレクタ１１から出力される「０」データをそのま
ま通す。従って、真数に変換された変調済のピッチ周波
数ナンバーＦＮＵＭと「０」が演算器ＡＬＵ１で加算さ
れることになるが、これは単に真数値からなるピッチ周
波数ナンバーＦＮＵＭを通過させているだけであること
を意味する。
【００７６】このようにして、ステップＳ３では、対数
表現からなる変調済のピッチ周波数ナンバーＦＮＵＭを
真数に変換するための演算が行われる。こうして変換さ
れたピッチ周波数ナンバーＦＮＵＭの真数値は、各遅延
回路１５，１７，１８，１９による通算３クロックの遅
延ののち、後述するステップＳ６のタイミングで、アウ
トプットコントローラ２０を経てレジスタＲＥＧ１に書
き込まれる。ステップＳ３における上記演算処理を図１
０の演算機能展開図に示すと、図１０ではログ−リニア
変換器１４（Ｓ３）がステップＳ３におけるログ−リニ
ア変換／シフト器１４（図５）による演算機能に対応し
ており、ステップＳ０で実行された演算器ＡＬＵ１（Ｓ
０）における演算結果、つまり変調済のピッチ周波数ナ
ンバーＦＮＵＭが、ログ−リニア変換器１４（Ｓ３）に
入力されて真数に変換される。
【００７７】（４）ステップＳ４におけるＤＳＰ１の動
作 ステップＳ４では、無声フォルマント音の中心周波数位
相データＰＧｕを作成するために使用される無声フォル
マント周波数ナンバーＵＦＯＲＭの値を変調するための
演算を、演算器ＡＬＵ１（図５）を用いて行う。図９
（ａ），（ｂ）に示すように、ステップＳ４では、演算
器ＡＬＵ１のＡ入力として無声フォルマント周波数ナン
バーＵＦＯＲＭに相当する位相増分値データが入力さ
れ、演算器ＡＬＵ１のＢ入力としてアタックグライドデ
ータＡＧｕが入力される状態に設定される。
【００７８】詳しくは、図５において、変調部１２に対
する入力パラメータとして無声フォルマント周波数ナン
バーＵＦＯＲＭと、無声フォルマント音中心周波数変調
用のパラメータＵＤＦＭ，ＵＦＯＭが与えられ、かつ、
セレクタ１０では、リニア−ログ変換器１３からの出力
を選択する状態とされる。これによって、周波数変調制
御された無声フォルマント周波数ナンバーＵＦＯＲＭを
対数値に変換したデータがリニア−ログ変換器１３から
出力され、これが、セレクタ１０で選択されて、ログ−
リニア変換／シフト器１４及び遅延回路１５を介して演
算器ＡＬＵ１のＡ入力に入力される。なお、このステッ
プＳ４では、コントローラ２３の制御によって、ログ−
リニア変換／シフト器１４及びログ−リニア変換／シフ
ト／±器１６では、変換又はシフト動作のどちらも行わ
ず、入力データをそのまま通す。
【００７９】一方、ＤＳＰ２のＲＡＭ２から読み出され
た出力データ＃ＲＡＭ２として、対応するチャンネルの
対数表現のアタックグライドデータＡＧｕがセレクタ１
１に入力され、これがセレクタ１１で選択され、ログ−
リニア変換／シフト／±器１６及び遅延回路１７を介し
て演算器ＡＬＵ１のＢ入力に入力される。従って、対数
表現からなる周波数変調制御された無声フォルマント周
波数ナンバーＵＦＯＲＭとアタックグライドデータＡＧ
ｕが演算器ＡＬＵ１で加算される。これにより、真数の
レベルでは、周波数変調制御された無声フォルマント周
波数ナンバーＵＦＯＲＭにアタックグライドデータＡＧ
ｕを掛けて、アタックグライド変調を施すための演算処
理を行ったことになる。
【００８０】このようにして、ステップＳ４では、無声
フォルマント周波数ナンバーＵＦＯＲＭの値を変調する
ための演算が行われ、変調された無声フォルマント周波
数ナンバーＵＦＯＲＭが対数値にて得られる。この変調
された無声フォルマント周波数ナンバーＵＦＯＲＭは、
各遅延回路１５，１７，１８，１９による通算３クロッ
クの遅延ののち、後述するステップＳ７のタイミング
で、アウトプットコントローラ２０を経て出力データ＃
１として出力される。
【００８１】図１０の演算機能展開図では、変調データ
発生器１２ｇ（Ｓ４），アンドゲート１２ｈ（Ｓ４）及
び加算器１２ｉ（Ｓ４）が変調部１２（図５）に対応し
ており、周波数変調深さ及び速さパラメータＵＤＦＭに
応じた深さと速さを持つ周期的な周波数変調データが変
調データ発生器１２ｇ（Ｓ４）から発生され、アンドゲ
ート１２ｈ（Ｓ４）に入力される。アンドゲート１２ｈ
（Ｓ４）は周波数変調オン／オフパラメータＵＦＯＭが
周波数変調オンを指定するとき可能化され、上記の周期
的な周波数変調データを出力する。アンドゲート１２ｈ
（Ｓ４）から出力された周波数変調データが加算器１２
ｉ（Ｓ４）で無声フォルマント周波数ナンバーＵＦＯＲ
Ｍに加算され、無声フォルマント周波数ナンバーＵＦＯ
ＲＭを周波数変調したデータが出力される。この加算器
１２ｉ（Ｓ４）の出力が、リニア−ログ変換器１３（Ｓ
４）で対数値に変換され、演算器ＡＬＵ１（Ｓ４）でア
タックグライドデータＡＧｕと加算される。
【００８２】（５）ステップＳ５におけるＤＳＰ１の動
作 図９（ａ），（ｂ）に示すように、ステップＳ５では、
演算器ＡＬＵ１のＡ入力としてデータ＃１が入力され、
演算器ＡＬＵ１のＢ入力として値「０」を示すデータが
入力される状態に設定される。詳しくは、図５におい
て、データ＃１として、ステップＳ２で変調済のフォル
マント周波数ナンバーＦＯＲＭ（対数値）が与えられ、
かつ、セレクタ１０では、このデータ＃１を選択する状
態とされる。なお、このステップＳ５では、コントロー
ラ２３の制御によって、ログ−リニア変換／シフト器１
４は、この対数値を真数に変換するが、ログ−リニア変
換／シフト／±器１６では、変換又はシフト動作のどち
らも行わず、入力データをそのまま通す。
【００８３】一方、値「０」を示すデータがセレクタ１
１に入力され、これがセレクタ１１で選択され、ログ−
リニア変換／シフト／±器１６及び遅延回路１７を介し
て演算器ＡＬＵ１のＢ入力に入力される。従って、真数
に変換された変調済のフォルマント周波数ナンバーＦＯ
ＲＭと「０」が演算器ＡＬＵ１で加算される。このよう
にして、ステップＳ５では、変調済のフォルマント周波
数ナンバーＦＯＲＭを真数に変換するための演算が行わ
れる。この変調済のピッチ周波数ナンバーＦＮＵＭの真
数値は、各遅延回路１５，１７，１８，１９による通算
３クロックの遅延ののち、後述するステップＳ８のタイ
ミングで、アウトプットコントローラ２０を経てレジス
タＲＥＧ１に書き込まれる。
【００８４】図１０の演算機能展開図では、ログ−リニ
ア変換器１４（Ｓ５）がログ−リニア変換／シフト器１
４（図５）に対応しており、演算器ＡＬＵ１（Ｓ２）か
ら出力された変調済のフォルマント周波数ナンバーＦＯ
ＲＭが、ログ−リニア変換器１４（Ｓ５）に入力されて
真数に変換されることが示されている。
【００８５】（６）ステップＳ６におけるＤＳＰ１の動
作 ステップＳ６では、２系列のピッチ周波数位相データＰ
Ｇｐ１，ＰＧｐ２を作成するために使用されるピッチ周
波数ナンバーＦＮＵＭの値を所定数倍の大きさにするた
めの演算を、演算器ＡＬＵ１（図５）を用いて行う。こ
のステップＳ６では、ステップＳ３の処理によって真数
値に変換されたピッチ周波数ナンバーＦＮＵＭが３クロ
ック遅れてレジスタＲＥＧ１の入力に与えられ、これ
が、図９（ｄ）に示すように、レジスタＲＥＧ１に取り
込まれてストアされる。レジスタＲＥＧ１の出力データ
＃ＲＥＧ１には、書き込み入力との間で時間遅れがない
ものとし、取り込まれた真数値のピッチ周波数ナンバー
ＦＮＵＭがデータ＃ＲＥＧ１として即出力される。
【００８６】また、図９（ａ），（ｂ）に示すように、
ステップＳ６では、演算器ＡＬＵ１のＡ入力及びＢ入力
としてデータ＃ＲＥＧ１を処理したデータが入力される
状態に設定される。すなわち、図５において、データ＃
ＲＥＧ１として、ステップＳ３で真数に変換されたピッ
チ周波数ナンバーＦＮＵＭがセレクタ１０及び１１に与
えられ、かつ、セレクタ１０及び１１では、このデータ
＃ＲＥＧ１を選択する状態とされる。一方、このステッ
プＳ６では、周波数倍数パラメータＭＵＬＴ１がセレク
タ２２を介してコントローラ２３に与えられ、該パラメ
ータに基づくコントローラ２３の制御によって、ログ−
リニア変換／シフト器１４では、所定桁数分だけのシフ
ト動作（この桁数についてはすぐ後に述べる）を行な
い、ログ−リニア変換／シフト／±器１６では、所定桁
数分だけのシフト動作（この桁数についてもすぐ後に述
べる）及び正負符号の反転動作を行なう（通常、周波数
ナンバーの正符号を負符号に反転する）。なお、この正
負符号の反転動作は、演算機ＡＬＵ１を引算器として機
能させるための処理である。
【００８７】従って、所定桁シフトしたピッチ周波数ナ
ンバーＦＮＵＭから、所定桁シフトしたピッチ周波数ナ
ンバーＦＮＵＭが演算器ＡＬＵ１で減算される。ここ
で、これらの桁数は、この減算の結果が、最初のピッチ
周波数ナンバーＦＮＵＭの値よりもパラメータＭＵＬＴ
１の示す倍数だけ大きくなるように設定される。例え
ば、パラメータＭＵＬＴ１の示す倍数が「３」である場
合には、ログ−リニア変換／シフト器１４における所定
シフト桁数を「２」とし、ログ−リニア変換／シフト／
±符号器１６における所定シフト桁数を「０」とする。
これにより、２ビットシフトアップすることにより４倍
だけ大きくされたピッチ周波数ナンバーＦＮＵＭに、シ
フトしていないが符号が負に反転されたピッチ周波数ナ
ンバーＦＮＵＭを加算することにより、「４×ＦＮＵＭ
−ＦＮＵＭ＝３×ＦＮＵＭ」の引算が行われることにな
り、その結果、最初のピッチ周波数ナンバーＦＮＵＭの
値よりも３倍だけ大きくされたピッチ周波数ナンバーデ
ータが得られる。このように、パラメータＭＵＬＴ１の
示す倍数に対して、２系列で夫々所定のシフト数のシフ
ト演算（２のｎ乗演算）を行うことと引算とを組合せる
ことにより、合計で、２のｎ乗倍以外の任意の倍数（例
えば、３倍、５倍、６倍、７倍等）の演算を行うことが
できる。
【００８８】このステップＳ６で所望倍数の大きさに変
更されたピッチ周波数ナンバーＦＮＵＭデータは、各遅
延回路１５，１７，１８，１９による通算３クロックの
遅延の後、後述するステップＳ９のタイミングで、アウ
トプットコントローラ２０を経てレジスタＲＥＧ１に書
き込まれる。
【００８９】このステップＳ６に対応する演算機能展開
図は、図１０では、ログ−リニア変換器１４（Ｓ３）に
引き続く経路に示されており、そこに示されたシフタ１
４（Ｓ６）がログ−リニア変換／シフト器１４（図５）
に対応し、シフタ１６ａ（Ｓ６）及び反転回路１６ｂ
（Ｓ６）がログ−リニア変換／シフト／±器１６（図
５）に対応しており、シフトコントローラ２３（Ｓ６）
がコントローラ２３（図５）に対応している。すなわ
ち、ステップＳ３におけるログ−リニア変換器１４（Ｓ
３）による処理によって真数値に変換されたピッチ周波
数ナンバーＦＮＵＭ（真数値）が、ステップＳ６では、
シフタ１４（Ｓ６）及び１６ａ（Ｓ６）に入力される。
このシフタ１４（Ｓ６）及び１６ａ（Ｓ６）は、パラメ
ータＭＵＬＴ１に従うシフトコントローラ２３（Ｓ６）
の制御のもと、ピッチ周波数ナンバーＦＮＵＭを上述の
ようにそれぞれ所定桁数だけシフトする。シフタ１６ａ
（Ｓ６）の出力は、パラメータＭＵＬＴ１に従うシフト
コントローラ２３（Ｓ６）の制御のもと、反転回路１６
ｂ（Ｓ６）で正負の符号を反転して負の値にされる。そ
して、シフタ１４（Ｓ６）の出力と反転回路１６ｂ（Ｓ
６）の出力が、演算器ＡＬＵ１（Ｓ６）で加算される。
【００９０】（７）ステップＳ７におけるＤＳＰ１の動
作 ステップＳ７では、変調した無声フォルマント周波数ナ
ンバーＵＦＯＲＭを累算して逐次変化するプログレシブ
位相データＰＧｕを作成する演算を、演算器ＡＬＵ１
（図５）を用いて行う。図９（ａ），（ｂ）に示すよう
に、ステップＳ７では、演算器ＡＬＵ１のＡ入力として
データ＃１が入力され、演算器ＡＬＵ１のＢ入力として
前回サイクルで求められた位相データＰＧｕが入力され
る状態に設定される。
【００９１】詳しくは、図５において、ステップＳ４で
処理された無声フォルマント周波数ナンバーＵＦＯＲＭ
（対数値）が３クロック遅れてステップＳ７でデータ＃
１として出力され、かつ、セレクタ１０ではこのデータ
＃１を選択する状態とされる。また、このステップＳ７
では、コントローラ２３の制御によって、ログ−リニア
変換／シフト器１４は、この対数値を真数に変換する
が、ログ−リニア変換／シフト／±器１６では、変換又
はシフト動作のどちらも行わず、入力データをそのまま
通す。
【００９２】一方、このステップＳ７では、ＲＡＭ１か
ら、対応するチャンネルの位相データＰＧｕが読み出さ
れ、出力データ＃ＲＡＭ１としてセレクタ１１に入力さ
れる。また、セレクタ１１ではこのＲＡＭ読み出しデー
タ＃ＲＡＭ１を選択する状態に設定される。このデータ
＃ＲＡＭ１つまりノイズ信号用のプログレシブ位相デー
タＰＧｕは、ログ−リニア変換／シフト／±器１６及び
遅延回路１７を通過して演算器ＡＬＵ１のＢ入力に入力
される。こうして、演算器ＡＬＵ１では、無声フォルマ
ント周波数ナンバーＵＦＯＲＭ（真数値）が、ＲＡＭ１
から読み出されたプログレシブ位相データＰＧｕに加算
される。この加算結果は、各遅延回路１５，１７，１
８，１９，２４による通算４クロックの遅延ののち、後
述するステップＳ１１のタイミングで、アウトプットコ
ントローラ２０を経てＲＡＭ１の位相データＰＧｕの記
憶領域に記憶される。このようにして、ステップＳ７で
は、無声フォルマント周波数ナンバーＵＦＯＲＭが各サ
イクル毎に累算されて、その累算結果として位相データ
ＰＧｕが生成され、ＲＡＭ１にストアされる。
【００９３】このステップＳ７に対応する演算機能展開
図は、図１０では、演算器ＡＬＵ１（Ｓ４）に引き続く
経路に示されており、そこに示されたログ−リニア変換
器１４（Ｓ７）がログ−リニア変換／シフト器１４（図
５）に対応し、位相発生器ＡＬＵ１＆ＲＡＭ１（Ｓ７）
が演算器ＡＬＵ１とＲＡＭ１（図５）に対応している。
ステップＳ４における演算器ＡＬＵ１（Ｓ４）の演算に
よって得られた無声フォルマント周波数ナンバーＵＦＯ
ＲＭ（対数値）が、ログ−リニア変換器１４（Ｓ７）に
入力されて真数に変換された後、位相発生器ＡＬＵ１＆
ＲＡＭ１（Ｓ７）で累算されて、位相データＰＧｕが作
成される。
【００９４】（８）ステップＳ８におけるＤＳＰ１の動
作 図９（ａ），（ｂ）に示すように、ステップＳ８では、
演算器ＡＬＵ１のＡ入力としてデータ＃ＲＥＧ１が入力
され、演算器ＡＬＵ１のＢ入力として値「０」を示すデ
ータが入力される状態に設定される。
【００９５】詳しくは、図５において、ステップＳ５で
真数に変換した変調済のフォルマント周波数ナンバーＦ
ＯＲＭが３クロック遅れてこのステップＳ８でレジスタ
ＲＥＧ１に取り込まれ（図９（ｄ）参照）、かつ、デー
タ＃ＲＥＧ１としてレジスタＲＥＧ１から出力される。
セレクタ１０ではこのデータ＃ＲＥＧ１を選択する状態
とされ、セレクタ１１では「０」を選択する。また、コ
ントローラ２３の制御によって、ログ−リニア変換／シ
フト器１４及びログ−リニア変換／シフト／±器１６で
は、変換又はシフト動作のどちらも行わず、入力データ
をそのまま通す。従って、真数値からなるフォルマント
周波数ナンバーＦＯＲＭが演算器ＡＬＵ１を通過するだ
けである。
【００９６】演算器ＡＬＵ１から出力されるフォルマン
ト周波数ナンバーＦＯＲＭは、各遅延回路１５，１７，
１８，１９による通算３クロックの遅延ののち、後述す
るステップＳ１１のタイミングで、アウトプットコント
ローラ２０を経てレジスタＲＥＧ１に書き込まれる。こ
のステップＳ８では、ステップＳ１１以降のタイミング
におけるデータ＃ＲＥＧ１の内容を、変調済のフォルマ
ント周波数ナンバーＦＯＲＭ（真数値）とするための処
理を行うだけであるので、特に図１０には示さない。
【００９７】（９）ステップＳ９におけるＤＳＰ１の動
作 ステップＳ９では、ステップＳ６で所定数倍の大きさに
したピッチ周波数ナンバーＦＮＵＭのデータを用いて１
系列目のピッチ周波数位相データＰＧｐ１を作成する演
算を、演算器ＡＬＵ１（図５）を用いて行う。図９
（ａ），（ｂ）に示すように、ステップＳ９では、演算
器ＡＬＵ１のＡ入力としてデータ＃ＲＥＧ１が入力さ
れ、演算器ＡＬＵ１のＢ入力として１系列目のピッチ周
波数位相データＰＧｐ１が入力される状態に設定され
る。
【００９８】詳しくは、図５において、ステップＳ６で
処理したピッチ周波数ナンバーＦＮＵＭが３クロック遅
れてこのステップＳ９でレジスタＲＥＧ１に取り込まれ
（図９（ｄ）参照）、かつ、データ＃ＲＥＧ１としてレ
ジスタＲＥＧ１から出力される。セレクタ１０ではこの
データ＃ＲＥＧ１を選択する状態とされる。また、この
ステップＳ９では、コントローラ２３の制御によって、
ログ−リニア変換／シフト器１４では、このピッチ周波
数ナンバーデータを１ビットシフトダウンする（その理
由はすぐ後に述べる）が、ログ−リニア変換／シフト／
±器１６では、変換又はシフト動作のどちらも行わず、
入力データをそのまま通す。
【００９９】一方、このステップＳ９では、ＲＡＭ１か
ら、対応するチャンネルの位相データＰＧｐ１が読み出
され、出力データ＃ＲＡＭ１としてセレクタ１１に入力
される。また、セレクタ１１ではこのＲＡＭ読み出しデ
ータ＃ＲＡＭ１を選択する状態に設定される。このデー
タ＃ＲＡＭ１つまりピッチ周波数用のプログレシブ位相
データＰＧｐ１は、ログ−リニア変換／シフト／±器１
６及び遅延回路１７を通過して演算器ＡＬＵ１のＢ入力
に入力される。従って、１ビットシフトダウンした上記
ピッチ周波数ナンバーデータと、ＲＡＭ１から読み出さ
れた位相データＰＧｐ１が、演算器ＡＬＵ１で加算され
る。尚、ログ−リニア変換／シフト器１４でピッチ周波
数ナンバーデータを１ビットシフトダウンしたのは、こ
のフォルマント音合成方式による波形合成動作の説明の
冒頭で述べたように、２系列のフォルマント音波形を加
算することによって最終的なフォルマント音波形を得る
ようにしているので、それぞれの系列のピッチ周波数位
相データを本来の大きさの２分の１の大きさにしておく
ためである。
【０１００】こうして、演算器ＡＬＵ１では、ピッチ周
波数ナンバーの１／２の値が、ＲＡＭ１から読み出され
たプログレシブ位相データＰＧｐ１に加算される。この
加算結果は、各遅延回路１５，１７，１８，１９，２４
による通算４クロックの遅延ののち、後述するステップ
Ｓ１３のタイミングで、アウトプットコントローラ２０
を経てＲＡＭ１の位相データＰＧｐ１の記憶領域に記憶
される。このようにして、ステップＳ９では、変調した
ピッチ周波数ナンバーＦＮＵＭの値を所定数倍の大きさ
にして得たピッチ周波数ナンバーデータの１／２の値が
各サイクル毎に累算されて、その累算結果として１系列
目のピッチ周波数位相データＰＧｐ１が得られる。尚、
電子楽器の演奏操作子のキーオン時（つまり楽音発音開
始時）には、この位相データＰＧｐ１はアウトプットコ
ントローラ２０により所定値（例えば「０」）に初期設
定される。このようにして作成される１系列目のピッチ
周波数位相データＰＧｐ１の値の変化の一例を、図１７
（ａ）に示す。
【０１０１】このステップＳ９に対応する演算機能展開
図は、図１０では、演算器ＡＬＵ１（Ｓ６）に引き続く
経路に示されており、そこに示された位相発生器ＡＬＵ
１＆ＲＡＭ１（Ｓ９，Ｓ１０）が演算器ＡＬＵ１とＲＡ
Ｍ１（図５）に対応している。ステップＳ６における演
算器ＡＬＵ１（Ｓ６）の演算によって得られたピッチ周
波数ナンバーデータが、位相発生器ＡＬＵ１＆ＲＡＭ１
（Ｓ９）で累算されて、ピッチ周波数位相データＰＧｐ
１が作成される。
【０１０２】（１０）ステップＳ１０におけるＤＳＰ１
の動作 ステップＳ１０では、ステップＳ６で所定数倍の大きさ
にしたピッチ周波数ナンバーＦＮＵＭのデータを用いて
２系列目のピッチ周波数位相データＰＧｐ２を作成する
演算を、演算器ＡＬＵ１（図５）を用いて行う。図９
（ａ），（ｂ）に示すように、ステップＳ１０では、演
算器ＡＬＵ１のＡ入力としてデータ＃ＲＥＧ１が入力さ
れ、演算器ＡＬＵ１のＢ入力として２系列目のピッチ周
波数位相データＰＧｐ２が入力される状態に設定され
る。
【０１０３】詳しくは、図５において、データ＃ＲＥＧ
１として、ステップＳ９におけると同じピッチ周波数ナ
ンバーデータが与えられ、かつ、セレクタ１０では、こ
のデータ＃ＲＥＧ１を選択する状態とされる。なお、こ
のステップＳ１０でも、コントローラ２３の制御によっ
て、ログ−リニア変換／シフト器１４では、このピッチ
周波数ナンバーデータを１ビットシフトダウンする（そ
の理由は、ステップＳ９において述べたのと同じであ
る）が、ログ−リニア変換／シフト／±器１６では、変
換又はシフト動作のどちらも行わず、入力データをその
まま通す。
【０１０４】一方、このステップＳ１０では、ＲＡＭ１
から、対応するチャンネルの位相データＰＧｐ２が読み
出され、出力データ＃ＲＡＭ１としてセレクタ１１に入
力され、これがセレクタ１１で選択され、ログ−リニア
変換／シフト／±器１６及び遅延回路１７を介して演算
器ＡＬＵ１のＢ入力に入力される。従って、１ビットシ
フトダウンした上記ピッチ周波数ナンバーデータと、Ｒ
ＡＭ１から読み出された位相データＰＧｐ２が、演算器
ＡＬＵ１で加算される。この加算結果は、各遅延回路１
５，１７，１８，１９，２４による通算４クロックの遅
延ののち、後述するステップＳ１４のタイミングで、ア
ウトプットコントローラ２０を経てＲＡＭ１の位相デー
タＰＧｐ２の記憶領域に記憶される。
【０１０５】このようにして、ステップＳ１０では、変
調したピッチ周波数ナンバーＦＮＵＭの値を所定数倍の
大きさにして得たピッチ周波数ナンバーデータの１／２
の値が各サイクル毎に累算されて、その累算結果として
２系列目のピッチ周波数位相データＰＧｐ２が得られ
る。尚、電子楽器の演奏操作子のキーオン時には、この
位相データＰＧｐ２は、アウトプットコントローラ２０
によって、前記位相データＰＧｐ１の初期値に対して１
８０度位相がずれた値（すなわち、位相データＰＧｐ１
の初期値が最小値「０」のときは、最大位相値の半分の
値すなわち１８０度又はπに対応する値）に初期設定さ
れる。このようにして作成される２系列目のピッチ周波
数位相データＰＧｐ２の一例を、図１７（ｂ）に示す。
この図にも表れているように、１系列目のピッチ周波数
位相データＰＧｐ１と２系列目のピッチ周波数位相デー
タＰＧｐ２とは、初期設定が最大位相値の半分だけずら
されていることにより、相互に半周期だけずれて発生す
る。
【０１０６】このステップＳ１０に対応する演算機能展
開図は、ステップＳ９と同様に、図１０では、演算器Ａ
ＬＵ１（Ｓ６）に引き続く経路に示されており、そこに
示された位相発生器ＡＬＵ１＆ＲＡＭ１（Ｓ９，Ｓ１
０）が演算器ＡＬＵ１とＲＡＭ１（図５）に対応してい
る。ステップＳ６における演算器ＡＬＵ１（Ｓ６）の演
算によって得られたピッチ周波数ナンバーデータが、位
相発生器ＡＬＵ１＆ＲＡＭ１（Ｓ１０）で累算されて、
ピッチ周波数位相データＰＧｐ２が作成される。
【０１０７】（１１）ステップＳ１３におけるＤＳＰ１
の動作 ステップＳ１１，１２は、「ミキシング演算」を行なう
ステップなので、詳しくはＤＳＰ４の動作の説明の後で
説明することとし、ステップＳ１３の説明に移る。ステ
ップＳ８で処理された真数表現からなる変調済のフォル
マント周波数ナンバーＦＯＲＭは、３クロック後のステ
ップＳ１１でレジスタＲＥＧ１の入力に与えられ、該レ
ジスタＲＥＧ１に取り込まれる（図９（ｄ）参照）。ス
テップＳ１３では、レジスタＲＥＧ１にストアされてい
てデータ＃ＲＥＧ１として出力される上記フォルマント
周波数ナンバーＦＯＲＭを累算することにより、１系列
目の中心周波数位相データＰＧｆ１を作成する演算を、
演算器ＡＬＵ１（図５）を用いて行う。
【０１０８】図９（ａ），（ｂ）に示すように、ステッ
プＳ１３では、演算器ＡＬＵ１のＡ入力としてデータ＃
ＲＥＧ１が入力され、演算器ＡＬＵ１のＢ入力として１
系列目の中心周波数位相データＰＧｆ１が入力される状
態に設定される。詳しくは、図５において、セレクタ１
０では、データ＃ＲＥＧ１を選択する状態とされ、レジ
スタＲＥＧ１から出力されるフォルマント周波数ナンバ
ーＦＯＲＭを選択出力する。また、コントローラ２３の
制御によって、ログ−リニア変換／シフト器１４及びロ
グ−リニア変換／シフト／±器１６では、変換又はシフ
ト動作のどちらも行わず、入力データをそのまま通す。
【０１０９】一方、ＲＡＭ１からは、対応するチャンネ
ルの１系列目の中心周波数位相データＰＧｆ１が読み出
されてデータ＃ＲＡＭ１としてセレクタ１１に入力さ
れ、これがセレクタ１１で選択され、ログ−リニア変換
／シフト／±器１６及び遅延回路１７を介して演算器Ａ
ＬＵ１のＢ入力に入力される。従って、演算器ＡＬＵ１
では、フォルマント周波数ナンバーＦＯＲＭが、ＲＡＭ
１から読み出された位相データＰＧｆ１に加算される。
この加算結果は、各遅延回路１５，１７，１８，１９，
２４による通算４クロックの遅延ののち、後述するステ
ップＳ１７のタイミングで、アウトプットコントローラ
２０を経てＲＡＭ１の位相データＰＧｆ１の記憶領域に
記憶される。このようにして、ステップＳ１３では、フ
ォルマント周波数ナンバーＦＯＲＭが各サイクル毎に累
算されて１系列目の中心周波数位相データＰＧｆ１が作
成される。尚、この位相データＰＧｆ１は、電子楽器の
演奏操作子のキーオン時には、アウトプットコントロー
ラ２０により所定の初期値（例えば「０」）に初期設定
され、また、１系列目のピッチ周波数位相データＰＧｐ
１のオーバーフロー時にも、アウトプットコントローラ
２０により所定の初期値（例えば「０」）にリセットさ
れる。このようにして作成される１系列目の中心周波数
位相データＰＧｆ１の一例を、図１７（ｃ）に示す。
【０１１０】このステップＳ１３に対応する演算機能展
開図は、図１０では、ログ−リニア変換器１４（Ｓ５）
に続くセレクタＳＥＬ１の経路に示されている。このセ
レクタＳＥＬ１はＤＳＰ１の制御信号発生部６（図３）
の処理機能に対応し、位相発生器ＡＬＵ１＆ＲＡＭ１
（Ｓ１３，Ｓ１６）が演算器ＡＬＵ１とＲＡＭ１（図
５）に対応している。ステップＳ５の処理によってログ
−リニア変換器１４（Ｓ５）で真数値に変換されたフォ
ルマント周波数ナンバーＦＯＲＭが、フォルマント音合
成モードのときにセレクタＳＥＬ１で選択されて位相演
算のために利用可能とされ、位相発生器ＡＬＵ１＆ＲＡ
Ｍ１（Ｓ１３，Ｓ１６）で累算されて、１系列目の中心
周波数位相データＰＧｆ１が作成される。
【０１１１】（１２）ステップＳ１４におけるＤＳＰ１
の動作 ステップＳ１４では、フォルマント帯域幅（＝窓関数時
間幅）指定パラメータＢＷに基づき１系列目の窓関数位
相データＰＧｗ１を作成するための累算演算を、演算器
ＡＬＵ１（図５）を用いて行う。図９（ａ），（ｂ）に
示すように、ステップＳ１４では、演算器ＡＬＵ１のＡ
入力としてフォルマント帯域幅指定パラメータＢＷに基
づく窓関数周波数ナンバー（便宜上ＢＷと示している）
が入力され、演算器ＡＬＵ１のＢ入力として１系列目の
窓関数位相データＰＧｗ１が入力される状態に設定され
る。
【０１１２】詳しくは、図５において、セレクタ１０で
は、いずれのデータも選択しない状態とされる。そし
て、フォルマント帯域幅指定パラメータＢＷが、セレク
タ２２を介してコントローラ２３に入力され、それに従
うコントローラ２３の制御のもとで、ログ−リニア変換
／シフト器１４から、パラメータＢＷに応じた窓関数周
波数ナンバーが出力される。一方、対応するチャンネル
の窓関数位相データＰＧｗ１がＲＡＭ１から読み出さ
れ、これがデータ＃ＲＡＭ１としてセレクタ１１に入力
され、該セレクタ１１で選択されて、ログ−リニア変換
／シフト／±器１６をそのまま通り、遅延回路１７を介
して演算器ＡＬＵ１のＢ入力に入力される。従って、上
記窓関数周波数ナンバーと、ＲＡＭ１から読み出された
位相データＰＧｗ１が、演算器ＡＬＵ１で加算される。
【０１１３】この加算結果は、各遅延回路１５，１７，
１８，１９による通算３クロックの遅延ののち、後述す
るステップＳ１７のタイミングで、アウトプットコント
ローラ２０を経て出力データ＃１として出力される。
尚、この窓関数位相データＰＧｗ１は、電子楽器の演奏
操作子のキーオン時には、アウトプットコントローラ２
０により所定値（例えば「０」）に初期設定され、ま
た、１系列目のピッチ周波数位相データＰＧｐ１のオー
バーフロー時にも、アウトプットコントローラ２０によ
り所定値（例えば「０」）にリセットされる。ステップ
Ｓ１４に対応する演算機能展開図は、図１０では、窓関
数周波数ナンバー発生器１４（Ｓ１４，Ｓ１５）の経路
に示されている。窓関数周波数ナンバー発生器１４（Ｓ
１４，Ｓ１５）は図５のログ−リニア変換／シフト器１
４に対応し、窓関数用位相発生器ＡＬＵ１＆ＲＡＭ１
（Ｓ１４，Ｓ１５）が演算器ＡＬＵ１とＲＡＭ１に対応
している。
【０１１４】（１３）ステップＳ１５におけるＤＳＰ１
の動作 ステップＳ１５では、ステップＳ１４のときとほぼ同様
に、フォルマント帯域幅指定パラメータＢＷに基づき２
系列目の窓関数位相データＰＧｗ２を作成する演算を、
演算器ＡＬＵ１（図５）を用いて行う。ステップＳ１５
の処理がステップＳ１４のときと異なる点は、ＲＡＭ１
からは、対応するチャンネルの２系列目の窓関数位相デ
ータＰＧｗ２が読み出されてデータ＃ＲＡＭ１としてセ
レクタ１１に入力され、これがセレクタ１１で選択され
る点である。従って、演算器ＡＬＵ１では、窓関数周波
数ナンバーＢＷが、ＲＡＭ１から読み出された位相デー
タＰＧｗ２に加算される。この加算結果は、各遅延回路
１５，１７，１８，１９による通算３クロックの遅延の
のち、後述するステップＳ１８のタイミングで、アウト
プットコントローラ２０を経て出力データ＃１として出
力される。尚、この位相データＰＧｗ２は、電子楽器の
演奏操作子のキーオン時には、アウトプットコントロー
ラ２０によって位相データＰＧｗ１の初期値から１８０
度ずれた値（ＰＧｗ１の初期値が「０」ならば、最大位
相値の半分の値すなわち１８０度又はπ）に初期設定さ
れ、また、２系列目のピッチ周波数位相データＰＧｐ２
のオーバーフロー時にも、アウトプットコントローラ２
０により所定の初期値にリセットされる。
【０１１５】ステップＳ１５に対応する演算機能展開図
は、図１０では、窓関数周波数ナンバー発生器１４（Ｓ
１４，Ｓ１５）の経路に示されている。窓関数周波数ナ
ンバー発生器１４（Ｓ１４，Ｓ１５）は図５のログ−リ
ニア変換／シフト器１４に対応し、窓関数用位相発生器
ＡＬＵ１＆ＲＡＭ１（Ｓ１４，Ｓ１５）が演算器ＡＬＵ
１とＲＡＭ１に対応している。
【０１１６】（１４）ステップＳ１６におけるＤＳＰ１
の動作 ステップＳ１６では、ステップＳ１３のときとほぼ同様
に、レジスタＲＥＧ１にストアされていてデータ＃ＲＥ
Ｇ１として出力されるフォルマント周波数ナンバーＦＯ
ＲＭを累算することにより、２系列目の中心周波数位相
データＰＧｆ２を作成する演算を、演算器ＡＬＵ１（図
５）を用いて行う。ステップＳ１６の処理がステップＳ
１３のときと異なる点は、ＲＡＭ１からは、対応するチ
ャンネルの２系列目の中心周波数位相データＰＧｆ２が
読み出されてデータ＃ＲＡＭ１としてセレクタ１１に入
力され、これがセレクタ１１で選択される点である。従
って、演算器ＡＬＵ１では、フォルマント周波数ナンバ
ーＦＯＲＭが、ＲＡＭ１から読み出された２系列目の中
心周波数位相データＰＧｆ２に加算される。この加算結
果は、各遅延回路１５，１７，１８，１９，２４による
通算４クロックの遅延ののち、後述するステップＳ２０
のタイミングで、アウトプットコントローラ２０を経て
ＲＡＭ１の位相データＰＧｆ２の記憶領域に記憶され
る。このようにして、ステップＳ１６では、フォルマン
ト周波数ナンバーＦＯＲＭが各サイクル毎に累算されて
２系列目の中心周波数位相データＰＧｆ２が作成され
る。尚、この位相データＰＧｆ２は、電子楽器の演奏操
作子のキーオン時には、アウトプットコントローラ２０
によって所定の初期値（例えば「０」）に初期設定さ
れ、また、２系列目のピッチ周波数位相データＰＧｐ２
のオーバーフロー時にも、アウトプットコントローラ２
０により所定の初期値にリセットされる。このようにし
て作成される２系列目の中心周波数位相データＰＧｆ２
の一例を、図１７（ｄ）に示す。
【０１１７】このステップＳ１６に対応する演算機能展
開図は、図１０では、ログ−リニア変換器１４（Ｓ５）
に続くセレクタＳＥＬ１（Ｓ１３，Ｓ１６）の経路に示
されている。このセレクタＳＥＬ１（Ｓ１３，Ｓ１６）
はＤＳＰ１の制御信号発生部６（図３）の処理機能に対
応し、位相発生器ＡＬＵ１＆ＲＡＭ１（Ｓ１３，Ｓ１
６）が演算器ＡＬＵ１とＲＡＭ１（図５）に対応してい
る。ステップＳ５の処理によってログ−リニア変換器１
４（Ｓ５）で真数値に変換されたフォルマント周波数ナ
ンバーＦＯＲＭが、フォルマント音合成モードのときに
セレクタＳＥＬ１で選択されて位相演算のために利用可
能とされ、位相発生器ＡＬＵ１＆ＲＡＭ１（Ｓ１６）で
累算されて、２系列目の中心周波数位相データＰＧｆ２
が作成される。
【０１１８】（１５）ステップＳ１７におけるＤＳＰ１
の動作 ステップＳ１７では、実際に使用する１系列目の窓関数
位相データＰＧｗ１として、ステップＳ１４の処理で作
成した窓関数位相データＰＧｗ１と１系列目のピッチ周
波数位相データＰＧｐ１のうちのいずれかを選択する処
理を行う。図９（ａ），（ｂ）に示すように、ステップ
Ｓ１７では、演算器ＡＬＵ１のＡ入力としてデータ＃１
が入力され、演算器ＡＬＵ１のＢ入力として１系列目の
ピッチ周波数位相データＰＧｐ１が入力される状態に設
定される。
【０１１９】詳しくは、図５において、ステップＳ１４
の処理で得た窓関数位相データＰＧｗ１が３クロック遅
れてデータ＃１として与えられ、かつ、セレクタ１０で
は、このデータ＃１を選択する状態とされる。また、Ｒ
ＡＭ１からは対応するチャンネルの１系列目のピッチ周
波数位相データＰＧｐ１が読み出され、この読み出し出
力がデータ＃ＲＡＭ１としてセレクタ１１に入力され、
これがセレクタ１１で選択される。また、コントローラ
２３の制御によって、ログ−リニア変換／シフト器１４
では、変換又はシフト動作のどちらも行わず、入力デー
タをそのまま通すが、ログ−リニア変換／シフト／±器
１６では正負の符号を反転して負の値に変換する。
【０１２０】従って、演算器ＡＬＵ１では、窓関数周波
数ナンバーＢＷを累算することによりステップＳ１４で
得た窓関数位相データＰＧｗ１（演算器ＡＬＵ１のＡ入
力）から、ピッチ周波数位相データＰＧｐ１（演算器Ａ
ＬＵ１のＢ入力）を減算する。この減算結果が正である
（すなわち、窓関数周波数ナンバーＢＷの累算によって
得た窓関数位相データＰＧｗ１がピッチ周波数位相デー
タＰＧｐ１よりも大きい）場合には、ステップＳ１４の
処理で得られた窓関数位相データＰＧｗ１が各遅延回路
１５，１７，１８，１９，２４による通算４クロックの
遅延及びアウトプットコントローラ２０の処理を経て、
次のステップＳ１８のタイミングで、ＲＡＭ１の入力に
入力されるとき、これがＲＡＭ１の位相データＰＧｗ１
の記憶領域に記憶されるように制御される。他方、この
減算結果が負またはゼロである（すなわち、窓関数周波
数ナンバーＢＷの累算によって得た窓関数位相データＰ
Ｇｗ１がピッチ周波数位相データＰＧｐ１と等しいかそ
れよりも小さい）場合には、ピッチ周波数位相データＰ
Ｇｐ１の値が、ＲＡＭ１の位相データＰＧｗ１の記憶領
域に記憶される。なお、実際の処理においては、ステッ
プＳ１３のときに、ピッチ周波数位相データＰＧｐ１を
ＲＡＭ１の位相データＰＧｐ１の記憶領域に記憶すると
きに、該位相データＰＧｐ１をＲＡＭ１の位相データＰ
Ｇｗ１の記憶領域にも記憶しておき、上記のように減算
結果の正値に応じて位相データＰＧｗ１の記憶領域の記
憶が書き替えられない限り、位相データＰＧｐ１が位相
データＰＧｗ１としてＲＡＭ１に記憶保持されるように
する。
【０１２１】ここで、アウトプットコントローラ２０の
処理を経てＲＡＭ１に入力される窓関数位相データＰＧ
ｗ１の例を、図１７（ｅ）に示す。図１７（ｅ）は、ス
テップＳ１４で得た窓関数位相データＰＧｗ１の方がピ
ッチ周波数位相データＰＧｐ１よりも大きい場合の例で
ある。このようにステップＳ１４で得た窓関数位相デー
タＰＧｗ１の方がピッチ周波数位相データＰＧｐ１より
も大きい場合は、窓関数位相データＰＧｗ１の値は、ピ
ッチ周波数位相データＰＧｐ１の値よりも先に最大値に
達する。アウトプットコントローラ２０（図５）では、
窓関数位相データＰＧｗ１の値が所定最大値を越えたと
き、該窓関数位相データＰＧｗ１の値を該所定最大値に
保持する（スライスする）よう出力制御する。従って、
窓関数位相データＰＧｗ１の変化波形は、図１７（ｅ）
に示されるように傾斜部とフラットな部分とを持つこと
になる。一方、ステップＳ１４で得た窓関数位相データ
ＰＧｗ１がピッチ周波数位相データＰＧｐ１と同じかそ
れよりも小さい場合は、窓関数位相データＰＧｗ１は、
図１７（ａ）に示されたピッチ周波数位相データＰＧｐ
１と同じ内容となる。
【０１２２】（１６）ステップＳ１８におけるＤＳＰ１
の動作 ステップＳ１８では、ステップＳ１７のときとほぼ同様
の手順に従い、実際に使用する２系列目の窓関数位相デ
ータＰＧｗ２として、ステップＳ１５の処理で作成した
窓関数位相データＰＧｗ２と２系列目のピッチ周波数位
相データＰＧｐ２のうちのいずれかを選択する処理を行
う。ステップＳ１８の処理がステップＳ１７のときと異
なる点は、ステップＳ１５の処理で得た窓関数位相デー
タＰＧｗ２が３クロック遅れてデータ＃１としてセレク
タ１０に与えられ、選択される点と、ＲＡＭ１からは対
応するチャンネルの２系列目のピッチ周波数位相データ
ＰＧｐ２が読み出され、この読み出し出力がデータ＃Ｒ
ＡＭ１としてセレクタ１１に入力され、これがセレクタ
１１で選択される点である。
【０１２３】従って、ステップＳ１７のときと同様に、
演算器ＡＬＵ１の減算機能を用いて、ステップＳ１５で
の累算処理によって求めた窓関数位相データＰＧｗ２と
２系列目のピッチ周波数位相データＰＧｐ２との比較を
行い、累算処理によって求めた位相データＰＧｗ２がデ
ータＰＧｐ２よりも大であればこれが次のステップＳ１
９のタイミングでＲＡＭ１の位相データＰＧｗ２の記憶
領域に書き込まれる（図９（ｅ））が、そうでなけれ
ば、データＰＧｐ２がＲＡＭ１の位相データＰＧｗ２の
記憶領域に書き込まれる。
【０１２４】アウトプットコントローラ２０の処理を経
てＲＡＭ１に入力される窓関数位相データＰＧｗ２の例
を、図１７（ｆ）に示す。図１７（ｆ）は、ステップＳ
１５で得た窓関数位相データＰＧｗ２の方がピッチ周波
数位相データＰＧｐ２よりも大きい場合の例である。こ
のようにステップＳ１５で得た窓関数位相データＰＧｗ
２の方がピッチ周波数位相データＰＧｐ２よりも大きい
場合は、窓関数位相データＰＧｗ２の値は、ピッチ周波
数位相データＰＧｐ２の値よりも先に最大値に達する。
アウトプットコントローラ２０（図５）では、前述と同
様に、窓関数位相データＰＧｗ２の値が所定最大値を越
えたとき、該窓関数位相データＰＧｗ２の値を該所定最
大値に保持する（スライスする）よう出力制御する。従
って、窓関数位相データＰＧｗ２の変化波形は、図１７
（ｆ）に示されるように傾斜部とフラットな部分とを持
つことになる。一方、ステップＳ１５で得た窓関数位相
データＰＧｗ２がピッチ周波数位相データＰＧｐ２と同
じかそれよりも小さい場合は、窓関数位相データＰＧｗ
２は、図１７（ｂ）に示されたピッチ周波数位相データ
ＰＧｐ２と同じ内容となる。
【０１２５】ステップＳ１７及びＳ１８に対応する演算
機能展開図は、図１０では、コンパレータＣ１（Ｓ１
７，Ｓ１８）及びセレクタＳＥＬ２（Ｓ１７，Ｓ１８）
の経路に示されている。コンパレータＣ１（Ｓ１７，Ｓ
１８）が演算器ＡＬＵ１での減算機能に対応し、セレク
タＳＥＬ２（Ｓ１７，Ｓ１８）が演算器ＡＬＵ１の減算
結果に応じてＲＡＭ１の書き込みを制御する機能に対応
している。窓関数用位相発生器ＡＬＵ１＆ＲＡＭ１（Ｓ
１４，Ｓ１５）から出力されるデータが位相発生器ＡＬ
Ｕ１＆ＲＡＭ１（Ｓ９，Ｓ１０）からの位相データＰＧ
ｐ１又はＰＧｐ２よりも大きいときには、コンパレータ
Ｃ１の出力に応じてセレクタＳＥＬ２（Ｓ１７，Ｓ１
８）では窓関数用位相発生器ＡＬＵ１＆ＲＡＭ１（Ｓ１
４，Ｓ１５）の出力を窓関数位相データＰＧｗ１又はＰ
Ｇｗ２として選択し、そうでないときは、コンパレータ
Ｃ１の出力に応じてセレクタＳＥＬ２（Ｓ１７，Ｓ１
８）では位相発生器ＡＬＵ１＆ＲＡＭ１（Ｓ９，Ｓ１
０）の出力ＰＧｐ１又はＰＧｐ２を窓関数位相データＰ
Ｇｗ１又はＰＧｗ２として選択する。
【０１２６】以上のような処理により、窓関数位相デー
タＰＧｗ１及びＰＧｗ２に基づいて後述するように作成
される窓関数波形の繰返し周期が必ず楽音のピッチに同
期化され、窓の時間幅がパラメータＢＷ（つまり窓関数
位相データＰＧｗ１及びＰＧｗ２の傾き）によって制御
されるようになる。尚、このような窓関数位相データの
作成制御方式の詳細については、例えば特開平３−８４
５９６号公報で本出願人が既に提案しているものを利用
することができる。なお、ステップＳ１９，２０は、
「ミキシング演算」を行なうステップなので、ＤＳＰ４
の動作の説明の後で説明することにする。
【０１２７】なお、図１０の演算機能展開図において、
変調部１２の内部処理機能例として符号１２を頭文字と
するいくつかの回路の要素が示されている。ここにおい
て、各変調用のデータ発生器１２ａ（Ｓ０），１２ｄ
（Ｓ２），１２ｇ（Ｓ４）から発生したビブラート等の
変調用データによって、ピッチ周波数ナンバーＦＮＵＭ
を変更／変調制御するための演算手段として加算器１２
ｃ（Ｓ０），１２ｆ（Ｓ２），１２ｉ（Ｓ４）が用いら
れている。この段階ではピッチ周波数ナンバーＦＮＵＭ
は真数であるため、本当は、セント値に比例する周波数
変更制御を行うためには、乗算器を用いることが好まし
い。しかし、この変調部１２における周波数変更量は最
大でもわずかな量であるので、図１０に示したように加
算器を使用しても悪影響はなく、むしろ、コスト的には
安くつく。しかし、ＤＳＰ１の構成及びマイクロプログ
ラムを変更して、これらのビブラート等の変調用データ
を対数値で与えて、例えば、アタックグライドデータＡ
Ｇをピッチ周波数ナンバーＦＮＵＭに加算（真数レベル
では乗算）するときに一緒に加算してやるようにすれ
ば、真数レベルでの乗算によって、セント値に比例する
周波数変更制御を行うようにすることができるのは勿論
である。
【０１２８】 −ＤＳＰ３によるノイズ信号関連の動作例− 次に、図１１を参照して、図６のＤＳＰ３における「ノ
イズフォルマント音合成演算」に関連するマイクロプロ
グラムの各ステップ毎の動作例について説明する。図９
に示したＤＳＰ１のマイクロプログラム動作例と同様
に、このマイクロプログラムの１サイクルもステップＳ
０〜Ｓ２０の２１ステップから成り、１ステップがシス
テムクロックの１周期に対応する。この１サイクルも図
８の１チャンネルタイミングに対応しており、各チャン
ネル毎のプログラムサイクルが図８のように１８チャン
ネル時分割で実行される。図１１において、（ａ）は図
６の演算器ＡＬＵ３の「Ａ」入力に入力する状態に設定
されるデータを示し、（ｂ）は図６の演算器ＡＬＵ３の
「Ｂ」入力に入力する状態に設定されるデータを示し、
（ｃ）は図６のシフタ３９から出力されるデータ＃３の
内容を示し、（ｄ）は図６のレジスタＲＥＧ３に書込み
入力されるデータの内容を示し、（ｅ）は図６のレジス
タＡＲＥＧに書込み入力されるデータの内容を示し、
（ｆ）は図６のＲＡＭ３に書き込まれるデータ入力の内
容を示す。図１２は、図６に示されたハードウェア構成
からなるＤＳＰ３におけるノイズ信号の作成動作の過程
を示す演算機能展開ブロック図であり、図１０と同様、
実際のハードウェア回路構成を示す図ではない。
【０１２９】（１）ステップＳ０におけるＤＳＰ３の動
作 ステップＳ０では、ノイズフォルマント音合成用の変調
信号として使用される相関ノイズ信号を作成するために
使用されるローパスノイズ信号のスペクトル構成を制御
するための演算を、演算器ＡＬＵ３（図６）を用いて行
う。すなわち、ローパスノイズ信号のスペクトルレベル
を低域部で相対的に強化することにより、このローパス
ノイズ信号を基にした相関ノイズ信号を用いた変調演算
処理によって作成されるノイズフォルマント音における
フォルマントのピーク部の鋭さを制御するための処理で
ある。図１１（ａ），（ｂ）では、演算器ＡＬＵ３のＡ
入力及びＢ入力への入力データを簡略化して示してお
り、このステップＳ０では、演算器ＡＬＵ３のＡ入力と
してノイズフォルマントの鋭さを指定するパラメータＮ
ＲＥＳに従うデータが入力され、演算器ＡＬＵ３のＢ入
力としてローパスノイズ信号ＬＰＦが入力される状態に
設定される。
【０１３０】詳しくは、図６において、セレクタ３０で
は、パラメータＮＲＥＳに従うデータを選択する状態と
され、該データが、遅延回路３３を介して演算器ＡＬＵ
３のＡ入力に入力される。また、ＲＡＭ３からは対応す
るチャンネルのローパスノイズ信号ＬＰＦの記憶領域か
らローパスノイズ信号ＬＰＦが読み出され、これが出力
データ＃ＲＡＭ３としてセレクタ３１に入力される。該
セレクタ３１では、ＲＡＭ３からの出力データ＃ＲＡＭ
３を選択する状態に設定され、該ローパスノイズ信号Ｌ
ＰＦを選択する。このとき、符号付加データ＋／−とし
て正符号＋を付加するデータが与えられ、前記ローパス
ノイズ信号に正符号＋を付加したデータがゲート回路３
４及び遅延回路３５を介して演算器ＡＬＵ３のＢ入力に
入力される。なお、ゲート回路３４は後述するシリアル
乗算の際に開閉制御されるものであり、それ以外のとき
は常時可能化されていて入力データをそのまま通過す
る。
【０１３１】従って、演算器ＡＬＵ３において、パラメ
ータＮＲＥＳに従うデータが、ローパスノイズ信号ＬＰ
Ｆに対して加算される。なお、ローパスノイズ信号ＬＰ
Ｆとは、後述するようにホワイトノイズ信号に対してロ
ーパスフィルタ処理を施した信号である。このローパス
ノイズ信号ＬＰＦに対してパラメータＮＲＥＳに従うデ
ータを加算することは、ローパスノイズ信号ＬＰＦに対
してパラメータＮＲＥＳに対応する直流成分を加算する
ことを意味し、これによってローパスノイズ信号ＬＰＦ
のスペクトル構成において低域部（周波数０の直流部）
のレベルが強化され、結果的に合成されるノイズフォル
マント音のフォルマントエンベロープの鋭さを制御する
ことができる。
【０１３２】このようにして、ステップＳ０では、ロー
パスノイズ信号ＬＰＦの低域スペクトルを制御するため
の演算が行われる。この演算結果は、各遅延回路３３，
３５，３７及びオーバーフロー・アンダーフローコント
ローラ（ＯＦ／ＵＦ）３８及びシフタ３９を経て、通算
２クロックの遅延ののち、後述するステップＳ２のタイ
ミングでレジスタＡＲＥＧに書き込まれる（図１１
（ｅ）参照）。オーバーフロー・アンダーフローコント
ローラ（ＯＦ／ＵＦ）３８はステップＳ０ではリミッタ
として機能する。また、シフタ３９はステップＳ０では
シフト動作を行わず、入力データをそのまま通過する。
【０１３３】参考のために、以上の演算処理を図１２の
演算機能展開図に沿って整理する。図１２でも、図６と
同一符号が付された回路要素は同一のものを示してお
り、演算器ＡＬＵ３（Ｓ０）のようにステップ番号を括
弧書きして付加した回路要素はそのステップ番号に対応
するステップで機能することを示している。図１２にお
いて、ステップＳ０での処理に対応するのは、演算器Ａ
ＬＵ３（Ｓ０）において、パラメータＮＲＥＳに従って
係数テーブルＴＢ１（Ｓ０）から読み出される係数デー
タを、演算器ＡＬＵ３（Ｓ５）から出力されるローパス
ノイズ信号ＬＰＦに加算する経路である。演算器ＡＬＵ
３（Ｓ０）の演算結果は、リミッタ３８（Ｓ０）に入力
され、所定のリミッタ処理が施される。このリミッタ３
８（Ｓ０）は図６のオーバーフロー・アンダーフローコ
ントローラ３８によるリミッタ機能に対応している。
【０１３４】（２）ステップＳ１におけるＤＳＰ３の動
作 ステップＳ１では、ノイズフォルマントの帯域幅を制御
するために、相関ノイズ信号の変化許容範囲の下限を求
める演算を、演算器ＡＬＵ３（図６）を用いて行う。図
１１（ａ），（ｂ）に示すように、ステップＳ１では、
演算器ＡＬＵ３のＡ入力としてノイズの帯域幅を指定す
るパラメータＮＢＷに従うデータが入力され、演算器Ａ
ＬＵ３のＢ入力として相関ノイズ信号ＢＷＲが入力され
る状態に設定される。
【０１３５】詳しくは、図６において、セレクタ３０で
は、パラメータＮＢＷに従うデータを選択する状態とさ
れ、該データが、遅延回路３３を介して演算器ＡＬＵ３
のＡ入力に入力される。また、ＲＡＭ３からは対応する
チャンネルの相関ノイズ信号ＢＷＲの記憶領域から該相
関ノイズ信号ＢＷＲが読み出され、これが出力データ＃
ＲＡＭ３としてセレクタ３１に入力される。該セレクタ
３１では、ＲＡＭ３からの出力データ＃ＲＡＭ３を選択
する状態に設定され、該相関ノイズ信号ＢＷＲを選択す
る。このとき、符号付加データ＋／−として負符号−を
付加するデータが与えられ、前記相関ノイズ信号ＢＷＲ
に負符号−を付加したデータがゲート回路３４及び遅延
回路３５を介して演算器ＡＬＵ３のＢ入力に入力され
る。従って、演算器ＡＬＵ３では、パラメータＮＢＷに
従うデータから、前回のサイクルで求められた相関ノイ
ズ信号ＢＷＲを、減算する。これにより、前回のサイク
ルで求められた相関ノイズ信号ＢＷＲとノイズ帯域幅指
定値ＮＢＷとの差が求められ、相関ノイズ信号ＢＷＲの
変化許容範囲の下限値が負符号を付して算出される。実
際の相関ノイズ信号ＢＷＲの変化許容範囲の下限値は正
符号からなるものであるが、演算処理の都合上、このス
テップＳ１ではとりあえず負符号で上記差を求め、追っ
て正符号に変換するようにしている。
【０１３６】このようにして、ステップＳ１では、相関
ノイズ信号の変化許容範囲のうちの下限を求める演算が
行われる。この演算結果は、各遅延回路３３，３５，３
７及びオーバーフロー・アンダーフローコントローラ３
８及びシフタ３９を経て、通算２クロックの遅延のの
ち、後述するステップＳ３のタイミングでレジスタＲＥ
Ｇ３に書き込まれるとともに、遅延回路４０でさらに１
クロック遅延されて、後述するステップＳ４のタイミン
グでＲＡＭ３の当該チャンネルの記憶領域ＴｍｐＭに一
時記憶される（図１１（ｄ）及び（ｆ）参照）。ステッ
プＳ１でも、オーバーフロー・アンダーフローコントロ
ーラ（ＯＦ／ＵＦ）３８はリミッタとして機能し、シフ
タ３９はシフト動作を行わずに入力データをそのまま通
過する。
【０１３７】図１２の演算機能展開図では、ステップＳ
１での処理に対応するのは、演算器ＡＬＵ３（Ｓ１）に
おいて、パラメータＮＲＷに従って係数テーブルＴＢ２
（Ｓ１）から読み出される係数データを、インバータＩ
ＮＶ１（Ｓ１）で正負符号反転された前回の相関ノイズ
信号ＢＷＲに加算する経路である。演算器ＡＬＵ３（Ｓ
１）の演算結果は、リミッタ３８（Ｓ１）に入力され、
所定のリミッタ処理が施される。インバータＩＮＶ１
（Ｓ１）は符号付加データ＋／−によって負符号−を付
加する機能に対応している。また、インバータＩＮＶ１
（Ｓ１）の入力側のシフトレジスタ（Ｓ／Ｒ）として機
能するＲＡＭ３（Ｓ２０）は、ＲＡＭ３からデータ＃Ｒ
ＡＭ３として前回の相関ノイズ信号ＢＷＲを供給する機
能に対応している。
【０１３８】（３）ステップＳ２におけるＤＳＰ３の動
作 ステップＳ２では、ノイズフォルマントの帯域幅を制御
するために、相関ノイズ信号の変化許容範囲の上限を求
める演算を、演算器ＡＬＵ３（図６）を用いて行う。図
１１（ａ），（ｂ）に示すように、ステップＳ２では、
ステップＳ１と同様に、演算器ＡＬＵ３のＡ入力として
ノイズの帯域幅を指定するパラメータＮＢＷに従うデー
タが入力され、演算器ＡＬＵ３のＢ入力として相関ノイ
ズ信号ＢＷＲが入力される状態に設定される。ステップ
Ｓ２の処理が、ステップＳ１と相違する点は、セレクタ
３１の出力データに対して符号付加データ＋／−として
正符号＋を付加する処理が行われる点である。これによ
り、演算器ＡＬＵ３ではパラメータＮＢＷに従うデータ
を前回のサイクルで求められた相関ノイズ信号ＢＷＲに
加算し、相関ノイズ信号ＢＷＲの変化許容範囲の上限値
が正符号を付して算出される。
【０１３９】図１２の演算機能展開図では、ステップＳ
２の処理に対応するのは、演算器ＡＬＵ３（Ｓ２）にお
いて、パラメータＮＲＷに従って係数テーブルＴＢ２
（Ｓ１）から読み出される係数データを、シフトレジス
タＲＡＭ３（Ｓ２０）から出力される前回の相関ノイズ
信号ＢＷＲに加算し、これをリミッタ３８（Ｓ２）で処
理する経路である。
【０１４０】（４）ステップＳ３におけるＤＳＰ３の動
作 ステップＳ３では、後のステップＳ５との組合せによっ
て、ホワイトノイズ信号ＷＮに対してローパスフィルタ
演算処理を施すことにより、ローパスノイズ信号ＬＰＦ
を求める。図１１（ａ），（ｂ）に示すように、ステッ
プＳ３では、演算器ＡＬＵ３のＡ入力としてホワイトノ
イズ信号ＷＮが入力され、演算器ＡＬＵ３のＢ入力とし
てローパスノイズ信号ＬＰＦが入力される状態に設定さ
れる。
【０１４１】詳しくは、図６において、セレクタ３０で
は、ホワイトノイズ発生器３２から出力されたホワイト
ノイズ信号ＷＮを選択する状態とされ、該信号ＷＮが、
遅延回路３３を介して演算器ＡＬＵ３のＡ入力に入力さ
れる。また、ＲＡＭ３からは対応するチャンネルのロー
パスノイズ信号ＬＰＦの記憶領域からローパスノイズ信
号ＬＰＦが読み出され、これが出力データ＃ＲＡＭ３と
してセレクタ３１に入力される。該セレクタ３１では、
ＲＡＭ３からの出力データ＃ＲＡＭ３を選択する状態に
設定され、該ローパスノイズ信号ＬＰＦを選択する。こ
のとき、符号付加データ＋／−として負符号−を付加す
るデータが与えられ、前記ローパスノイズ信号に負符号
−を付加したデータがゲート回路３４及び遅延回路３５
を介して演算器ＡＬＵ３のＢ入力に入力される。
【０１４２】従って、演算器ＡＬＵ３では、ホワイトノ
イズ信号ＷＮから、前回のサンプリングサイクルで求め
られたローパスノイズ信号ＬＰＦを、減算する。この減
算結果は、各遅延回路３３，３５，３７及びオーバーフ
ロー・アンダーフローコントローラ３８及びシフタ３９
を経て、通算２クロックの遅延ののち、ステップＳ５に
おいてデータ＃３として出力される。オーバーフロー・
アンダーフローコントローラ（ＯＦ／ＵＦ）３８はステ
ップＳ３ではリミッタとして機能する。また、シフタ３
９は、ステップＳ３では、ノイズスペクトルの広がり形
状を指定するパラメータＮＳＫＴに基づきシフトダウン
処理を行う。パラメータＮＳＫＴがローパスフィルタ係
数に相当し、このシフトダウン処理が係数乗算処理に相
当する。
【０１４３】図１２の演算機能展開図では、ステップＳ
３の処理に対応するのは、ホワイトノイズ発生器３２
（Ｓ３）からのホワイトノイズ信号ＷＮを、演算器ＡＬ
Ｕ３（Ｓ３）で、インバータＩＮＶ２（Ｓ３）で正負符
号反転された１サンプル前のローパスノイズ信号ＬＰＦ
に加算する経路である。演算器ＡＬＵ３（Ｓ３）の演算
結果は、リミッタ３８（Ｓ３）に入力され、所定のリミ
ッタ処理が施される。また、インバータＩＮＶ１（Ｓ
３）の入力側のシフトレジスタ（Ｓ／Ｒ）として機能す
るＲＡＭ３（Ｓ５）は、ＲＡＭ３からデータ＃ＲＡＭ３
として前サンプルのローパスノイズ信号ＬＰＦを供給す
る機能に対応している。
【０１４４】（５）ステップＳ４におけるＤＳＰ３の動
作 ステップＳ４では、ノイズフォルマントの帯域幅を制御
するために、相関ノイズ信号の変化許容幅を求める演算
を、演算器ＡＬＵ３（図６）を用いて行う。図１１
（ａ），（ｂ）に示すように、ステップＳ４では、演算
器ＡＬＵ３のＡ入力としてデータ＃３が入力され、演算
器ＡＬＵ３のＢ入力としてデータ＃ＲＥＧ３が入力され
る状態に設定される。
【０１４５】詳しくは、図６において、セレクタ３０に
は、データ＃３として、ステップＳ２の演算結果データ
（相関ノイズ信号ＢＷＲの変化許容範囲の上限値）が入
力され、これがセレクタ３０で選択され、遅延回路３３
を介して演算器ＡＬＵ３のＡ入力に入力される。一方、
セレクタ３１には、データ＃ＲＥＧ３として、ステップ
Ｓ１の演算結果データ（相関ノイズ信号ＢＷＲの変化許
容範囲の下限値に負符号を付加した値）が入力され、こ
れがセレクタ３１で選択される。負符号が付加された相
関ノイズ信号ＢＷＲの変化許容範囲の下限値は、ゲート
回路３４及び遅延回路３５を介して演算器ＡＬＵ３のＢ
入力に入力される。従って、相関ノイズ信号ＢＷＲの変
化許容範囲の上限絶対値から、変化許容範囲の下限絶対
値が、演算器ＡＬＵ３で減算される。これにより、相関
ノイズ信号ＢＷＲの上限値と下限値との間の変化許容幅
が求められる。
【０１４６】このようにして、ステップＳ４では、相関
ノイズ信号ＢＷＲの変化許容幅を求める演算が行われ
る。この演算結果は、各遅延回路３３，３５，３７によ
る通算２クロックの遅延ののち、シフタ３９で１ビット
シフトダウンされ、後述するステップＳ６のタイミング
でレジスタＲＥＧ３に書き込まれる（図９（ｄ）参
照）。図１２の演算機能展開図では、ステップＳ４の処
理に対応するのは、演算器ＡＬＵ３（Ｓ４）の部分であ
る。
【０１４７】（６）ステップＳ５におけるＤＳＰ３の動
作 図１１（ａ），（ｂ）に示すように、ステップＳ５で
は、演算器ＡＬＵ３のＡ入力としてデータ＃３が入力さ
れ、演算器ＡＬＵ３のＢ入力としてローパスノイズ信号
ＬＰＦが入力される状態に設定される。詳しくは、図６
において、セレクタ３０には、データ＃３として、ステ
ップＳ３の演算結果データ（入力ホワイトノイズ信号Ｗ
Ｎから前サンプルのローパスノイズ信号ＬＰＦを減算し
た後、パラメータＮＳＫＴに応じた係数演算処理を施し
た値）が入力され、これがセレクタ３０で選択され、遅
延回路３３を介して演算器ＡＬＵ３のＡ入力に入力され
る。一方、セレクタ３１には、ＲＡＭ３からの出力デー
タ＃ＲＡＭ３として、当該チャンネルのローパスノイズ
信号ＬＰＦの記憶領域から読み出した前サンプルのロー
パスノイズ信号ＬＰＦが入力され、これがセレクタ３１
で選択され、正の符号を付加された後アンドゲート回路
３４及び遅延回路３５を介して演算器ＡＬＵ３のＢ入力
に入力される。
【０１４８】従って、演算器ＡＬＵ３では係数演算処理
済みのデータが前サンプルのローパスノイズ信号ＬＰＦ
に加算される。この加算結果は、各遅延回路３３，３
５，３７及びオーバーフロー・アンダーフローコントロ
ーラ３８，シフタ３９を経て通算２クロックの遅延のの
ち、遅延回路４０でさらに１クロック遅延されて、後述
するステップＳ８のタイミングでＲＡＭ３の当該チャン
ネルのローパスノイズ信号ＬＰＦの記憶領域に記憶され
る。こうして、ステップＳ３とＳ５の処理の組合せで、
ホワイトノイズ信号ＷＮに対してローパスフィルタ演算
処理が施され、得られるローパスフィルタ出力つまりロ
ーパスノイズ信号ＬＰＦがＲＡＭ３にストアされる。こ
の場合、ＲＡＭ３は、ローパスノイズ信号ＬＰＦを１サ
ンプル時間遅延する機能、つまり図１２のシフトレジス
タＲＡＭ３（Ｓ５）の機能を果たす。図１２の演算機能
展開図では、ステップＳ５の処理に対応するのは、演算
器ＡＬＵ３（Ｓ５）とシフトレジスタＲＡＭ３（Ｓ５）
の部分である。
【０１４９】（７）ステップＳ６〜Ｓ１７におけるＤＳ
Ｐ３の動作 ステップＳ６〜Ｓ１７では、ステップＳ４で求めた相関
ノイズ信号ＢＷＲの変化許容幅データを、ステップＳ２
のときにレジスタＡＲＥＧにストアされたローパスノイ
ズ信号ＬＰＦ（以下では、１２ビットのデータであると
する）によってスケーリングするために、該変化許容幅
とローパスノイズ信号ＬＰＦとをシリアル演算によって
乗算する処理を行う。前述の通りステップＳ０で処理さ
れたローパスノイズ信号ＬＰＦがステップＳ２のときに
レジスタＡＲＥＧにストアされ、これが並直列変換器３
７で並列／直列変換されて、１２ビット直列のシリアル
ローパスノイズ信号ＳＬＰＦとして、ステップ６からス
テップＳ１７までの１２クロックの間で順次下位ビット
からシリアル出力される。
【０１５０】まず、ステップＳ６では、図１１（ａ），
（ｂ）に示すように、演算器ＡＬＵ３の「Ａ」入力には
何も入力されず、演算器ＡＬＵ３のＢ入力として部分積
データ＃ＲＥＧ３・ＳＬＰＦが入力される状態に設定さ
れる。詳しくは、図６において、セレクタ３１には、デ
ータ＃ＲＥＧ３として、ステップＳ４の演算結果データ
（すなわち相関ノイズ信号ＢＷＲの変化許容幅を示すデ
ータ、以下単に「変化許容幅データ」と呼ぶ）が入力さ
れ、これがセレクタ３１で選択され、正の符号を付加さ
れた後ゲート回路３４に入力される。ゲート回路３４の
制御入力には、並直列変換器３７からシリアルローパス
ノイズ信号ＳＬＰＦの最初の１ビット（該ローパスノイ
ズ信号ＬＰＦの最下位ビットの値）を示す信号が与えら
れる。したがって、ゲート回路３４からは、該ＳＬＰＦ
のビットが「０」の場合には部分積出力データとしてオ
ール「０」を出力し、該ＳＬＰＦのビットが「１」の場
合にはデータ＃ＲＥＧ３の値をそのまま出力する。これ
により、上記変化許容幅データと上記ローパスノイズ信
号ＬＰＦの最下位ビットの値との部分積を求める乗算が
行なわれる。この乗算結果は、遅延回路３５を介して演
算器ＡＬＵ３のＢ入力に入力される。
【０１５１】演算器ＡＬＵ３は、シリアル乗算によって
求めた部分積を加算するために機能する。最初の２ステ
ップつまり、ステップＳ６とＳ７では、演算器ＡＬＵ３
のＡ入力にはデータが入力されず、演算器ＡＬＵ３のＢ
入力に与えられられた部分積データがそのまま通過す
る。これは、部分積データが遅延回路３５，３７によっ
て通算２クロック遅延されるからである。従って、この
ステップＳ６では、上記部分積データが、演算器ＡＬＵ
３からそのまま出力され、各遅延回路３５，３７による
通算２クロックの遅延ののち、オーバーフロー・アンダ
ーフローコントローラ３８を経由し、シフタ３９で２ビ
ットシフトダウンされ、後述するステップＳ８のタイミ
ングでデータ＃３として出力される（図１１（ｃ）参
照）。ステップＳ８以降では、このデータ＃３がセレク
タ３０で選択されて演算器ＡＬＵ３のＡ入力に与えられ
る。演算器ＡＬＵ３の出力をシフタ３９で２ビットシフ
トダウンする理由は、２ビット上位の部分積演算結果
（つまり演算器ＡＬＵ３のＢ入力）に加算するので、デ
ータの重みを合わせるためである。
【０１５２】次のステップＳ７では、変化許容幅データ
＃ＲＥＧ３とシリアルローパスノイズ信号ＳＬＰＦの下
位から２ビット目のデータとの乗算がゲート回路３４で
行われる。その乗算結果が２クロック遅れで、かつ２ビ
ットシフトダウンされて、ステップＳ９のときにデータ
＃３として出力される（図１１（ｃ）参照）。
【０１５３】ステップＳ８では、変化許容幅データ＃Ｒ
ＥＧ３とシリアルローパスノイズ信号ＳＬＰＦの下位か
ら３ビット目のデータとの乗算がゲート回路３４で行わ
れる。このステップＳ８からステップＳ１８の間では、
図１１（ａ）に示すように、シフタ３９の出力データ＃
３がセレクタ３０で選択されて演算器ＡＬＵ３のＡ入力
に与えられるようになる。従って、ＳＬＰＦの最下位ビ
ットに関する部分積（演算器ＡＬＵ３のＡ入力）と、Ｓ
ＬＰＦの下位から３ビット目に関する部分積（演算器Ａ
ＬＵ３のＢ入力）とが、演算器ＡＬＵ３で加算され、部
分積和が求められる。演算器ＡＬＵ３から出力される部
分積和は、各遅延回路３３，３５，３７による通算２ク
ロックの遅延ののち、オーバーフロー・アンダーフロー
コントローラ３８を経由し、シフタ３９で２ビットシフ
トダウンされ、後述するステップＳ１０のタイミングで
データ＃３として出力される（図１１（ｃ）参照）。
【０１５４】ステップＳ９では、変化許容幅データ＃Ｒ
ＥＧ３とシリアルローパスノイズ信号ＳＬＰＦの下位か
ら４ビット目のデータとの乗算がゲート回路３４で行わ
れる。このとき、ＳＬＰＦの下位から２ビット目に関す
る部分積に対応するデータ＃３がセレクタ３０で選択さ
れて演算器ＡＬＵ３のＡ入力に与えられるようになる。
従って、ＳＬＰＦの下位から２ビット目に関する部分積
（演算器ＡＬＵ３のＡ入力）と、ＳＬＰＦの下位から４
ビット目に関する部分積（演算器ＡＬＵ３のＢ入力）と
が、演算器ＡＬＵ３で加算され、部分積和が求められ
る。演算器ＡＬＵ３から出力される部分積和は、各遅延
回路３３，３５，３７による通算２クロックの遅延のの
ち、オーバーフロー・アンダーフローコントローラ３８
を経由し、シフタ３９で２ビットシフトダウンされ、後
述するステップＳ１１のタイミングでデータ＃３として
出力される（図１１（ｃ）参照）。
【０１５５】以下、同様にして、ステップＳ１０，Ｓ１
２，Ｓ１４，Ｓ１６で、信号ＳＬＰＦの下位から奇数ビ
ット目に関する部分積が順次求められるともに、それま
でに求められた該奇数ビット目に関する部分積同士の和
が求められる。ステップＳ１６の処理によって求められ
た該奇数ビット目に関する部分積同士の総和は、通算２
クロック遅れでステップＳ１８のタイミングでデータ＃
３としてシフタ３９から出力される（図１１（ｃ）参
照）。また、同様にして、ステップＳ１１，Ｓ１３，Ｓ
１５，Ｓ１７で、信号ＳＬＰＦの下位から偶数ビット目
に関する部分積が順次求められるともに、それまでに求
められた該偶数ビット目に関する部分積同士の和が求め
られる。ステップＳ１７の処理によって求められた該偶
数ビット目に関する部分積同士の総和は、通算２クロッ
ク遅れでステップＳ１９のタイミングでシフタ３９から
出力され、レジスタＲＥＧ３に書き込まれる（図１１
（ｃ）参照）。
【０１５６】以上によって、変化許容幅データとローパ
スノイズ信号ＬＰＦとがシリアル乗算されることによ
り、相関ノイズ信号ＢＷＲの変化許容幅データを、ラン
ダムに変化するローパスノイズ信号ＬＰＦによってスケ
ーリングするための乗算が行われる。ただし、ステップ
Ｓ１７までの処理では、奇数ビット目に関する部分積同
士の総和と偶数ビット目に関する部分積同士の総和とが
別々に求められており、最終的なスケーリング結果（乗
算結果）を得るためには、両者を更に加算する必要があ
る。なお、ステップＳ６〜Ｓ１７の処理は図１２では乗
算器ＡＬＵ３（Ｓ６〜Ｓ１７）の部分に対応する。
【０１５７】（８）ステップＳ１８〜Ｓ２０におけるＤ
ＳＰ３の動作 図１１（ａ），（ｂ）に示すように、ステップＳ１８で
は、演算器ＡＬＵ３のＡ入力としてデータ＃３が入力さ
れ、演算器ＡＬＵ３のＢ入力としてＲＡＭ３の一時記憶
領域データＴｍｐＭが入力される状態に設定される。
【０１５８】詳しくは、図６において、セレクタ３０に
は、データ＃３として、上述のステップＳ１６の演算結
果（すなわち奇数ビット目に関する部分積同士の総和）
が入力され、これがセレクタ３０で選択され、遅延回路
３３を介して演算器ＡＬＵ３のＡ入力に入力される。ま
た、ＲＡＭ３からは当該チャンネルの一時記憶領域Ｔｍ
ｐＭの記憶データ（すなわち、ステップＳ４において領
域ＴｍｐＭに取り込んだ、ステップＳ１の演算結果であ
る相関ノイズ信号ＢＷＲの下限値に負符号を付加した
値）が読み出され、データ＃ＲＡＭ３として出力され
る。セレクタ３１では、このＲＡＭ３から読み出したデ
ータ＃ＲＡＭ３つまり「相関ノイズ信号ＢＷＲの下限値
に負符号を付加した値」を選択する。このセレクタ３１
の出力データは、正負符号データ＋／−として正符号＋
が付加され（つまり負符号を正符号に反転する）、ゲー
ト回路３４及び遅延回路３５を介して演算器ＡＬＵ３の
Ｂ入力に入力される。
【０１５９】従って、演算器ＡＬＵ３において、「相関
ノイズ信号ＢＷＲの下限値（正符号付き）」（Ｂ入力）
に対して、「相関ノイズ信号ＢＷＲの変化許容幅データ
をローパスノイズ信号ＬＰＦによってスケーリングした
値の一部の値（奇数ビット目に関する部分積同士の総
和；Ａ入力）が加算される。この加算結果は、通算２ク
ロック遅れでステップＳ２０のタイミングでシフタ３９
から出力され、データ＃３としてセレクタ３０に入力さ
れる。次のステップＳ１９では、前述の通り、ステップ
Ｓ１７の処理によって求められた偶数ビット目に関する
部分積同士の総和が、通算２クロック遅れで、シフタ３
９から出力され、レジスタＲＥＧ３に書き込まれる（図
１１（ｃ）参照）。
【０１６０】次のステップＳ２０では、図１１（ａ），
（ｂ）に示すように、演算器ＡＬＵ３のＡ入力としてデ
ータ＃３が入力され、演算器ＡＬＵ３のＢ入力としてデ
ータ＃ＲＥＧ３が入力される状態に設定される。すなわ
ち、図６において、セレクタ３０ではデータ＃３を選択
し、上記ステップＳ１８の演算結果が、演算器ＡＬＵ３
のＡ入力に入力される。また、セレクタ３１では、レジ
スタＲＥＧ３の出力データ＃ＲＥＧ３を選択し、上記ス
テップＳ１７の処理によって求められた偶数ビット目に
関する部分積同士の総和が、演算器ＡＬＵ３のＢ入力に
入力される。従って、ステップＳ２０では、演算器ＡＬ
Ｕ３において、「相関ノイズ信号ＢＷＲの下限値（正符
号付き）」に対して「相関ノイズ信号ＢＷＲの変化許容
幅データをローパスノイズ信号ＬＰＦによってスケーリ
ングした値の一部の値（奇数ビット目に関する部分積同
士の総和）を加算した値（Ａ入力）に対して、「相関ノ
イズ信号ＢＷＲの変化許容幅データをローパスノイズ信
号ＬＰＦによってスケーリングした値の残りの値（偶数
ビット目に関する部分積同士の総和；Ｂ入力）が、加算
される。こうして、「相関ノイズ信号ＢＷＲの変化許容
幅データをローパスノイズ信号ＬＰＦによってスケーリ
ングした値」が「相関ノイズ信号ＢＷＲの下限値」に加
算され、新たな「相関ノイズ信号ＢＷＲ」が得られる。
演算器ＡＬＵ３から出力される「相関ノイズ信号ＢＷ
Ｒ」は、遅延回路３３，３５，３７，４０による通算３
クロック遅れで次のチャンネルのためのステップＳ２の
タイミングで、ＲＡＭ３の対応するチャンネルの「相関
ノイズ信号ＢＷＲ」の記憶領域に書き込まれる。
【０１６１】以上のようして作成されてＲＡＭ３に書き
込まれた相関ノイズ信号ＢＷＲは、次のサイクルにおけ
る対応するチャンネルに関するＤＳＰ３の上記ステップ
Ｓ１，Ｓ２で読み出されて、更新のために利用される。
また、ＲＡＭ３に書き込まれた相関ノイズ信号ＢＷＲ
は、他のＤＳＰ４におけるノイズフォルマント音合成演
算で利用されるために、所定のタイミングで該ＤＳＰ３
のＲＡＭ３から読み出され、遅延回路４１を経てリニア
−ログ変換器４２で対数値に変換された後、遅延回路４
３を経てデータ＃ＲＡＭ３ＬとしてバスＤＢＵＳに送出
され、ＤＳＰ４に与えられる。
【０１６２】以上のステップＳ１８〜Ｓ２０の演算処理
を図１２に沿って示すと、加算器ＡＬＵ３（Ｓ４）の出
力（すなわち「相関ノイズ信号ＢＷＲの下限値（負符号
付き）」をインバータＩＮＶ３（Ｓ１８）で正符号付き
に戻し、これを演算器ＡＬＵ３（Ｓ１８，２０）で乗算
器ＭＵＬＴ（Ｓ６〜１７）の出力に加算し、シフトレジ
スタ（Ｓ／Ｒ）として機能するＲＡＭ３（Ｓ２０）にス
トアするようにした経路に対応している。シフトレジス
タ（Ｓ／Ｒ）として機能するＲＡＭ３（Ｓ２０）から次
のサンプリングサイクルで読み出された相関ノイズ信号
ＢＷＲは、リニア−ログ変換器４２で対数値に変換され
て外部（データバスＤＢＵＳ）に出力されると共に、自
己のデータ更新のためにＤＳＰ３の内部で利用される。
【０１６３】尚、上述したような、ノイズフォルマント
制御用の各パラメータＮＲＥＳ，ＮＳＫＴ，ＮＢＷ等を
使用して、ノイズフォルマントのスカート部分と帯域幅
とを独立に制御できるようにしたノイズフォルマント音
合成方式の具体例については例えば特開平４−３４６５
０２号公報において本出願人が既に開示している方式を
基本的には使用することができるので、該方式それ自体
の詳細は必要に応じて同公報を参照されたい。
【０１６４】−ＤＳＰ４によるフォルマント音合成に関
連する動作例− 次に、図１３を参照して、図７のＤＳＰ４のマイクロプ
ログラムの各ステップ毎の動作例について説明する。Ｄ
ＳＰ４のマイクロプログラムの１サイクルもステップＳ
０〜Ｓ２０の２１ステップから成り、１ステップがシス
テムクロックの１周期に対応する。この１サイクルも図
８の１チャンネルタイミングに対応しており、各チャン
ネル毎のプログラムサイクルが図８のように１８チャン
ネル時分割で実行される。図１３において、（ａ）は図
７の演算器ＡＬＵ４の「Ａ」入力に入力する状態に設定
されるデータを示し、（ｂ）は図７の演算器ＡＬＵ４の
「Ｂ」入力に入力する状態に設定されるデータを示し、
（ｃ）は図７のオーバーフロー／アンダーフローコント
ローラ（ＯＦ／ＵＦ）５６から出力されるデータ＃４の
内容を示し、（ｄ）は図７のレジスタＲＥＧ４に書込み
入力されるデータの内容を示し、（ｅ）は図７のＲＡＭ
４に書き込まれるデータ入力の内容を示す。図１４は、
図７に示されたハードウェア構成からなるＤＳＰ４にお
ける波形合成演算処理（但しディジタルミキサーＡＬＵ
１＆ＲＡＭ１（Ｓ１１，Ｓ１２，Ｓ１９，Ｓ２０）のみ
はＤＳＰ１での動作になる）を示す演算機能展開ブロッ
ク図であり、図１０，図１２と同様、実際のハードウェ
ア回路構成を示す図ではない。
【０１６５】（１）ステップＳ０におけるＤＳＰ４の動
作 ステップＳ０では、１系列目のフォルマント音波形を生
成するために周期関数波形を作成する演算の一過程を実
行する。図１３（ａ），（ｂ）に示すように、ステップ
Ｓ０では、演算器ＡＬＵ４のＡ入力として１系列目の中
心周波数位相データＰＧｆ１が入力され、演算器ＡＬＵ
４のＢ入力には何も入力されない状態に設定される。
【０１６６】詳しくは、所定のタイミングでＤＳＰ１の
ＲＡＭ１から当該チャンネルの１系列目の中心周波数位
相データＰＧｆ１が読み出され、該読み出されたデータ
ＰＧｆ１がデータ＃ＲＡＭ１として、図５のＤＳＰ１か
らデータバスＤＢＵＳに送出され、該データバスＤＢＵ
Ｓを経由して図７のＤＳＰ４に入力され、リズム音発生
器５２に入力される。リズム音発生器５２では、リズム
音生成オン／オフパラメータＲＨＹに従い、リズム音
（つまり打楽器音）を生成するモードのときは該位相デ
ータＰＧｆ１の位相を乱して出力し、そうでないときは
該位相データＰＧｆ１の位相を乱さずにそのまま出力す
る。リズム音発生器５２で制御された位相データＰＧｆ
１は、セレクタ５０に入力される。ステップＳ０の処理
では、セレクタ５０では、このリズム音発生器５２の出
力データを選択する状態に設定される。一方、セレクタ
５１では、いずれのデータも選択されない。
【０１６７】従って、リズム音生成オン／オフパラメー
タＲＨＹに従って位相を乱すか又は乱さない制御がなさ
れた１系列目の中心周波数位相データＰＧｆ１が、遅延
回路５３を経て演算器ＡＬＵ４をそのまま通過し、遅延
回路５５及びオーバーフロー／アンダーフローコントロ
ーラ５６を経由し、それからウェーブシェイプシフタ６
０，遅延回路６１，ログｓｉｎテーブル６２及び遅延回
路６３を経由してセレクタ６４の「β」入力側に与えら
れる。すなわち、このステップＳ０での処理に対応し
て、セレクタ６４では「β」入力が選択される。したが
って、ステップＳ０での処理により上記のように演算処
理されてオーバーフロー／アンダーフローコントローラ
（ＯＦ／ＵＦ）５６を経由した上記位相データＰＧｆ１
が、ウェーブシェイプシフタ６０，遅延回路６１，ログ
ｓｉｎテーブル６２及び遅延回路６３を経由してセレク
タ６４の「β」入力に至る経路で処理され、該セレクタ
６４で選択されて出力される。
【０１６８】ウェーブシェイプシフタ６０では、基本波
形選択指定パラメータＷＦ１に従い、上記位相データＰ
Ｇｆ１の位相値をシフトしたり、特定区間だけ該位相値
をゼロにしたりする位相操作処理を行なう。これによっ
て位相データＰＧｆ１の時間対位相値の変化特性をがら
りと変えて、該変更された位相データに基づき後述のよ
うにログｓｉｎテーブル６２から読み出される波形デー
タの基本的波形形状を単純なサイン波から複雑な波形ま
で任意に変更する。すなわち、位相データが時間に対し
て単純にリニアに変化すれば、単純なサイン波が読み出
されるが、断続的に変化する等の特殊な変化を示せば特
殊な経時用の波形が読み出されることになる。ログｓｉ
ｎテーブル６２では、ウェーブシェイプシフタ６０で処
理された位相データを入力してこの位相値に対応する対
数表現のサイン波形振幅値データを読み出す。こうし
て、フォルマント中心周波数の位相データに対応する周
期関数波形データが対数値にて出力される。セレクタ６
４から出力された対数値の波形データは、シフト／ログ
−リニア変換器６５をそのまま通過し、上記各遅延回路
５３，５５，６１，６３による通算４クロックの遅延の
のち、後述するステップＳ４のタイミングで、レジスタ
ＲＥＧ４に書き込まれる（図１３（ｄ）参照）。
【０１６９】ステップＳ０に対応する演算機能展開図
は、図１４では、ノイズ付与器５２（Ｓ０，Ｓ１０）か
ら始まる経路に示されており、ノイズ付与器５２（Ｓ
０，Ｓ１０）がリズム音発生器５２（図７）に対応し、
演算器ＡＬＵ４（Ｓ０，Ｓ１０）が演算器ＡＬＵ４（図
７）に対応し、シフト・リニア−ログｓｉｎ変換器６０
＆６２（Ｓ０，Ｓ１０）がウェーブシェイプシフタ６０
及びログｓｉｎテーブル６２（図７）に対応している。
ＤＳＰ１からの中心周波数位相データＰＧｆ１が、パラ
メータＲＨＹに従いノイズ付与器５２（Ｓ０，Ｓ１０）
で位相を乱す／乱さないの制御がされた後、演算器ＡＬ
Ｕ４（Ｓ０，Ｓ１０）をそのまま通過し、シフト・リニ
ア−ログｓｉｎ変換器６０＆６２（Ｓ０，Ｓ１０）で、
パラメータＷＦ１に従う上述の処理を施され、最終的
に、制御された位相データＰＧｆ１に応じて対数表現の
ｓｉｎ波形データが読み出される。
【０１７０】（２）ステップＳ２におけるＤＳＰ４の動
作 ステップＳ１における動作は、ひとつ前のチャンネルか
らの続きの動作なので、ステップＳ２０における動作の
説明の後に説明を行なうことにする。ステップＳ２で
は、１系列目のフォルマント音波形を生成するために窓
関数波形を作成する演算を実行する。図１３（ａ），
（ｂ）に示すように、ステップＳ２では、演算器ＡＬＵ
４のＡ入力として１系列目の窓関数波形位相データＰＧ
ｗ１が入力され、演算器ＡＬＵ４のＢ入力には何も入力
されない状態に設定される。
【０１７１】詳しくは、所定のタイミングでＤＳＰ１の
ＲＡＭ１から当該チャンネルの１系列目の窓関数波形位
相データＰＧｗ１が読み出され、該データＰＧｗ１がデ
ータ＃ＲＡＭ１として、図５のＤＳＰ１からデータバス
ＤＢＵＳに送出され、該データバスＤＢＵＳを経由して
図７のＤＳＰ４に入力され、リズム音発生器５２に入力
される。この場合、リズム音生成オン／オフパラメータ
ＲＨＹは、オフであり、窓関数波形位相データＰＧｗ１
はリズム音発生器５２で何の変更も施されずにそのまま
セレクタ５０に入力される。セレクタ５０では、このデ
ータ＃ＲＡＭ１つまりデータＰＧｗ１を選択する状態に
設定される。一方、セレクタ５１では、いずれのデータ
も選択されない。従って、窓関数波形位相データＰＧｗ
１が、遅延回路５３を経て演算器ＡＬＵ４をそのまま通
過し、遅延回路５５及びオーバーフロー／アンダーフロ
ーコントローラ（ＯＦ／ＵＦ）５６を経由し、それから
ウェーブシェイプシフタ６０，遅延回路６１，ログｓｉ
ｎテーブル６２及び遅延回路６３を経由してセレクタ６
４の「β」入力側に与えられる。
【０１７２】すなわち、このステップＳ２での処理に対
応して、セレクタ６４で「β」入力が選択される。した
がって、上記位相データＰＧｗ１が、ウェーブシェイプ
シフタ６０，遅延回路６１，ログｓｉｎテーブル６２及
び遅延回路６３を経由してセレクタ６４から出力され
る。ステップＳ２に対応する処理では、ウェーブシェイ
プシフタ６０では、窓関数波形位相データＰＧｗ１の１
サイクルに対応してログｓｉｎテーブル６２からサイン
波形の前半の一山（つまり半波）を窓関数波形として出
力させるようにするために、該窓関数波形位相データＰ
Ｇｗ１の位相値を１ビットシフトダウンする。ログｓｉ
ｎテーブル６２では、シフトダウンされた窓関数波形位
相データＰＧｗ１の位相値に対応するサイン波形振幅値
の対数値を読み出す。こうして１系列目の窓関数波形デ
ータが対数値で求められる。
【０１７３】一方、フォルマントのスカート特性指定パ
ラメータＳＫＴがコントローラ６６で１ビットシフトア
ップされ、これがシフト／ログ−リニア変換器６５に入
力される。上述のようにセレクタ６４から出力された１
系列目の窓関数波形の対数値データ「log ｓｉｎ（ＰＧ
ｗ１）」は、シフト／ログ−リニア変換器６５に入力さ
れ、上記スカート特性指定パラメータＳＫＴを１ビット
シフトアップしたデータ（つまり２×ＳＫＴ）に従い、
２×ＳＫＴビットだけシフトアップされる。すなわち、
「（２×ＳＫＴ）・log ｓｉｎ（ＰＧｗ１）」とされ、
これは真数で表現すればｓｉｎ（ＰＧｗ１）の２×ＳＫ
Ｔ乗の波形に変換されることを意味する。このことは、
サイン波形の半波として読み出された窓関数波形ｓｉｎ
（ＰＧｗ１）が２のｎ乗の波形変換されて、すその（ス
カート部）にひろがりのある窓関数波形に変換されるこ
とを意味する。こうして得られるサイン波の２×ＳＫＴ
乗の半波波形からなる窓関数波形の対数表現データは、
上記各遅延回路５３，５５，６１，６３による通算４ク
ロックの遅延ののち、後述するステップＳ６のタイミン
グで、レジスタＲＥＧ４に書き込まれる（図１３（ｄ）
参照）。なお、このステップＳ２では、シフト／ログ−
リニア変換器６５は、上記のようにシフタとして機能
し、ログ−リニア変換器としては機能しない。
【０１７４】ステップＳ２に対応する演算機能展開図
は、図１４では、演算器ＡＬＵ４（Ｓ２，Ｓ１２）から
始まる経路に示されており、演算器ＡＬＵ４（Ｓ２，Ｓ
１２）が図７の演算器ＡＬＵ４に対応し、シフト・リニ
ア−ログｓｉｎ２乗変換器６０＆６２（Ｓ２，Ｓ１２）
が図７のウェーブシェイプシフタ６０とログｓｉｎテー
ブル６２に対応し、シフタ６５（Ｓ２，Ｓ１２）がシフ
ト／ログ−リニア変換器６５に対応している。ＤＳＰ１
からの中心周波数位相データＰＧｆ１が、演算器ＡＬＵ
４（Ｓ２，Ｓ１２）をそのまま通過し、シフト・リニア
−ログｓｉｎ２乗変換器６０＆６２（Ｓ２，Ｓ１２）で
１ビットシフトダウンされ且つｓｉｎ波形の対数値に変
換された後、パラメータＳＫＴのデータに従いシフタ６
５（Ｓ２，Ｓ１２）で所定ビットシフトアップされる。
【０１７５】（３）ステップＳ５におけるＤＳＰ４の動
作 ステップＳ５では、１系列目のフォルマント中心周波数
に対応する周期関数波形データの音量レベルを制御する
演算を実行する。図１３（ａ），（ｂ）に示すように、
ステップＳ５では、演算器ＡＬＵ４のＡ入力として音量
レベルデータＬＶＬ１が入力され、演算器ＡＬＵ４のＢ
入力としてデータ＃ＲＥＧ４が入力される状態に設定さ
れる。
【０１７６】詳しくは、所定のタイミングでＤＳＰ２の
ＲＡＭ２から当該チャンネルの対数表現の音量レベルデ
ータＬＶＬ１が読み出され（前述の通りこのデータＬＶ
Ｌ１はエンベロープ波形が加味されている）、該データ
ＬＶＬ１がデータバスＤＢＵＳに送出され、該データバ
スＤＢＵＳを介して図７のＤＳＰ４に取り込まれ、デー
タ＃ＲＡＭ２としてセレクタ５０に入力される。ステッ
プＳ５では、セレクタ５０では、データ＃ＲＡＭ２すな
わち音量レベルデータＬＶＬ１を選択する状態に設定さ
れる。一方、１系列目の中心周波数位相データＰＧｆ１
に基づいてステップＳ０で求めた周期関数波形の対数値
データが、４クロック遅れてステップＳ４でレジスタＲ
ＥＧ４に取り込まれた後、ステップＳ５にレジスタＲＥ
Ｇ４からデータ＃ＲＥＧ４として出力され、かつ、セレ
クタ５１ではこのデータ＃ＲＥＧ４を選択する状態に設
定される。
【０１７７】従って、上記フォルマント中心周波数の周
期関数波形の対数値と上記音量レベルデータＬＶＬ１
が、演算器ＡＬＵ４で加算される。これにより、真数の
レベルでは、音量レベルデータＬＶＬ１を掛けることに
より該周期関数波形に音量エンベロープを付与する処理
を行なうことになる。この演算結果は、各遅延回路５
３，５４，５５による通算２クロックの遅延ののち、オ
ーバーフロー／アンダーフローコントローラ５６を経
て、後述するステップＳ６のタイミングで、データ＃４
として出力される（図１３（ｃ）参照）。ステップＳ５
に対応する演算機能展開図は、図１４では、シフト・リ
ニア−ログｓｉｎ２乗変換器６０＆６２（Ｓ０，Ｓ１
０）からの周期関数波形の対数値と、ＤＳＰ２からの対
数表現の音量レベルデータＬＶＬ１が、演算器ＡＬＵ４
（Ｓ５，Ｓ１５）で加算される経路に示されている。
【０１７８】（４）ステップＳ７におけるＤＳＰ４の動
作 ステップＳ７では、１系列目のフォルマント音波形を生
成するためにフォルマント中心周波数に対応する上記音
量エンベロープ制御済みの周期関数波形とピッチに対応
する上記窓関数波形を乗算する演算を実行する。図１３
（ａ），（ｂ）に示すように、ステップＳ７では、演算
器ＡＬＵ４のＡ入力としてデータ＃４が入力され、演算
器ＡＬＵ４のＢ入力としてデータ＃ＲＥＧ４が入力され
る状態に設定される。
【０１７９】詳しくは、ステップＳ５で処理した音量エ
ンベロープ制御済みのフォルマント中心周波数に対応す
る上記周期関数波形の対数値データが、２クロック遅れ
てステップＳ７でデータ＃４として出力され、かつ、セ
レクタ５０ではこのデータ＃４を選択する状態に設定さ
れる。一方、１系列目の窓関数波形位相データＰＧｗ１
に基づいてステップＳ２で求めた窓関数波形の対数値デ
ータが、４クロック遅れてステップＳ６でレジスタＲＥ
Ｇ４に取り込まれた後、ステップＳ７にレジスタＲＥＧ
４からデータ＃ＲＥＧ４として出力され、かつ、セレク
タ５１ではこのデータ＃ＲＥＧ４を選択する状態に設定
される。従って、上記周期関数波形の対数値と上記窓関
数波形の対数値が、演算器ＡＬＵ４で加算される。これ
により、真数のレベルでは、フォルマント長身周波数に
対応する周期関数波形とピッチに対応する窓関数波形と
を乗算することにより、１系列目のフォルマント音波形
信号を合成する振幅変調演算処理を行なったことにな
る。
【０１８０】このステップＳ７の処理に対応して、セレ
クタ６４では「α」入力が選択される。したがって、上
記振幅変調演算結果たる演算器ＡＬＵ４の出力データ
（対数値）は、遅延回路５５及びオーバーフロー／アン
ダーフローコントローラ５６を経由した後、遅延回路５
７を経てログ−リニア変換器５８で真数に変換され、遅
延回路５９を経てセレクタ６４から出力される。セレク
タ６４から出力された上記振幅変調演算結果たる真数デ
ータは、シフト／ログ−リニア変換器６５をそのまま通
過し、遅延回路６７を経由してＲＡＭ４に入力される。
従って、上記振幅変調演算結果たる真数データすなわち
合成された１系列目のフォルマント音の波形データは、
上記各遅延回路５３，５４，５５，５７，５９，６７に
よる通算５クロックの遅延ののち、後述するステップＳ
１２のタイミングで、ＲＡＭ４の当該チャンネルの１系
列目のフォルマント音波形データＴＲ１の記憶領域に書
き込まれる（図１３（ｅ）参照）。
【０１８１】１系列目のフォルマント中心周波数位相デ
ータＰＧｆ１に基づく１系列目の周期関数波形の一例を
示すと、図１８（ａ）のようになり、１系列目の窓関数
波形位相データＰＧｗ１に基づく１系列目の窓関数波形
の一例を示すと、図１８（ｃ）のようになり、これらを
乗算して生成される１系列目のフォルマント音波形の一
例を示すと、図１８（ｅ）のようになる。この１系列目
のフォルマント音波形のピッチは、ピッチ周波数ナンバ
ーデータに従う正規のピッチ（ｆ0）の１／２（周期で
は２倍）である。なお、図１８（ｃ），（ｄ）の窓関数
波形において、各窓波形の間のレベル０の区間は、図１
７（ｅ），（ｆ）の位相データＰＧｗ１，ＰＧｗ２にお
ける最大位相値の平坦部に対応している。
【０１８２】ステップＳ７に対応する演算機能展開図
は、図１４では、演算器ＡＬＵ４（Ｓ７，Ｓ１７）から
始まる経路に示されており、演算器ＡＬＵ４（Ｓ７，Ｓ
１７）が図７の演算器ＡＬＵ４に対応し、リミッタ５６
（Ｓ７，Ｓ１７）が図７のオーバーフロー／アンダーフ
ローコントローラ５６に対応し、ログ−リニア変換器５
８（Ｓ７，Ｓ１７）が図７のログ−リニア変換器５８に
対応し、レジスタＲＡＭ４（Ｓ７）が図７のＲＡＭ４に
対応している。ゲートＧ１は、フォルマント音合成モー
ドのときのみその経路が可能化されることを示してい
る。演算器ＡＬＵ４（Ｓ５，Ｓ１５）からの周期関数波
形の対数値と、フォルマント音合成モードのときにゲー
トＧ１を経由してシフタ６５（Ｓ２，Ｓ１２）から与え
られる窓関数波形の対数値とが、演算器ＡＬＵ４（Ｓ
７，Ｓ１７）で加算された後、リミッタ５６（Ｓ７，Ｓ
１７）を経由し、ログ−リニア変換器５８（Ｓ７，Ｓ１
７）で真数に変換されて、レジスタＲＡＭ４（Ｓ７）に
記録される。
【０１８３】（５）ステップＳ１０におけるＤＳＰ４の
動作 ステップＳ１０では、ステップＳ０と同様にして、２系
列目のフォルマント音波形を生成するために周期関数波
形を作成する演算の一過程を実行する。ステップＳ０と
異なる点は、ＤＳＰ１のＲＡＭ１（図５）から当該チャ
ンネルの２系列目の中心周波数位相データＰＧｆ２が読
み出され、該データＰＧｆ２が、データ＃ＲＡＭ１とし
てリズム音発生器５２を経てセレクタ５０で選択される
点である。この２系列目の中心周波数位相データＰＧｆ
２も、前記１系列目のデータＰＧｆ１と同様に、遅延回
路５３，演算器ＡＬＵ４，遅延回路５５，オーバーフロ
ーコントローラ５６，ウェーブシェイプシフタ６０，遅
延回路６１，ログｓｉｎテーブル６２，遅延回路６３，
セレクタ６４，シフト／ログ−リニア変換器６５を経由
して、前述と同様に処理される（ただし、ウェーブシェ
イプシフタ６０では、２系列目用の基本波形選択指定パ
ラメータＷＦ２に従った位相操作処理が施される）。そ
して、通算４クロックの遅延ののち、後述するステップ
Ｓ１４のタイミングで、レジスタＲＥＧ４に書き込まれ
る（図１３（ｄ）参照）。ステップＳ１０に対応する演
算機能展開図は、図１４では、前述のノイズ付与器５２
（Ｓ０，Ｓ１０）から始まる経路に示されている。
【０１８４】（６）ステップＳ１２におけるＤＳＰ４の
動作 ステップＳ１２では、ステップＳ２と同様にして、２系
列目のフォルマント音波形を生成するために窓関数波形
を作成する演算を実行する。ステップＳ２と異なる点
は、ＤＳＰ１のＲＡＭ１（図５）から当該チャンネルの
２系列目の窓関数波形位相データＰＧｗ２が読み出さ
れ、該データＰＧｗ２が、リズム音発生器５２を経てセ
レクタ５０で選択される点である。この２系列目の窓関
数波形位相データＰＧｗ２も、前記１系列目のデータＰ
Ｇｗ１と同様に、遅延回路５３，演算器ＡＬＵ４，遅延
回路５５，オーバーフローコントローラ５６，ウェーブ
シェイプシフタ６０，遅延回路６１，ログｓｉｎテーブ
ル６２，遅延回路６３，セレクタ６４，シフト／ログ−
リニア変換器６５を経由し、通算４クロックの遅延のの
ち、後述するステップＳ１６のタイミングで、レジスタ
ＲＥＧ４に書き込まれる（図１３（ｄ）参照）。ステッ
プＳ１２に対応する演算機能展開図は、図１４では、前
述のノイズ付与器５２（Ｓ２，Ｓ１２）から始まる経路
に示されている。
【０１８５】（７）ステップＳ１３におけるＤＳＰ４の
動作 ステップＳ１３では、無声フォルマント音の中心周波数
に対応する周期関数波形を作成する演算を実行する。図
１３（ａ），（ｂ）に示すように、ステップＳ１３で
は、演算器ＡＬＵ４のＡ入力として無声フォルマント音
の中心周波数位相データＰＧｕが入力され、演算器ＡＬ
Ｕ４のＢ入力には何も入力されない状態に設定される。
【０１８６】詳しくは、所定のタイミングでＤＳＰ１の
ＲＡＭ１から当該チャンネルの位相データＰＧｕが読み
出され、該位相データＰＧｕがデータ＃ＲＡＭ１として
データバスＤＢＵＳに送出される（図５）。このデータ
＃ＲＡＭ１つまりＰＧｕがデータバスＤＢＵＳからＤＳ
Ｐ４（図７）に取り込まれ、リズム音発生器５２をその
まま通過してセレクタ５０に入力される。セレクタ５０
では、このデータ＃ＲＡＭ１つまりＰＧｕを選択する状
態に設定される。一方、セレクタ５１では、いずれのデ
ータも選択されない。従って、無声フォルマント音の中
心周波数位相データＰＧｕが、遅延回路５３を経て演算
器ＡＬＵ４をそのまま通過し、遅延回路５５及びオーバ
ーフロー／アンダーフローコントローラ５６を経由し、
それからウェーブシェイプシフタ６０，遅延回路６１，
ログｓｉｎテーブル６２及び遅延回路６３を経由してセ
レクタ６４の「β」入力側に与えられる。
【０１８７】すなわち、このステップＳ１３での処理に
対応して、セレクタ６４では「β」入力が選択される。
したがって、ステップＳ１３での処理により上記のよう
に演算処理されてオーバーフロー／アンダーフローコン
トローラ５６を経由した上記位相データＰＧｆ１が、ウ
ェーブシェイプシフタ６０，遅延回路６１，ログｓｉｎ
テーブル６２及び遅延回路６３を経由してセレクタ６４
の「β」入力に至る経路で処理され、該セレクタ６４で
選択されて出力される。こうして、無声フォルマント音
の中心周波数位相データＰＧｕに対応する周期関数波形
の対数値データがログｓｉｎテーブル６２から読み出さ
れる。セレクタ６４から出力された対数値データは、シ
フト／ログ−リニア変換器６５をそのまま通過し、上記
各遅延回路５３，５５，６１，６３による通算４クロッ
クの遅延ののち、後述するステップＳ１７のタイミング
で、レジスタＲＥＧ４に書き込まれる（図１３（ｄ）参
照）。
【０１８８】ステップＳ１３に対応する演算機能展開図
は、図１４では、ログｓｉｎテーブル６２（Ｓ１３）の
経路に示されており、ＤＳＰ１から与えられる位相デー
タＰＧｕの値に応じてログｓｉｎテーブル６２（Ｓ１
３）でｓｉｎ波形の対数値データが読み出される。尚、
マイクロコンピュータ部ＣＯＭ（図１）から与えられる
パラメータのうちフォルマント追従制御フラグＵＲＶＦ
が“１”の場合は、ノイズフォルマント音合成のための
中心周波数として無声フォルマント周波数ＵＦＯＲＭを
使用せずに、フォルマント周波数ＦＯＲＭを使用するモ
ードを指示する。その場合は、ＤＳＰ４の制御信号発生
部６では、供給された該フォルマント追従制御フラグＵ
ＲＶＦが“１”ならば、このステップＳ１３の処理のた
めにＤＳＰ１のＲＡＭ１から読み出される中心周波数位
相データとして、上記無声フォルマント音の中心周波数
位相データＰＧｕではなく、フォルマント音の中心周波
数位相データＰＧｆ１またはＰＧｆ２を読み出す。従っ
て、フォルマント追従制御フラグＵＲＶＦが“１”の場
合は、このステップＳ１３では、フォルマント音の中心
周波数位相データＰＧｆ１またはＰＧｆ２に応じて無声
フォルマント音合成用の中心周波数に対応する周期関数
波形データを作成する演算を行う。
【０１８９】（８）ステップＳ１５におけるＤＳＰ４の
動作 ステップＳ１５では、ステップＳ５と同様に、２系列目
のフォルマント中心周波数に対応する周期関数波形デー
タの音量レベルを制御する演算を実行する。図１３
（ａ），（ｂ）に示すように、ステップＳ１５では、演
算器ＡＬＵ４のＡ入力として音量レベルデータＬＶＬ２
が入力され、演算器ＡＬＵ４のＢ入力としてデータ＃Ｒ
ＥＧ４が入力される状態に設定される。
【０１９０】詳しくは、所定のタイミングでＤＳＰ２の
ＲＡＭ２から当該チャンネルの対数表現の音量レベルデ
ータＬＶＬ２が読み出され（前述の通りこのデータＬＶ
Ｌ２はエンベロープ波形が加味されている）、該データ
ＬＶＬ２がデータバスＤＢＵＳに送出され、該データバ
スＤＢＵＳを介して図７のＤＳＰ４に取り込まれ、デー
タ＃ＲＡＭ２としてセレクタ５０に入力される。ステッ
プＳ１５では、セレクタ５０で、データ＃ＲＡＭ２すな
わち音量レベルデータＬＶＬ２を選択する状態に設定さ
れる。一方、２系列目の中心周波数位相データＰＧｆ２
に基づいてステップＳ１０で求めた周期関数波形の対数
値データが、４クロック遅れてステップＳ１４でレジス
タＲＥＧ４に取り込まれた後、ステップＳ１５にレジス
タＲＥＧ４からデータ＃ＲＥＧ４として出力され、か
つ、セレクタ５１ではこのデータ＃ＲＥＧ４を選択する
状態に設定される。
【０１９１】従って、上記２系列目のフォルマント中心
周波数の周期関数波形の対数値と上記音量レベルデータ
ＬＶＬ２が、演算器ＡＬＵ４で加算される。これによ
り、真数のレベルでは、音量レベルデータＬＶＬ２を掛
けることにより該周期関数波形に音量エンベロープを付
与する処理を行なうことになる。この演算結果は、各遅
延回路５３，５４，５５による通算２クロックの遅延の
のち、オーバーフロー／アンダーフローコントローラ５
６を経て、後述するステップＳ１７のタイミングで、デ
ータ＃４として出力される（図１３（ｃ）参照）。ステ
ップＳ１５に対応する演算機能展開図は、ステップＳ５
と同様に、図１４の演算器ＡＬＵ４（Ｓ５，Ｓ１５）を
通る経路に対応している。
【０１９２】（９）ステップＳ１６におけるＤＳＰ４の
動作 ステップＳ１６では、相関ノイズ信号ＢＷＲの音量レベ
ルを制御する演算を実行する。図１３（ａ），（ｂ）に
示すように、ステップＳ１６では、演算器ＡＬＵ４のＡ
入力としてノイズ用の音量レベルデータＬＶＬｕが入力
され、演算器ＡＬＵ４のＢ入力として相関ノイズ信号Ｂ
ＷＲが入力される状態に設定される。
【０１９３】詳しくは、所定のタイミングでＤＳＰ２の
ＲＡＭ２から当該チャンネルの対数表現の音量レベルデ
ータＬＶＬｕが読み出され、該データＬＶＬｕがデータ
バスＤＢＵＳに送出され、該データバスＤＢＵＳを介し
て図７のＤＳＰ４に取り込まれ、データ＃ＲＡＭ２とし
てセレクタ５０に入力される。ステップＳ１６では、セ
レクタ５０で、データ＃ＲＡＭ２すなわちノイズ用の音
量レベルデータＬＶＬｕを選択する状態に設定される。
一方、所定のタイミングでＤＳＰ３のＲＡＭ３から当該
チャンネルの相関ノイズ信号ＢＷＲが読み出され、これ
がリニア−ログ変換器４２（図６）で対数値に変換さ
れ、遅延回路４３（図６）で適宜遅延された後、データ
＃ＲＡＭ３ＬとしてデータバスＤＢＵＳに送出され、該
データバスＤＢＵＳを介して図７のＤＳＰ４に取り込ま
れ、セレクタ５１に入力される。ステップＳ１６では、
セレクタ５１で、データ＃ＲＡＭ３Ｌすなわち当該チャ
ンネルの相関ノイズ信号ＢＷＲを選択する状態に設定さ
れる。
【０１９４】こうして、演算器ＡＬＵ４では、対数表現
からなる相関ノイズ信号ＢＷＲに音量レベルデータＬＶ
Ｌｕを加算する。これは、真数のレベルでは、音量レベ
ルデータＬＶＬｕを掛けることにより相関ノイズ信号Ｂ
ＷＲに音量エンベロープを付与する処理を行なったこと
になる。演算器ＡＬＵ４の出力は、遅延回路５５で１ク
ロック分遅延され、オーバーフローコントローラ５６を
経由し、図１３（ｃ）に示すように、ステップＳ１８に
データ＃４としてセレクタ５０に入力される。ステップ
Ｓ１６に対応する演算機能展開図は、図１４では、ＤＳ
Ｐ３からの相関ノイズ信号ＢＷＲとＤＳＰ２からの音量
レベルデータＬＶＬｕが、演算器ＡＬＵ４（Ｓ１６）で
演算される経路に示されている。
【０１９５】（１０）ステップＳ１７におけるＤＳＰ４
の動作 ステップＳ１７では、ステップＳ７と同様にして、２系
列目のフォルマント音波形を生成するためにフォルマン
ト中心周波数に対応する上記音量エンベロープ制御済み
の周期関数波形とピッチに対応する上記窓関数波形を乗
算する演算を実行する。図１３（ａ），（ｂ）に示すよ
うに、ステップＳ１７では、演算器ＡＬＵ４のＡ入力と
してデータ＃４が入力され、演算器ＡＬＵ４のＢ入力と
してデータ＃ＲＥＧ４が入力される状態に設定される。
【０１９６】詳しくは、ステップＳ１５で処理した２系
列目用の音量エンベロープ制御済みのフォルマント中心
周波数に対応する上記周期関数波形の対数値データが、
２クロック遅れてステップＳ１７でデータ＃４として出
力され、セレクタ５０で選択される。また、２系列目の
窓関数波形位相データＰＧｗ２に基づいてステップＳ１
２で求めた窓関数波形の対数値データが、４クロック遅
れてステップＳ１６でレジスタＲＥＧ４に取り込まれた
後、ステップＳ１７にレジスタＲＥＧ４からデータ＃Ｒ
ＥＧ４として出力され、セレクタ５１で選択される。従
って、２系列目に関する上記周期関数波形の対数値と上
記窓関数波形の対数値が、演算器ＡＬＵ４で加算され
る。これにより、真数のレベルでは、フォルマント長身
周波数に対応する周期関数波形とピッチに対応する窓関
数波形とを乗算することにより、２系列目のフォルマン
ト音波形データを合成する振幅変調演算処理を行なう。
【０１９７】このステップＳ１７の処理に対応して、セ
レクタ６４では「α」入力が選択される。したがって、
上記振幅変調演算結果たる演算器ＡＬＵ４の出力データ
（対数値）は、遅延回路５５及びオーバーフロー／アン
ダーフローコントローラ５６を経由した後、遅延回路５
７を経てログ−リニア変換器５８で真数に変換され、遅
延回路５９を経てセレクタ６４から出力される。このセ
レクタ６４の出力はシフト／ログ−リニア変換器６５を
そのまま通過し、通算４クロックの遅延ののち、次のチ
ャンネルのステップＳ０のタイミングで、レジスタＲＥ
Ｇ４に書き込まれる（図１３（ｄ）参照）。
【０１９８】２系列目のフォルマント中心周波数位相デ
ータＰＧｆ２に基づく２系列目の周期関数波形の一例を
示すと、図１８（ｂ）のようになり、２系列目の窓関数
波形位相データＰＧｗ２に基づく２系列目の窓関数波形
の一例を示すと、図１８（ｄ）のようになり、これらを
乗算して生成される２系列目のフォルマント音波形の一
例を示すと、図１８（ｆ）のようになる。このフォルマ
ント音波形のピッチも、ピッチ周波数ナンバーデータに
従うピッチ（１／ｆ0）の１／２（周期では２倍）にな
っている。ステップＳ１７に対応する演算機能展開図
は、ステップＳ７と同じく、図１４では演算器ＡＬＵ４
（Ｓ７，Ｓ１７）から始まる経路に示されている。
【０１９９】（１１）ステップＳ１８におけるＤＳＰ４
の動作 ステップＳ１８では、ノイズフォルマント音波形を生成
するために中心周波数に対応する周期関数波形と上記音
量エンベロープ制御済みの相関ノイズ信号ＢＷＲを乗算
する演算を実行する。図１３（ａ），（ｂ）に示すよう
に、ステップＳ１８では、演算器ＡＬＵ４のＡ入力とし
てデータ＃４が入力され、演算器ＡＬＵ４のＢ入力とし
てデータ＃ＲＥＧ４が入力される状態に設定される。
【０２００】詳しくは、ステップＳ１６で処理した相関
ノイズ信号ＢＷＲの対数値データが、２クロック遅れて
ステップＳ１８でデータ＃４として出力され、かつ、セ
レクタ５０ではこのデータ＃４を選択する状態に設定さ
れる。一方、ステップＳ１３で求めたノイズ合成用の中
心周波数に対応する周期関数波形の対数値データが、４
クロック遅れてステップＳ１７でレジスタＲＥＧ４に取
り込まれた後、ステップＳ１８にレジスタＲＥＧ４から
データ＃ＲＥＧ４として出力され、かつ、セレクタ５１
ではこのデータ＃ＲＥＧ４を選択する状態に設定され
る。従って、上記ノイズ合成用の中心周波数に対応する
周期関数波形の対数値データと上記相関ノイズ信号ＢＷ
Ｒの対数値データが、演算器ＡＬＵ４で加算される。こ
れにより、真数のレベルでは、該中心周波数に対応する
周期関数波形に相関ノイズ信号ＢＷＲを乗算することに
より、該周期関数波形を相関ノイズ信号ＢＷＲで振幅変
調した信号を求める処理を行なったことになる。こうし
て、ノイズフォルマント音が合成される。
【０２０１】このステップＳ１８の処理に対応して、セ
レクタ６４では「α」入力が選択される。したがって、
上記振幅変調演算結果たる演算器ＡＬＵ４の出力データ
（対数値）は、遅延回路５５及びリミッタとして機能す
るオーバーフロー／アンダーフローコントローラ５６を
経由した後、遅延回路５７を経てログ−リニア変換器５
８で真数に変換され、遅延回路５９を経てセレクタ６４
から出力される。このセレクタ６４の出力はシフト／ロ
グ−リニア変換器６５をそのまま通過し、更に遅延回路
６７を解してＲＡＭ４に入力され、通算５クロックの遅
延ののち、次のチャンネルのステップＳ２のタイミング
で、ＲＡＭ４の当該チャンネルのノイズフォルマント波
形データＴＲｕの記憶領域に書き込まれる（図１３
（ｅ）参照）。
【０２０２】ステップＳ１８に対応する演算機能展開図
は、図１４では、演算器ＡＬＵ４（Ｓ１８）を通る経路
に示されており、演算器ＡＬＵ４（Ｓ１８）が図７の演
算器ＡＬＵ４に対応し、リミッタ５６（Ｓ１８）が図７
のオーバーフロー／アンダーフローコントローラ５６に
対応し、リニア−ログ変換器５８（Ｓ１８）が図７のリ
ニア−ログ変換器５８に対応し、レジスタＲＡＭ４（Ｓ
１８）が図７のＲＡＭ４に対応している。セレクタＳＥ
Ｌ１は、前記フォルマント追従制御フラグＵＲＶＦの値
に応じた中心周波数に対応する周期関数波形の選択機能
に対応している。すなわち、フラグＵＲＶＦが“０”で
あれば、ログｓｉｎテーブル６２（Ｓ１３）の経路から
の無声フォルマント周波数位相データＰＧｕに対応する
周期関数波形データを選択して演算器ＡＬＵ４（Ｓ１
８）に与えるが、フラグＵＲＶＦが“１”のときはシフ
ト・リニア−ログｓｉｎ変換器６０＆６２（Ｓ０，Ｓ１
０）の経路からのフォルマント周波数位相データＰＧｆ
１又はＰＧｆ２に対応する周期関数波形データを選択し
て演算器ＡＬＵ４（Ｓ１８）に与える。
【０２０３】（１２）ステップＳ２０におけるＤＳＰ４
の動作 このステップＳ２０では、次のチャンネルのステップＳ
１の処理との組合せによって、１系列目のフォルマント
音波形と２系列目のフォルマント音波形を加算すること
により最終的なフォルマント音波形データを生成する演
算を実行する。図１３（ａ），（ｂ）に示すように、ス
テップＳ２０では、演算器ＡＬＵ４のＡ入力には何も入
力されない状態に設定され、演算器ＡＬＵ４のＢ入力と
して１系列目の波形データＴＲ１が入力される。
【０２０４】詳しくは、所定のタイミングでＲＡＭ４か
ら当該チャンネルの波形データＴＲ１（すなわち１系列
目のフォルマント音波形データ）が読み出され、該デー
タＴＲ１が、遅延回路６８を経由してデータ＃ＲＡＭ４
としてセレクタ５１に入力される。セレクタ５１では、
このデータ＃ＲＡＭ４を選択する状態に設定される。セ
レクタ５０では、いずれのデータも選択されない。従っ
て、上記１系列目のフォルマント音波形データＴＲ１
が、遅延回路５４を経て演算器ＡＬＵ４をそのまま通過
する。このデータＴＲ１は、各遅延回路５４，５５によ
る通算２クロックの遅延ののち、オーバーフロー／アン
ダーフローコントローラ５６を経て、次のチャンネルの
ステップＳ１のタイミングで、データ＃４として出力さ
れる（図１３（ｃ）参照）。
【０２０５】（１３）次のチャンネルのステップＳ１に
おけるＤＳＰ４の動作 図１３（ａ），（ｂ）に示すように、ステップＳ１で
は、演算器ＡＬＵ４のＡ入力としてデータ＃４が入力さ
れ、演算器ＡＬＵ４のＢ入力としてデータ＃ＲＥＧ４が
入力される状態に設定される。
【０２０６】詳しくは、前チャンネルのステップＳ２０
で読み出した波形データＴＲ１（１系列目のフォルマン
ト音波形データ）が、２クロック遅れてステップＳ１で
データ＃４として出力され、かつ、セレクタ５０ではこ
のデータ＃４を選択する状態に設定される。一方、前チ
ャンネルのステップＳ１７で求めた２系列目のフォルマ
ント音波形データが、４クロック遅れてステップＳ０で
レジスタＲＥＧ４に取り込まれ（図１３（ｄ））、その
次のステップＳ１でレジスタＲＥＧ４からデータ＃ＲＥ
Ｇ４として出力され、かつ、セレクタ５１ではこのデー
タ＃ＲＥＧ４を選択する状態に設定される。従って、１
系列目のフォルマント音波形データと２系列目のフォル
マント音波形データが、演算器ＡＬＵ４で加算される。
これにより、最終的なフォルマント音波形が生成され
る。
【０２０７】このステップＳ１での処理に対応して、セ
レクタ６４では「γ」入力が選択され、また、オーバー
フロー／アンダーフローコントローラ５６はリミッタと
して機能し、シフト／ログ−リニア変換器６５は入力を
そのまま通過させる状態に設定される。従って、演算器
ＡＬＵ４から出力される最終的に合成されたフォルマン
ト音波形データは、遅延回路５５，オーバーフロー／ア
ンダーフローコントローラ５６及びセレクタ６４を経由
し、シフト／ログ−リニア変換器６５をそのまま通過
し、通算３クロックの遅延ののち、ステップＳ４のタイ
ミングで、ＲＡＭ４の当該チャンネルの波形データＴＲ
２の記憶領域に書き込まれる（図１３（ｅ）参照）。
【０２０８】こうして最終的に２系列分のフォルマント
音波形を加算した合成フォルマント音波形の一例を、図
１８（ｇ）に示す。同図にも表れているように、ほぼ交
互に１８０度ずれた窓関数波形による変調により合成さ
れた、夫々が１／２ｆ0の周波数を持つ１系列目と２系
列目のフォルマント音波形（図１８の（ｅ），（ｆ））
が加算合成されることにより、ピッチ周波数ナンバーデ
ータに従う正規のピッチ（１／ｆ0）に対応するピッチ
を持つ合成フォルマント音波形が得られる。この合成フ
ォルマント音波形がＲＡＭ４の波形データＴＲ２の記憶
領域に記憶される。
【０２０９】尚、上記ステップＳ２０及びＳ１の処理の
変形例として、１系列目のフォルマント音波形データと
２系列目のフォルマント音波形データを加算せずに、２
系列目のフォルマント音波形データのみをＲＡＭ４の波
形データＴＲ２の記憶領域に書き込むようにしてもよ
い。その場合は、ＲＡＭ４における波形データＴＲ１の
記憶領域には１系列目のフォルマント音波形データが記
憶され、波形データＴＲ２の記憶領域には２系列目のフ
ォルマント音波形データが記憶されることになる。
【０２１０】ステップＳ２０及びＳ１に対応する演算機
能展開図は、図１４では、レジスタＡＬＵ４＆ＲＡＭ４
（Ｓ１７，Ｓ２０，Ｓ１）の経路に示されており、ログ
−リニア変換器５８（Ｓ７，Ｓ１７）からの１系列目の
フォルマント音波形データと２系列目のフォルマント音
波形データが、レジスタＡＬＵ４＆ＲＡＭ４（Ｓ１７，
Ｓ２０，Ｓ１）で加算されて保持される。このレジスタ
ＡＬＵ４＆ＲＡＭ４（Ｓ１７，Ｓ２０，Ｓ１）の経路
は、図７のＡＬＵ４とＲＡＭ４の処理に対応している。
【０２１１】−ＤＳＰ１によるフォルマント音ミキシン
グ演算の動作例− 次に、図５及び図９に戻り、ＤＳＰ１の「ミキシング演
算」の動作例を説明する。 （１）ステップＳ１１におけるＤＳＰ１の動作 ステップＳ１１では、各チャンネルの合成フォルマント
音波形データを、サウンドシステムＳＳの左側のスピー
カー用に合計する演算を実行する。図１３（ａ），
（ｂ）に示すように、ステップＳ１１では、図５の演算
器ＡＬＵ１のＡ入力として波形データＴＲ２が入力さ
れ、演算器ＡＬＵ１のＢ入力としてデータＭＩＸＬが入
力される状態に設定される。
【０２１２】詳しくは、所定のタイミングでＤＳＰ４の
ＲＡＭ４（図７）から当該チャンネルの波形データＴＲ
２（１系列目のフォルマント音波形データと２系列目の
フォルマント音波形データを加算した最終的なフォルマ
ント音波形データ）が読み出され、該データＴＲ２がデ
ータバスＤＢＵＳを介してＤＳＰ１に与えられ、図５に
おけるデータ＃ＲＡＭ４としてセレクタ１０に入力され
る。セレクタ１０では、このデータを選択する状態に設
定される。また、フォルマント音のパンニングを指定す
るパラメータＰＡＮに従ってＰＡＮテーブル２１から読
み出された左レベル制御データが、セレクタ２２を経て
コントローラ２３に与えられる。セレクタ１０から出力
された上記波形データＴＲ２が、パラメータＰＡＮに対
応する左レベル制御データに応じたコントローラ２３の
制御によりログ−リニア変換／シフト器１４でシフトさ
れ（つまり左レベル制御データに応じてレベル制御さ
れ）、遅延回路１５を経て演算器ＡＬＵ１の「Ａ」入力
に入力される。
【０２１３】一方、ＤＳＰ１のＲＡＭ１から左楽音混合
データＭＩＸＬが読み出され、該データＭＩＸＬが、デ
ータ＃ＲＡＭ１として、図５のセレクタ１１に入力さ
れ、該セレクタ１１で選択される。このデータＭＩＸＬ
は、ログ−リニア変換／シフト／±符号器１６をそのま
ま通過し、遅延回路１７を経て演算器ＡＬＵ１の「Ｂ」
入力に入力される。従って、左レベル制御データに応じ
てレベル制御された上記当該チャンネルの合成フォルマ
ント音波形データＴＲ２と上記左楽音混合データＭＩＸ
Ｌが、演算器ＡＬＵ１で加算される。この加算結果は、
各遅延回路１５，１７，１８，１９，２４による通算４
クロックの遅延ののち、図９のステップＳ１５のタイミ
ングで、アウトプットコントローラ２０を経てＲＡＭ１
の左楽音混合データＭＩＸＬの記憶領域にストアされる
（図９（ｅ））。このようにして、各チャンネル毎の図
９のステップＳ１１の処理によって、パン用に左レベル
制御された各チャンネルの合成フォルマント音波形デー
タのサンプル値が順次合計され、ＲＡＭ１の左楽音混合
データＭＩＸＬの記憶領域にストアされる。
【０２１４】（２）ステップＳ１２におけるＤＳＰ１の
動作 ステップＳ１２では、ステップＳ１１と同様にして、各
チャンネルの合成フォルマント音波形データを、サウン
ドシステムＳＳの右側のスピーカー用に合計する演算を
実行する。ステップＳ１１と異なる点は、フォルマント
音のパンニングを指定するパラメータＰＡＮに従ってＰ
ＡＮテーブル２１から右レベル制御データを読み出し、
セレクタ２２を経てコントローラ２３に与えるようにす
る点と。ＲＡＭ１からデータ＃ＲＡＭ１として右楽音混
合データＭＩＸＲを読み出し、該データＭＩＸＲをセレ
クタ１１で選択する点である。従って、右レベル制御デ
ータに応じてレベル制御された合成フォルマント音波形
データＴＲ２と上記右楽音混合データＭＩＸＲが、演算
器ＡＬＵ１で加算される。この加算結果は、各遅延回路
１５，１７，１８，１９，２４による通算４クロックの
遅延ののち、ステップＳ１６のタイミングで、アウトプ
ットコントローラ２０を経てＲＡＭ１の右楽音混合デー
タＭＩＸＲの記憶領域にストアされる（図９（ｅ））。
このようにして、各チャンネル毎の図９のステップＳ１
２の処理によって、パン用に右レベル制御された各チャ
ンネルの合成フォルマント音波形データのサンプル値が
順次合計され、ＲＡＭ１の右楽音混合データＭＩＸＲの
記憶領域にストアされる。
【０２１５】（３）ステップＳ１９におけるＤＳＰ１の
動作 ステップＳ１９では、各チャンネルのノイズフォルマン
ト音波形データを対象にして左レベル制御を行い、ステ
ップＳ１１と同様に、サウンドシステムＳＳの左側のス
ピーカー用に合計する演算を実行する。ステップＳ１１
と異なる点は、ＤＳＰ４のＲＡＭ４から当該チャンネル
のノイズ波形データ（ノイズフォルマント音波形デー
タ）ＴＲｕが読み出されてデータバスＤＢＵＳを介して
ＤＳＰ１に与えられ、該データＴＲｕがセレクタ１０で
選択される点と、無声フォルマント音のパンニングを指
定するパラメータｕＰＡＮに従ってＰＡＮテーブル２１
からノイズ用の左レベル制御データが読み出され、セレ
クタ２２を経てコントローラ２３に与えられる点であ
る。また、ステップＳ１５においてＲＡＭ１に書き込ま
れた左楽音混合データＭＩＸＬが読み出されて、データ
＃ＲＡＭ１としてセレクタ１１に入力される。従って、
パラメータｕＰＡＮに従い左レベル制御されたノイズ波
形データＴＲｕと上記左楽音混合データＭＩＸＬが、演
算器ＡＬＵ１で加算される。この加算結果は、各遅延回
路１５，１７，１８，１９，２４による通算４クロック
の遅延ののち、次のチャンネルのステップＳ３のタイミ
ングで、アウトプットコントローラ２０を経てＲＡＭ１
の左楽音混合データＭＩＸＬの記憶領域にストアされる
（図９（ｅ））。
【０２１６】（４）ステップＳ２０におけるＤＳＰ１の
動作 ステップＳ２０では、ステップＳ１９と同様に、各チャ
ンネルのノイズフォルマント音波形データを対象にして
右レベル制御を行い、ステップＳ１２と同様に、サウン
ドシステムＳＳの右側のスピーカー用に合計する演算を
実行する。ステップＳ１９と異なる点は、ＲＡＭ１から
右楽音混合データＭＩＸＲが読み出され、該データＭＩ
ＸＲがセレクタ１１で選択される点である。従って、パ
ラメータｕＰＡＮに従い右レベル制御された波形データ
ＴＲｕと上記右楽音混合データＭＩＸＲが、演算器ＡＬ
Ｕ１で加算される。この加算結果は、各遅延回路１５，
１７，１８，１９，２４による通算４クロックの遅延の
のち、次のチャンネルのステップＳ４のタイミングで、
アウトプットコントローラ２０を経てＲＡＭ１の右楽音
混合データＭＩＸＲの記憶領域にストアされる（図９
（ｅ））。
【０２１７】なお、左楽音混合データＭＩＸＬ及び右楽
音混合データＭＩＸＲの値は、全チャンネルのフォルマ
ント音波形データ及びノイズ波形データについての各１
サンプルデータ値の合計累算を完了する毎に夫々更新さ
れる。なお、上記では、１系列目と２系列目のフォルマ
ント音波形データとを加算した合成フォルマント音波形
データがＲＡＭ４の波形データＴＲ２の記憶領域に記憶
されているものとして説明したが、前述の変形例のよう
に２系列目のフォルマント音波形データのみをＲＡＭ４
の波形データＴＲ２の記憶領域に記憶した場合には、波
形データＴＲ１と波形データＴＲ２と波形データＴＲｕ
の三者の夫々についてパン用のレベル制御をした上で合
計するようにすればよい。
【０２１８】図９のステップＳ１１，Ｓ１２，Ｓ１９，
Ｓ２０に対応する演算機能展開図は、図１４のディジタ
ルミキサー１４＆ＡＬＵ１＆ＲＡＭ１（Ｓ１１，Ｓ１
２，Ｓ１９，Ｓ２０）の経路に示されている。図１４に
示されたセレクタＳＥＬ２は、レジスタＲＡＭ４（Ｓ１
７，Ｓ２０，Ｓ１）つまりＤＳＰ４のＲＡＭ４に記憶さ
れた波形データＴＲ２を選択的に読み出して上記ミキシ
ング処理のためにＤＳＰ１に送出する機能に対応してい
る。
【０２１９】以上のようにして、ＤＳＰ１，ＤＳＰ２，
ＤＳＰ３，ＤＳＰ４の協働に基づき、フォルマント音合
成方式によって楽音波形データ（左及び右楽音混合デー
タＭＩＸＬ，ＭＩＸＲ）が作成され、ＤＳＰ１のＲＡＭ
１に記憶される。こうして作成された楽音波形データ
（ＭＩＸＬ，ＭＩＸＲ）が、所定のタイミングでＤＳＰ
１のＲＡＭ１から読み出されて、データバスＤＢＵＳ及
びインターフェースＤＩＦを介してＤＡ変換器ＤＡＣに
送られる。
【０２２０】−ＦＭ合成に関連するＤＳＰ１の動作例− 次に、各ＤＳＰ１〜ＤＳＰ４の協働に基づいてＦＭ合成
方式による楽音波形の合成演算を行なう場合の動作例に
ついて説明する。尚、ＤＳＰ２及びＤＳＰ３は、前述の
フオルマント音合成方式とこのＦＭ合成方式において共
通のマイクロプログラムを実行するので、それらの動作
例の説明は省略する。なお、以下の例では、ＦＭ（周波
数変調）用の波形演算要素として、２つの演算要素を使
用するものとしており、各演算要素をオペレータＯＰ１
及びＯＰ２と呼ぶことにする。例えば、或るＦＭ演算ア
ルゴリズムでは、オペレータＯＰ１で変調波信号を発生
し、オペレータＯＰ２では該変調波信号による搬送波信
号の位相変調つまり周波数変調演算とその結果に基づく
変調された波形信号の生成演算を行う。そこで、説明の
便宜上、以下では、オペレータＯＰ１で生成する波形を
変調波と呼び、オペレータＯＰ２で生成する波形を搬送
波と呼ぶことにする。しかし、この言葉の意味は厳密な
ものではないことに注意されたい。すなわち、別のＦＭ
演算アルゴリズムでは、どちらのオペレータ出力も他の
オペレータの発生波形の位相を変調しない場合もある
し、また、更に別のＦＭ演算アルゴリズムでは、或るオ
ペレータの出力波形データによって自らの位相を変調す
る場合もある。また、場合によっては、オペレータＯＰ
２の出力波形によってオペレータＯＰ１の発生波形の位
相を変調するようにしてもよい。概ね、ＤＳＰ１ではオ
ペレータＯＰ１及びＯＰ２の位相データ発生演算を行
い、ＤＳＰ４ではオペレータＯＰ１及びＯＰ２における
発生位相データに基づく変調波波形発生と搬送波の位相
変調演算及び変調された位相データに基づく波形発生演
算の処理を行う。実行すべきＦＭ演算アルゴリズムは、
前述の楽音合成アルゴリズムパラメータＡＬＧによって
指定される。例えば、該パラメータＡＬＧの値が“０”
以外のとき、ＦＭ合成方式のモードで楽音合成演算を行
うべきことを指示し、そのときのＡＬＧの値「１」また
は「２」等々に応じて所定のＦＭ演算アルゴリズムが選
択される。なお、以下述べる例では、各ＦＭ演算アルゴ
リズムは、共通のＦＭ合成用のマイクロプログラムを使
用して実現することができ、あとは、一部の所定ステッ
プでの処理に使用するデータを選択的に変更する処理を
行うだけで夫々のＦＭ演算アルゴリズムを実現すること
ができる。
【０２２１】図１５は、ＦＭ合成方式に基づいて楽音合
成を行なうときの、ＤＳＰ１におけるマイクロプログラ
ムの各ステップ毎の動作例を示すものであり、図９の例
と同様に、ＤＳＰ１では「位相演算」及び「ミキシング
演算」を行う。従って、この図１５の動作例を理解する
には、既に詳しく説明したフォルマント音合成方式のた
めの図９の動作例を参照することができるので、重複す
る説明は省く。また、この図１５のプログラムに基づい
てＤＳＰ１が実行する処理の演算機能展開図は、図１０
に示されたものに対応している。ただし、図１０の各回
路機能要素の番号の末尾に括弧付きで付されたステップ
番号は、図９のプログラムに対応するものであるので、
必ずしも図１５のステップに対応しているとは限らない
ことを予めご承知願いたい。
【０２２２】図１５において、ステップＳ０，Ｓ３，Ｓ
６では、ピッチ周波数ナンバーＦＮＵＭの変更制御処理
を行い、ＦＭ用の第１のオペレータＯＰ１のための周波
数ナンバーつまり変調波周波数ナンバーを作成する。ス
テップＳ９では、ステップＳ０〜Ｓ６で求めたオペレー
タＯＰ１の周波数ナンバーの累算演算を行うことにより
該オペレータＯＰ１のプログレシブ位相データ（つまり
変調波位相データ）ＰＧｆ１を作成する。また、ステッ
プＳ２，Ｓ５，Ｓ８では、ピッチ周波数ナンバーＦＮＵ
Ｍに基づく周波数ナンバーの変更処理を行い、ＦＭ用の
第２のオペレータＯＰ２のための周波数ナンバーつまり
搬送波周波数ナンバーを作成する。そして、ステップＳ
１６では、ステップＳ２〜Ｓ８で求めたオペレータＯＰ
２の周波数ナンバーの累算演算を行うことにより該オペ
レータＯＰ２のプログレシブ位相データ（つまり搬送波
位相データ）ＰＧｆ２を作成する。なお、説明の便宜
上、各オペレータＯＰ１，ＯＰ２における位相データＰ
Ｇｆ１，ＰＧｆ２は、前述のフォルマント音合成処理の
ときの中心周波数位相データＰＧｆ１，ＰＧｆ２と同じ
符号を用いるが、その内容は全く別ものである。
【０２２３】図１５における上記ステップ以外の「位相
演算」のステップの処理手順は、図９の同一ステップと
略同じであり（但し、ＦＭ合成演算にとっては不要なデ
ータを作成するステップも存在しているが、その結果は
ＦＭ合成演算においては使用されないので問題ない）、
また、「ミキシング演算」のステップの処理手順も、図
９の同一ステップと略同じである。そこで、以下では、
ステップＳ０，Ｓ３，Ｓ６での処理及びその処理結果に
基づくステップＳ９の処理と、ステップＳ２，Ｓ５，Ｓ
８での処理及びその処理結果に基づくステップＳ１６の
処理について特に説明することにする。
【０２２４】（１）ステップＳ０，Ｓ３，Ｓ６における
ＤＳＰ１の動作 図１５において、ステップＳ０，Ｓ３，Ｓ６では、図９
のステップＳ０，Ｓ３，Ｓ６と全く同じ処理手順によ
り、ピッチ周波数ナンバーＦＮＵＭの変更制御処理を行
う。しかし、処理手順は同じあっても、その処理に使用
されるパラメータの具体的内容が、ＦＭ合成とフォルマ
ント音合成とでは全く異なっているので、結果的に作成
されるデータは全く別ものであるのは言うまでもない。
すなわち、図１５のステップＳ０，Ｓ３，Ｓ６では、図
９のステップＳ０，Ｓ３，Ｓ６と全く同じ処理手順を実
行することによって、ピッチ周波数ナンバーＦＮＵＭに
基づく周波数ナンバーの変更処理を行うが、変更された
ピッチ周波数ナンバーとして、オペレータＯＰ１のため
の周波数ナンバーつまり変調波周波数ナンバーが生成さ
れる。まず、ステップＳ０では、発生すべき楽音のピッ
チを示すピッチ周波数ナンバーＦＮＵＭをアタックグラ
イドデータＡＧに応じて変更制御する処理を行う。この
場合、前述と同様に、チャンネル同期動作フラグＲＢＰ
の内容に応じて「チャンネル同期動作」処理も行われる
（つまり、ピッチ周波数ナンバーＦＮＵＭとしてＦＮＵ
Ｍｎ又はＦＮＵＭｎ−１が使用される）。
【０２２５】次のステップＳ３では、図９と同様に、変
更制御されたピッチ周波数ナンバーＦＮＵＭの対数値を
真数値に変換する処理をログ−リニア変換／シフト器１
４（図５）を介して行う。この変換結果はステップＳ６
のときにアウトプットコントローラ２０（図５）から出
力され、レジスタＲＥＧ１に取り込まれる。レジスタＲ
ＥＧ１に取り込まれたデータは時間遅れなしに出力さ
れ、データ＃ＲＥＧ１としてセレクタ１０及び１１に入
力される。こうして、ステップＳ６においては、ステッ
プＳ３の処理によって真数値に変換されたピッチ周波数
ナンバーＦＮＵＭがデータ＃ＲＥＧ１としてセレクタ１
０及び１１に入力され、これが夫々選択されて演算器Ａ
ＬＵ１のＡ入力及びＢ入力に与えられる。一方、このス
テップＳ６では、ＦＭ変調波用の周波数倍数パラメータ
ＭＵＬＴ１がセレクタ２２を介してコントローラ２３に
与えられ、該パラメータに基づくコントローラ２３の制
御によって、ログ−リニア変換／シフト器１４及びログ
−リニア変換／シフト／±器１６では、夫々所定桁数分
だけのシフト動作と正負符号の反転動作を行なう。これ
は、前述の通り、２のｎ乗倍以外の任意の倍数（たとえ
ば３倍，５倍，６倍，７倍等）の演算を行うためであ
る。
【０２２６】こうして、楽音のピッチ周波数をパラメー
タＭＵＬＴ１によって設定された所望の倍数だけ倍増し
た周波数からなる周波数ナンバーデータが変調波周波数
ナンバーとして生成される。このステップＳ６でピッチ
周波数の所望倍数の大きさに変更された変調波周波数ナ
ンバーデータは、各遅延回路１５，１７，１８，１９に
よる通算３クロックの遅延の後、後述するステップＳ９
のタイミングで、アウトプットコントローラ２０を経て
レジスタＲＥＧ１に書き込まれる。ステップＳ０，Ｓ
３，Ｓ６に対応する演算処理は、図１０におけるビブラ
ートデータ発生器１２ａ（Ｓ０）から演算器ＡＬＵ１
（Ｓ６）に至る経路に対応している。
【０２２７】（２）ステップＳ９におけるＤＳＰ１の動
作 図１５（ａ），（ｂ）に示すように、ステップＳ９で
は、演算器ＡＬＵ１のＡ入力としてデータ＃ＲＥＧ１が
入力され、演算器ＡＬＵ１のＢ入力として変調波位相デ
ータＰＧｆ１の現在値（すなわち前回までの累算結果）
が入力される状態に設定される。
【０２２８】詳しくは、図５において、ステップＳ６の
処理で得られた変調波周波数ナンバーデータが３クロッ
ク遅れてこのステップＳ９でレジスタＲＥＧ１にストア
され（図１５（ｄ）参照）、かつ、データ＃ＲＥＧ１と
して該レジスタＲＥＧ１から即出力される。また、セレ
クタ１０ではこのデータ＃ＲＥＧ１を選択する。このデ
ータ＃ＲＥＧ１は、ログ−リニア変換／シフト器１４を
そのまま通過し、遅延回路１５を経て演算器ＡＬＵ１の
Ａ入力に入力される。一方、ＲＡＭ１から、当該チャン
ネルの変調波位相データＰＧｆ１の現在値（すなわち前
回までの累算結果）が読み出され、データ＃ＲＡＭ１と
してセレクタ１１に入力される。また、セレクタ１１で
はこのデータを選択する状態に設定される。このデータ
＃ＲＡＭ１は、ログ−リニア変換／シフト／±器１６を
そのまま通過し、遅延回路１７を経て演算器ＡＬＵ１の
Ｂ入力に入力される。
【０２２９】従って、演算器ＡＬＵ１では、上記変調波
周波数ナンバーが変調波位相データＰＧｆ１の現在値に
加算され、変調波位相データＰＧｆ１の値が変調波周波
数ナンバーの値の分だけ増加される。この加算結果は、
各遅延回路１５，１７，１８，１９，２４による通算４
クロックの遅延ののち、後述するステップＳ１３のタイ
ミングで、アウトプットコントローラ２０を経てＲＡＭ
１の当該チャンネルの変調波位相データＰＧｆ１の記憶
領域に記憶される。このステップＳ９に対応する演算処
理は、図１０における演算器ＡＬＵ１（Ｓ６）からセレ
クタＳＥＬ１を経て位相発生器ＡＬＵ１＆ＲＡＭ１（Ｓ
１３，Ｓ１６）に至る経路において位相データＰＧｆ１
を生成する部分に対応している。なお、セレクタＳＥＬ
１は、ＦＭ合成モードのときに演算器ＡＬＵ１（Ｓ６）
の出力を選択して位相発生器ＡＬＵ１＆ＲＡＭ１（Ｓ１
３，Ｓ１６）で累算されるようにする選択機能を示して
いる。
【０２３０】（３）ステップＳ２，Ｓ５，Ｓ８における
ＤＳＰ１の動作 図１５において、ステップＳ２，Ｓ５，Ｓ８では、上記
ステップＳ０，Ｓ３，Ｓ６と全く同じ処理手順により、
ピッチ周波数ナンバーＦＮＵＭの変更制御処理を行う。
しかし、処理手順は同じあっても、その処理に使用され
るパラメータの具体的内容が異なっているので、結果的
に作成されるデータは異なる。すなわち、図１５のステ
ップＳ２，Ｓ５，Ｓ８では、ステップＳ０，Ｓ３，Ｓ６
と全く同じ処理手順を実行することによって、ピッチ周
波数ナンバーＦＮＵＭに基づく周波数ナンバーの変更処
理を行うが、変更されたピッチ周波数ナンバーとして、
オペレータＯＰ２のための周波数ナンバーつまり搬送波
周波数ナンバーが生成される。
【０２３１】ステップＳ２，Ｓ５の処理では、ステップ
Ｓ０，Ｓ３と同様に、発生すべき楽音のピッチを示すピ
ッチ周波数ナンバーＦＮＵＭをアタックグライドデータ
ＡＧに応じて変更制御する。ステップＳ８では、ステッ
プＳ６と同様に、ステップＳ５の処理によって真数値に
変換されたピッチ周波数ナンバーＦＮＵＭがデータ＃Ｒ
ＥＧ１としてセレクタ１０及び１１に入力され、これが
夫々選択されて演算器ＡＬＵ１のＡ入力及びＢ入力に与
えられる。一方、このステップＳ８では、ＦＭ搬送波用
の周波数倍数パラメータＭＵＬＴ２がセレクタ２２を介
してコントローラ２３に与えられ、該パラメータに基づ
くコントローラ２３の制御によって、ログ−リニア変換
／シフト器１４及びログ−リニア変換／シフト／±器１
６では、夫々所定桁数分だけのシフト動作と正負符号の
反転動作を行なう。これは、前述の通り、２のｎ乗倍以
外の任意の倍数の演算を行うためである。
【０２３２】こうして、楽音のピッチ周波数をパラメー
タＭＵＬＴ２によって設定された所望の倍数だけ倍増し
た周波数からなる周波数ナンバーデータが搬送波周波数
ナンバーとして生成される。このステップＳ８でピッチ
周波数の所望倍数の大きさに変更された搬送波周波数ナ
ンバーデータは、各遅延回路１５，１７，１８，１９に
よる通算３クロックの遅延の後、ステップＳ１１のタイ
ミングで、アウトプットコントローラ２０を経てレジス
タＲＥＧ１に書き込まれる（図１５（ｄ）参照）。ステ
ップＳ２，Ｓ５，Ｓ８に対応する演算処理も、図１０に
おいてはビブラートデータ発生器１２ａ（Ｓ０）から演
算器ＡＬＵ１（Ｓ６）に至る経路に対応している。
【０２３３】（４）ステップＳ１６におけるＤＳＰ１の
動作 図１５（ａ），（ｂ）に示すように、ステップＳ１６で
は、演算器ＡＬＵ１のＡ入力としてデータ＃ＲＥＧ１が
入力され、演算器ＡＬＵ１のＢ入力として搬送波位相デ
ータＰＧｆ２の現在値（すなわち前回までの累算結果）
が入力される状態に設定される。詳しくは、図５におい
て、前記ステップＳ１１でレジスタＲＥＧ１に取り込ま
れた搬送波周波数ナンバーデータが、データ＃ＲＥＧ１
としてレジスタＲＥＧ１から出力され、セレクタ１０に
入力されている。ステップＳ１６に対応する処理におい
て、セレクタ１０ではこのデータ＃ＲＥＧ１を選択する
状態とされる。このデータ＃ＲＥＧ１は、ログ−リニア
変換／シフト器１４をそのまま通過し、遅延回路１５を
経て演算器ＡＬＵ１のＡ入力に入力される。一方、ＲＡ
Ｍ１から、当該チャンネルの搬送波位相データＰＧｆ２
の現在値（すなわち前回までの累算結果）が読み出さ
れ、データ＃ＲＡＭ１としてセレクタ１１に入力され、
該セレクタ１１で選択される。セレクタ１１から出力さ
れた搬送波位相データＰＧｆ２は、ログ−リニア変換／
シフト／±器１６をそのまま通過し、遅延回路１７を経
て演算器ＡＬＵ１のＢ入力に入力される。
【０２３４】従って、演算器ＡＬＵ１では、上記搬送波
周波数ナンバーが搬送波位相データＰＧｆ２の現在値に
加算され、搬送波位相データＰＧｆ２の値が搬送波周波
数ナンバーの値の分だけ増加される。この加算結果は、
各遅延回路１５，１７，１８，１９，２４による通算４
クロックの遅延ののち、後述するステップＳ２０のタイ
ミングで、アウトプットコントローラ２０を経てＲＡＭ
１の当該チャンネルの搬送波位相データＰＧｆ２の記憶
領域に記憶される。このステップＳ１６に対応する演算
処理は、図１０における演算器ＡＬＵ１（Ｓ６）からセ
レクタＳＥＬ１を経て位相発生器ＡＬＵ１＆ＲＡＭ１
（Ｓ１３，Ｓ１６）に至る経路において位相データＰＧ
ｆ２を生成する部分に対応している。
【０２３５】（５）ステップＳ４，Ｓ７におけるＤＳＰ
１の動作 図１５のステップＳ４，Ｓ７における処理動作は、図９
における対応するステップと同じであり、ノイズフォル
マント音用の中心周波数に対応する位相データＰＧｕを
作成する処理を行う。ＦＭ合成モードにおいても、ノイ
ズフォルマント音合成すなわちノイズ波形データＴＲｕ
の合成を行うことが可能である。ステップＳ７で求めら
れたノイズ用の位相データＰＧｕはステップＳ１１でＲ
ＡＭ１のデータＰＧｕの記憶領域に記憶され、前述と同
様に、ＤＳＰ４の処理によってノイズフォルマント音合
成のために利用される。ステップＳ４，Ｓ７に対応する
演算処理は、図１０における変調データ発生器１２ｇ
（Ｓ４）から位相発生器ＡＬＵ１＆ＲＡＭ１（Ｓ７）に
至る経路に対応している。
【０２３６】（６）ステップＳ１１，Ｓ１２，Ｓ１９，
Ｓ２０におけるＤＳＰ１の動作 図１５におけるステップＳ１１，Ｓ１２，Ｓ１９，Ｓ２
０における処理動作は、基本的には、図９における対応
するステップと同じであり、パンニング用のパラメータ
ＰＡＮ，ｕＰＡＮに応じた左右のレベル制御データを各
チャンネル毎のＲＡＭ１における波形データＴＲ１，Ｔ
Ｒ２，ＴＲｕに乗算し、レベル制御済みの波形データを
全チャンネル分合計して夫々左右の楽音混合データＭＩ
ＸＬ，ＭＩＸＲを得る。これらのステップＳ１１，Ｓ１
２，Ｓ１９，Ｓ２０における「ミキシング演算」処理
は、前述と同様に、図１４の機能図におけるディジタル
ミキサーＡＬＵ１＆ＲＡＭ１（Ｓ１１，Ｓ１２，Ｓ１
９，Ｓ２０）の経路に対応する。
【０２３７】（７）他のステップの動作 図１５のステップＳ１０，Ｓ１３〜Ｓ１５，Ｓ１７，Ｓ
１８における演算器ＡＬＵ１の処理動作は、基本的に
は、図９における対応するステップと同じであり、概ね
位相データＰＧｐ１，ＰＧｐ２，ＰＧｗ１，ＰＧｗ２の
演算処理に関わっている。ただし、ＦＭ合成において
は、これらの位相データは全く使用しないので、無意味
な処理である。プログラム作成の簡略化の都合上、フォ
ルマント音合成プログラムと一部重複しているだけであ
るから、これらのステップの動作内容をすべて無にした
プログラムを使用してもよい。なお、図１５におけるス
テップＳ１７で、ステップＳ１３の結果をＲＡＭ１のデ
ータＰＧｐ１の記憶領域に記憶するようにしている点
が、図９におけるステップＳ１７の処理とは異なつてい
る。これは、ＦＭ合成においてはステップＳ１３におけ
る演算器ＡＬＵ１の演算処理は無意味であるため、この
演算結果を図９におけるステップＳ１７の処理と同様に
データＰＧｆ１の記憶領域に書き込んだのでは、ステッ
プＳ１３におけるＲＡＭ書き込み処理でＲＡＭ１のデー
タＰＧｆ１の記憶領域に書き込んだ正しい変調波位相デ
ータＰＧｆ１を損なってしまうことになるので、それを
防ぐために、ＦＭ合成においては事実上使用されないＲ
ＡＭ１のデータＰＧｐ１の記憶領域に書き込むようにし
ているのである。すなわち、あってもなくてもＦＭ合成
処理に実質的な影響を及ぼさないステップでは、フォル
マント音合成処理のプログラムが一部残されているが、
そのようなステップでも、ＦＭ合成処理に影響を及ぼす
ことがある一部の処理は別の無意味な処理に書き替えて
いるのである。
【０２３８】−ＤＳＰ４によるＦＭ合成に関連する動作
例− 図１６は、ＦＭ合成方式に基づいて楽音合成を行なうと
きの、ＤＳＰ４におけるマイクロプログラムの各ステッ
プ毎の動作例を示すものであり、図１３の例と同様に、
ＤＳＰ４では「波形生成演算」のための処理を行う。従
って、この図１６の動作例を理解するには、既に詳しく
説明したフォルマント音合成方式のための図１３の動作
例を参照することができるので、重複する説明は省く。
また、この図１６のプログラムに基づいてＤＳＰ４が実
行する処理の演算機能展開図は、図１４に示されたもの
に対応している。ただし、図１４の各回路機能要素の番
号の末尾に括弧付きで付されたステップ番号は、図１３
のプログラムに対応するものであるので、必ずしも図１
６のステップに対応しているとは限らない。しかし、図
１４において、図１６に示されたＦＭ合成用のステップ
にのみ対応している部分には、ステップ番号とともに
「ＦＭ」と付記してあり、これは図１６のステップに対
応している。
【０２３９】図１６において、ステップＳ０，Ｓ４，Ｓ
５，Ｓ９，Ｓ１１，Ｓ１４では、主にオペレータＯＰ１
における自己フィードバックＦＭ演算を含む波形データ
の生成処理を行う。ステップＳ１０，Ｓ１４，Ｓ１５，
Ｓ１９，Ｓ２０，Ｓ１，Ｓ４では、主にオペレータＯＰ
２におけるＦＭ演算を含むＦＭ合成された波形データの
生成処理を行う。ステップＳ１３，Ｓ１６，Ｓ１８，Ｓ
２では、図１３と同様に、ノイズフォルマント音波形デ
ータの作成処理を行う。なお、自己フィードバックＦＭ
演算とは、公知のように、或る位相データの入力に応じ
て発生した波形データを位相入力側にフィードバックし
て、自己の該入力位相データを変調する演算を行うこと
である。この実施例では、オペレータＯＰ１において自
己フィードバックＦＭ演算を行うことができるようにな
っている。
【０２４０】（１）ステップＳ０，Ｓ４におけるＤＳＰ
４の動作 ステップＳ０ではオペレータＯＰ１の波形データ生成処
理が行われる。図１６（ａ），（ｂ）に示すように、ス
テップＳ０では、演算器ＡＬＵ４のＡ入力としてＯＰ１
の（変調波）位相データＰＧｆ１が入力され、演算器Ａ
ＬＵ４のＢ入力としてフィードバック波形データＦＲが
入力される状態に設定される。詳しくは、所定のタイミ
ングでＤＳＰ１のＲＡＭ１（図５）から当該チャンネル
についてのオペレータＯＰ１の位相データＰＧｆ１が読
み出され、これがデータ＃ＲＡＭ１としてデータバスＤ
ＢＵＳを介して図７のＤＳＰ４に与えられ、図７におけ
るリズム音発生器５２を通過してセレクタ５０に入力さ
れ、選択される。一方、図７のＲＡＭ４から当該チャン
ネルのフィードバック波形データＦＲが読み出され、該
データＦＲがデータ＃ＲＡＭ４としてセレクタ５１に入
力され、選択される。ＲＡＭ４では、自己フィードバッ
クＦＭ演算に使用するために、オペレータＯＰ１で生成
した波形データをフィードバック波形データＦＲとして
記憶しておく記憶領域を有している。なお、通常、ＦＭ
合成モードでは、リズム音発生器５２は使用されず、デ
ータ＃ＲＡＭ１として与えられるデータは何も変更され
ずに通過してセレクタ５０に入力される。こうして、演
算器ＡＬＵ４では、ＯＰ１の位相データＰＧｆ１にフィ
ードバック波形データＦＲが加算される。これにより、
オペレータＯＰ１の波形発生用の位相データＰＧｆ１が
自己の発生波形によって自己フィードバック変調される
ことになる。
【０２４１】ステップＳ０の処理に対応して、図７のセ
レクタ６４でβ入力が選択される。したがって、演算器
ＡＬＵ４の上記演算結果データが、遅延回路５５及びオ
ーバーフロー／アンダーフローコントローラ５６を経由
した後、ウェーブシェイプシフタ６０，遅延回路６１，
ログｓｉｎテーブル６２及び遅延回路６３を経てセレク
タ６４から出力される。ウェーブシェイプシフタ６０で
は、パラメータＷＦ１に応じて、前述と同様に、特定位
相区間での位相値変換処理を行う。ただし、このとき供
給されるパラメータＷＦ１は、ＦＭ合成用オペレータＯ
Ｐ１のために用意されたものである。ログｓｉｎテーブ
ル６２では、上記のように自己フィードバック変調され
且つ必要に応じて位相値変換処理が施されたＯＰ１用の
位相データＰＧｆ１に応じて、対数値で表現されたｓｉ
ｎ波形データを読み出す。こうして、ステップＳ０の処
理によって、オペレータＯＰ１における自己フィードバ
ックＦＭ演算と波形データの生成処理がなされる。
【０２４２】セレクタ６４のβ入力を介して選択された
対数表現から成るオペレータＯＰ１の波形データ（例え
ば変調波波形データ）は、シフト／ログ−リニア変換器
６５をそのまま通過し、上記各遅延回路５３，５５，６
１，６３による通算４クロックの遅延の後のステップＳ
４のタイミングで、レジスタＲＥＧ４に書き込まれる
（図１６（ｄ）参照）。勿論、実現しようとするＦＭ演
算アルゴリズムによっては、オペレータＯＰ１で自己フ
ィードバックＦＭを行わないものがある。その場合は、
上記ステップＳ０において、ＲＡＭ４からのフィードバ
ック波形データＦＲの読出しを行わないか又はセレクタ
５１でいずれの入力データも選択しないように制御する
ものとする。これにより、演算器ＡＬＵ４ではＯＰ１の
位相データＰＧｆ１を変更せずにまま出力し、自己フィ
ードバックＦＭされない波形データがログｓｉｎテーブ
ル６２から読み出される。
【０２４３】（２）ステップＳ５におけるＤＳＰ４の動
作 ステップＳ５では、オペレータＯＰ１の波形データの振
幅レベルを制御する演算を行う。図１６（ａ），（ｂ）
に示すように、ステップＳ５では、演算器ＡＬＵ４のＡ
入力として振幅レベルデータＬＶＬ１が入力され、演算
器ＡＬＵ４のＢ入力としてデータ＃ＲＥＧ４が入力され
る状態に設定される。詳しくは、ＤＳＰ２のＲＡＭ２か
ら当該チャンネルについてのオペレータＯＰ１の振幅レ
ベルを設定する対数表現の振幅レベルデータＬＶＬ１が
読み出され、該データＬＶＬ１がデータ＃ＲＡＭ２とし
てデータバスＤＢＵＳを介してＤＳＰ４に与えられ、図
７のセレクタ５０に入力される。セレクタ５０では、こ
のデータ＃ＲＡＭ２つまりＬＶＬ１を選択する。一方、
前記ステップＳ４でレジスタＲＥＧ４に取り込まれたオ
ペレータＯＰ１の波形データの対数値データが、レジス
タＲＥＧ４からデータ＃ＲＥＧ４として出力され、セレ
クタ５１で選択される。従って、対数表現からなるＯＰ
１の波形データと振幅レベルデータＬＶＬ１が演算器Ａ
ＬＵ４で加算され、真数のレベルでは、振幅レベルデー
タＬＶＬ１をＯＰ１の波形データに乗算する処理を行う
ことになる。振幅レベルデータＬＶＬ１は時間的に変化
するエンベロープデータからなっており、オペレータＯ
Ｐ１から発生する波形データが変調波波形データの場合
は、変調波信号の振幅制御係数つまり変調指数として機
能する。
【０２４４】このステップＳ５の処理に対応して、図７
のセレクタ６４ではα入力が選択される。したがって、
遅延回路５５及びオーバーフロー／アンダーフローコン
トローラ５６を経由した演算器ＡＬＵ４の演算結果が、
遅延回路５７を経てログ−リニア変換器５８に与えられ
て真数に変換され、遅延回路５９を経てセレクタ６４か
ら出力される。セレクタ６４から出力された真数表現か
らなる振幅レベル制御済みのＯＰ１の波形データは、上
記各遅延回路５３，５５，５７，５９による通算４クロ
ックの遅延ののち、シフト／ログ−リニア変換器６５を
そのまま通過し、後述するステップＳ９のタイミングで
レジスタＲＥＧ４に書き込まれる（図１６（ｄ）参照）
と共に、遅延回路６７を経て更に１クロック遅延された
ステップＳ１０のタイミングで、ＲＡＭ４の当該チャン
ネルのＯＰ１の波形データＴＲ１の記憶領域にストアさ
れる（図１６（ｅ）参照）。ステップＳ１０のタイミン
グでＲＡＭ４の所定記憶領域にストアされた波形データ
ＴＲ１が当該チャンネルのオペレータＯＰ１で生成出力
する波形データに相当する。
【０２４５】（３）ステップＳ９，Ｓ１１，Ｓ１４にお
けるＤＳＰ４の動作 これらのステップＳ９，Ｓ１１，Ｓ１４では、オペレー
タＯＰ１の自己フィードバックレベル制御を行う共に、
自己フィードバックによるハンチング（若しくは発振）
現象を防止するための処理を行う。まず、ステップＳ９
では、ＲＡＭ４の所定記憶領域にストアされている当該
チャンネルのオペレータＯＰ１の波形データＴＲ１（前
回のサンプリングサイクルで生成された波形データに相
当する）が読み出され、データ＃ＲＡＭ４としてセレク
タ５１に入力されて選択される。セレクタ５０では、い
ずれのデータも選択されない。従って、前回のサンプリ
ングサイクルで生成されたＯＰ１の波形データＴＲ１
が、遅延回路５４を経て演算器ＡＬＵ４をそのまま通過
し、遅延回路５５及びオーバーフロー／アンダーフロー
コントローラ５６を経由し、通算２クロックの遅延のの
ち、ステップＳ１１のタイミングで、データ＃４として
出力される（図１６（ｃ）参照）。
【０２４６】ステップＳ１１では、上記データ＃４とし
て出力された前回のサンプリングサイクルで生成された
ＯＰ１の波形データＴＲ１がセレクタ５０に入力され、
選択される。また、ステップＳ９の処理によってレジス
タＲＥＧ４に記憶された今回のサンプリングサイクルで
生成されたＯＰ１の波形データＴＲ１がデータ＃ＲＥＧ
４としてセレクタ５１に入力され、選択される。これに
より、当該チャンネルに関する前回及び今回の２つのサ
ンプリングサイクルで生成されたＯＰ１の波形データＴ
Ｒ１が演算器ＡＬＵ４で加算される。このように前回及
び今回の２つのサンプリングサイクルで生成されたＯＰ
１の波形データＴＲ１を加算する理由は、自己フィード
バックによるハンチング（若しくは発振）現象を防止す
るためである。
【０２４７】このステップＳ１１での処理に対応して、
図７においては、セレクタ６４でγ入力が選択され、か
つ、フィードバックレベル指定パラメータＦＢＬに従っ
てコントローラ６６からフィードバックレベル制御係数
が発生され、シフト／ログ−リニア変換器６５ではこの
フィードバックレベル制御係数に応じた量だけ入力デー
タをシフトダウンすると共に、ハンチング現象防止用の
上記加算処理に伴う平均化演算（１／２演算）のために
更に１ビットのシフトダウン処理を行う。したがって、
演算器ＡＬＵ４の演算結果が、遅延回路５５，オーバー
フロー／アンダーフローコントローラ５６を経てそのま
まセレクタ６４から出力され、シフト／ログ−リニア変
換器６５によるシフトダウン処理によって平均化演算と
フィードバックレベル制御演算とが施される。シフト／
ログ−リニア変換器６５の出力は、遅延回路６７を経て
ＲＡＭ４に入力され、上記各遅延回路５３，５４，５
５，６７による通算３クロックの遅延の後のステップＳ
１４のタイミングで、ＲＡＭ４の当該チャンネルのフィ
ードバック波形データＦＲの記憶領域にストアされる
（図１６（ｅ）参照）。
【０２４８】上述のステップＳ０，Ｓ４，Ｓ５，Ｓ９，
Ｓ１１，Ｓ１４の処理によるオペレータＯＰ１における
波形データＴＲ１及びフィードバック波形データＦＲの
生成処理は、図１４の演算機能展開図においては、位相
データＰＧｆ１がノイズ付与器５２（Ｓ０，Ｓ１０）に
入力され、その後の経路を経てレジスタＲＡＭ４（Ｓ
７）に波形データＴＲ１としてストアされるまでの経
路、及びフィードバックレベルコントローラ及びレジス
タ６５＆ＲＡＭ４（Ｓ９ＦＭ，Ｓ１１ＦＭ）でフィード
バックレベル制御されると共にフィードバック波形デー
タＦＲとしてストアされるまでの経路、に対応してい
る。この場合、セレクタＳＥＬ２は、フィードバックレ
ベルコントローラ及びレジスタ６５＆ＲＡＭ４（Ｓ９Ｆ
Ｍ，Ｓ１１ＦＭ）つまりＲＡＭ４からフィードバック波
形データＦＲを読み出して加算器ＡＬＵ４（Ｓ０，Ｓ１
０）に与えるようにする機能に対応している。
【０２４９】（４）ステップＳ１０におけるＤＳＰ４の
動作 ステップＳ１０ではオペレータＯＰ２の波形データ生成
処理が行われる。図１６（ａ），（ｂ）に示すように、
ステップＳ１０では、演算器ＡＬＵ４のＡ入力としてＯ
Ｐ２の位相データＰＧｆ２（搬送波位相データ）が入力
され、演算器ＡＬＵ４のＢ入力としてＯＰ１の波形デー
タＴＲ１（変調波波形データ）が入力される状態に設定
される。詳しくは、所定のタイミングでＤＳＰ１のＲＡ
Ｍ１（図５）から当該チャンネルについてのオペレータ
ＯＰ２の位相データＰＧｆ２が読み出され、これがデー
タ＃ＲＡＭ１としてデータバスＤＢＵＳを介して図７の
ＤＳＰ４に与えられ、図７におけるリズム音発生器５２
を通過してセレクタ５０に入力され、選択される。一
方、図７のＲＡＭ４から当該チャンネルのＯＰ１の波形
データＴＲ１が読み出され、該データＴＲ１がデータ＃
ＲＡＭ４としてセレクタ５１に入力され、選択される。
従って、演算器ＡＬＵ４では、ＯＰ２の位相データＰＧ
ｆ２（搬送波位相データ）にＯＰ１の波形データＴＲ１
（変調波波形データ）が加算され、周波数変調演算が行
われる。
【０２５０】ステップＳ１０の処理に対応して、図７の
セレクタ６４でβ入力が選択される。したがって、演算
器ＡＬＵ４の上記演算結果データが、遅延回路５５及び
オーバーフロー／アンダーフローコントローラ５６を経
由した後、ウェーブシェイプシフタ６０，遅延回路６
１，ログｓｉｎテーブル６２及び遅延回路６３を経てセ
レクタ６４から出力される。ウェーブシェイプシフタ６
０では、パラメータＷＦ２に応じて、前述と同様に、特
定位相区間での位相値変換処理を行う。ただし、このと
き供給されるパラメータＷＦ２は、ＦＭ合成用オペレー
タＯＰ２のために用意されたものである。ログｓｉｎテ
ーブル６２では、上記のように周波数変調され且つ必要
に応じて位相値変換処理が施されたＯＰ２用の位相デー
タＰＧｆ２に応じて、対数値で表現されたｓｉｎ波形デ
ータを読み出す。こうして、ステップＳ１０の処理によ
って、オペレータＯＰ２におけるＦＭ演算とこれに基づ
くＦＭ合成された波形データの生成処理がなされる。
【０２５１】セレクタ６４のβ入力を介して選択された
対数表現から成るオペレータＯＰ２の波形データ（すな
わちＦＭ合成された波形データ）は、シフト／ログ−リ
ニア変換器６５をそのまま通過し、上記各遅延回路５
３，５５，６１，６３による通算４クロックの遅延の後
のステップＳ１４のタイミングで、レジスタＲＥＧ４に
書き込まれる（図１６（ｄ）参照）。勿論、実現しよう
とするＦＭ演算アルゴリズムによっては、オペレータＯ
Ｐ２でＦＭ演算を行わないものがある。その場合は、上
記ステップＳ１０において、ＲＡＭ４からの波形データ
ＴＲ１の読出しを行わないか又はセレクタ５１でいずれ
の入力データも選択しないように制御するものとする。
これにより、演算器ＡＬＵ４ではＯＰ２の位相データＰ
Ｇｆ２を変更せずにまま出力し、ＦＭ合成されない波形
データがログｓｉｎテーブル６２から読み出される。
【０２５２】（５）ステップＳ１５におけるＤＳＰ４の
動作 ステップＳ１５では、前記ステップＳ５と同様に、オペ
レータＯＰ２の生成波形データの振幅レベルを制御する
演算を行う。ステップＳ１５での処理手順は前記ステッ
プＳ５とほぼ同様である。ただし、ステップＳ１５で
は、ＤＳＰ２のＲＡＭ２から当該チャンネルについての
オペレータＯＰ２の振幅レベルを設定する対数表現の振
幅レベルデータＬＶＬ２が読み出されてデータ＃ＲＡＭ
２としてセレクタ５０で選択されて演算器ＡＬＵ４のＡ
入力に与えられ、前記ステップＳ１４でレジスタＲＥＧ
４に取り込まれたオペレータＯＰ２の生成波形データの
対数値データがデータ＃ＲＥＧ４としてセレクタ５１で
選択されて演算器ＡＬＵ４のＢ入力に与えられる。従っ
て、対数表現からなるＯＰ２の生成波形データ（ＦＭ合
成された波形データ）と振幅レベルデータＬＶＬ２が演
算器ＡＬＵ４で加算され、真数のレベルでは、振幅レベ
ルデータＬＶＬ２をＯＰ２の生成波形データに乗算する
処理を行うことになる。振幅レベルデータＬＶＬ２は時
間的に変化するエンベロープデータからなっており、オ
ペレータＯＰ２から発生する波形データの出力音量レベ
ルを設定する音量レベル設定データとして機能する。
【０２５３】このステップＳ１５の処理に対応して、図
７のセレクタ６４ではα入力が選択され、演算器ＡＬＵ
４の演算結果をログ−リニア変換器５８で真数に変換し
たデータが該セレクタ６４で選択出力される。セレクタ
６４から出力された真数表現からなる振幅レベル制御済
みのＯＰ２の生成波形データ（ＦＭ合成波形データ）
は、各遅延回路５３，５５，５７，５９による通算４ク
ロックの遅延ののち、シフト／ログ−リニア変換器６５
をそのまま通過し、ステップＳ１９のタイミングでレジ
スタＲＥＧ４に書き込まれる（図１６（ｄ）参照）。こ
うしてレジスタＲＥＧ４にストアされた、真数表現から
なる振幅レベル制御済みのＯＰ２の生成波形データ（Ｆ
Ｍ合成波形データ）は、３クロック後の次のチャンネル
に関するステップＳ１のときに後述するように演算処理
され、更にその３クロック後のステップＳ４のときにＲ
ＡＭ４の当該チャンネルのＯＰ２の波形データＴＲ２の
記憶領域にストアされる（図１６（ｃ）及び（ｅ）参
照）。
【０２５４】（６）ステップＳ２０，Ｓ１，Ｓ４におけ
るＤＳＰ４の動作 ステップＳ２０では、或る特定のＦＭ演算アルゴリズム
が選択されていることを条件に、ＲＡＭ４の当該チャン
ネルのＯＰ１の波形データＴＲ１の記憶領域から該デー
タＴＲ１を読み出し、データ＃ＲＡＭ４としてセレクタ
５１に入力し、該セレクタ５１で選択する処理を行う。
このとき、演算器ＡＬＵ４のＡ入力には何も入力しな
い。従って、ＯＰ１の波形データＴＲ１が、遅延回路５
４を経て演算器ＡＬＵ４をそのまま通過し、遅延回路５
５及びオーバーフロー／アンダーフローコントローラ５
６を経由し、通算２クロックの遅延ののち、次のチャン
ネルのステップＳ１のタイミングで、データ＃４として
出力される（図１６（ｃ）参照）。
【０２５５】次のチャンネルのステップＳ１では、図１
６（ａ），（ｂ）に示すように、演算器ＡＬＵ４のＡ入
力としてデータ＃４（つまりＯＰ１の波形データＴＲ
１）を選択入力し、演算器ＡＬＵ４のＢ入力としてデー
タ＃ＲＥＧ４（つまり上記ステップＳ１９のタイミング
でレジスタＲＥＧ４にストアされた、真数表現からなる
振幅レベル制御済みのＯＰ２の生成波形データ）を選択
入力する。従って、ＯＰ１の波形データＴＲ１とＯＰ２
の波形データが、演算器ＡＬＵ４で加算される。このス
テップＳ１の処理に対応して、セレクタ６４でγ入力が
選択される。したがって、演算器ＡＬＵ４の結果が、遅
延回路５５，オーバーフロー／アンダーフローコントロ
ーラ５６を経てそのままセレクタ６４から出力され、シ
フト／ログ−リニア変換器６５をそのまま通過して遅延
回路６７を経由してＲＡＭ４に入力される。従って、ス
テップＳ１の処理に対応する演算器ＡＬＵ４の結果が、
各遅延回路５３，５４，５５，６７による通算３クロッ
クの遅延ののち、ステップＳ４のタイミングでＲＡＭ４
の当該チャンネルの波形データＴＲ２の記憶領域にスト
アされる（図１６（ｅ）参照）。
【０２５６】なお、上記特定のＦＭ演算アルゴリズムが
選択されていない場合は、上記ステップＳ２０におい
て、ＲＡＭ４からのＯＰ１の波形データＴＲ１の読出し
を行わないか又はセレクタ５１でいずれの入力データも
選択しないように制御するものとする。これにより、ス
テップＳ１における演算器ＡＬＵ４の演算ではＯＰ２の
生成波形データ（ＦＭ合成波形データ）を変更せずにそ
のまま出力し、これがステップＳ４のタイミングでＲＡ
Ｍ４の当該チャンネルの波形データＴＲ２の記憶領域に
ストアされる。こうして、最終的には、ＲＡＭ４におけ
る所定の記憶領域にストアされた波形データＴＲ２が、
ＦＭ合成方式によって合成された楽音信号の波形データ
として利用される。
【０２５７】上述のステップＳ１０，Ｓ１４，Ｓ１５，
Ｓ１９，Ｓ２０，Ｓ１，Ｓ４の処理によるオペレータＯ
Ｐ２におけるＦＭ合成波形データの生成処理は、図１４
の演算機能展開図においては、位相データＰＧｆ２がノ
イズ付与器５２（Ｓ０，Ｓ１０）に入力され、その後の
経路を経てレジスタＡＬＵ４＆ＲＡＭ４（Ｓ１７，Ｓ２
０，Ｓ１）に波形データＴＲ２としてストアされるまで
の経路に対応している。この場合、セレクタＳＥＬ２
は、レジスタＲＡＭ４（Ｓ７）つまりＲＡＭ４からＯＰ
１の波形データＴＲ１を読み出して加算器ＡＬＵ４（Ｓ
０，Ｓ１０）に与えるようにする機能に対応している。
【０２５８】（７）その他の説明 図１６のステップＳ１３，Ｓ１６，Ｓ１８，Ｓ２では、
図１３の同じステップと同様に、ノイズフォルマント音
波形データの作成処理を行い、当該チャンネルのノイズ
波形データＴＲｕをＲＡＭ４の所定の記憶領域にストア
する。なお、図１６のステップＳ２，Ｓ１２では、図１
３における対応するステップと同様に窓関数位相データ
ＰＧｗ１，ＰＧｗ２の演算処理に関わっているが、ＦＭ
合成においては、これらの位相データは全く使用しない
ので、無意味な処理である。プログラム作成の簡略化の
都合上、フォルマント音合成プログラムと一部重複して
いるだけであるから、これらのステップの動作内容をす
べて無にしたプログラムを使用してもよい。
【０２５９】以上のようなＤＳＰ４におけるＦＭ合成演
算処理によって作成され、ＲＡＭ４に記憶された各チャ
ンネル毎の波形データＴＲ２及びＴＲｕ（必要に応じて
ＴＲ１も）は、前述したＤＳＰ１における「ミキシング
演算」のために、ＤＳＰ４のＲＡＭ４から読み出されて
データバスＤＢＵＳを介してＤＳＰ１に与えられ、該Ｄ
ＳＰ１における図１５の前記ステップＳ１１，Ｓ１２，
Ｓ１９，Ｓ２０の処理によって、パンニング用のパラメ
ータＰＡＮ，ｕＰＡＮに応じた左右レベル制御されると
共に全チャンネル分合計されて、夫々左右の楽音混合デ
ータＭＩＸＬ，ＭＩＸＲとして出力され、これがデータ
バスＤＢＵＳ及びインターフェースＤＩＦを介してＤＡ
変換器ＤＡＣに送られ、サウンドシステムＳＳに与えら
れることになる。
【０２６０】参考のために、上述したような各ＤＳＰ１
〜ＤＳＰ４の協働によって実現されるＦＭ合成用のオペ
レータＯＰ１，ＯＰ２の機能ブロック図を示すと図２０
のようであり、ＦＭ演算アルゴリズムの例を機能ブロッ
ク図によって示すと図２１（ａ），（ｂ）のようであ
る。図２０において、ピッチ周波数ナンバーＦＮＵＭに
応じて変調波又は搬送波の位相データＰＧｆ１又はＰＧ
ｆ２を発生する位相発生器ＰＧの機能は、前述の通りＤ
ＳＰ１によって実現されている。また、この位相データ
ＰＧｆ１又はＰＧｆ２を、フィードバック波形データＦ
Ｒ又は変調波波形データＴＲ１によって変調する加算器
ＡＤと、この加算出力によって波形データを読み出す波
形メモリＳＷＭと、読み出した波形データに振幅レベル
データＬＶＬ１又はＬＶＬ２を乗算する乗算器ＭＵＬと
を含む部分の機能は、前述の通りＤＳＰ４によって実現
されている。また、振幅レベルデータＬＶＬ１又はＬＶ
Ｌ２を発生するエンベロープ発生器ＥＧの機能はＤＳＰ
２によって実現されている。
【０２６１】図２１の（ａ）は、楽音合成アルゴリズム
パラメータＡＬＧの値が「１」のときに指定されるＦＭ
演算アルゴリズムを示している。このアルゴリズムでは
オペレータＯＰ１が自己フィードバックＦＭ演算を行
い、その生成波形データＴＲ１を変調波波形データとし
て、オペレータＯＰ２の位相データＰＧｆ２を位相変調
し、ＦＭ合成された波形データがオペレータＯＰ２の生
成波形データＴＲ２として出力される。そのためには、
図１６のステップＳ０では、ＡＬＵ４のＢ入力としてフ
ィードバック波形データＦＲを供給してオペレータＯＰ
１が自己フィードバックＦＭ演算を行うようにし、ステ
ップＳ１０では、ＡＬＵ４のＢ入力として波形データＴ
Ｒ１を供給してオペレータＯＰ２で位相データＰＧｆ２
に波形データＴＲ１を加算するようにし、ステップＳ２
０では、ＡＬＵ４のＢ入力として波形データＴＲ１を供
給しないようにしてその後のステップＳ１でＴＲ１とＴ
Ｒ２の加算が実質的に行われないようにする。
【０２６２】図２１の（ｂ）は、楽音合成アルゴリズム
パラメータＡＬＧの値が「２」のときに指定されるＦＭ
演算アルゴリズムを示している。このアルゴリズムで
は、オペレータＯＰ１が自己フィードバックＦＭ演算を
行うが、オペレータＯＰ２ではＦＭ演算を行わず、両者
の生成波形データＴＲ１とＴＲ２を加算して出力する。
そのためには、図１６のステップＳ０では、ＡＬＵ４の
Ｂ入力としてフィードバック波形データＦＲを供給して
オペレータＯＰ１が自己フィードバックＦＭ演算を行う
ようにし、ステップＳ１０では、ＡＬＵ４のＢ入力とし
て波形データＴＲ１を供給しないようにしてオペレータ
ＯＰ２で位相データＰＧｆ２の変調が行われないように
し、ステップＳ２０では、ＡＬＵ４のＢ入力として波形
データＴＲ１を供給してその後のステップＳ１でＴＲ１
とＴＲ２の加算が実質的に行われるようにする。なお、
図２１（ａ），（ｂ）において、ノイズフォルマント音
発生部ＮＦＧは、ＤＳＰ３，ＤＳＰ４においてノイズ波
形データＴＲｕを発生する処理機能に対応するものであ
る。このノイズ波形データＴＲｕをＦＭ合成した楽音波
形データに加算する処理は、ＤＳＰ１の「ミキシング演
算」の処理機能に対応している。勿論、ノイズ波形デー
タＴＲｕを付加するか否かは適宜選択可能である。な
お、上記以外の任意のＦＭ演算アルゴリズムが適宜実現
可能であることは言うまでもない。
【０２６３】〔変更例の説明〕以上述べた通り、本発明
に係るディジタル信号処理装置では、複数のディジタル
シグナルプロセッサＤＳＰ１〜ＤＳＰ４の協働に基づ
き、楽音波形合成演算が行われる。尚、上記実施例で
は、ディジタル楽音波形合成のための演算及び処理を、
４個のディジタルシグナルプロセッサに分担させて割り
振っているが、これに限らず、任意の複数個のディジタ
ルシグナルプロセッサに分担させて処理させるようにし
てよい。また、この実施例では、ディジタル楽音波形合
成のための演算及び処理を、「位相演算」，「エンベロ
ープ演算」，「ノイズ演算」，「波形生成演算」，「ミ
キシング演算」の５種類に分類しているが、これに限ら
ず、適宜の種類の演算に分類するようにしてよい。
【０２６４】すなわち、上記実施例では、ディジタル楽
音波形合成のための一連の演算処理を、「位相演算」，
「エンベロープ演算」，「ノイズ演算」，「波形生成演
算」，「ミキシング演算」の５種類に分類し、これを４
つのＤＳＰ１〜ＤＳＰ４に分担させて割り振っている
が、演算処理の分割の仕方及びＤＳＰの使用数は、実現
すべき楽音処理の使用や楽音発生チャンネル数及びＤＳ
Ｐの能力等に応じて、適宜定めることができるものであ
る。例えば、楽音発生チャンネル数を増す場合は、同じ
演算処理を行う複数のＤＳＰを異なるチャンネルグルー
プに対応して併設するようにしてもよい。また、この発
明に係る１つのシステムの中に組み込むＤＳＰの数を適
宜に増加又は減少することができるように構成してもよ
い。例えば、特にＤＳＰの増加に対応できるように、図
１のパラメータバスＰＢＵＳ及びデータバスＤＢＵＳを
延長又は拡張できるように構成し、必要な数のＤＳＰを
増設できるようにしてよい。その場合、ＤＳＰのみなら
ず、パラメータ供給制御を行うためのマイクロコンピュ
ータＣＯＭ側の制御プロセッサ（ＣＰＵ）やメモリ、各
種入出力インターフェース等も必要に応じて増設するよ
うにしてよい。それによって、演算処理機能の追加や楽
音発生チャンネルの増加に対処することができる。
【０２６５】また、上記実施例では、楽音合成方式とし
てフォルマント音合成方式とＦＭ合成方式の２種類の方
式が実現可能であり、夫々に対応するマイクロプログラ
ムをディジタルシグナルプロセッサに記憶させるように
しているが、これに限らず、更に別の楽音波形合成方式
によるマイクロプログラムを記憶させる、若しくは別の
２種類の楽音波形合成方式によるマイクロプログラムを
記憶させる、若しくは、いずれか１種類の楽音波形合成
方式によるマイクロプログラムのみを記憶させる等々、
任意に変形してよい。また、本発明は、上記実施例のよ
うにディジタル楽音波形合成のための演算及び処理を複
数のディジタルシグナルプロセッサに分担させて実行す
る例に限らず、残響，コーラス，ピッチチェンジのよう
な各種の楽音効果を付与するための演算及び処理機能を
複数のディジタルシグナルプロセッサに分担させ、それ
らの協働によって各楽音効果若しくは音響効果の付与処
理を行うようにしてもよい。その場合、処理の対象とな
るディジタル楽音信号若しくはサウンド信号が、ディジ
タル信号処理部に入力され、処理される。勿論、ディジ
タル楽音波形合成処理と楽音効果等の付与処理とを組み
合わせて実行するように構成してもよい。更には、人声
音のような音声音を合成若しくは処理する装置において
もこの発明を適用することができるし、ビデオゲームや
ビデオ・オーディオソフト等で使用する擬音等の効果音
を合成若しくは処理する装置においてもこの発明を適用
することができるものであり、要するにサウンド信号の
合成及び／または処理の全般においてこの発明を適用す
ることができる。
【０２６６】また、各ＤＳＰ１〜ＤＳＰ４におけるマイ
クロプログラム供給部５（図３）でのマイクロプログラ
ムの記憶法は、必要なすべてのマイクロプログラムをゲ
ートアレイによって固定的に記憶しておき、楽音合成ア
ルゴリズムの指定に応じて任意のマイクロプログラムを
選択読み出しするようにしてもよいし、または、記憶す
るマイクロプログラム内容をマイクロコンピュータ部Ｃ
ＯＭ側の制御によって任意に書き替えることができるよ
うにしたものでもよい。後者のようなプログラム書き替
え法を採用する場合、全ステップの書替えを行うのでは
なく、例えば前述のフォルマント音合成方式とＦＭ合成
方式との間で共通部分や無視できる部分があったよう
に、共通部分や無視できる部分のプログラムは書き替え
ずに、必要な部分の一部書替えのみを行うようにすると
よい。そうすると、プログラム書替えに要する時間が短
くて済み、また、マイクロコンピュータ部ＣＯＭ側で用
意しておくべき書替え用のマイクロプログラムデータは
全ステップのデータである必要がなくなるので、記憶容
量を節約することができる。また、上記実施例において
は各ＤＳＰ１〜ＤＳＰ４毎にマイクロプログラム供給部
５を設けたが、これに限らず、各ＤＳＰに対応するマイ
クロプログラムを記憶したメモリ（あるいはゲートアレ
イ）をそれぞれ共通のプログラムカウンタ（あるいはプ
ログラムカウンタに類するタイミング信号発生器）で順
次演算ステップに合わせて読み出し、各ＤＳＰに対して
それぞれに対応するマイクロプログラムを供給するよう
な方式としてもよい。
【０２６７】なお、上記実施例において、或るＤＳＰ
（例えばＤＳＰ１）で作成してそのＲＡＭに記憶してい
るデータを、他のＤＳＰ（例えばＤＳＰ４）で利用する
場合、各ＤＳＰ毎のマイクロプログラムに従って夫々の
読み出し動作や取り込み動作を行い、結果的に複数ＤＳ
Ｐによる協働した処理が行えるようになっている。しか
し、本発明は、このように各ＤＳＰ毎のマイクロプログ
ラムに従って夫々の読み出し動作や取り込み動作を行う
実施態様に限定されるものではなく、例えば、或るＤＳ
Ｐ（例えばＤＳＰ１）で作成してそのＲＡＭに記憶して
いるデータを、他のＤＳＰ（例えばＤＳＰ４）で利用し
たい場合、該他のＤＳＰ（例えばＤＳＰ４）から或るＤ
ＳＰ（例えばＤＳＰ１）に対して要求信号を送出し、そ
の要求信号に応じて或るＤＳＰ（例えばＤＳＰ１）では
必要なデータをそのＲＡＭから読み出して、該他のＤＳ
Ｐ（例えばＤＳＰ４）に与えるようにしてもよい。
【０２６８】〔チャンネル同期動作の追加説明〕各チャ
ンネル毎のチャンネル同期動作フラグＲＢＰの値に応じ
た同期発音制御例について更に説明する。図２２及び図
２３は、前述のような各ＤＳＰ１〜ＤＳＰ４の協働によ
って時分割的に実現される各楽音発生チャンネルＣＨ1
〜ＣＨ18を、概念的に、並列的に図示した機能的ブロッ
ク図である。図２２は、全チャンネルＣＨ1〜ＣＨ18の
チャンネル同期動作フラグＲＢＰの値が「０」の状態、
すなわち、どのチャンネルも他のチャンネルとの同期発
音制御を行わない状態を示す。ＫＯＮ1〜ＫＯＮ18は各
チャンネル毎のキーオン信号ＫＯＮであり、また、ＦＮ
ＵＭ1〜ＦＮＵＭ18は各チャンネル毎のピッチ周波数ナ
ンバーＦＮＵＭである。この状態では、マイクロコンピ
ュータ部ＣＯＭ及びインタフェースＣＩＦを介して、夫
々のチャンネルに対応して独立に供給されるキーオン信
号ＫＯＮ1〜ＫＯＮ18及びピッチ周波数ナンバーＦＮＵ
Ｍ1〜ＦＮＵＭ18が、各チャンネルＣＨ1〜ＣＨ18に個別
に与えられる。また、各チャンネルＣＨ1〜ＣＨ18に対
応するその他のパラメータ群（図１９に示したＦＮＵＭ
とＫＯＮ以外のパラメータ群）も、マイクロコンピュー
タ部ＣＯＭ及びインタフェースＣＩＦを介して夫々のチ
ャンネルに対応して与えられる。各チャンネルＣＨ1〜
ＣＨ18では、これらのパラメータに基づき、指定された
楽音合成アルゴリズムに従う音色特徴を持つ楽音信号
を、独自の音高と発音タイミングで、夫々発生する。図
２３は、いくつかのチャンネルについて、チャンネル同
期動作フラグＲＢＰの値が「１」の状態、すなわち、他
のチャンネルとの同期発音指定がなされている状態を例
示的に示す。図の例では、チャンネルＣＨ1がＲＢＰ＝
０，チャンネルＣＨ2〜ＣＨkが夫々ＲＢＰ＝１，チャン
ネルＣＨk+1，ＣＨk+2が夫々ＲＢＰ＝０，チャンネルＣ
Ｈk+3がＲＢＰ＝１、チャンネルＣＨ18がＲＢＰ＝０の
例を示している。なお、ｋは適宜の数とする。
【０２６９】前述の通り、ＲＢＰ＝１のチャンネルで
は、それより小さなチャンネル番号の隣接チャンネルに
発音同期するよう制御されるので、図２３の例では、チ
ャンネルＣＨ2はチャンネルＣＨ1に発音同期するよう制
御され、また、チャンネルＣＨ2〜ＣＨｋではすべてＲ
ＢＰ＝１であるから、結局、これらのチャンネルＣＨ2
〜ＣＨkは、すべて、それより小さなチャンネル番号の
順次隣接チャンネルのうちチャンネル同期動作フラグＲ
ＢＰの値が「０」であるチャンネルＣＨ1に発音同期す
るよう制御される。こうして、チャンネルＣＨ2〜ＣＨk
がチャンネルＣＨ1に発音同期するよう指定され、これ
らのチャンネルＣＨ2〜ＣＨkには、すべて同じチャンネ
ルＣＨ1のキーオン信号ＫＯＮ1及びピッチ周波数ナンバ
ーＦＮＵＭ1が供給されて、同じ音高及び発音タイミン
グで楽音信号が夫々発生される。その他のパラメータ群
（図１９に示したＦＮＵＭとＫＯＮ以外のパラメータ
群）は、夫々のチャンネルＣＨ1〜ＣＨk毎に独立に与え
られる個別のデータからなるものであるので、各チャン
ネルＣＨ1〜ＣＨkで発生される楽音信号の音高と発音タ
イミングは共通であるが、音色等その他の楽音特性は、
夫々のチャンネルに対応する特有のものである。従っ
て、例えば、各チャンネルＣＨ1〜ＣＨkでの楽音合成方
式としてフォルマント音合成方式を採用する場合は、夫
々のフォルマント周波数ナンバーＦＯＲＭ等を異ならせ
ることにより、音高と発音タイミングは同じであるが、
フォルマント中心周波数が異なる複数の楽音信号を各チ
ャンネルＣＨ1〜ＣＨkで合成することができ、結果的
に、多フォルマント構造の１つの楽音信号を合成するこ
とと等価となる。勿論、発音同期すべき各チャンネルＣ
Ｈ1〜ＣＨkでの楽音合成方式としてはフォルマント音合
成方式に限らず、ＦＭ合成方式であってもよく、若しく
は或るチャンネルはフォルマント音合成方式、別のチャ
ンネルはＦＭ方式、というように両方式を混在させたも
のであってもよく、その場合も複数の倍音成分群の組合
せからなる楽音信号を容易に合成することができる。
【０２７０】更に、図２３の例では、チャンネルＣＨk+
1とＣＨk+2が夫々ＲＢＰ＝０であるから、これらのチャ
ンネルＣＨk+1とＣＨk+2では夫々独自のキーオン信号Ｋ
ＯＮk+1，ＫＯＮk+2とピッチ周波数ナンバーＦＮＵＭk+
1，ＦＮＵＭk+2及びその他のパラメータに基づき、夫々
独立に楽音信号が発生される。また、チャンネルＣＨk+
3ではＲＢＰ＝１であるから、その前のチャンネルＣＨk
+2に発音同期するように制御される。以下、同様に、残
りのチャンネルについても、夫々のチャンネル同期動作
フラグＲＢＰの値に応じて、隣接チャンネルとの発音同
期又は非同期の制御がなされる。上記実施例において、
発音同期すべきことが指定された或るチャンネルＣＨk
のキーオン信号ＫＯＮkとピッチ周波数ナンバーＦＮＵ
Ｍkを所定チャンネルＣＨk-1（つまり隣接チャンネル）
のものに変更又は一致すなわち同期化させる処理は、図
１の構成のどの部分で行うようにしてもよい。例えば、
コンピュータインタフェースＣＩＦにおいて、マイクロ
コンピュータ部ＣＯＭから与えられる各チャンネルのパ
ラメータをバッファしておき、そこで、各チャンネルの
フラグＲＢＰの内容をチェックして、その内容に応じて
上記のように発音同期動作条件を満足させるように夫々
のチャンネルのキーオン信号ＫＯＮとピッチ周波数ナン
バーＦＮＵＭを供給するようにしてもよい。あるいは、
ＤＳＰ１及びＤＳＰ２の内部で各チャンネルのフラグＲ
ＢＰの内容をチェックして、その内容に応じて上記のよ
うに発音同期動作条件を満足させるように夫々のチャン
ネルのキーオン信号ＫＯＮとピッチ周波数ナンバーＦＮ
ＵＭを供給するようにしてもよい。
【０２７１】上記から明らかなように、各チャンネル毎
のチャンネル同期動作フラグＲＢＰの値は、任意に可変
できるので、その都度の楽音発生機会毎に、各チャンネ
ルのフラグＲＢＰの値を任意に可変設定することによ
り、様々な組み合わせで複数チャンネルを発音同期させ
て多様なフォルマント構成又は倍音成分群組合せからな
る楽音信号を合成することを、容易に、且つ限られた楽
音発生チャンネル構成を用いて、実現することができ
る、という効果を奏する。なお、上記の例では、チャン
ネル同期動作フラグＲＢＰによって同期発音すべきこと
が指定された複数チャンネルでは、発音タイミングと音
高を共通にしているが、これに限らず、発音タイミング
を共通にし、音高はわずかにずらす若しくは整数倍でず
らす等の適宜の変形を施してもよい。あるいは、発音タ
イミングと音高に限らず、一部の音色設定用又は音量設
定用パラメータ等を共通にしてもよい。あるいは、発音
開始タイミングをわずかに若しくは適量ずらすようにし
てもよい。
【０２７２】また、上記実施例では、チャンネル同期動
作フラグＲＢＰの値“１”によって他のチャンネルと同
期発音すべきことが指定されると、それより小さいチャ
ンネル番号の隣接チャンネルに連鎖的に同期させるよう
にしているが、その反対に、それより大きいチャンネル
番号の隣接チャンネルに連鎖的に同期させるようにして
もよいものである。また、上記実施例のように隣接チャ
ンネルに連鎖的に同期させずに、隣接する１チャンネル
のみに同期するように変更することも可能である。ま
た、上記実施例では、同期発音指定データとしてフラグ
ＲＢＰのみを用いて制御しており、それはそれで制御が
容易であるという利点を持つものであるが、これに限ら
ず、その他のデータを用いてもよい。例えば、チャンネ
ル同期動作フラグＲＢＰにプラスして同期すべき所望の
チャンネルを指定するチャンネルデータを付加してもよ
く、そうすれば、隣接チャンネルに限らず、任意のチャ
ンネル同士を同期させることができる。また、変形例と
して、発音同期動作モードのときは、所定の１つのチャ
ンネルを基本チャンネルと定め、同期発音すべきことが
指定された任意のチャンネルを該基本チャンネルに同期
させるようにしてもよい。その他、種々の変形が許容さ
れる。
【０２７３】また、上記実施例では、上記のチャンネル
同期動作を実現するにあたって、複数の楽音発生チャン
ネルを具備する楽音信号発生装置として図１に示すよう
なディジタル信号処理部ＤＳＰＳを使用しているが、こ
れに限らず、その他の任意の構成の楽音信号発生装置を
用いてもよい。例えば、図１に示すような並列構成のマ
ルチＤＳＰに限らず、１つのディジタル信号処理回路を
用いて複数チャンネル分の楽音信号発生装置を構成し、
それにおいて上記のチャンネル同期動作を実施するよう
にしてもよい。あるいは、マイクロコンピュータを用い
たソフトウェア処理によって任意の楽音合成アルゴリズ
ムを実現するようにした楽音信号発生装置において上記
のチャンネル同期動作を実施するようにしてもよい。あ
るいは、純ハードウェア構成の複数チャンネル時分割処
理方式の楽音信号発生回路を用いたものにおいて上記の
チャンネル同期動作を実施するようにしてもよい。ある
いは、複数チャンネルの個別楽音信号発生回路を並列的
に具備したものにおいて上記のチャンネル同期動作を実
施するようにしてもよい。
【０２７４】この明細書中で示された発明若しくは技術
事項のいくつかを項目別に列挙すると、次のようであ
る。 （項目１） 目的とするサウンド信号処理のために必要
な複数のパラメータを供給するパラメータ供給手段と、
複数の独立したディジタル信号処理手段であって、これ
らのディジタル信号処理手段の各一つが、演算処理に必
要なパラメータを入力し、該入力されたパラメータと設
定されたプログラムとに従ってディジタル入力データに
対して所定の演算処理を施し、処理を施したデータを出
力するものである、前記複数のディジタル信号処理手段
と、前記各ディジタル信号処理手段に共通に接続された
第１のバスを含み、前記パラメータ供給手段から供給さ
れた前記複数のパラメータの各々を該第１のバスを介し
て所定のディジタル信号処理手段に対して分配し入力す
るパラメータ入力手段と、前記各ディジタル信号処理手
段に共通に接続された第２のバスを含み、該第２のバス
を介して前記各ディジタル信号処理手段の出力データを
伝達するデータ伝達手段とを具え、少なくとも１つの所
定の前記ディジタル信号処理手段では、他の前記ディジ
タル信号処理手段からの出力データを前記第２のバスを
介して取り込み、取り込んだデータを入力データとして
用いて前記所定の演算処理を施し、これにより、前記複
数の各ディジタル信号処理手段による演算処理の組合せ
により前記目的とするサウンド信号処理が遂行され、そ
の結果として処理されたサウンド信号が前記複数のディ
ジタル信号処理手段のうち所定のディジタル信号処理手
段の出力データとして前記第２のバスに与えられること
を特徴とするディジタル信号処理装置。 （項目２） 前記ディジタル信号処理手段の各々におい
ては、前記プログラムを複数のステップで時分割的に実
行することにより前記所定の演算処理を遂行し、一方、
前記各ディジタル信号処理手段間では各々の前記所定の
演算処理が同時並行的に実行される項目１に記載のディ
ジタル信号処理装置。 （項目３） 前記ディジタル信号処理手段の各々が、演
算部と、その演算結果を格納する格納部と、前記所定の
演算処理の手順を定義するマイクロプログラムを記憶し
たプログラム記憶部と、該マイクロプログラムに従って
前記演算部及び格納部を制御して該所定の演算処理を実
行させる制御部とを含むものである項目１に記載のディ
ジタル信号処理装置。 （項目４） 前記ディジタル信号処理手段の各々が、１
個の集積回路によって構成されている項目１又は３に記
載のディジタル信号処理装置。 （項目５） 少なくとも１つの前記ディジタル信号処理
手段が、所望の音高周波数に対応する楽音波形の位相デ
ータを発生する演算処理を行うものである項目１に記載
のディジタル信号処理装置。 （項目６） 少なくとも１つの前記ディジタル信号処理
手段が、楽音を時間的に制御するためのエンベロープ信
号データを発生する演算処理を行うものである項目１又
は５に記載のディジタル信号処理装置。 （項目７） 少なくとも１つの前記ディジタル信号処理
手段が、他の前記ディジタル信号処理手段から出力され
た位相データとエンベロープ信号データとを前記第２の
バスを介して取り込み、これらのデータに基づき楽音波
形データを発生する演算処理を行うものである項目１又
は５又は６に記載のディジタル信号処理装置。 （項目８） 前記目的とするサウンド信号処理は、ディ
ジタルサウンド波形信号を合成する処理及びディジタル
サウンド波形信号に対して音響効果を付与する処理のう
ち少なくとも１つである項目１に記載のディジタル信号
処理装置。
【０２７５】（項目９） 複数のチャンネルでサウンド
信号を合成するサウンド信号合成装置において、サウン
ド合成のための一連の信号処理を複数の信号処理部分に
分割したうちの各一つの信号処理部分に対応する演算処
理を夫々実行するための複数の演算処理手段であって、
該各演算処理手段は並列的に設けられていて、対応する
前記各演算処理を同時並行的に行うものであり、かつ、
前記演算処理手段の各一つが、個々の演算処理手段に独
自の時分割処理タイミングで各チャンネル毎の演算処理
を時分割的に実行し、この演算処理結果を出力するもの
であり、かつ、前記演算処理手段の少なくとも１つが他
の前記演算処理手段の演算処理結果を用いて前記演算処
理を行うものである、前記複数の演算処理手段と、前記
各演算処理手段が共通に接続されたバスを含み、各演算
処理手段の演算処理結果を該バスを介して他の演算処理
手段又はサウンド信号の出力ポートに与えるデータ伝達
手段と、前記各演算処理手段に対して各チャンネル毎の
サウンド信号合成に必要なパラメータを供給するパラメ
ータ供給手段とを具えるサウンド信号合成装置。 （項目１０） 前記各演算処理手段におけるチャンネル
時分割処理タイミングが、各演算処理手段相互の演算処
理結果の利用形態に合わせて相互にずらされているもの
である項目９に記載のサウンド信号合成装置。 （項目１１） 前記演算処理手段のうちの１つが、楽音
を時間的に制御するためのエンベロープ信号データを発
生する演算処理を行うものであり、前記演算処理手段の
うちの別の１つが、前記発生されたエンベロープ信号デ
ータに対応して制御された楽音波形信号を発生する演算
処理を行うものである項目９に記載のサウンド信号合成
装置。 （項目１２） 前記演算処理手段のうちの１つが、所望
の音高周波数に対応する楽音波形の位相データを発生す
る演算処理を行うものである項目９又は１１に記載のサ
ウンド信号合成装置。 （項目１３） 前記演算処理手段のうちの或る第１の演
算処理手段が、所定の第１のサウンド合成アルゴリズム
に従って第１のサウンド波形信号を合成する演算処理を
行うものであり、前記演算処理手段のうちの或る第２の
演算処理手段が、所定の第２のサウンド合成アルゴリズ
ムに従って第２のサウンド波形信号を合成する演算処理
を行うものであり、前記演算処理手段のうちの或る第３
の演算処理手段が、サウンドを時間的に制御するための
エンベロープ信号データを発生する演算処理を行うもの
であり、前記第１及び第２の演算処理手段において合成
する前記第１及び第２のサウンド波形信号のエンベロー
プを前記第３の演算処理手段において発生したエンベロ
ープ信号データによって制御するようにした項目９に記
載のサウンド信号合成装置。 （項目１４） 少なくとも前記第１の演算処理手段で
は、前記第１のサウンド合成アルゴリズムをパラメータ
に応じて変更することができる項目１３に記載のサウン
ド信号合成装置。 （項目１５） 前記各演算処理手段は、演算処理結果を
記憶する記憶手段を含み、この記憶手段を介して該演算
処理結果を前記バスに与えるようにした項目９に記載の
サウンド信号合成装置。 （項目１６） 前記記憶手段は、対応する演算処理手段
におけるチャンネル時分割処理タイミングに対応して該
演算処理手段の演算処理結果の書き込み制御を行い、該
演算処理結果を利用しようとする他の演算処理手段にお
けるチャンネル時分割処理タイミングに対応して該演算
処理結果の読み出し制御を行うものである項目１５に記
載のサウンド信号合成装置。
【０２７６】（項目１７） 目的とするサウンド信号処
理のために必要な複数のパラメータを供給するパラメー
タ供給手段と、複数の独立したディジタル信号処理手段
であって、これらのディジタル信号処理手段の各一つ
が、演算処理に必要なパラメータを入力し、該入力され
たパラメータと設定されたプログラムとに従ってディジ
タル入力データに対して所定の演算処理を施す演算処理
部と、該演算処理部から出力される処理結果データを記
憶するための書き込みポートと読み出しポートを夫々有
するデュアルポートメモリとを含むものである、前記複
数のディジタル信号処理手段と、前記各ディジタル信号
処理手段に共通に接続された第１のバスを含み、前記パ
ラメータ供給手段から供給された前記複数のパラメータ
の各々を該第１のバスを介して所定のディジタル信号処
理手段に対して分配し入力するパラメータ入力手段と、
前記各ディジタル信号処理手段に共通に接続された第２
のバスを含み、該第２のバスを介して前記各ディジタル
信号処理手段の前記デュアルポートメモリの読み出しポ
ートから読み出した出力データを伝達するデータ伝達手
段とを具え、少なくとも１つの所定の前記ディジタル信
号処理手段では、他の前記ディジタル信号処理手段から
の出力データを前記第２のバスを介して取り込み、取り
込んだデータを入力データとして用いて前記所定の演算
処理を施すようになっており、前記デュアルポートメモ
リを介して前記処理結果データを他のディジタル信号処
理手段の利用に供することにより、各ディジタル信号処
理手段が独立のタイミングで動作できるようにしたこと
を特徴とするディジタル信号処理装置。
【０２７７】（項目１８） 複数のチャンネルにおい
て、夫々独立に与えられるパラメータに基づいて個別に
サウンド信号を発生するサウンド信号発生手段と、前記
各チャンネルに対応して、少なくとも発音指定情報と他
チャンネルとの同期発音をすべきか否かを指定する同期
発音指定データとを含む前記パラメータを、夫々供給す
るパラメータ供給手段と、前記各チャンネルに対応して
供給される前記同期発音指定データに基づき、同期発音
指定がなされているチャンネルにおいては所定の他のチ
ャンネルのサウンド発生に同期してサウンドを発生させ
るよう、前記サウンド信号発生手段を制御する制御手段
とを具えるサウンド信号合成装置。 （項目１９） 前記所定の他のチャンネルは、前記同期
発音指定がなされているチャンネルに隣接している同期
発音指定がなされていないチャンネルである前記項目１
８に記載のサウンド信号合成装置。 （項目２０） 前記制御手段は、前記同期発音指定がな
されているチャンネルにおけるサウンド発生タイミング
と音高を、前記所定の他のチャンネルのサウンド発生タ
イミングと音高に同期させるよう制御する前記項目１８
又は１９に記載のサウンド信号合成装置。 （項目２１） 前記パラメータには、音色設定・制御用
のパラメータが含まれており、前記サウンド信号発生手
段においては、これらの音色設定・制御用のパラメータ
については、前記同期発音指定の可否に拘らず、各チャ
ンネルに対応する独自の該パラメータを使用して各チャ
ンネルにおけるサウンド信号合成を行うものである前記
項目２０に記載のサウンド信号合成装置。
【０２７８】
【発明の効果】以上のように、この発明によれば、演算
処理に必要なパラメータを入力し、該入力されたパラメ
ータと設定されたプログラムとに従ってディジタル入力
データに対して所定の演算処理を施す演算処理部を含む
ディジタル信号処理手段が、複数個併設されており、そ
のうちの第１のディジタル信号処理手段は、演算処理部
から出力される処理結果データを記憶するための書き込
みポートと読み出しポートとを夫々有するデュアルポー
トメモリを含んでおり、各ディジタル信号処理手段がバ
スで接続され、該バスを介して第１のディジタル信号処
理手段のデュアルポートメモリの読み出しポートから読
み出した出力データが第２のディジタル信号処理手段に
伝達され、第２のディジタル信号処理手段では、第１の
ディジタル信号処理手段からの出力データを該バスを介
して取り込み、取り込んだデータを入力データとして用
いて、該第２のディジタル信号処理手段の演算処理部で
前記所定の演算処理を施すように構成されてなるもので
あり、これにより、複数の各ディジタル信号処理手段に
よる演算処理の組合せにより、目的とする一連のディジ
タル信号処理を遂行することができるものである。
【０２７９】特に、この発明によれば、第１のディジタ
ル信号処理手段においては、デュアルポートメモリの書
き込みと読み出しを夫々独立のタイミングで制御するこ
とができるので、第２のディジタル信号処理手段が、第
１のディジタル信号処理手段からの出力データを前記バ
スを介して取り込み利用する場合に、該第１のディジタ
ル信号処理手段の前記デュアルポートメモリを介してそ
の処理結果データを読み出して取り込む場合に、該読み
出しを、第１のディジタル信号処理手段の書き込み動作
タイミングとは別の、利用側の第２のディジタル信号処
理手段の独自のタイミングで制御することができる。従
って、各ディジタル信号処理手段が独立のタイミングで
動作できるようになり、各ディジタル信号処理手段が相
互に関連し合っていながら他に過度に拘束されることな
く夫々の演算プログラムを組むことができ、極めて効率
的である、という優れた効果を奏する。従って、この発
明によれば、高い処理能力を持つマルチプロセッサシス
テムからなるディジタル信号処理装置を、比較的容易
に、設計・構築することができる、という優れた効果を
奏する。
【０２８０】また、目的とするディジタル信号処理のた
めの一連の演算処理が、各ディジタル信号処理手段に対
応して複数の演算処理部分に分割されて、各ディジタル
信号処理手段において該各演算処理部分が同時並行的に
実行されることになるので、全体の演算処理ステップ数
が多くまた処理すべきディジタル信号が多チャンネルの
ものであっても、全体としての演算処理の高速化を図る
ことができる。更に、個々のディジタル信号処理手段
は、目的とする一連の演算処理のうちの一部の演算処理
部分のみを実行する構成となるので、実行すべき演算処
理の内容は相対的に単純化されたものとなる。また、各
ディジタル信号処理手段で実行すべき演算処理の内容の
相対的単純化により、各ディジタル信号処理手段の回路
構成が単純化されるばかりでなく、相互に類似したもの
とすることができる。したがって、各ディジタル信号処
理手段の設計・製作の容易化や低コスト化が図られると
ともに、装置の汎用性を高めることができる。
【０２８１】また、複数のディジタル信号処理手段を、
前記バスによって夫々共通に接続する構成であるため、
該ディジタル信号処理手段の数を増加するときに、入力
パラメータの配線の引き回しや、出力データの相互接続
配線の引き回しをする必要がなく、単に各バスに接続す
ればよいので、該ディジタル信号処理手段の数の増減を
極めて容易に行うことができる。従って、この点でも装
置の汎用性を高めることができると共に効率的利用が図
れるものである。また、この発明に係るディジタル信号
処理装置を用いて複数種類の楽音合成方式を混在させて
なる楽音合成システムを構成するような場合、異なる楽
音合成方式のものにおいても共通の演算アルゴリズムで
処理できる演算処理部分については、共通のディジタル
信号処理手段を使用することができるので、従来のよう
に個別の楽音合成方式毎に独立の一連の演算処理を実行
するように冗長な構成とする必要がない。従って、効率
の良いシステムを構成することができる。例えば、この
発明に従ってサウンド波形合成を行なう場合に、サウン
ド波形を生成するための演算処理部分は各楽音合成方式
毎に異なるディジタル信号処理手段を用いて行うが、エ
ンベロープ信号データを生成する演算処理部分は各楽音
合成方式に共通の１つのディジタル信号処理手段を用い
て行う、というように、サウンド波形合成にあたっての
システムを効率的に構築することができる。
【０２８２】また、１つの楽音合成方式に対応する一連
の演算処理においてその一部の演算処理の内容を変更す
るような場合でも、変更したい演算処理部分に対応する
ディジタル信号処理手段のみ、そのプログラムあるいは
回路構成を変更すれば済むので、効率良く、低コストで
設計変更が行える。したがって、この発明によれば、サ
ウンド波形合成若しくは処理のための演算処理内容を変
更したいという要求に対して効率的に対応することがで
き、また、楽音合成方式自体を切替え可能にしたり、複
数種類の楽音合成方式を混在させたりする、多機能型の
楽音合成又は処理用のディジタル信号処理システムを効
率的に構築することができる。
【図面の簡単な説明】
【図１】 この発明に係るディジタル信号処理装置を採
用した電子楽器の一実施例の全体構成ブロック図。
【図２】 図１における各ＤＳＰ間の信号及び情報の流
れを示す機能ブロック図。
【図３】 １つのＤＳＰの基本的構造例を示すブロック
図。
【図４】 図１における各ＤＳＰ内に設けられるデュア
ルポートＲＡＭの記憶マップの一例を示す図。
【図５】 図１におけるＤＳＰ１のハードウェア構成例
を示すブロック図。
【図６】 図１におけるＤＳＰ３のハードウェア構成例
を示すブロック図。
【図７】 図１におけるＤＳＰ４のハードウェア構成例
を示すブロック図。
【図８】 各ＤＳＰの時分割処理チャンネルタイミング
の関係を例示するタイムチャート。
【図９】 フォルマント音合成方式に従って処理を行う
時のＤＳＰ１のマイクロプログラムの各ステップの動作
例を示すタイムチャート。
【図１０】 ＤＳＰ１によって実行される演算処理機能
を展開して示す機能ブロック図。
【図１１】 ＤＳＰ３のマイクロプログラムの各ステッ
プの動作例を示すタイムチャート。
【図１２】 ＤＳＰ３によって実行される演算処理機能
を展開して示す機能ブロック図。
【図１３】 フォルマント音合成方式に従って処理を行
う時のＤＳＰ４のマイクロプログラムの各ステップの動
作例を示すタイムチャート。
【図１４】 ＤＳＰ４によって実行される演算処理機能
を展開して示す機能ブロック図。
【図１５】 ＦＭ合成方式に従って処理を行う時のＤＳ
Ｐ１のマイクロプログラムの各ステップの動作例を示す
タイムチャート。
【図１６】 ＦＭ合成方式に従って処理を行う時のＤＳ
Ｐ４のマイクロプログラムの各ステップの動作例を示す
タイムチャート。
【図１７】 フォルマント音合成時にＤＳＰ１で作成さ
れる各種位相データの例を示す波形図。
【図１８】 フォルマント音合成時にＤＳＰ４で生成さ
れる各種楽音波形の一例を示す波形図。
【図１９】 電子楽器のマイクロコンピュータ部から各
ＤＳＰに与えられるパラメータデータの一例を示す一覧
図。
【図２０】 所定の複数のＤＳＰの協働によって実現さ
れるＦＭ合成演算用の１つのオペレータにおける演算処
理機能を略示する機能ブロック図。
【図２１】 ＦＭ合成演算用の複数のオペレータの組合
せによって実現されるＦＭ合成演算アルゴリズムの例を
示す機能ブロック図。
【図２２】 チャンネル同期動作の一例を、全チャンネ
ルのチャンネル同期動作フラグＲＢＰの値が「０」の状
態の場合について、各チャンネルを概念的に並列的に配
置して、示す機能的ブロック図。
【図２３】 チャンネル同期動作の別の例を、或るいく
つかのチャンネルのチャンネル同期動作フラグＲＢＰの
値が「１」の状態の場合について、各チャンネルを概念
的に並列的に配置して、示す機能的ブロック図。
【符号の説明】
ＤＳＰＳ ディジタル信号処理部 ＤＳＰ１，ＤＳＰ２，ＤＳＰ３，ＤＳＰ４ ディジタル
シグナルプロセッサ ＣＯＭ マイクロコンピュータ部 ＯＰＳ 操作子部 ＣＩＦ コンピュータインターフェース ＰＢＵＳ パラメータバス ＤＢＵＳ データバス ＤＩＦ データインターフェース ＤＡＣ ディジタル／アナログ変換器 ＳＳ サウンドシステム ＣＬＫＧ クロック発生器 ＭＩＦ メモリインターフェース ＷＭ 波形メモリ ５ マイクロプログラム供給部 ６ 制御信号発生部 ７ 演算及び記憶部 ８ 演算部 ＡＬＵ１，ＡＬＵ２，ＡＬＵ３，ＡＬＵ４ 演算器 ＲＡＭ１〜ＲＡＭ４ デュアルポート型のランダムアク
セスメモリ ＲＥＧ１，ＲＥＧ２，ＲＥＧ３，ＲＥＧ４，ＡＲＥＧ
レジスタ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 演算処理に必要なパラメータを供給する
    パラメータ供給手段と、 演算処理に必要なパラメータを入力し、該入力されたパ
    ラメータと設定されたプログラムとに従ってディジタル
    入力データに対して所定の演算処理を施す演算処理部、
    及び該演算処理部から出力される処理結果データを記憶
    するための書き込みポートと読み出しポートとを夫々有
    するデュアルポートメモリ、を含む第１のディジタル信
    号処理手段と、 演算処理に必要なパラメータを入力し、該入力されたパ
    ラメータと設定されたプログラムとに従ってディジタル
    入力データに対して所定の演算処理を施す演算処理部を
    含む第２のディジタル信号処理手段と、前記各ディジタル信号処理手段に共通に接続された第１
    のバスを含み、前記パラメータ供給手段から供給された
    前記パラメータを該第１のバスを介して所定のディジタ
    ル信号処理手段に対して分配し入力するパラメータ入力
    手段と、 前記各ディジタル信号処理手段に共通に接続された第２
    のバスを含み、該バスを介して前記第１のディジタル信
    号処理手段の前記デュアルポートメモリの読み出しポー
    トから読み出した出力データを前記第２のディジタル信
    号処理手段に伝達するデータ伝達手段とを具え、前記第
    ２のディジタル信号処理手段では、前記第１のディジタ
    ル信号処理手段からの出力データを前記第２のバスを介
    して取り込み、取り込んだデータを入力データとして用
    いて前記所定の演算処理を施すことを特徴とするディジ
    タル信号処理装置。
JP10137597A 1995-02-28 1998-05-02 ディジタル信号処理装置 Expired - Fee Related JP3092591B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10137597A JP3092591B2 (ja) 1995-02-28 1998-05-02 ディジタル信号処理装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-67110 1995-02-28
JP6711095 1995-02-28
JP10137597A JP3092591B2 (ja) 1995-02-28 1998-05-02 ディジタル信号処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP7117672A Division JP2812246B2 (ja) 1995-01-13 1995-04-20 ディジタル信号処理装置

Publications (2)

Publication Number Publication Date
JPH10293589A JPH10293589A (ja) 1998-11-04
JP3092591B2 true JP3092591B2 (ja) 2000-09-25

Family

ID=26408293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10137597A Expired - Fee Related JP3092591B2 (ja) 1995-02-28 1998-05-02 ディジタル信号処理装置

Country Status (1)

Country Link
JP (1) JP3092591B2 (ja)

Also Published As

Publication number Publication date
JPH10293589A (ja) 1998-11-04

Similar Documents

Publication Publication Date Title
KR100386918B1 (ko) 디지탈신호 처리장치와 음성 및 악음 합성장치
US5319151A (en) Data processing apparatus outputting waveform data in a certain interval
JPS644199B2 (ja)
US5703312A (en) Electronic musical instrument and signal processor having a tonal effect imparting function
JPH027078B2 (ja)
JP3358324B2 (ja) 電子楽器
US5036541A (en) Modulation effect device
JP2812246B2 (ja) ディジタル信号処理装置
JP3092591B2 (ja) ディジタル信号処理装置
JP3092592B2 (ja) サウンド合成装置
GB2103005A (en) Modulation effect device
JPH0950281A (ja) 可変アルゴリズム音源および音色編集装置
US5687105A (en) Processing device performing plural operations for plural tones in response to readout of one program instruction
JP3011064B2 (ja) 楽音処理装置
JP3016470B2 (ja) 音源装置
JP3094759B2 (ja) 楽音信号分配処理装置
JP3552265B2 (ja) 音源装置および音声信号形成方法
JP3201202B2 (ja) 楽音信号合成装置
JPH10124060A (ja) 楽音発生方法、楽音発生装置および楽音発生用プログラムを記録した記録媒体
JP3085801B2 (ja) 変調信号発生装置
JPS6352399B2 (ja)
JP3104873B2 (ja) 音源装置
JP2910632B2 (ja) 波形メモリ音源装置
JPH01269994A (ja) 楽音信号発生装置
JP3405170B2 (ja) 楽音合成装置

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees