JP3092310B2 - ディジタル信号処理回路 - Google Patents
ディジタル信号処理回路Info
- Publication number
- JP3092310B2 JP3092310B2 JP04111057A JP11105792A JP3092310B2 JP 3092310 B2 JP3092310 B2 JP 3092310B2 JP 04111057 A JP04111057 A JP 04111057A JP 11105792 A JP11105792 A JP 11105792A JP 3092310 B2 JP3092310 B2 JP 3092310B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- logic
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Complex Calculations (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、２の補数データを扱っ
て絶対値化と四捨五入の処理を行う場合に、加算器の回
路規模を削減しても実現できるディジタル信号処理回路
に関するものである。
て絶対値化と四捨五入の処理を行う場合に、加算器の回
路規模を削減しても実現できるディジタル信号処理回路
に関するものである。
【０００２】
【従来の技術】従来のディジタル信号処理回路で、絶対
値化を行う時は、まず２の補数データで（ｎ＋１）ビッ
ト目のデータの論理が０の場合はそのままデータを出力
し、論理が１の場合にデータを反転させて１を加えてデ
ータを出力する。またデータ（Ｘn，・・，Ｘm，・・，
Ｘ0）の内（ｎ＋１）ビット目から（ｍ＋１）ビット目
のデータ有効にする場合にｍビット目を四捨五入する。
この時にｍビット目が１であるのを検出した時だけ、
（ｎ＋１）ビット目のデータから（ｍ＋１）ビット目の
データに１を加えて出力する回路構成で実現できる。
値化を行う時は、まず２の補数データで（ｎ＋１）ビッ
ト目のデータの論理が０の場合はそのままデータを出力
し、論理が１の場合にデータを反転させて１を加えてデ
ータを出力する。またデータ（Ｘn，・・，Ｘm，・・，
Ｘ0）の内（ｎ＋１）ビット目から（ｍ＋１）ビット目
のデータ有効にする場合にｍビット目を四捨五入する。
この時にｍビット目が１であるのを検出した時だけ、
（ｎ＋１）ビット目のデータから（ｍ＋１）ビット目の
データに１を加えて出力する回路構成で実現できる。
【０００３】図４は、従来の絶対値化と四捨五入のブロ
ック図を示している。図４において、８１は（ｎ＋１）
ビット（ｎ＝正の整数）の２の補数データ（Ｘn，
Ｘn-1，・・・，Ｘ0）の入力端子であり、８２は入力端
子８１から入力された２の補数データであり、８３は入
力端子８１から入力された２の補数データの内（ｎ＋
１）ビット目のデータ（Ｘn）を除くデータ（Ｘn-1，・
・・，Ｘ0）であり、８４は２の補数データ８２の内
（ｎ＋１）ビット目のデータ（Ｘn）であり、８５は
（ｎ＋１）ビット目のデータ（Ｘn）８４が論理０の場
合はデータ８３をそのままデータ（Ｘp-1，・・，Ｘ0）
として出力し、論理１の場合はデータ８３を反転させデ
ータ（Ｘp-1，・・，Ｘ0）として出力する第１のデータ
出力回路であり、８６は第１のデータ出力回路８５から
のデータ（Ｘp-1，・・，Ｘ0）であり、８７は（ｎ＋
１）ビット目のデータ（Ｘn）８４が論理０の場合はデ
ータ８６に０を加算し、論理１の場合はデータ８６に１
を加算する第１の加算器であり、８８は第１の加算器８
７から出力されたデータ（Ｘpa1-1，・，Ｘm，Ｘ m-1，
・，Ｘ0）であり、８９はデータ８８の内ｐａ１ビット
目から（ｍ＋１）ビット目のデータ（Ｘpa1-1，・，
Ｘm）であり、９０はｍビット目のデータ（Ｘm- 1）であ
り、９１はデータ９０の論理が１の場合は検出信号１を
出力し、論理が０の場合は検出信号０を出力する第１の
検出回路であり、９２は第１の検出回路９１から出力さ
れた検出信号であり、９３はｐａ１ビット目から（ｍ＋
１）ビット目のデータ８９に検出信号９２を加算する第
２の加算器であり、９４は第２の加算器９３から出力さ
れたデータ（Ｘpa2-1，・・・，Ｘm1）およびオーバー
フロー信号であり、９５は第２の加算器９３がオーバー
フローをした場合に（ｎ＋１）ビット目のデータ
（Ｘn）８４によってリミッタをかけオーバーフローし
なかった場合にはデータ９４をそのまま出力する第２の
データ出力回路であり、９６は第２のデータ出力回路９
５の出力データであり、９７は出力データ９６の出力端
子である。
ック図を示している。図４において、８１は（ｎ＋１）
ビット（ｎ＝正の整数）の２の補数データ（Ｘn，
Ｘn-1，・・・，Ｘ0）の入力端子であり、８２は入力端
子８１から入力された２の補数データであり、８３は入
力端子８１から入力された２の補数データの内（ｎ＋
１）ビット目のデータ（Ｘn）を除くデータ（Ｘn-1，・
・・，Ｘ0）であり、８４は２の補数データ８２の内
（ｎ＋１）ビット目のデータ（Ｘn）であり、８５は
（ｎ＋１）ビット目のデータ（Ｘn）８４が論理０の場
合はデータ８３をそのままデータ（Ｘp-1，・・，Ｘ0）
として出力し、論理１の場合はデータ８３を反転させデ
ータ（Ｘp-1，・・，Ｘ0）として出力する第１のデータ
出力回路であり、８６は第１のデータ出力回路８５から
のデータ（Ｘp-1，・・，Ｘ0）であり、８７は（ｎ＋
１）ビット目のデータ（Ｘn）８４が論理０の場合はデ
ータ８６に０を加算し、論理１の場合はデータ８６に１
を加算する第１の加算器であり、８８は第１の加算器８
７から出力されたデータ（Ｘpa1-1，・，Ｘm，Ｘ m-1，
・，Ｘ0）であり、８９はデータ８８の内ｐａ１ビット
目から（ｍ＋１）ビット目のデータ（Ｘpa1-1，・，
Ｘm）であり、９０はｍビット目のデータ（Ｘm- 1）であ
り、９１はデータ９０の論理が１の場合は検出信号１を
出力し、論理が０の場合は検出信号０を出力する第１の
検出回路であり、９２は第１の検出回路９１から出力さ
れた検出信号であり、９３はｐａ１ビット目から（ｍ＋
１）ビット目のデータ８９に検出信号９２を加算する第
２の加算器であり、９４は第２の加算器９３から出力さ
れたデータ（Ｘpa2-1，・・・，Ｘm1）およびオーバー
フロー信号であり、９５は第２の加算器９３がオーバー
フローをした場合に（ｎ＋１）ビット目のデータ
（Ｘn）８４によってリミッタをかけオーバーフローし
なかった場合にはデータ９４をそのまま出力する第２の
データ出力回路であり、９６は第２のデータ出力回路９
５の出力データであり、９７は出力データ９６の出力端
子である。
【０００４】以上のように構成されたディジタル信号処
理回路について、以下その動作について図４を用いて説
明する。まず入力端子８１から入力された２の補数デー
タ８２の内（ｎ＋１）ビット目のデータ（Ｘn）を除く
データ８３を第１のデータ出力回路８５に入力する。第
１のデータ出力回路８５では、（ｎ＋１）ビット目のデ
ータ（Ｘn）８４の論理が０の場合は２の補数データの
内（ｎ＋１）ビット目を除くデータ８３をそのままデー
タ８６として出力し、（ｎ＋１）ビット目のデータ（Ｘ
n）８４の論理が１の場合は２の補数データの内（ｎ＋
１）ビット目を除くデータ８３を反転させデータ８６と
して出力する。次に第１のデータ出力回路８５から出力
されたデータ８６を第１の加算器８７に入力し、（ｎ＋
１）ビット目のデータ（Ｘn）８４の論理が０の場合は
０を加算し、（ｎ＋１）ビット目のデータ（Ｘn）８４
の論理が１の場合は論理１を加算する。次に第１の加算
器８７から出力されたデータ８８の内ｍビット目のデー
タ（Ｘm-1）９０を第１の検出回路９１に入力し、ｍビ
ット目のデータ９０の論理が１の場合は検出信号９２の
論理を１とし、ｍビット目のデータの論理が０の場合は
検出信号９２の論理を０として出力する。次にデータ８
９に検出信号９２を第２の加算器９３で加算し、データ
およびオーバーフロー信号９４を第２のデータ出力回路
９５に入力する。第２のデータ出力回路９５では第２の
加算器９３でオーバーフローした場合には（ｎ＋１）ビ
ット目のデータ（Ｘn）８４によってリミッタをかけ、
オーバーフローしなかった場合にはデータ９４をそのま
ま出力データ９６として出力端子９７から出力する。
理回路について、以下その動作について図４を用いて説
明する。まず入力端子８１から入力された２の補数デー
タ８２の内（ｎ＋１）ビット目のデータ（Ｘn）を除く
データ８３を第１のデータ出力回路８５に入力する。第
１のデータ出力回路８５では、（ｎ＋１）ビット目のデ
ータ（Ｘn）８４の論理が０の場合は２の補数データの
内（ｎ＋１）ビット目を除くデータ８３をそのままデー
タ８６として出力し、（ｎ＋１）ビット目のデータ（Ｘ
n）８４の論理が１の場合は２の補数データの内（ｎ＋
１）ビット目を除くデータ８３を反転させデータ８６と
して出力する。次に第１のデータ出力回路８５から出力
されたデータ８６を第１の加算器８７に入力し、（ｎ＋
１）ビット目のデータ（Ｘn）８４の論理が０の場合は
０を加算し、（ｎ＋１）ビット目のデータ（Ｘn）８４
の論理が１の場合は論理１を加算する。次に第１の加算
器８７から出力されたデータ８８の内ｍビット目のデー
タ（Ｘm-1）９０を第１の検出回路９１に入力し、ｍビ
ット目のデータ９０の論理が１の場合は検出信号９２の
論理を１とし、ｍビット目のデータの論理が０の場合は
検出信号９２の論理を０として出力する。次にデータ８
９に検出信号９２を第２の加算器９３で加算し、データ
およびオーバーフロー信号９４を第２のデータ出力回路
９５に入力する。第２のデータ出力回路９５では第２の
加算器９３でオーバーフローした場合には（ｎ＋１）ビ
ット目のデータ（Ｘn）８４によってリミッタをかけ、
オーバーフローしなかった場合にはデータ９４をそのま
ま出力データ９６として出力端子９７から出力する。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ディジタル信号処理回路において、絶対値化と四捨五入
を実現しようとした場合にｎビットの加算器を２個使用
しなければならなかった。
ディジタル信号処理回路において、絶対値化と四捨五入
を実現しようとした場合にｎビットの加算器を２個使用
しなければならなかった。
【０００６】本発明はかかる点に鑑み、（ｎ−ｍ＋１）
ビットの加算器を１個で絶対値化と四捨五入を実現し、
回路規模を削減するディジタル信号処理回路を提供する
ことを目的とする。
ビットの加算器を１個で絶対値化と四捨五入を実現し、
回路規模を削減するディジタル信号処理回路を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明は、（ｎ＋１）ビット（ｎ＝正の整数）の２の
補数データ（Ｘn，Ｘn-1，・・，Ｘ0）を入力とし、２
の補数データが入力された時に（ｎ＋１）ビット目のデ
ータ（Ｘn）の論理が０の時は２の補数データの内（ｎ
＋１）ビット目のデータを除いたデータ（Ｘn-1，・・
・，Ｘ0）をそのままデータ（Ｘp-1，・・・，Ｘ0：ｐ
＝正の整数）として出力し（ｎ＋１）ビット目のデータ
（Ｘn）の論理が１の時は２の補数データの内（ｎ＋
１）ビット目のデータを除いたデータ（Ｘn-1，・・
・，Ｘ0）を反転させてデータ（Ｘp-1，・・・，Ｘ0）
として出力する第１のデータ出力回路と、（ｎ＋１）ビ
ット目のデータ（Ｘn）が論理１でかつ第１のデータ出
力回路からの出力データ（Ｘp-1，・・，Ｘm，Ｘm-1，
・・，Ｘ0：ｍ＝正の整数）で（ｍ−１）ビット目から
１ビット目のデータ（Ｘm-2，Ｘm-3，・・・，Ｘ0）の
全ての論理が１を検出した時に論理１またはｍビットの
データ（Ｘm-1）が論理１の時に論理１を出力しそれ以
外の場合は論理０を出力する第１の検出回路と、（ｎ＋
１）ビット目のデータ（Ｘn）と第１のデータ出力回路
から出力されたｐビット目から（ｍ＋１）ビット目のデ
ータ（Ｘp-1，・・，Ｘm）から構成されたデータ
（Ｘn，Ｘp-1，・・・，Ｘm）に第１の検出回路の出力
信号を加算する加算器を備えたディジタル信号処理回路
と、（ｎ＋１）ビット（ｎ＝正の整数）の２の補数デー
タ（Ｘn，Ｘn-1，・・・，Ｘ0）を入力また任意のデー
タの絶対値化を制御する制御信号を入力とし、２の補数
データが入力された時の（ｎ＋１）ビット目のデータ
（Ｘn）と制御信号から任意のデータの絶対値化を行う
か否かを切り換え絶対値化を行う場合は（ｎ＋１）ビッ
ト目のデータ（Ｘn）をそのまま切り換え信号として出
力し、絶対値化を行わない場合は制御信号から強制的に
論理０を切り換え信号として出力する第１の切換信号検
出回路と、第１の切換信号検出回路の切り換え信号の論
理が０の時は２の補数データの内（ｎ＋１）ビット目の
データを除いたデータ（Ｘn-1，・・・，Ｘ0）をそのま
まデータ（Ｘp-1，・・・，Ｘ0：ｐ＝正の整数）として
出力し切り換え信号の論理が１の時は２の補数データの
内（ｎ＋１）ビット目のデータを除いたデータ
（Ｘn-1，・・・，Ｘ0）を反転させてデータ（Ｘ p-1，
・・・，Ｘ0）として出力する第１のデータ出力回路
と、（ｎ＋１）ビット目のデータ（Ｘn）が論理１でか
つ第１のデータ出力回路からの出力データ（Ｘp -1，・
・，Ｘm，Ｘm-1，・・，Ｘ0：ｍ＝正の整数）で（ｍ−
１）ビット目から１ビット目のデータ（Ｘm-2，Ｘm-3，
・・・，Ｘ0）の全ての論理が１を検出した時に論理１
またはｍビットのデータ（Ｘm-1）が論理１の時に論理
１を出力しそれ以外の場合は論理０を出力する第１の検
出回路と、（ｎ＋１）ビット目のデータ（Ｘn）と第１
のデータ出力回路から出力されたｐビット目から（ｍ＋
１）ビット目のデータ（Ｘp-1，・・・，Ｘm）から構成
されたデータ（Ｘn，Ｘp-1，・・・，Ｘm）に第１の検
出回路の出力信号を加算する加算器を備えたディジタル
信号処理回路と、（ｎ＋１）ビット（ｎ＝正の整数）の
２の補数データ（Ｘn，Ｘn-1，・・・，Ｘ0）を入力ま
た任意のデータの絶対値化および四捨五入のビット位置
を可変する制御信号を入力とし、２の補数データが入力
された時の（ｎ＋１）ビット目のデータ（Ｘn）と制御
信号から任意のデータの絶対値化を行うか否かを切り換
え絶対値化を行う場合は（ｎ＋１）ビット目のデータ
（Ｘn）をそのまま切り換え信号として出力し、絶対値
化を行わない場合は制御信号から強制的に論理０を切り
換え信号として出力する第１の切換信号検出回路と、第
１の切換信号検出回路の切り換え信号の論理が０の時は
２の補数データの内（ｎ＋１）ビット目のデータを除い
たデータ（Ｘn-1，・・・，Ｘ0）をそのままデータ（Ｘ
p-1，・・・，Ｘ0：ｐ＝正の整数）として出力し切り換
え信号の論理が１の時は２の補数データの内（ｎ＋１）
ビット目のデータを除いたデータ（Ｘn-1，・・・，
Ｘ0）を反転させてデータ（Ｘp-1，・・・，Ｘ0）とし
て出力する第１のデータ出力回路と、（ｎ＋１）ビット
目のデータ（Ｘn）が論理１でかつ第１のデータ出力回
路からの出力データ（Ｘp-1，・・・，Ｘm，Ｘm-1，・
・・，Ｘ0：ｍ＝正の整数）で（ｍ−１）ビット目から
１ビット目のデータ（Ｘm-2，Ｘm-3，・・・，Ｘ0）の
全ての論理が１を検出した時に論理１またはｍビットの
データ（Ｘm-1）が論理１の時に論理１を出力しそれ以
外の場合は論理０を出力する第１の検出回路と、制御信
号が論理１の場合に第１のデータ出力回路からの信号の
内（ｍ＋１）ビット目のデータ（Ｘm）を有効にし制御
信号が論理０の時は論理０を出力する第１の選択信号検
出回路と、第１の検出回路の出力信号と第１の選択信号
検出回路の出力信号を加算する第１の加算器と、制御信
号が論理１の場合に第１の加算器の出力信号を有効にし
ｍビット目のデータ（Ｘm）として出力する第２のデー
タ出力回路と、制御信号の論理が０かまたは第１の検出
回路の出力信号の論理が１の場合に第１の選択信号検出
回路の出力信号を有効にする第２の検出回路と、（ｎ＋
１）ビット目のデータ（Ｘn）と第１のデータ出力回路
から出力されたｐビット目から（ｍ＋２）ビット目のデ
ータ（Ｘp-1，・・，Ｘm+1）から構成されたデータ（Ｘ
n，Ｘp-1，・・・，Ｘm+1）に第２の検出回路の検出回
路の検出信号を加算する第２の加算器と、第２の加算器
の出力データと第２のデータ出力回路のデータ（Ｘm）
からデータ（Ｘn，Ｘp-1，Ｘp-2，・・・，Ｘm）として
出力する第３のデータ出力回路を備えたディジタル信号
処理回路である。
に本発明は、（ｎ＋１）ビット（ｎ＝正の整数）の２の
補数データ（Ｘn，Ｘn-1，・・，Ｘ0）を入力とし、２
の補数データが入力された時に（ｎ＋１）ビット目のデ
ータ（Ｘn）の論理が０の時は２の補数データの内（ｎ
＋１）ビット目のデータを除いたデータ（Ｘn-1，・・
・，Ｘ0）をそのままデータ（Ｘp-1，・・・，Ｘ0：ｐ
＝正の整数）として出力し（ｎ＋１）ビット目のデータ
（Ｘn）の論理が１の時は２の補数データの内（ｎ＋
１）ビット目のデータを除いたデータ（Ｘn-1，・・
・，Ｘ0）を反転させてデータ（Ｘp-1，・・・，Ｘ0）
として出力する第１のデータ出力回路と、（ｎ＋１）ビ
ット目のデータ（Ｘn）が論理１でかつ第１のデータ出
力回路からの出力データ（Ｘp-1，・・，Ｘm，Ｘm-1，
・・，Ｘ0：ｍ＝正の整数）で（ｍ−１）ビット目から
１ビット目のデータ（Ｘm-2，Ｘm-3，・・・，Ｘ0）の
全ての論理が１を検出した時に論理１またはｍビットの
データ（Ｘm-1）が論理１の時に論理１を出力しそれ以
外の場合は論理０を出力する第１の検出回路と、（ｎ＋
１）ビット目のデータ（Ｘn）と第１のデータ出力回路
から出力されたｐビット目から（ｍ＋１）ビット目のデ
ータ（Ｘp-1，・・，Ｘm）から構成されたデータ
（Ｘn，Ｘp-1，・・・，Ｘm）に第１の検出回路の出力
信号を加算する加算器を備えたディジタル信号処理回路
と、（ｎ＋１）ビット（ｎ＝正の整数）の２の補数デー
タ（Ｘn，Ｘn-1，・・・，Ｘ0）を入力また任意のデー
タの絶対値化を制御する制御信号を入力とし、２の補数
データが入力された時の（ｎ＋１）ビット目のデータ
（Ｘn）と制御信号から任意のデータの絶対値化を行う
か否かを切り換え絶対値化を行う場合は（ｎ＋１）ビッ
ト目のデータ（Ｘn）をそのまま切り換え信号として出
力し、絶対値化を行わない場合は制御信号から強制的に
論理０を切り換え信号として出力する第１の切換信号検
出回路と、第１の切換信号検出回路の切り換え信号の論
理が０の時は２の補数データの内（ｎ＋１）ビット目の
データを除いたデータ（Ｘn-1，・・・，Ｘ0）をそのま
まデータ（Ｘp-1，・・・，Ｘ0：ｐ＝正の整数）として
出力し切り換え信号の論理が１の時は２の補数データの
内（ｎ＋１）ビット目のデータを除いたデータ
（Ｘn-1，・・・，Ｘ0）を反転させてデータ（Ｘ p-1，
・・・，Ｘ0）として出力する第１のデータ出力回路
と、（ｎ＋１）ビット目のデータ（Ｘn）が論理１でか
つ第１のデータ出力回路からの出力データ（Ｘp -1，・
・，Ｘm，Ｘm-1，・・，Ｘ0：ｍ＝正の整数）で（ｍ−
１）ビット目から１ビット目のデータ（Ｘm-2，Ｘm-3，
・・・，Ｘ0）の全ての論理が１を検出した時に論理１
またはｍビットのデータ（Ｘm-1）が論理１の時に論理
１を出力しそれ以外の場合は論理０を出力する第１の検
出回路と、（ｎ＋１）ビット目のデータ（Ｘn）と第１
のデータ出力回路から出力されたｐビット目から（ｍ＋
１）ビット目のデータ（Ｘp-1，・・・，Ｘm）から構成
されたデータ（Ｘn，Ｘp-1，・・・，Ｘm）に第１の検
出回路の出力信号を加算する加算器を備えたディジタル
信号処理回路と、（ｎ＋１）ビット（ｎ＝正の整数）の
２の補数データ（Ｘn，Ｘn-1，・・・，Ｘ0）を入力ま
た任意のデータの絶対値化および四捨五入のビット位置
を可変する制御信号を入力とし、２の補数データが入力
された時の（ｎ＋１）ビット目のデータ（Ｘn）と制御
信号から任意のデータの絶対値化を行うか否かを切り換
え絶対値化を行う場合は（ｎ＋１）ビット目のデータ
（Ｘn）をそのまま切り換え信号として出力し、絶対値
化を行わない場合は制御信号から強制的に論理０を切り
換え信号として出力する第１の切換信号検出回路と、第
１の切換信号検出回路の切り換え信号の論理が０の時は
２の補数データの内（ｎ＋１）ビット目のデータを除い
たデータ（Ｘn-1，・・・，Ｘ0）をそのままデータ（Ｘ
p-1，・・・，Ｘ0：ｐ＝正の整数）として出力し切り換
え信号の論理が１の時は２の補数データの内（ｎ＋１）
ビット目のデータを除いたデータ（Ｘn-1，・・・，
Ｘ0）を反転させてデータ（Ｘp-1，・・・，Ｘ0）とし
て出力する第１のデータ出力回路と、（ｎ＋１）ビット
目のデータ（Ｘn）が論理１でかつ第１のデータ出力回
路からの出力データ（Ｘp-1，・・・，Ｘm，Ｘm-1，・
・・，Ｘ0：ｍ＝正の整数）で（ｍ−１）ビット目から
１ビット目のデータ（Ｘm-2，Ｘm-3，・・・，Ｘ0）の
全ての論理が１を検出した時に論理１またはｍビットの
データ（Ｘm-1）が論理１の時に論理１を出力しそれ以
外の場合は論理０を出力する第１の検出回路と、制御信
号が論理１の場合に第１のデータ出力回路からの信号の
内（ｍ＋１）ビット目のデータ（Ｘm）を有効にし制御
信号が論理０の時は論理０を出力する第１の選択信号検
出回路と、第１の検出回路の出力信号と第１の選択信号
検出回路の出力信号を加算する第１の加算器と、制御信
号が論理１の場合に第１の加算器の出力信号を有効にし
ｍビット目のデータ（Ｘm）として出力する第２のデー
タ出力回路と、制御信号の論理が０かまたは第１の検出
回路の出力信号の論理が１の場合に第１の選択信号検出
回路の出力信号を有効にする第２の検出回路と、（ｎ＋
１）ビット目のデータ（Ｘn）と第１のデータ出力回路
から出力されたｐビット目から（ｍ＋２）ビット目のデ
ータ（Ｘp-1，・・，Ｘm+1）から構成されたデータ（Ｘ
n，Ｘp-1，・・・，Ｘm+1）に第２の検出回路の検出回
路の検出信号を加算する第２の加算器と、第２の加算器
の出力データと第２のデータ出力回路のデータ（Ｘm）
からデータ（Ｘn，Ｘp-1，Ｘp-2，・・・，Ｘm）として
出力する第３のデータ出力回路を備えたディジタル信号
処理回路である。
【０００８】
【作用】本発明は、前記した構成によりｎビットの２の
補数データを絶対値化および四捨五入処理を行う時に
（ｎ−ｍ＋１）ビットの加算器を１個で実現し、回路規
模を削減することができる。
補数データを絶対値化および四捨五入処理を行う時に
（ｎ−ｍ＋１）ビットの加算器を１個で実現し、回路規
模を削減することができる。
【０００９】
【実施例】以下、本発明の一実施例について、図面を用
いて説明する。
いて説明する。
【００１０】図１は本発明の一実施例におけるディジタ
ル信号処理回路のブロック図を示すものである。図１に
おいて、１は（ｎ＋１）ビット（ｎ＝正の整数）の２の
補数データ（Ｘn，Ｘn-1，・・・，Ｘ0）の入力端子で
あり、２は入力端子１から入力された２の補数データで
あり、３は２の補数データ２の内（ｎ＋１）ビット目の
データ（Ｘn）であり、４は２の補数データ２の内（ｎ
＋１）ビット目のデータ（Ｘn）３を除いたデータ（Ｘ
n-1，Ｘn-2，・・・，Ｘ0）であり、５は（ｎ＋１）ビ
ット目のデータ（Ｘn）３の論理が０（つまり符号が
正）の場合にはデータ４をそのままデータ（Ｘp-1，・
・・，Ｘ0）として入力し、（ｎ＋１）ビット目のデー
タ（Ｘn）３の論理が１（つまり符号が負）の場合には
データ４を反転させデータ（Ｘp-1，・・・，Ｘ0）とし
て出力する第１のデータ出力回路であり、６は第１のデ
ータ出力回路５から出力されたデータ（Ｘp-1，・，
Ｘm，Ｘm-1，・，Ｘ0）であり、７はデータ６の内（ｍ
−１）ビット目から１ビット目のデータ（Ｘm-2，・・
・，Ｘ0）であり、８はデータ６の内ｍビット目のデー
タ（Ｘ m-1）であり、９はデータ７の全てのデータの論
理が１でかつ（ｎ＋１）のビット目のデータ（Ｘn）３
の論理が１である時、またはデータ８の論理が１の時に
論理１の検出信号を出力する第１の検出回路であり、１
０は第１の検出回路９から出力される検出信号であり、
１１はデータ６の内ｐビット目から（ｍ＋１）ビット目
のデータ（Ｘp-1，・・・，Ｘm）であり、１２は（ｎ＋
１）ビット目のデータ（Ｘn）３とデータ１１から構成
されたデータ（Ｘn，Ｘp-1，・・，Ｘm）に検出信号１
０を加算する加算器であり、１３は加算器１２から出力
されたデータおよびオーバーフロー信号であり、１４は
加算器１２がオーバーフローをした場合に（ｎ＋１）ビ
ット目のデータ（Ｘn）３によってリミッタをかけオー
バーフローしなかった場合にはデータ１３をそのまま出
力する第２のデータ出力回路であり、１５は第２のデー
タ出力回路１４の出力データであり、１６は出力データ
１５の出力端子である。
ル信号処理回路のブロック図を示すものである。図１に
おいて、１は（ｎ＋１）ビット（ｎ＝正の整数）の２の
補数データ（Ｘn，Ｘn-1，・・・，Ｘ0）の入力端子で
あり、２は入力端子１から入力された２の補数データで
あり、３は２の補数データ２の内（ｎ＋１）ビット目の
データ（Ｘn）であり、４は２の補数データ２の内（ｎ
＋１）ビット目のデータ（Ｘn）３を除いたデータ（Ｘ
n-1，Ｘn-2，・・・，Ｘ0）であり、５は（ｎ＋１）ビ
ット目のデータ（Ｘn）３の論理が０（つまり符号が
正）の場合にはデータ４をそのままデータ（Ｘp-1，・
・・，Ｘ0）として入力し、（ｎ＋１）ビット目のデー
タ（Ｘn）３の論理が１（つまり符号が負）の場合には
データ４を反転させデータ（Ｘp-1，・・・，Ｘ0）とし
て出力する第１のデータ出力回路であり、６は第１のデ
ータ出力回路５から出力されたデータ（Ｘp-1，・，
Ｘm，Ｘm-1，・，Ｘ0）であり、７はデータ６の内（ｍ
−１）ビット目から１ビット目のデータ（Ｘm-2，・・
・，Ｘ0）であり、８はデータ６の内ｍビット目のデー
タ（Ｘ m-1）であり、９はデータ７の全てのデータの論
理が１でかつ（ｎ＋１）のビット目のデータ（Ｘn）３
の論理が１である時、またはデータ８の論理が１の時に
論理１の検出信号を出力する第１の検出回路であり、１
０は第１の検出回路９から出力される検出信号であり、
１１はデータ６の内ｐビット目から（ｍ＋１）ビット目
のデータ（Ｘp-1，・・・，Ｘm）であり、１２は（ｎ＋
１）ビット目のデータ（Ｘn）３とデータ１１から構成
されたデータ（Ｘn，Ｘp-1，・・，Ｘm）に検出信号１
０を加算する加算器であり、１３は加算器１２から出力
されたデータおよびオーバーフロー信号であり、１４は
加算器１２がオーバーフローをした場合に（ｎ＋１）ビ
ット目のデータ（Ｘn）３によってリミッタをかけオー
バーフローしなかった場合にはデータ１３をそのまま出
力する第２のデータ出力回路であり、１５は第２のデー
タ出力回路１４の出力データであり、１６は出力データ
１５の出力端子である。
【００１１】以上のように構成されたディジタル信号処
理について、以下その動作について図１を用いて説明す
る。まず入力端子１から入力された（ｎ＋１）ビットの
２の補数データ２の内（ｎ＋１）ビット目のデータ（Ｘ
n）３を第１のデータ出力回路５に入力する。第１のデ
ータ出力回路５に入力されたｎビット目から１ビット目
のデータ４は（ｎ＋１）ビット目のデータ（Ｘn）３に
よって制御され、（ｎ＋１）ビット目のデータ（Ｘn）
３の論理が０の場合にはデータ４をそのままデータ（Ｘ
p-1，・・・，Ｘ0）として出力し、（ｎ＋１）ビット目
のデータ（Ｘn）３の論理が１の場合にはデータ４を反
転させデータ（Ｘp-1，・・・，Ｘ0）として出力する。
次に第１のデータ出力回路５から出力されたデータ６の
内（ｍ−１）ビット目から１ビット目のデータの全てが
論理１でかつ（ｎ＋１）ビット目のデータ（Ｘn）３が
論理１を検出した時に論理を１、またはｍビット目のデ
ータ（Ｘm-1）８の論理が１の時に論理１を検出信号１
０として第１の検出回路９から出力する。（ｎ＋１）ビ
ット目のデータ（Ｘn）３とデータ１１から構成された
データ（Ｘn，Ｘp-1，・・，Ｘm）に検出信号１０を加
算器１２で加算し、加算器１２から出力されたデータお
よびオーバーフロー信号１３を第２のデータ出力回路１
４に入力する。第２のデータ出力回路１４では加算器１
２がオーバーフローした場合に（ｎ＋１）ビット目のデ
ータ（Ｘn）３によってリミッタをかけ、オーバーフロ
ーしなかった場合にはデータ１３をそのまま出力信号１
５として出力端子１６から出力する。
理について、以下その動作について図１を用いて説明す
る。まず入力端子１から入力された（ｎ＋１）ビットの
２の補数データ２の内（ｎ＋１）ビット目のデータ（Ｘ
n）３を第１のデータ出力回路５に入力する。第１のデ
ータ出力回路５に入力されたｎビット目から１ビット目
のデータ４は（ｎ＋１）ビット目のデータ（Ｘn）３に
よって制御され、（ｎ＋１）ビット目のデータ（Ｘn）
３の論理が０の場合にはデータ４をそのままデータ（Ｘ
p-1，・・・，Ｘ0）として出力し、（ｎ＋１）ビット目
のデータ（Ｘn）３の論理が１の場合にはデータ４を反
転させデータ（Ｘp-1，・・・，Ｘ0）として出力する。
次に第１のデータ出力回路５から出力されたデータ６の
内（ｍ−１）ビット目から１ビット目のデータの全てが
論理１でかつ（ｎ＋１）ビット目のデータ（Ｘn）３が
論理１を検出した時に論理を１、またはｍビット目のデ
ータ（Ｘm-1）８の論理が１の時に論理１を検出信号１
０として第１の検出回路９から出力する。（ｎ＋１）ビ
ット目のデータ（Ｘn）３とデータ１１から構成された
データ（Ｘn，Ｘp-1，・・，Ｘm）に検出信号１０を加
算器１２で加算し、加算器１２から出力されたデータお
よびオーバーフロー信号１３を第２のデータ出力回路１
４に入力する。第２のデータ出力回路１４では加算器１
２がオーバーフローした場合に（ｎ＋１）ビット目のデ
ータ（Ｘn）３によってリミッタをかけ、オーバーフロ
ーしなかった場合にはデータ１３をそのまま出力信号１
５として出力端子１６から出力する。
【００１２】次に図２において、１９は（ｎ＋１）ビッ
ト（ｎ＝正の整数）の２の補数データ（Ｘn，Ｘn-1，・
・・，Ｘ0）の入力端子であり、２０は入力端子１９か
ら入力された２の補数データであり、２１は２の補数デ
ータ２０の内（ｎ＋１）ビット目のデータ（Ｘn）であ
り、２２は任意のデータについて絶対値化を行うか否か
を制御する制御信号の入力端子であり、２３は入力端子
２２から入力され絶対値化を行う場合は論理１、絶対値
化を行わない場合は論理０の制御信号であり、２４は制
御信号２３を優先して絶対値を行う場合には（ｎ＋１）
ビット目のデータ（Ｘn）２１を有効にし、また絶対値
を行わない場合には論理０を切り換え信号として出力す
る第１の切換信号検出回路であり、２５は第１の切換信
号検出回路２４から出力される切り換え信号であり、２
６は２の補数データ２０の内（ｎ＋１）ビット目のデー
タ（Ｘn）を除いたデータ（Ｘn-1，Ｘn-2，・・・，
Ｘ0）であり、２７は切り換え信号２５が論理０を検出
した時にはデータ２６をそのままデータ（Ｘp-1，・・
・，Ｘ0）として出力し、切り換え信号２５が論理１を
検出した時にはデータ２６を反転させデータ（Ｘp-1，
・・・，Ｘ0）として出力する第１のデータ出力回路で
あり、２８は第１のデータ出力回路２７から出力された
データ（Ｘp-1，・，Ｘm，Ｘm-1，・，Ｘ0）であり、２
９はデータ２８の内（ｍ−１）ビット目から１ビット目
のデータ（Ｘm-2，・・・，Ｘ0）であり、３０はデータ
２８の内ｍビット目のデータ（Ｘm-1）であり、３１は
データ２９の全ての論理が１でかつ（ｎ＋１）ビット目
のデータ（Ｘn）２１の論理が１である場合、またはデ
ータ３０の論理が１の場合に論理１の検出信号を出力す
る第１の検出回路であり、３２は第１の検出回路３１か
ら出力される検出信号であり、３３はデータ２８の内ｐ
ビット目から（ｍ＋１）ビット目のデータ（Ｘp-1，・
・・，Ｘm）であり、３４は（ｎ＋１）ビット目のデー
タ（Ｘn）２１とデータ３３から構成されたデータ
（Ｘn，Ｘp-1，・・，Ｘm）に検出信号３２を加算する
加算器であり、３５は加算器３４から出力されたデータ
およびオーバーフロー信号であり、３６は加算器３４が
オーバーフローをした場合に（ｎ＋１）ビット目のデー
タ（Ｘn）２１によってリミッタをかけ、オーバーフロ
ーしなかった場合にはデータ３５をそのまま出力する第
２のデータ出力回路であり、３７は第２のデータ出力回
路３６の出力データであり、３８は出力データ３７の出
力端子である。
ト（ｎ＝正の整数）の２の補数データ（Ｘn，Ｘn-1，・
・・，Ｘ0）の入力端子であり、２０は入力端子１９か
ら入力された２の補数データであり、２１は２の補数デ
ータ２０の内（ｎ＋１）ビット目のデータ（Ｘn）であ
り、２２は任意のデータについて絶対値化を行うか否か
を制御する制御信号の入力端子であり、２３は入力端子
２２から入力され絶対値化を行う場合は論理１、絶対値
化を行わない場合は論理０の制御信号であり、２４は制
御信号２３を優先して絶対値を行う場合には（ｎ＋１）
ビット目のデータ（Ｘn）２１を有効にし、また絶対値
を行わない場合には論理０を切り換え信号として出力す
る第１の切換信号検出回路であり、２５は第１の切換信
号検出回路２４から出力される切り換え信号であり、２
６は２の補数データ２０の内（ｎ＋１）ビット目のデー
タ（Ｘn）を除いたデータ（Ｘn-1，Ｘn-2，・・・，
Ｘ0）であり、２７は切り換え信号２５が論理０を検出
した時にはデータ２６をそのままデータ（Ｘp-1，・・
・，Ｘ0）として出力し、切り換え信号２５が論理１を
検出した時にはデータ２６を反転させデータ（Ｘp-1，
・・・，Ｘ0）として出力する第１のデータ出力回路で
あり、２８は第１のデータ出力回路２７から出力された
データ（Ｘp-1，・，Ｘm，Ｘm-1，・，Ｘ0）であり、２
９はデータ２８の内（ｍ−１）ビット目から１ビット目
のデータ（Ｘm-2，・・・，Ｘ0）であり、３０はデータ
２８の内ｍビット目のデータ（Ｘm-1）であり、３１は
データ２９の全ての論理が１でかつ（ｎ＋１）ビット目
のデータ（Ｘn）２１の論理が１である場合、またはデ
ータ３０の論理が１の場合に論理１の検出信号を出力す
る第１の検出回路であり、３２は第１の検出回路３１か
ら出力される検出信号であり、３３はデータ２８の内ｐ
ビット目から（ｍ＋１）ビット目のデータ（Ｘp-1，・
・・，Ｘm）であり、３４は（ｎ＋１）ビット目のデー
タ（Ｘn）２１とデータ３３から構成されたデータ
（Ｘn，Ｘp-1，・・，Ｘm）に検出信号３２を加算する
加算器であり、３５は加算器３４から出力されたデータ
およびオーバーフロー信号であり、３６は加算器３４が
オーバーフローをした場合に（ｎ＋１）ビット目のデー
タ（Ｘn）２１によってリミッタをかけ、オーバーフロ
ーしなかった場合にはデータ３５をそのまま出力する第
２のデータ出力回路であり、３７は第２のデータ出力回
路３６の出力データであり、３８は出力データ３７の出
力端子である。
【００１３】以上のように構成されたディジタル信号処
理回路について、以下その動作について図２を用いて説
明する。まず入力端子１９から入力された（ｎ＋１）ビ
ットの２の補数データ２０の内（ｎ＋１）ビット目のデ
ータ（Ｘn）２１を第１の切換信号検出回路２４に入力
する。また、それと並行に任意のデータについて絶対化
を行うか否かを制御する制御信号２３を入力端子２２か
ら第１の切換信号検出回路２４に入力する。第１の切換
信号検出回路２４では（ｎ＋１）ビット目のデータ（Ｘ
n）２１を検出しても制御信号２３を優先して切り換え
信号２５を出力し第１のデータ出力回路２７に入力され
る。第１のデータ出力回路２７に入力されたデータ２６
は切り換え信号２５によって制御され、切り換え信号２
５の論理が０の場合にはデータ２６をそのままデータ
（Ｘp-1，・・・，Ｘ0）として出力し、切り換え信号２
５の論理が１の場合にはデータ２６を反転させ、データ
（Ｘ p-1，・・・，Ｘ0）を出力する。次に第１のデータ
出力回路２７から出力されたデータ２８の内（ｍ−１）
ビット目から１ビット目のデータの全ての論理が１でか
つ（ｎ＋１）ビット目のデータ（Ｘn）２１の論理が１
を検出した場合に論理１、またはｍビット目のデータ
（Ｘm-1）３０の論理が１の場合に論理１の検出信号３
２を第１の検出回路３１から出力する。（ｎ＋１）ビッ
ト目のデータ（Ｘ n）２１とデータ３３から構成された
データ（Ｘn，Ｘp-1，・・，Ｘm）に検出信号３２を加
算器３４で加算し、加算器３４から出力されたデータお
よびオーバーフロー信号３５を第２のデータ出力回路３
６に入力する。第２のデータ出力回路３６では加算器３
４がオーバーフローした場合に（ｎ＋１）ビット目のデ
ータ（Ｘn）２１によってリミッタをかけオーバーフロ
ーしなかった場合にはデータ３５をそのまま出力データ
３７として出力端子３８から出力する。
理回路について、以下その動作について図２を用いて説
明する。まず入力端子１９から入力された（ｎ＋１）ビ
ットの２の補数データ２０の内（ｎ＋１）ビット目のデ
ータ（Ｘn）２１を第１の切換信号検出回路２４に入力
する。また、それと並行に任意のデータについて絶対化
を行うか否かを制御する制御信号２３を入力端子２２か
ら第１の切換信号検出回路２４に入力する。第１の切換
信号検出回路２４では（ｎ＋１）ビット目のデータ（Ｘ
n）２１を検出しても制御信号２３を優先して切り換え
信号２５を出力し第１のデータ出力回路２７に入力され
る。第１のデータ出力回路２７に入力されたデータ２６
は切り換え信号２５によって制御され、切り換え信号２
５の論理が０の場合にはデータ２６をそのままデータ
（Ｘp-1，・・・，Ｘ0）として出力し、切り換え信号２
５の論理が１の場合にはデータ２６を反転させ、データ
（Ｘ p-1，・・・，Ｘ0）を出力する。次に第１のデータ
出力回路２７から出力されたデータ２８の内（ｍ−１）
ビット目から１ビット目のデータの全ての論理が１でか
つ（ｎ＋１）ビット目のデータ（Ｘn）２１の論理が１
を検出した場合に論理１、またはｍビット目のデータ
（Ｘm-1）３０の論理が１の場合に論理１の検出信号３
２を第１の検出回路３１から出力する。（ｎ＋１）ビッ
ト目のデータ（Ｘ n）２１とデータ３３から構成された
データ（Ｘn，Ｘp-1，・・，Ｘm）に検出信号３２を加
算器３４で加算し、加算器３４から出力されたデータお
よびオーバーフロー信号３５を第２のデータ出力回路３
６に入力する。第２のデータ出力回路３６では加算器３
４がオーバーフローした場合に（ｎ＋１）ビット目のデ
ータ（Ｘn）２１によってリミッタをかけオーバーフロ
ーしなかった場合にはデータ３５をそのまま出力データ
３７として出力端子３８から出力する。
【００１４】
【００１５】
【００１６】
【００１７】以上説明したように、本実施例によれば、
絶対値化と四捨五入を同時に実現する時、また絶対値化
を行うか否かの選択および四捨五入のビット位置の変更
を実現する時に回路規模を削減することによって実現す
ることができる。
絶対値化と四捨五入を同時に実現する時、また絶対値化
を行うか否かの選択および四捨五入のビット位置の変更
を実現する時に回路規模を削減することによって実現す
ることができる。
【００１８】なお、本発明は四捨五入のビット位置の可
変に関して規定を行っているが、回路仕様によってはビ
ット位置の可変について有限に行うことができる。
変に関して規定を行っているが、回路仕様によってはビ
ット位置の可変について有限に行うことができる。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
（ｎ＋１）ビットの２の補数データを絶対値化および四
捨五入処理を同時に行う時にｎ−ｍビットの加算器を１
個で実現し、回路規模を削減することができ、また絶対
値化を行うか否かの選択および四捨五入のビット位置の
変更も回路規模を削減して行うことができる。
（ｎ＋１）ビットの２の補数データを絶対値化および四
捨五入処理を同時に行う時にｎ−ｍビットの加算器を１
個で実現し、回路規模を削減することができ、また絶対
値化を行うか否かの選択および四捨五入のビット位置の
変更も回路規模を削減して行うことができる。
【図１】本発明の第１の実施例のディジタル信号処理回
路のブロック図
路のブロック図
【図２】本発明の第２の実施例のディジタル信号処理回
路のブロック図
路のブロック図
【図３】従来例のディジタル信号処理回路のブロック図
５，２７，４９ 第１のデータ出力回路 ９，３１，５２ 第１の検出回路 １２，３４ 加算器 １４，３６，６１ 第２のデータ出力回路 ２４ 第１の信号検出回路 ４６ 第１の切換信号検出回路 ５７ 第１の加算器 ６４ 第２の加算器 ６６ 第３のデータ出力回路
フロントページの続き (72)発明者 西野 正一 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭57−150217（ＪＰ，Ａ) 特開 平４−84318（ＪＰ，Ａ) 特開 平３−156530（ＪＰ，Ａ) 特開 平１−232430（ＪＰ，Ａ) 特開 平３−225522（ＪＰ，Ａ) 特開 昭63−167930（ＪＰ，Ａ) 実開 昭62−169845（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 7/38 - 7/54 G06F 17/10 - 17/18
Claims (4)
- 【請求項１】 （ｎ＋１）ビット（ｎ＝正の整数）の２
の補数データ（Ｘn，Ｘn-1，・・，Ｘ0）を入力とし、
前記２の補数データが入力された時に（ｎ＋１）ビット
目のデータ（Ｘn）の論理が０の時は前記２の補数デー
タの内（ｎ＋１）ビット目のデータを除いたデータ（Ｘ
n-1，・・・，Ｘ0）をそのままデータ（Ｘp-1，・・
・，Ｘ0：ｐ＝正の整数）として出力し前記（ｎ＋１）
ビット目のデータ（Ｘn）の論理が１の時は前記２の補
数データの内（ｎ＋１）ビット目のデータを除いたデー
タ（Ｘn-1，・・・，Ｘ0）を反転させてデータ
（Ｘp-1，・・・，Ｘ0）として出力する第１のデータ出
力回路と、前記（ｎ＋１）ビット目のデータ（Ｘn）が
論理１でかつ前記第１のデータ出力回路からの出力デー
タ（Ｘp-1，・・，Ｘm，Ｘm-1，・・，Ｘ0：ｍ＝正の整
数）で（ｍ−１）ビット目から１ビット目のデータ（Ｘ
m-2，Ｘm-3，・・・，Ｘ0）の全ての論理が１を検出し
た時に論理１またはｍビットのデータ（Ｘm-1）が論理
１の時に論理１を出力しそれ以外の場合は論理０を出力
する第１の検出回路と、前記（ｎ＋１）ビット目のデー
タ（Ｘn）と前記第１のデータ出力回路から出力された
ｐビット目から（ｍ＋１）ビット目のデータ（Ｘp-1，
・・，Ｘm）から構成されたデータ（Ｘn，Ｘp-1，・・
・，Ｘm）に前記第１の検出回路の出力信号を加算する
加算器を備えたことを特徴とするディジタル信号処理回
路。 - 【請求項２】 加算器がオーバーフローした場合に（ｎ
＋１）ビット目のデータ（Ｘn）によってリミッタをか
ける第２のデータ出力回路を有することを特徴とする請
求項１記載のディジタル信号処理回路。 - 【請求項３】 （ｎ＋１）ビット（ｎ＝正の整数）の２
の補数データ（Ｘn，Ｘn-1，・・・，Ｘ0）を入力また
任意のデータの絶対値化を制御する制御信号を入力と
し、前記２の補数データが入力された時の（ｎ＋１）ビ
ット目のデータ（Ｘn）と前記制御信号から任意のデー
タの絶対値化を行うか否かを切り換え絶対値化を行う場
合は前記（ｎ＋１）ビット目のデータ（Ｘn）をそのま
ま切り換え信号として出力し、絶対値化を行わない場合
は前記制御信号から強制的に論理０を切り換え信号とし
て出力する第１の切換信号検出回路と、前記第１の切換
信号検出回路の切り換え信号の論理が０の時は前記２の
補数データの内（ｎ＋１）ビット目のデータを除いたデ
ータ（Ｘn-1，・・・，Ｘ0）をそのままデータ
（Ｘp-1，・・・，Ｘ0：ｐ＝正の整数）として出力し前
記切り換え信号の論理が１の時は前記２の補数データの
内（ｎ＋１）ビット目のデータを除いたデータ
（Ｘn-1，・・・，Ｘ0）を反転させてデータ（Ｘp-1，
・・・，Ｘ0）として出力する第１のデータ出力回路
と、前記（ｎ＋１）ビット目のデータ（Ｘn）が論理１
でかつ前記第１のデータ出力回路からの出力データ（Ｘ
p-1，・・，Ｘm，Ｘm-1，・・，Ｘ0：ｍ＝正の整数）で
（ｍ−１）ビット目から１ビット目のデータ（Ｘm-2，
Ｘm-3，・・・，Ｘ0）の全ての論理が１を検出した時に
論理１またはｍビットのデータ（Ｘm-1）が論理１の時
に論理１を出力しそれ以外の場合は論理０を出力する第
１の検出回路と、前記（ｎ＋１）ビット目のデータ（Ｘ
n）と前記第１のデータ出力回路から出力されたｐビッ
ト目から（ｍ＋１）ビット目のデータ（Ｘp-1，・・，
Ｘm）から構成されたデータ（Ｘn，Ｘp-1，・・・，
Ｘm）に前記第１の検出回路の出力信号を加算する加算
器を備えたことを特徴とするディジタル信号処理回路。 - 【請求項４】 加算器がオーバーフローした場合に前記
（ｎ＋１）ビット目のデータ（Ｘn）によってリミッタ
をかける第２のデータ出力回路を有することを特徴とす
る請求項３記載のディジタル信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04111057A JP3092310B2 (ja) | 1992-04-30 | 1992-04-30 | ディジタル信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04111057A JP3092310B2 (ja) | 1992-04-30 | 1992-04-30 | ディジタル信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05307464A JPH05307464A (ja) | 1993-11-19 |
| JP3092310B2 true JP3092310B2 (ja) | 2000-09-25 |
Family
ID=14551317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04111057A Expired - Fee Related JP3092310B2 (ja) | 1992-04-30 | 1992-04-30 | ディジタル信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3092310B2 (ja) |
-
1992
- 1992-04-30 JP JP04111057A patent/JP3092310B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05307464A (ja) | 1993-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2600293B2 (ja) | オーバーフロー補正回路 | |
| EP0209308B1 (en) | Circuitry for complementing binary numbers | |
| US5936870A (en) | Arithmetic operating device for digital signal processing and method therefor | |
| JPS61214025A (ja) | 差の絶対値比較回路 | |
| JPH05224883A (ja) | 浮動小数点ｎ−ビット符号付大きさの２進数を固定小数点ｍ−ビット２の補数表示の２進数に変換するためのシステム | |
| US5164914A (en) | Fast overflow and underflow limiting circuit for signed adder | |
| JP3092310B2 (ja) | ディジタル信号処理回路 | |
| JP3356613B2 (ja) | 加算方法および加算器 | |
| US5148161A (en) | Digital signal processor for fixed and floating point data | |
| US5333120A (en) | Binary two's complement arithmetic circuit | |
| JPS6116110B2 (ja) | ||
| JP3115138B2 (ja) | 演算処理装置 | |
| JP2907276B2 (ja) | 演算処理装置 | |
| KR100239631B1 (ko) | 디지틀 승산기 | |
| JP3210356B2 (ja) | データのゼロ判定装置 | |
| JP2552028B2 (ja) | 加算器 | |
| JP3083119B2 (ja) | 適応デルタ変調方式を利用した符号化／復号化回路 | |
| JPH0439095B2 (ja) | ||
| JPS616734A (ja) | 信号処理回路 | |
| JP3557366B2 (ja) | 大小比較方法および装置 | |
| KR950010571B1 (ko) | 라운딩 회로 | |
| SU1179322A1 (ru) | Устройство дл умножени двух чисел | |
| JPH066193A (ja) | パルス幅変調回路 | |
| JPH0713743A (ja) | 乗算器 | |
| JPH07141149A (ja) | ディジタル乗算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070728 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |