JP3091472B2

JP3091472B2 - 画像処理方法

Info

Publication number: JP3091472B2
Application number: JP17919290A
Authority: JP
Inventors: 和彦槇
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1990-07-06
Filing date: 1990-07-06
Publication date: 2000-09-25
Anticipated expiration: 2015-09-25
Also published as: JPH0467278A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、例えば大きな画面の中からその一部分を切
り出すのに必要な特殊な情報だけを選択する処理（クリ
ッピング）が可能な画像処理方法に関するものである。

（従来の技術）従来、このような分野の技術としては、例えば文献
山口富士夫監修「実践コンピュータグラフィックス」初
版（昭和63年５月30日）日刊工業新聞社p.137−189に記
載される技術があった。以下、その構成を図を用いて説
明する。

第２図は、従来の画像処理システムの概略構成図であ
る。

この画像処理システムは、画像処理用の制御装置１を
備え、その制御装置１から出力される所定の描画範囲デ
ータS,E等やクリップ領域データCmin,Cmax等は画像処理
装置10に供給される。画像処理装置10は、制御装置１か
らのデータに基づいて抽出範囲を算出する抽出範囲算出
器11と、抽出範囲算出器11の出力に基づき抽出範囲内の
描画座標列を発生する描画座標発生器12及びその描画座
標列をメモリアドレス列に変換するメモリアドレス変換
器13とを有している。画像処理装置10には、ディスプレ
イメモリ20及びCRT（Cathode Ray Tube）コントロー
ラ21を介してCRTディスプレイ22が接続されている。

以上のように構成される画像処理システムの画像処理
方法を、直線のクリッピングを行う場合の処理（１）
と、描画された画像（描画画像）における任意領域の塗
りつぶしを行う場合の処理（２）とに分けて第３図、第
４図及び第５図を参照しつつ説明する。ここで、第３図
は、第２図の画像処理システムによる描画画像例を示す
図、第４図は、直線のクリッピングを説明するための
図、第５図は、描画画像における任意領域の塗りつぶし
を説明するための図である。

（１）直線のクリッピングを行う場合の処理第３図に例示したように、所定の描画範囲を有する直
線L1,L2及び閉曲線Ｐ等の任意図形に対してクリッピン
グを施すことにより、例えばクリップ領域C1,C2等に応
じた図形の切り出しや、隠線消去及び隠面消去等を行う
ことができる。例えば、直線L1におけるクリップ領域C1
内の部分の切り出しは次のように行われる。

先ず、制御装置１から描画範囲データＳ（XS,YS）,E
（XE,YE）、及びクリップ領域データCmin（XCmin,YCmi
n）,Cmax（XCmax,YCmax）が抽出範囲算出器11へ出力さ
れる。ここで、第４図に示すように、描画範囲データS,
Eは、それぞれクリッピング対象となる直線L1の始点の
座標（XS,YS）、終点の座標（XE,YE）を示すものであ
る。また、クリップ領域データCmin,Cmaxは、それぞれ
クリップ領域C1におけるX,Y軸についての下限、上限の
座標値の組（XCmin,YCmin），（XCmax,YCmax）を示すも
のである。

抽出範囲算出器11は、各データS,E,Cmin,Cmaxを入力
すると、それらのデータに基づき、例えば上記文献に記
載されるようなクリッピングアルゴリズムによって、座
標（XS,YS），（XE,YE）で限定される描画範囲を有する
直線L1のうち、クリップ領域C1内の直線部分の両端座標
Sa,Eaを算出し、その算出結果が描画座標発生器12に入
力されると、描画座標発生器12は、始点がSa、終点がEa
の直線の描画座標列ＸN,YNを発生し、その描画座標列は
メモリアドレス変換器13によってメモリアドレス列MAN
に変換される。このメモリアドレス列MANは、ディスプ
レイメモリ20に書込まれる。このメモリアドレス列MAN
に基づきCRTコントローラ21は、始点がSa、終点がEaの
直線、即ち直線L1におけるクリップ領域C1内の直線部分
をCRTディスプレイ22に描画する。

以上、直線L1のクリッピングを行う場合について説明
したが、直線L2についても、クリップ領域C1に応じた図
形の切り出し、及びクリップ領域C2に応じた隠線消去等
が直線L1のクリッピングの動作とほぼ同様にして行われ
る。

（２）塗りつぶしを行う場合の処理例えば第３図に例示した閉曲線Ｐの内側のような任意
領域の塗りつぶしは、一般的にある色で囲まれた任意の
形を塗りつぶすものであるが、その一般的アルゴリズム
として閉曲線Ｐを境界とする内側の領域（閉領域）を認
識するために、探索開始点Ｓが与えられる。同様にし
て、閉曲線Ｐの内側のような任意領域に対し、第５図に
示すようなクリップ領域C3を設定して、そのクリップ領
域C3に応じて設定される領域A,B,C等の塗りつぶしが探
索開始点Ｓに基づいて実行される。

（発明が解決しようとする課題）しかしながら、従来の画像処理方法では、次のような
課題があった。

（Ａ）画像処理装置10では、第３図に示す直線L2につい
てクリップ領域C2に応じた隠線消去を施すような場合、
即ち第４図に示した曲線L1についてクリップ領域データ
Cmax,Cminで表わされる長方形の外を描画させるような
場合、抽出範囲算出器11は、直線L1の抽出部分を、両端
座標S,Sa、両端座標E,Eaでそれぞれ表わされる２本の直
線部分L1a,L1bに分けて算出しなければならない。その
ため、抽出範囲算出器11は、制御アルゴリズム等が一様
ではなく、それに対処するために回路構成が複雑になっ
てハード規模が大きくなると共に、処理量が多くなって
しまう。

（Ｂ）抽出範囲算出器11では、例えば課題（Ａ）で説明
したように連続した図形である直線L1に対してクリップ
領域C1外の直線部分L1a,L1bのみの描画を行うような場
合、各直線部分L1a,L1bについてそれぞれ別個に抽出範
囲データ、例えば直線部分L1aの両端座標S,Sa,直線部分
L1bの両端座標E,Eaを求め、その各抽出範囲データに基
づいて描画座標発生器12は、直線L1の両端座標S,Sa間に
おける直線部分L1a、及び両端座標E,Ea間における直線
部分L1bのそれぞれの描画座標を発生する。そのため、
直線部分L1a,L1bの各描画座標列は、必ずしも直線L1自
体の描画座標列と一致しない。即ち、座標値Sa,Eaの値
等によっては、直線部分L1a,L1bは、それぞれ直線L1の
本来の位置からずれて描画される場合がある。従って、
データS,E,Sa,Ea,Cmin,Cmaxの数値表現を充分な精度を
持たせておかないと、直線部分L1aと直線部分L1bが同一
直線上に位置しなくなる。取扱うＸ−Ｙ座標系が大きい
程、この数値表現の精度は必要となり、現実問題として
Ｘ−Ｙ座標系の座標は分数表現ができないため、直線部
分L1aと直線部分L1bを完全に一致させることは不可能と
なってしまう。

（Ｃ）画像処理装置10では、与えられた図形に対してク
リッピングを行う場合、抽出範囲算出器11でそのクリッ
プ領域に応じて抽出範囲を求めなければならない。その
ため、与えられる図形が直線以外の場合、例えば円、自
由曲線、あるいは多角形等の図形であると、抽出範囲
（描画部分）の切り出しが複雑になる。さらには、この
場合にも課題（Ｂ）の場合と同様に描画部分の位置的不
一致が生じてしまう。それらの描画部分における任意領
域の塗りつぶしに至っては正常な塗りつぶしが行われな
い場合が生じてしまう。例えば、第５図に示すように塗
りつぶす領域がクリップ領域C3内で複数の領域A,Bに分
かれている場合、閉曲線Ｐ内の閉領域を、領域A,Bと、
領域A,B以外の領域Ｃとに分けて認識した上で領域A,Bの
塗りつぶしを実行しなければならず、最初に与える探索
開始点Ｓの位置によって塗りつぶしの実行結果が異なっ
てしまう。即ち、探索開始点Ｓが領域Ａ内にあれば領域
Ａの塗りつぶしは行われるが領域Ｂについては行われな
いし、領域Ｂ内にあれば領域Ｂの塗りつぶしは行われる
が領域Ａについては行われない。さらに、探索開始点Ｓ
が領域Ｃにあれば領域A,Bともに塗りつぶしが行われな
くなってしまう。この探索開始点Ｓは、塗りつぶす領域
A,B,C等がクリップ領域C1等の設定に応じて変わるため
に予め塗りつぶしに対応した位置に設定しておくことが
できない。また、探索開始点Ｓを塗りつぶす領域A,Bに
応じて設定することは極めて困難である。

本発明は、前記従来技術が持っていた課題として、与
えられる図形によっては正常でしかも正確なクリッピン
グが行えない点について解決した画像処理方法を提供す
るものである。

（課題を解決するための手段）本発明の内の第１の発明は、前記課題を解決するため
に、描画範囲データによって与えられる描画範囲のう
ち、Ｘ成分及びＹ成分を有するクリップ領域座標によっ
て与えられるクリップ領域内の前記描画範囲を抽出する
画像処理方法において、次のような処理を行っている。

まず、前記描画範囲データに基づいて描画座標発生手
段によってＸ成分及びＹ成分を有する描画座標を発生
し、アドレス発生手段によりＸ成分及びＹ成分を有する
前記描画座標をメモリアドレスに変換して前記メモリア
ドレスを出力すると共に、XY座標判定手段により前記描
画座標と前記クリップ領域座標とをそれぞれのＸ成分同
士及びＹ成分同士で比較して前記描画座標が前記クリッ
プ領域内に存在するか否かを判定した結果である判定信
号を出力する。そして、メモリインタフェイス手段によ
り、前記アドレス発生手段から出力された前記メモリア
ドレスを、前記判定信号に基づいて前記描画座標がクリ
ップ領域内に存在する場合にディスプレイメモリへ書き
込む。

第２の発明は、第１の発明の描画座標発生手段におい
て、前記アドレス発生手段に対してＸ成分及びＹ成分を
有する前記描画座標を出力すると共に、前記XY座標判定
手段に対して、−１、０、１のいずれかの値をとるアル
ゴリズムに従って前記描画座標のＸ成分及びＹ成分のそ
れぞれに基づいたデータを出力する。また、前記XY座標
判定手段において、アップダウンカウンタを用いて、前
記描画座標と前記クリップ領域座標とのＸ成分同士及び
Ｙ成分同士の差、及び前記アルゴリズムに従って発生し
たデータに基づいて、前記描画座標が前記クリップ領域
内に存在するか否かを判定した結果である判定信号を出
力するようにしている。

（作用）第１の発明によれば、以上のように画像処理方法を構
成したので、与えられた描画範囲データに基づいて、描
画座標発生手段からＸ成分及びＹ成分を有する描画座標
が発生させられ、アドレス発生手段とXY座標判定手段と
に与えられる。アドレス発生手段によって描画座標はメ
モリアドレスに変換され、メモリインタフェイス手段へ
与えられる。また、XY座標判定手段により、描画座標と
クリップ領域座標とがそれぞれＸ成分同士及びＹ成分同
士で比較され、この描画座標がクリップ領域内に存在す
るか否かの判定信号がメモリインタフェイス手段へ出力
される。メモリインタフェイス手段において、判定信号
に基づいて描画座標がクリップ領域内に存在している場
合にのみ、アドレス発生手段から与えられたメモリアド
レスがディスプレイメモリへ書き込まれる。

第２の発明によれば、与えられた描画範囲データに基
づいて、描画座標発生手段からＸ成分及びＹ成分を有す
る描画座標が発生させられ、アドレス発生手段へ与えら
れる。更に、描画座標発生手段からXY座標判定手段に対
して、前記描画座標のＸ成分及びＹ成分に基づいて、−
１、０、１のいずれかの値のデータが出力される。XY座
標判定手段において、描画座標とクリップ領域座標のＸ
成分同士及びＹ成分同士の差と、描画座標発生手段から
与えられたデータに基づいて、この描画座標がクリップ
領域内に存在するか否かの判定信号がメモリインタフェ
イス手段へ出力される。メモリインタフェイス手段にお
いて、判定信号に基づいて描画座標がクリップ領域内に
存在している場合にのみ、アドレス発生手段から与えら
れたメモリアドレスがディスプレイメモリへ書き込まれ
る。

（実施例）第１図は、本発明の第１の実施例の画像処理装置を含
む画像処理システムの概略構成図である。図中、第２図
中の要素と共通の要素には共通の符号が付されている。

この画像処理システムは、制御装置１、ディスプレイ
メモリ20、CRTコントローラ21、及びCRTディスプレイ22
に加えて、制御装置１に接続された画像処理装置30を有
している。

画像処理装置30は、制御装置１からの描画範囲データ
S,E等に基づきその描画範囲内の各座標のそれぞれに対
して描画座標アドレス（以下、描画座標という）（Xn,Y
n）（ｎは、座標番号）を発生することにより、描画範
囲内の全座標に対する描画座標列ＸN,YNを発生する描画
座標発生手段である描画座標発生器31と、各描画座標
（Xn,Yn）をそれぞれメモリアドレス（描画アドレス）M
Anに変換することにより描画座標列ＸN,YNに対応したメ
モリアドレス列MANを出力するアドレス発生手段である
メモリアドレス変換器32と、XY座標判定手段である判定
信号発生回路40とで構成されている。

判定信号発生回路40は、クリップ領域データCmin,Cma
xに基づいて描画座標列ＸN,YNの各描画座標（Xn,Yn）毎
に、その描画座標（Xn,Yn）がクリップ領域内にあるか
否かをみることにより、その描画座標（Xn,Yn）に対応
したメモリアドレスMAnがクリップ領域内のアドレスか
否かを判定する判定信号である書き込み無効信号Sjを出
力する回路であり、データXCmin,YCmin,XCmax,XYmaxを
それぞれ入力するXCmin用入力回路41,XCmax用入力回路4
2、YCmin用入力回路43、及びYCmax用入力回路44と、各
入力回路41〜44の出力と描画座標発生器31の出力との比
較を行う比較器45,46,47,48と、論理回路49とで構成さ
れている。

論理回路49は、例えばANDゲート及びインバータ等で
構成され、各比較器45〜48の論理をとり、その論理結果
に応じて書き込み無効信号Sjを出力する回路である。論
理回路49は、画像処理装置30外のメモリインタフェイス
手段であるメモリインタフェイス装置50に接続されてい
る。

メモリインタフェイス装置50は、メモリアドレス列MA
Nの各メモリアドレスMAnの入力毎に、それぞれに対応し
た書き込み無効信号Sjを入力し、その各書き込み無効信
号Sjに応じて、それに対応するメモリアドレスMAnをデ
ィスプレイメモリ20に書込んだり、書込まなかったりす
る機能を有する装置である。

次に、第１図の画像処理システムにおける画像処理方
法を説明する。

例えば第４図に示すような直線L1に対してクリップ領
域C1内を抽出範囲とするクリッピングを行う場合、制御
装置１から初期データとして描画範囲データS,E及びク
リップ領域Cmin,Cmaxがそれぞれ画像処理装置30へ与え
られる。

描画範囲データS,Eが描画座標発生器31へ入力される
と、描画座標発生器31は、座標（XS,YS）、（XE,YE）間
の直線L1を構成する描画座標列ＸN,YNを発生する。この
描画座標列ＸN,YNにおける各描画座標（Xn,Yn）の各座
標値Xn,Ynは、判定信号発生回路40へ出力されると共
に、メモリアドレス変換器32へ出力され、メモリアドレ
ス変換器32でメモリアドレスMAnに変換され、そのメモ
リアドレスMAnがメモリインタフェイス装置50に入力さ
れる。

一方、クリップ領域データCmin,Cmaxは、それぞれデ
ータXCminが入力回路41に、データXCmaxが入力回路42
に、データYCminが入力方向43に、データYCmaxが入力回
路44にそれぞれ入力される。比較器45〜48は、各入力回
路41〜44の出力と描画座標発生器31からの出力の比較を
行う。即ち、比較器45は、XCminとXnを比較し、例えばX
Cmin≦Xnならば信号“1"を出力し、XCmin＞Xnならば信
号“0"を出力する。比較器46は、XCmaxとXnを比較し、
例えばXCmax≧Xnならば“1"を出力し、XCmax＜Xnならば
“0"を出力する。比較器47は、YCminとYnを比較し、例
えばYCmin≦Ynならば“1"を出力し、YCmin＞Ynならば
“0"を出力する。比較器48は、YCmaxとYnを比較し、例
えばYCmax≧Ynならば“1"を出力し、YCmax＜Ynならば
“0"を出力する。

論理回路49は、例えば各比較器45〜48の出力に対して
否定積（NAND）をとり、比較器45〜48の出力のうち、い
ずれか１つでも“0"の場合、即ち当該描画座標（Xn,Y
n）がクリップ領域C1の外にある場合に書き込み無効信
号Sjのレベルを“1"とし、比較器45〜48の出力が全て
“1"の場合、即ち描画座標（Xn,Yn）がクリップ領域C1
内にある場合に書き込み無効信号Sjのレベルを“0"とす
る。この書き込み無効信号Sjは、描画座標列ＸN,YNの各
描画座標（Xn,Yn）毎、即ちメモリアドレス列MANの各メ
モリアドレスMAn毎に、当該描画座標（Xn,Yn）、即ちそ
のメモリアドレスMAnが、クリップ領域C1内のアドレス
か否かの判定結果を示すもので、メモリインタフェイス
装置50へ出力される。

メモリインタフェイス装置50は、メモリアドレス列MA
Nの各メモリアドレスMAnを順次入力すると共に、各メモ
リアドレスMAnの入力毎に当該メモリアドレスMAnに対応
する書き込み無効信号Sjを入力し、その書き込み無効信
号Sjが無効の場合、即ち“0"の場合にそれに対応するメ
モリアドレスMAnをディスプレイメモリ20に書き込み、
書き込み無効信号Sjが有効の場合、即ち“1"の場合には
それに対応するメモリアドレスMAnのディスプレイメモ
リ20への書き込みを行わない。これにより、メモリイン
タフェイス装置50は、直線L1を表わすメモリアドレス列
MANのうち、クリップ領域C1内に位置する分のメモリア
ドレスMAnのみをディスプレイメモリ20に書き込む。

すると、CRTコントローラ21は、ディスプレイメモリ3
0に書き込まれたメモリアドレスMAnに基づいて描画範囲
である直線L1全体のうち、クリップ領域C1内に位置する
直線部分、即ち抽出範囲をCRTディスプレイ22に描画す
る。

この第１の実施例では、次のような利点を有してい
る。

（ａ）本実施例では、直線L1の描画範囲のうち、実際に
描画すべき抽出範囲をクリップ領域C1に応じて最初に求
めるのではなく、先ず抽出範囲に無関係に描画範囲の描
画座標列ＸN,YNを発生させ、その描画座標列ＸN,YNに応
じたメモリアドレス列MANを発生させている。それと同
時に、判定信号発生回路40で、メモリアドレス列MANの
各メモリアドレスMAn毎に、当該メモリアドレスMAnがク
リップ領域C1内のアドレスか否かを判定し、その判定結
果を書き込み無効信号Sjとして出力し、その書き込み無
効信号Sjに基づいてメモリアドレス列MANのうち、抽出
範囲に相当するメモリアドレスMAnの判定を行ってい
る。そのため、抽出範囲を描画するための描画アルゴリ
ズムは、クリップ領域C1に影響されない。また、得られ
た抽出範囲の描画座標列ＸN,YNは、描画範囲内の描画座
標列ＸN,YNの一部であり、抽出範囲の描画座標列ＸN,YN
がクリッピングによってずれることはない。

従って、画像処理装置30を用いた画像処理システムで
は、簡単なアルゴリズムによりクリップを行え、正確な
描画を実行できる。

（ｂ）画像処理装置30を用いた画像処理システムでは、
描画範囲データ及びクリッピング領域データが与えられ
れば、直線以外の図形、例えば円、自由曲線、あるいは
多角形等の任意の図形に対してクリッピングを単一のア
ルゴリズムにより容易に行うことができる。また、任意
の図形の任意領域の塗りつぶしを行う場合についても、
塗りつぶす領域の認識を抽出範囲の切り出しと同様のア
ルゴリズムに基づいて行うことができるため、容易に塗
りつぶす領域の認識を行え、かつ正常な塗りつぶしを実
行することができる。

第６図は、本発明の第２の実施例を示す画像処理装置
の概略構成図である。

この画像処理装置60は、例えば第１図に示した画像処
理システムにおいて画像処理装置30に代えて設けられる
もので、描画座標発生手段である描画座標発生器61、ア
ドレス発生手段であるメモリアドレス変換器62、及びXY
座標判定手段である判定信号発生回路70を有している。

描画座標発生器61は、描画座標発生器31の場合とほぼ
同様に描画範囲データS,E等を入力し、そのデータS,E等
によって与えられる描画範囲の全座標を対象とした描画
座標列ＸN,YNを出力する機能を有し、メモリアドレス変
換器62は、その描画座標列ＸN,YNをメモリアドレス列MA
Nに変換する機能を有している。ここで、描画座標発生
器61は、描画座標列ＸN,YNの各描画座標（Xn,Yn）を、
（Xn＋1,Yn＋１）＝（Xn＋αXn,Yn＋αYn）（但し、αX
n、αYnは、−1,0,1のいずれかの値をとる）に基づくア
ルゴリズムによって発生させており、さらにそのデータ
αXn及びαYnを判定信号発生回路70へ出力する機能を有
している。

判定信号発生回路70は、メモリアドレス列MANの各メ
モリアドレスMAn毎に書き込み無効信号Sjを出力する回
路であり、クリップ領域データであるデータXLC,XUC,YL
C,YUCの初期値によりそれぞれ初期設定が行われるXLC用
アップダウンカウンタ71、XUC用アップダウンカウンタ7
2、YLC用アップダウンカウンタ73、及びYUC用アップダ
ウンカウンタ74と、各アップダウンカウンタ71〜74に接
続される論理回路75とを備えている。ここで、各データ
XLC,XUC,YLC,YUCは、描画座標（Xn,Yn）のクリップ領域
からの差に基づく量であり、初期値がそれぞれXS−XCmi
n、XCmax−XS、YS−YCmin、YCmax−YSで与えられるもの
である。論理回路75は、例えば各アップダウンカウンタ
71〜74の出力の否定和をとってその論理結果を書き込み
無効信号Sjとしてメモリインタフェイス装置50へ出力す
る回路であり、NORゲート等を用いて構成されている。

次に、画像処理装置60を用いた場合の第１図の画像処
理システムの画像処理方法を、表１及び表２を用いて説
明する。なお、表１及び表２は、それぞれアップダウン
カウンタ71,72、アップダウンカウンタ73,74の真理値表
である。

制御装置１から初期値データとして、描画範囲データ
Ｓ（XS,YS）,E（XE,YE）及びクリップ領域データである
データXLC,XUC,YLC,YUCの初期値が画像処理装置60へ出
力されると、データS,Eが描画座標発生器61へ入力され
ると共に、データXLC,XUC,YLC,YUCの初期値が判定信号
発生回路40へ入力される。

このデータXLC,XUC,YLC,YUCのそれぞれの初期値XS−X
Cmin、XCmax−XS、YS−YCmin、YCmax−YSがそれぞれア
ップダウンカウンタ71〜74へ入力される。すると、各ア
ップダウンカウンタ71〜74のカウント数の初期設定が行
われる。

一方、データS,Eが描画座標発生器61へ入力される
と、描画座標発生器61は、データS,Eに基づき描画範囲
内の描画座標列ＸN,YNを発生し、その描画座標列ＸN,YN
はメモリアドレス変換器62によってメモリアドレス列MA
Nに変換され、メモリインタフェイス装置50へ入力され
る。この際、描画座標発生器61は、描画座標列ＸN,YNを
一定のアルゴリズムに基づいて発生する際のデータαX
n,αYnの値をそれぞれアップダウンカウンタ71,72、ア
ップダウンカウンタ73,74へ出力する。これにより、各
アップダウンカウンタ71〜74のデータXLC,XUC,YLC,YUC
の値は、表１及び表２の真理値表に従って更新される。
これにより、各アップダウンカウンタ71〜74のデータXL
C,XUC,YLC,YUCは、それぞれ所定のビットによって示さ
れるが、各データを示すそれぞれの所定のビットにおい
てそれぞれの最上位ビット、即ちサインビットを各アッ
プダウンカウンタ71〜74毎にみることによって、当該デ
ータαXn,αYnに基づいて得られた描画座標（Xn,Yn）が
クリップ領域内に位置するか否かをみることができる。
この各アップダウンカウンタ71〜74からの４つのサイン
ビットは、各メモリアドレスMAnの発生毎に、論理回路7
5によって読み取られる。

論理回路75は、４つのサインビットが全て０の場合
に、当該描画座標（Xn,Yn）がクリップ領域内にあると
判断して書き込み無効信号Sjを無効、即ち“0"とする。
また、論理回路75は、４つのサインビットのうち、１つ
でも０でない場合には、書き込み無効信号Sjを有効、即
ち“1"とする。この書き込み無効信号Sjは、メモリアド
レス変換器62からの各メモリアドレスMAn毎に、メモリ
インタフェイス装置50に出力される。この書き込み無効
信号Sjに基づき抽出範囲内のメモリアドレスMAnについ
てのみディスプレイメモリ20への書き込みが行われ、抽
出範囲外のメモリアドレスMAnについては、ディスプレ
イメモリ20への書き込みが行われない。

以下、第１の実施例の場合と同様にして、ディスプレ
イメモリ20内のデータがCRTコントローラ21によってCRT
ディスプレイ22に表示されることにより、データS,Eで
与えられる描画範囲のうち所定の抽出範囲のみの描画が
実行される。

この第２の実施例では、第１の実施例と同様の利点
（ａ），（ｂ）に加えて、画像処理装置60の判定信号発
生回路40をアップダウンカウンタ71〜74を用いて構成し
たために画像処理装置30に比べて画像処理装置60の回路
構成を簡略化でき、ハード規模を低減することができる
という利点が得られる。

第７図は、本発明の第３の実施例を示す画像処理装置
の概略構成図である。

この画像処理装置80は、例えば第１図の画像処理シス
テムにおいて画像処理装置30に代えて設けられるもので
あって、第６図の画像処理装置60とほぼ同様の構成を有
しており、画像処理装置60と異なる点は、描画座標発生
器61及びメモリアドレス発生器62に代えて描画メモリア
ドレス発生器81を設けたことである。描画メモリアドレ
ス発生器81は、描画範囲データDMAS,XDSP,YDSP,COUNYを
入力し、その各データに基づき、データαXn,αYnによ
ってメモリアドレス列MANを発生し、かつそのデータαX
n,αYnを判定信号発生回路70へ出力する機能を有してい
る。ここで、データDMASは、描画範囲のスタート地点の
座標をメモリアドレスに変換した値であり、データXDSP
は、水平方向へ１ドット変化した時のメモリアドレスの
変化量、データYDSPは、垂直方向へ１ドット変化した時
のメモリアドレスの変化量、データCOUNTは、描画する
総ドット量である。

この画像処理装置80を用いた画像処理システムでは、
描画メモリアドレス発生器81へ初期データDMAS,XDSP,YD
SP,COUNYが入力されると、描画メモリアドレス発生器81
は、一定のアルゴリズムに基づき各データDMAS,XDSP,YD
SP,COUNY及びデータαXn,αYn等によってメモリアドレ
ス列MANを発生すると共に、各メモリアドレスMAnの発生
毎に、その時のデータαXn,αYnの値を判定信号発生回
路70へ出力する。以下、第２の実施例の場合とほぼ同様
にして各メモリアドレスMAn毎に書き込み無効信号Sjが
出力され、CRTディスプレイ22により抽出範囲の描画が
行われる。

この第３の実施例では、第１の実施例と同様の利点
（ａ），（ｂ）に加えて、次のような利点が得られる。
即ち画像処理装置80では、描画メモリアドレス発生器81
により、データDMAS,XDSP,YDSP,COUNY及びデータαXn,
αYnからメモリアドレス列MAnを発生させている。その
ため、本実施例では、メモリアドレス列MANの発生のア
ルゴリズムを例えば第２の実施例の場合に比べて簡略化
でき、画像処理装置80のハード構成を画像処理装置60に
比べて簡略化できて、第２の実施例の場合に比べてさら
にハード規模の縮小及び処理量の低減を図ることができ
る。

なお、本発明は、図示の実施例に限定されず、種々の
変形が可能である。その変形例としては、例えば次のよ
うなものがある。

（Ｉ）第１図に示した画像処理システムの構成、及び各
画像処理装置30,60,80の構成は、種々の変形が可能であ
る。

例えば第１図の画像処理システムは、さらに各種入
出力装置、画像ファイル、及び高速演算装置等を付加し
たりして構成してもよい。

画像処理装置30では、メモリインタフェイス装置50
を設けてメモリアドレス列MANの各メモリアドレスMAn毎
に書き込み無効信号Sjにより判定を行う構成にしたが、
例えばメモリアドレス変換器32の前段にメモリインタフ
ェイス装置50に代わる装置を設け、描画座標列ＸN,YNに
対して書き込み無効信号Sjにより判定を行い、メモリア
ドレス変換してディスプレイメモリ20に書込むか、書込
まないかの選択を行うようにしてもよい。その場合に、
描画座標発生器31をアドレス発生手段とみなし、描画座
標（Xn,Yn）を判定対象となるアドレスとみなすことが
できる。これは、画像処理装置60の場合についても同様
である。

比較器45〜48及び論理回路49の出力の論理レベルの設
定は適宜変更が可能である。その場合には、その論理レ
ベルの設定に応じて各部の構成の変更が可能である。

画像処理装置60,80は、アップダウンカウンタ71〜7
4及び論理回路75の論理レベルの設定の変更などが可能
である。例えば各アップダウンカウンタ71〜74の扱う数
値を負数を基として取扱うことも可能であり、その場合
には、初期データとしてXLC＝XCmin−XS等の設定を行
い、表1,2に示した各アップダウンカウンタ71〜74の動
作方向（アップかダウンか）を逆にし、書き込み無効信
号Sjの発生論理をそれに応じたものにすればよい。

（II）上記実施例は、直線以外の任意の図形、例えば
円、自由曲線、または多角形等の図形に対するクリッピ
ングや、任意の図形における所定領域の塗りつぶし等に
対しても幅広く適用が可能である。

（発明の効果）以上詳細に説明したように、第１及び第２の発明によ
れば、アドレス発生手段により、描画範囲内の全座標に
対して所定のアドレスを発生させ、XY座標判定手段によ
り該各所定のアドレス毎に前記判定信号を出力するよう
にしたので、描画アルゴリズムはクリップ領域に影響さ
れず、単一の制御で描画範囲の所定部分の抽出が行え
る。

従って、この第１及び第２の発明の画像処理方法で
は、クリッピングに伴う制御が容易になり、かつ描画座
標がクリッピングによってずれることなく正確な描画を
実行することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の画像処理装置を含む画
像処理システムの概略構成図、第２図は従来の画像処理
システムの概略構成図、第３図は第２図の画像処理シス
テムによる描画画像例を示す図、第４図は直線のクリッ
ピングを説明するための図、第５図は描画画像の塗りつ
ぶしを説明するための図、第６図は本発明の第２の実施
例を示す画像処理装置の概略構成図、第７図は本発明の
第３の実施例を示す画像処理装置の概略構成図である。 30,60,80……画像処理装置、31,61……描画座標発生
器、32,62……メモリアドレス変換器、40,70……判定信
号発生回路、81……描画メモリアドレス発生器、C1……
クリップ領域、S,E,DMAS,XDSP,YDSP,COUNT……描画範囲
データ、Cmin,Cmax,XLC,XUC,YLC,YUC……クリップ領域
データ、Xn,Yn……描画座標値、MAn……メモリアドレ
ス、Sj……書き込み無効信号。

Claims

(57)【特許請求の範囲】

【請求項１】描画範囲データによって与えられる描画範
囲のうち、Ｘ成分及びＹ成分を有するクリップ領域座標
によって与えられるクリップ領域内の前記描画範囲を抽
出する画像処理方法において、前記描画範囲データに基づいて描画座標発生手段によっ
てＸ成分及びＹ成分を有する描画座標を発生し、アドレス発生手段によりＸ成分及びＹ成分を有する前記
描画座標をメモリアドレスに変換して前記メモリアドレ
スを出力すると共に、XY座標判定手段により前記描画座
標と前記クリップ領域座標とをそれぞれＸ成分同士及び
Ｙ成分同士で比較して前記描画座標が前記クリップ領域
内に存在するか否かを判定した結果である判定信号を出
力し、メモリインタフェイス手段により、前記アドレス発生手
段から出力された前記メモリアドレスを、前記判定信号
に基づいて前記描画座標がクリップ領域内に存在する場
合にディスプレイメモリへ書き込むことを特徴とする画
像処理方法。
【請求項２】前記描画座標発生手段は、前記アドレス発
生手段に対してＸ成分及びＹ成分を有する前記描画座標
を出力すると共に、前記XY座標判定手段に対して、−
１、０、１のいずれかの値をとるアルゴリズムに従って
前記描画座標のＸ成分及びＹ成分のそれぞれに基づいた
データを出力し、前記XY座標判定手段は、アップダウンカウンタを用い
て、前記描画座標と前記クリップ領域座標とのＸ成分同
士及びＹ成分同士の差、及び前記アルゴリズムに従って
発生したデータに基づいて、前記描画座標が前記クリッ
プ領域内に存在するか否かを判定した結果である判定信
号を出力することを特徴とする請求項１記載の画像処理
方法。