JP2637905B2

JP2637905B2 - 垂直スパンを用いてポリゴン輪郭を描画する方法及びシステム

Info

Publication number: JP2637905B2
Application number: JP5221062A
Authority: JP
Inventors: ジェラルド・ポール・ポミクター、ジュニア
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-10-16
Filing date: 1993-09-06
Publication date: 1997-08-06
Anticipated expiration: 2012-08-06
Also published as: JPH06195470A; US5371843A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、グラフィック処理に関
するものであり、特に、垂直スパンを用いて非コンプレ
ックス・ポリゴンの輪郭を描いたりその内部を塗りつぶ
したりする技術に関するものである。

【０００２】

【従来の技術】グラフィック処理において、ポリゴンや
画像を、簡単にぼやけることのないように描いたり、そ
の内部を塗りつぶしたりできることが重要である。従
来、ポリゴンを描き、その内部を塗りつぶすために、様
々な技術が実現されている。これらの技術としては、例
えば、ＯｒｄｅｒｅｄＥｄｇｅＬｉｓｔアルゴリズ
ムや、Ｂｒｅｓｅｎｈａｍプロシージャーがあり、どち
らも、１９８２年出版のＪ．Ｄ．Ｆｏｌｅｙｅｔａ
ｌ．による「ＦｕｎｄａｍｅｎｔａｌｓｏｆＩｎｔ
ｅｒａｃｔｉｖｅＣｏｍｐｕｔｅｒＧｒａｐｈｉｃ
ｓ」中で解説されている。現在では、水平走査方式を用
いてポリゴンの描画及び塗りつぶしをする、多くの技術
が知られている。他に、垂直走査方式を用いる技術があ
る。

【０００３】水平走査方式を用いた塗りつぶし技術の一
例が、１９８８年８月９日発効の米国特許４、７６３、
１１９に開示されている。この米国特許４、７６３、１
１９に開示されているグラフィック画像用の空間塗りつ
ぶし技術では、画像を構成する輪郭ラインを一連のライ
ン・セグメントで表し、そのうちの水平ライン・セグメ
ントを無視する。各ライン・セグメントの１水平ライン
あたり１画素を用いて表されるように選択した画素を、
ワーク・メモリに記憶する。ワーク・メモリ内では、各
水平ラインにつき、輪郭を表す画素が偶数個存在する。
ある領域内部の塗りつぶしは、ワーク・メモリ内の各水
平ライン沿いに走査し、奇の値を持つ画素を偶の値を持
つように反転させることで実現する。

【０００４】１９８６年１２月２日の米国特許４、６２
６、８３８において、ラスター走査ＣＲＴに表示される
形状の内部を塗りつぶす装置が開示されている。この装
置は、塗りつぶしの開始ポイントと終了ポイントの情報
を記憶する１個のメモリを含む。リフレッシュ・メモリ
への塗りつぶしの色彩コードの書き込みは、この塗りつ
ぶし開始ポイントに応じて開始され、塗りつぶし終了ポ
イントに応じて終了するが、対象となる形状の輪郭を記
憶するメモリ上の位置では禁止されている。塗りつぶし
ていく方向は、ＣＲＴの水平ラスター走査に垂直な方向
である。

【０００５】

【発明が解決しようとする課題】しかし、これまで知ら
れている描画及び塗りつぶし技術、とりわけほとんどハ
ードウェアにより実現されている技術の多くは、ＸＷ
ｉｎｄｏｗＥｖｅｎＯｄｄｆｉｌｌ規約（１９９０
年５月発行のＯ’ＲｅｉｌｌｙａｎｄＡｓｓｏｃｉ
ａｔｅｓ，Ｉｎｃ刊「ＸＰｒｏｔｏｃｏｌＲｅｆｅ
ｒｅｎｃｅＭａｎｕａｌｆｏｒＸＶｅｒｓｉｏ
ｎ１１，Ｖｏｌｕｍｅ０」に記載されている）を満
たしていない。この規約は、ここで参照することによ
り、本発明へ一体化する。さらに、ほとんどソフトウェ
アにより実現されている描画技術も幾つかあるが、複雑
なデータ構造を必要とし、使用勝手が悪く処理速度を上
げるのが難しい。グラフィック処理では、上記のＸＥ
ｖｅｎＯｄｄ規約を満たすことが有利であり、適切な方
法でポリゴンを描画し塗りつぶすことが必要である。そ
れゆえ、ポリゴンの輪郭の描画とその内部塗りつぶしの
ために、垂直スパン・アーキテクチャを用いた描画・塗
りつぶし技術が必要とされている。

【０００６】さらにいうならば、垂直スパン・アーキテ
クチャを用いることができ、従来方式より処理速度が速
く複雑でない描画・塗りつぶし技術が必要とされてい
る。また、垂直スパン・アーキテクチャを用いることが
でき、しかもＸＥｖｅｎＯｄｄ規約を満たす描画・塗
りつぶし技術が必要とされている。また、さらに、ポリ
ゴンのエッジ上の画素は、そのポリゴンの内部がその画
素の右側もしくは下側にくる場合にのみ描かれるよう
な、垂直スパン方式によるポリゴンの描画・塗りつぶし
方法及びシステムへの需要がある。複雑なデータ構造が
不要で、垂直スパン・アーキテクチャを採用したハード
ウェアでほぼ実現可能な、ポリゴンの描画・塗りつぶし
技術も必要とされている。

【０００７】

【課題を解決するための手段】ポリゴン輪郭の描画方法
である本発明の原理によって、従来技術の欠点を乗り越
え、新たな利点を加えることができる。

【０００８】グラフィック・プロセッサにおける、１個
以上のエッジがあるポリゴン輪郭の描画方法について解
説する。各エッジは１個以上の画素で表し、ポリゴンの
輪郭は、Ｎ個の垂直スパンで構成する。Ｎ個の垂直スパ
ンの各々には、始点と終点がある。本描画方法は次の２
ステップを含む；第１プレイン上で、Ｎ−１個の垂直ス
パンの各々について、その始点及び終点を表す画素に対
応する位置のビットを、第１の値に設定するステップ；
第２プレイン上で、ポリゴン輪郭の各斜線エッジ上に中
心が乗る画素に対応する位置のビットと、各エッジの始
点と終点に中心が乗る画素に対応する位置のビットと
を、第１の値に設定するステップ。第２プレイン上で第
１の値に設定されたビットの各々について、Ｙ軸に関す
る方向を決定し、第２プレイン上で設定されたビットに
対応する第３プレイン上の位置のビットが設定される。
方向決定ステップにより、第２プレイン上でセットされ
たビットの方向が第１の方向であると示される場合に
は、第３プレイン上のビットは第１の値にセットされ
る。方向決定ステップにより、第２プレイン上でセット
されたビットの方向が第２の方向であると示される場合
には、第３プレイン上のビットは第２の値にセットされ
る。

【０００９】ある実施例では、第１プレイン上で、ビッ
トは、第１プレイン用にあらかじめ定義された関係式に
従って、第１の値にセットされる。第２プレイン上で
は、ビットは、第２プレイン用にあらかじめ定義された
関係式に従って、第１の値にセットされる。また、第３
プレイン上では、ビットは、第３プレイン用にあらかじ
め定義された関係式に従って、第１の値にセットされ
る。

【００１０】本発明の他の実施例では、ポリゴン輪郭を
表す画素を識別する。ポリゴン輪郭上の１つのエッジの
始点及び終点座標が定義され、その始点及び終点座標に
より定義されるエッジに最も近い画素が選択される。ま
た、選択した画素がそのエッジ上もしくは下側に位置す
るかどうかについて判定をする。選択した画素がエッジ
上もしくは下側に位置しない場合は、Ｙ軸方向へ移動
（ステップして）して、そのエッジを表す別の画素を選
択し直す。以上のステップを、ポリゴン輪郭上の最後の
エッジの終点座標に到達するまで、繰り返す。

【００１１】本発明の別の実施例では、描画した輪郭の
内部を塗りつぶす。ある例では、輪郭の内部塗りつぶし
のために、塗りつぶす範囲を決定する。この塗りつぶし
範囲が定義する領域には、複数の垂直走査線がある。各
走査線を垂直に走査することで、各走査線毎にアクティ
ブな画素の組を定義する。各組は、第１のアクティブな
画素と、第２のアクティブな画素で構成される。第１の
アクティブな画素と第２のアクティブ画素の間にある画
素は、非アクティブである。各垂直走査線毎に、各組の
第１のアクティブな画素と、アクティブな画素の組の間
にある非アクティブな画素とが、描画される。

【００１２】さらに別の実施例では、ポリゴン輪郭の内
部塗りつぶしは、以下の手順を含む。塗りつぶしを開始
する位置の決定；第２プレイン上のその位置に第１の値
が記憶されているかどうかの判定；第２プレイン上のそ
の位置に第１の値が記憶されている場合に、描画する向
き（時計回りか反時計回りか）の決定；第３プレイン上
のその位置に第１の値が記憶されているかどうかの判
定；描画の向きが時計回りで、かつ第３プレイン上のそ
の位置に第１の値が記憶されている場合には、画素を塗
りつぶす；描画の向きが反時計回りで、かつ第３プレイ
ン上のその位置に第１の値が記憶されていない場合に
は、画素を塗りつぶす。

【００１３】別の実施例では、ポリゴン輪郭の内部塗り
つぶしは、以下の手順を含む。塗りつぶしを開始する位
置の決定；塗りつぶし指示子の値が第１の値に等しいか
どうかの判定；塗りつぶし指示子の値が第１の値に等し
く、かつ第２プレイン上でその位置に第１の値が記憶さ
れていない場合に、画素を塗りつぶす。

【００１４】本発明のもう１つの特徴として、グラフィ
ック・プロセッサ内で、１個以上のエッジを持つポリゴ
ンを描画するシステムを説明する。各エッジは１個以上
の画素で表され、ポリゴンの輪郭は、Ｎ個の垂直スパン
で構成する。Ｎ個の垂直スパンの各々には、始点と終点
がある。本描画システムは次の２つの手段を含む；第１
プレイン上で、Ｎ−１個の垂直スパンの各々について、
その始点及び終点を表す画素に対応する位置のビット
を、第１の値に設定する手段；第２プレイン上で、ポリ
ゴン輪郭の各斜線エッジ上に中心が乗る画素に対応する
位置のビットと、各エッジの始点と終点に中心が乗る画
素に対応する位置のビットとを、第１の値に設定する手
段。さらに、第２プレイン上で第１の値に設定されたビ
ットの各々について、Ｙ軸に関する方向を決定し、第２
プレイン上で設定されたビットに対応する第３プレイン
上の位置のビットを設定する手段も含む。方向決定手段
により、第２プレイン上でセットされたビットの方向が
第１の方向であると示される場合には、第３プレイン上
のビットは第１の値にセットされる。方向決定手段によ
り、第２プレイン上でセットされたビットの方向が第２
の方向であると示される場合には、第３プレイン上のビ
ットは第２の値にセットされる。

【００１５】別の実施例では、システムは、ポリゴン輪
郭を表す画素を識別する手段を含む。ある例では、シス
テムは、以下の手段を含む；ポリゴン輪郭上の１つのエ
ッジの始点及び終点座標を定義する手段；その始点及び
終点座標により定義されるエッジに最も近い画素を選択
する手段；また、選択した画素がそのエッジ上もしくは
下側に位置するかどうかについて判定をする手段；選択
した画素がエッジ上もしくは下側に位置しない場合は、
Ｙ軸方向へ移動（ステップして）して、そのエッジを表
す別の画素を選択し直す手段。

【００１６】別の実施例では、システムは、描画した輪
郭の内部を塗りつぶす手段を含む。ある例では、輪郭の
内部塗りつぶし用のシステムは、以下の手段を含む；塗
りつぶす範囲を決定する手段；第２プレイン上のその位
置に第１の値が記憶されているかどうかの判定をする手
段；第２プレイン上のその位置に第１の値が記憶されて
いる場合に、描画する向き（時計回りか反時計回りか）
の決定をする手段；第３プレイン上のその位置に第１の
値が記憶されているかどうかの判定をする手段；描画の
向きが時計回りで、かつ第３プレイン上のその位置に第
１の値が記憶されている場合には、画素を塗りつぶす手
段；描画の向きが反時計回りで、かつ第３プレイン上の
その位置に第１の値が記憶されていない場合には、画素
を塗りつぶす手段。

【００１７】別の実施例では、ポリゴン輪郭の内部塗り
つぶし用のシステムは、以下の手段を含む；塗りつぶし
を開始する位置の決定する手段；塗りつぶし指示子の値
が第１の値に等しいかどうかの判定をする手段；塗りつ
ぶし指示子の値が第１の値に等しく、かつ第２プレイン
上でその位置に第１の値が記憶されていない場合に、画
素を塗りつぶす手段。

【００１８】

【実施例】図１に、本発明を取り入れたシステム１０を
示す。これは、ホスト・コンピュータ１２と、システム
・バス１６を介してホスト・コンピュータ１２へ接続し
ているグラフィック・アダプタもしくはサブ・システム
１４とを含む。ホスト・プロセッサ１２は、例えばＩｎ
ｔｅｒｎａｔｉｏｎａｌＢｕｉｓｉｎｅｓｓＭａｃ
ｈｉｎｅｓＲＩＳＣＳｙｓｔｅｍ／６０００ワーク
ステーションのような、ＲＩＳＣ方式のプロセッサで、
バス１６としては、３２ビット・データ・バスがあるＭ
ｉｃｒｏＣｈａｎｎｅｌバスなどがよい（ＲＩＳＣ
Ｓｙｓｔｅｍ／６０００と、ＭｉｃｒｏＣｈａｎｎｅ
ｌは、ＩｎｔｅｒｎａｔｉｏｎａｌＢｕｉｓｉｎｅｓｓ
ＭａｃｈｉｎｅｓＣｏｒｐｏｒａｔｉｏｎの商標で
ある）。

【００１９】図示した例では、グラフィック・サブシス
テム１４には、バス・インタフェース２０を介してバス
１６へ接続している２次元グラフィック・プロセッサも
しくはラスタ・エンジン１８が入っている。このグラフ
ィック・プロセッサ１８は以下に解説するが、ディスプ
レイの画素の色彩情報を記憶するフレーム・バッファ２
２や、複数の制御ビット・プレイン２４に接続されてい
る。上述したＲＩＳＣＳｙｓｔｅｍ／６０００のような
グラフィック・ワークステーションの典型的なディスプ
レイは、水平方向に１２８０、垂直方向に１０２４個の
画素を持つ。フレーム・バッファ２２は、色彩情報用に
あらかじめ定めた個数のビット・プレイン（８及び２４
が通常の個数）を含み、さらに、ウィンドウ情報やオー
バーレー情報等の記憶用のプレインを含むこともある。

【００２０】フレーム・バッファ２２の色彩情報を、垂
直方向走査ラインに沿って周期的に走査し、ＲＡＭＤＡ
Ｃ２８を通して、ディスプレイ・モニタ２６の色彩（Ｒ
ＧＢ）入力へ入力する。この分野の従来の方式では、Ｒ
ＡＭＤＡＣ２８を構成するランダム・アクセス・メモリ
（ＲＡＭ）は、フレーム・バッファ２２からの色彩出力
によりアドレス指定され、その出力がディジタル・アナ
ログ変換器（ＤＡＣ）をドライブして、各々のＲＧＢ色
彩要素を出力させる。ＲＡＭＤＡＣ２８内のＲＡＭは、
色彩パレットもしくは索引テーブルとして動作し、フレ
ーム・バッファ２２の出力する色彩に、必要な変換を施
してモニタ２６へ入力する色にする。図１に示すシステ
ムでは、ディスプレイ装置はモニタであるが、本発明
は、プリンタのような他のディスプレイ装置に対しても
適用できる。

【００２１】グラフィック・プロセッサ１８には、後述
する本発明の描画及び内部塗りつぶし用の論理が組み込
まれている。これは、１つの直線セグメントか、もしく
は終点の座標で表されるベクタのデータをホスト・プロ
セッサ１２から受取り、そのデータをフレーム・バッフ
ァ２２に記憶するのに適した形式へ変換することで「ラ
スタライズ」し、最終的には、モニタ２６上に表示す
る。特に、このグラフィック・プロセッサ１８は、本発
明の描画及び内部塗りつぶし技術により、画像の輪郭を
描画し、その輪郭内部を塗りつぶす。

【００２２】図２に示す非コンプレックスなポリゴンの
輪郭３０は、１個以上のエッジ３２から構成され、各エ
ッジは、複数の画素３４で表現されている。つまり、１
個以上の画素を用いてエッジ３２のような現実の、もし
くは架空のエッジを識別している。図２に示したポリゴ
ンの輪郭は、非コンプレックスである、つまり自身の輪
郭の他の部分と交差しているところがない。本発明の方
式は、非コンプレックスなポリゴン輪郭を描画及び内部
し且つその内部を塗りつぶすためのものである。

【００２３】図３に示すグラフィック・プロセッサ１８
は、例として、ブレゼンハム（Ｂｒｅｓｅｎｈａｍ）ベ
クタ・ジェネレータ３６と、論理ユニット３８を含んで
いる。ブレゼンハム・ベクタ・ジェネレータは、ブレゼ
ンハム・プロシージャを用いて、あるエッジ３２を定義
する画素を表すアドレスを生成する。詳しくいえば、ク
ロック・サイクル毎に、１つの画素を表しているアドレ
ス１つが生成される。ブレゼンハム・プロシージャの一
例は、Ｊ．Ｄ．Ｆｏｌｅｙｅｔａｌ．による「Ｆｕ
ｎｄａｍｅｎｔａｌｓｏｆＩｎｔｅｒａｃｔｉｖｅ
ＣｏｍｐｕｔｅｒＧｒａｐｈｉｃｓ」（１９８２
年）に既述してあり、この内容はここで参照することに
より、本発明へ一体化される。上述したブレゼンハム・
プロシージャで生成されるアドレスは、理想のエッジに
最も近い画素のアドレスである。しかし、本発明に従っ
て、このブレゼンハム・プロシージャを修正して、直接
エッジ上に乗っているか、エッジの下側に位置するよう
な画素のアドレスを生成させるようにする。この方法に
ついては、以下で詳細に述べることにする。修正された
ブレゼンハム・ベクタ・ジェネレータの出力が入力され
る論理ユニット３８には、本発明による描画技術を実行
するのに必要な論理が入っている。

【００２４】一般に、論理ユニット３８が含むのは例と
して、ベクタ論理ユニット４０と、ポリゴン輪郭を描く
のに使われる付加的な論理回路である。ベクタ論理ユ
ニット４０は、標準組み合わせ論理回路を複数含んでい
るが、修正型ブレゼンハム・ベクタ・ジェネレータ３６
の出力や、１個以上の他の信号を入力として受け取り、
それらから複数の出力を生成する。ユニット４０の出力
であるＹ，Ｘ，ＦＩＬＬ，ＥＤＧＥ，ＥＶＬＤ，ＹＤＩ
Ｒの各々について、図５を参照しながら詳述する。ベク
タ論理ユニット４０の出力の幾つかは、制御ビット・プ
レイン２４へ入力されるビットの値を決定するために、
付加的回路を通る。ある例では、制御ビット・プレイン
２４は、Ｙ方向制御プレイン（ＹＤＩＲ）４２、エッジ
制御プレイン（ＥＤＧＥ）４４、フィル制御プレイン
（ＦＩＬＬ）４６を含む。各々のプレインについては、
以下で詳しく述べる。

【００２５】図３に示した修正型ブレゼンハム・ベクタ
・ジェネレータの出力パラメータや信号は、ＶＬＩＮ
Ｅ、ＨＬＩＮＥ，ＰＴ１，ＬＡＳＴ，ＸＩＮＣ，ＳＸ，
ＳＹ，ＸＧＥＹ、ＥＲＲ，ＤＭＡＪ、Ｘ、Ｙであり、各
々については、以下で詳述する。

【００２６】ＶＬＩＮＥは、ポリゴン輪郭のあるエッジ
が垂直エッジかどうかを表す。この決定のために、始点
の（Ｘ，Ｙ座標系における）座標（Ｘ₁，Ｙ₁）の水平成
分Ｘ₁と、終点の座標（Ｘ₂，Ｙ₂）の水平成分Ｘ₂を比較
する。Ｘ₁とＸ₂が等しいならば、そのエッジは垂直エッ
ジであり、この例では、ＶＬＩＮＥは１にセットされ
る。Ｘ₁がＸ₂と等しくない場合は、ＶＬＩＮＥは０にセ
ットされ、そのエッジが垂直エッジではないことを示
す。

【００２７】同様に、ＨＬＩＮＥは、あるエッジが水平
エッジであることを示す。そのエッジの始点座標
（Ｘ₁，Ｙ₁）の垂直成分Ｙ₁と、終点の座標（Ｘ₂，
Ｙ₂）の垂直成分Ｙ₂を比較する。Ｙ₁とＹ₂が等しいなら
ば、そのエッジは水平エッジであり、この例では、ＨＬ
ＩＮＥは１にセットされる。Ｙ₁がＹ₂と等しくない場合
は、ＹＬＩＮＥは０にセットされる。

【００２８】ＰＴ１は、エッジの最初の点を表し、始点
の座標（Ｘ₁，Ｙ₁）から求められる。つまり、エッジの
始点座標を表すための画素が、そのエッジの第１の画素
となり、ＰＴ１は１にセットされる。それ以外の場合
は、ＰＴ１は０にセットされ、その時点のクロック・サ
イクルに生成されるアドレスが、エッジの第１画素を表
すものではないことを示す。

【００２９】同様に、ＬＡＳＴは、あるエッジの最後の
点を示す。（Ｘ₁，Ｙ₁）及び（Ｘ₂，Ｙ₂）で指定される
１つのエッジに関しては、そのエッジの点（Ｘ₂，Ｙ₂）
を表すアドレスが生成されている時に、ＬＡＳＴが１に
セットされ、エッジの最後の点であることを示す。

【００３０】ＳＸは、あるエッジのＸ方向の符号であ
る。Ｘ方向の符号は、エッジの始点及び終点の水平成分
（Ｘ₁，Ｘ₂）の比較から定められる。Ｘ₂がＸ₁よりも大
きい場合は、そのエッジは、Ｘ軸の正の方向へ描かれ、
ＳＸは０にセットされる。Ｘ₂がＸ₁よりも小さい場合
は、そのエッジは、Ｘ軸の負の方向へ描かれ、ＳＸは１
にセットされる。

【００３１】同様に、ＳＹはエッジのＹ軸方向への符号
を表す。ある実施例では、軸方向は下の図のように取ら
れている。

【数１】

【００３２】つまり、Ｙ軸は下に向かって正となり、Ｘ
軸は水平に右に向かって正となる。故にＹ₂がＹ₁より大
きいと、Ｙ軸方向に正となり、Ｙ₂がＹ₁より小さいと、
逆に負となる。実施例の１つでは、Ｙ軸方向が正の時
は、ＳＹを０にセットし、Ｙ軸方向が負の時は、ＳＹを
１にセットする。

【００３３】ＤＭＡＪは、あるエッジのメジャー軸方向
への変化量を表す。この分野では、メジャー軸方向は、
Ｘ線軸方向への変化量と、Ｙ軸方向への変化量とを較べ
て、変化量が大きい方の座標軸のことである。一例をあ
げると、エッジの始点座標（０、０）、終点座標（５、
２）ならば、ＤＭＡＪは５である。Ｘ方向への変化量
（ｄＸ＝５＝Ｘ₂−Ｘ₁）が、Ｙ方向への変化量（ｄＹ＝
２＝Ｙ₂−Ｙ₁）より大きいからである。

【００３４】同様にＤＭＩＮは、あるエッジのマイナー
軸方向への変化量を表す。図３では、ＤＭＩＮは出力と
して示されていないが、以下に示すように、ＥＲＲを計
算するのに使われる。マイナー軸方向とは、Ｘ線軸方向
への変化量（ｄＸ）と、Ｙ軸方向への変化量（ｄＹ）と
を較べて、変化量が小さい方の座標軸のことである。Ｍ
ＤＡＪの解説と同じ例では、ＤＭＩＮは２になる。

【００３５】ＥＲＲは、理想のエッジの位置と、そのエ
ッジに最も近い画素との差を表す。ＥＲＲの計算方法を
図４を参照して解説する。図４には、理想のエッジ３２
と、複数の画素３４とが示してある。エッジ３２は、座
標（０、０）が始点で、（５、２）が終点である。最初
に、ＤＭＡＪ，ＤＭＩＮの値が、上述の方法で計算され
る。この例では、ＤＭＡＪ＝５、ＤＭＩＮ＝２である。
続いて、以下の式を用いて、エラー値ＥＲＲの初期値が
計算される。ＥＲＲ＝２×ＤＭＩＮ − ＤＭＡＪ＝２×２ − ５＝ −１

【００３６】次に、理想のエッジを表す画素決めるに
は、メジャー軸方向（例えば、Ｘ軸方向）だけに移動す
ればよいのか、それとも、メジャー軸方向にもマイナー
軸方向にも（Ｘ及びＹ軸方向）移動しなければならない
のかを、ＥＲＲを用いて、クロック・サイクル毎に判定
する。例えば、始点座標（０、０）に関しては、この座
標に対するエラー値ＥＲＲ（０、０）が決定される。Ｅ
ＲＲ（０、０）＝ＥＲＲ＝−１であるので、Ｘ軸方向へ
のみインクリメントされる。言い替えれば、ＥＲＲ＜０
ならばメジャー軸方向へのみ移動すればよく、ＥＲＲ≧
０ならばメジャー軸及びマイナー軸方向へ移動する。例
では、Ｘがインクリメントして、次の位置は（１、０）
となり、ＥＲＲはＩＮＣ１だけインクリメントする。こ
こでＩＮＣ１は、２×ＤＭＩＮ＝４に等しい。

【００３７】上の例を続けると、座標（１、０）におい
て、ＥＲＲ（１，０）＝ＥＲＲ（０，０）＋ＩＮＣ１＝
３である。ＥＲＲは０より大きいので、両方の軸方向へ
移動して、（２、１）になる。ＥＲＲはＩＮＣ２だけイ
ンクリメントされるが、ここで、ＩＮＣ２は２×（ＤＭ
ＩＮ−ＤＭＡＪ）＝−６である。

【００３８】同様にして、座標（２、１）では、ＥＲＲ
（２，１）＝ＥＲＲ（１，１）＋（−６）＝−３であ
る。ＥＲＲが負となったので、Ｘ軸方向へ移動して
（３、１）となる。座標（３、１）に関するＥＲＲ
（３、１）はＩＮＣ１だけインクリメントされるので、
ＥＲＲ（３，１）＝ＥＲＲ（２，１）＋４＝１である。
この手続きを、終点座標（５、２）へ到達するまで、ク
ロック・サイクル毎に行う。

【００３９】修正型ブレゼンハム・ジェネレータの他の
出力に話を戻す。ＸＩＮＣは、Ｘ軸方向へインクリメン
ト分があるかどうかを表す。このインクリメントが実行
されれば、ＸＩＮＣは１にセットされ、そうでない場合
は、０にセットされる。

【００４０】Ｘは、エッジに最も近い画素の座標の水平
成分を指し示し、Ｙはその垂直成分を示す。これらの値
は、クロック・サイクル毎に決定される。

【００４１】信号ＸＧＥＹは、Ｘ軸方向への移動の変化
量が、Ｙ軸方向への変化量より大きいか等しいという状
況を表す。例えば、エッジの始点が（４、２）で、終点
が（８、３）ならば、Ｘ軸方向の変化量（Ｘ₂−Ｘ₁＝８
−４＝４）は、Ｙ軸方向の変化量（Ｙ₂−Ｙ₁＝３−２＝
１）より大きい。故に、この例では、ＸＧＥＹを１にセ
ットする。Ｘ方向への変化量がＹ軸方向への変化量より
小さい場合は、ＸＧＥＹを０にセットする。

【００４２】また、ユニット４０への入力ＬＶＥＣは、
ポリゴン輪郭の最後のエッジであることを表す。この分
野では、１個のポリゴン輪郭の終点に当たる場合は、グ
ラフィック・プロセッサ１８へ、終点であることを表す
コマンドを送信する。同様に、ＦＶＥＣは、１個のポリ
ゴン輪郭の始点であることを表す。

【００４３】上述した多数の信号がベクタ論理ユニット
４０へ入力され、本発明の描画技術に使用される。本発
明の原理による、ポリゴン輪郭の描画技術の一実施例
を、図５を参照して、解説する。最初に、ステップ４７
「ベクタ・ジェネレータからパラメータを受け取る」に
おいて、計算済みの信号ＶＬＩＮＥ，ＨＬＩＮＥ，ＰＴ
１，ＬＡＳＴ，ＸＩＮＣ，ＳＸ，ＳＹ，ＸＧＥＹ，ＥＲ
Ｒ，ＤＭＡＪ，Ｘ，Ｙをベクタ・ジェネレータ３６か
ら、ベクタ論理ユニット４０へ受け渡す。さらに、信号
ＬＶＥＣが、ユニット４０へ入力される。

【００４４】その後、上述の変数のうちの１個以上を用
いて、Ｙ軸方向のステップ（ＳＴＥＰＹ）を実行するか
どうかについて判定する。これがステップ４８「ＳＴＥ
ＰＹの計算」である。クロック・サイクル毎に、修正型
ブレゼンハム・ジェネレータは、ＥＲＲの値から、理想
のエッジに最も近い次の画素がどの方向になるかを示
す。しかし、本発明によれば、理想のエッジを表すもの
として選択される画素は、そのエッジの上に乗っている
か、その下側に位置する。ゆえに、ＳＴＥＰＹが示すの
は、上述した画素の位置を満たすために、Ｙ軸方向への
インクリメントが必要かどうかである。ＳＴＥＰＹが１
にセットされれば、インクリメントが実行され、０にセ
ットされれば、インクリメントは実行されない。ＳＴＥ
ＰＹの計算には、以下の式を用いる。ＳＴＥＰＹ＝（〜ＸＧＥＹ＆〜ＳＹ＆（（ＰＧＴ０＆Ｐ
ＬＴＤ）ｏｒ（ＰＧＥ−２Ｄ＆ＰＬＴ−
Ｄ）））ｏｒ（〜ＸＧＥＹ＆ＳＹ＆（（ＰＧＴ−Ｄ
＆ＰＬＴ０）ｏｒ（ＰＧＴＤ＆ＰＬＥ２
Ｄ）））ｏｒ（ＸＧＥＹ＆ＳＹ＆（（ＰＧＴ０＆
ＰＬＴＤ）ｏｒ（ＰＧＥ−２Ｄ＆ＰＬＴ−
Ｄ）））ｏｒ（ＸＧＥＹ＆〜ＳＹ＆（（ＰＧＴ−Ｄ
＆ＰＬＴ０）ｏｒ（ＰＧＴＤ＆ＰＬＥ２
Ｄ）））ＸＧＥＹ及びＳＹについては前述の通りである。他の変
数を以下に説明する。〜ブール代数のＮＯＴ演算子。＆ブール代数のＡＮＤ演算子。ｏｒブール代数のＯＲ演算子。ＰＬＴ０前回のエラー値が０より小さいかどうかを示
す。（前回のエラー値の設定方法は後述する。）ＰＧＴ０前回のエラー値が０より大きいかどうかを示
す。ＰＧＴＤ前回のエラー値がメジャー軸方向への変化量
より大きいかどうか（ＰＥ＞ＤＭＡＪ）示す。ＰＬＴＤ前回のエラー値がメジャー軸方向への変化量
より小さいかどうか（ＰＥ＜ＤＭＡＪ）示す。ＰＬＴ−Ｄ前回のエラー値がメジャー軸方向への変化
量に−１をかけた値より小さいかどうか（ＰＥ＜−ＤＭ
ＡＪ）示す。ＰＬＴ−Ｄ前回のエラー値がメジャー軸方向への変化
量に−１をかけた値より小さいかどうか（ＰＥ＜−ＤＭ
ＡＪ）示す。ＰＧＥ−２Ｄ前回のエラー値がメジャー軸方向への変
化量に−２をかけた値より大きいかもしくは等しいどう
か（ＰＥ≧−２×ＤＭＡＪ）示す。ＰＧＴ−Ｄ前回のエラー値がメジャー軸方向への変化
量に−１をかけた値より大きいかどうか（ＰＥ＞−ＤＭ
ＡＪ）示す。ＰＬＥ２Ｄ前回のエラー値がメジャー軸方向への変化
量に−２をかけた値より小さいかもしくは等しいどうか
（ＰＥ≧−２×ＤＭＡＪ）示す。

【００４５】次の条件のうち少なくとも１個が成り立て
ば、以上の式を用いて、Ｙ軸方向に関するステップを行
う。（ａ）Ｘの変化量がＹの変化量より小さく、かつＹ方
向の符号が正であり、前回のエラー値が０より大きくメ
ジャー軸方向への変化量より小さい。（ｂ）Ｘの変化量がＹの変化量より小さく、かつＹ方
向の符号が正であり、前回のエラー値がメジャー軸方向
への変化量に−２をかけた値より大きいか等しく、メジ
ャー軸方向への変化量に−１をかけた値より小さい。（ｃ）Ｘの変化量がＹの変化量より小さく、かつＹ方
向の符号が負であり、前回のエラー値がメジャー軸方向
への変化量に−１をかけた値より大きく０より小さい。（ｄ）Ｘの変化量がＹの変化量より小さく、かつＹ方
向の符号が負であり、前回のエラー値がメジャー軸方向
への変化量より大きく、メジャー軸方向への変化量に２
をかけた値より小さい。（ｅ）Ｘの変化量がＹの変化量より大きいか等しく、
かつＹ方向の符号が負であり、前回のエラー値が０より
大きくメジャー軸方向への変化量より小さい。（ｆ）Ｘの変化量がＹの変化量より大きいか等しく、
かつＹ方向の符号が負であり、前回のエラー値がメジャ
ー軸方向への変化量に−２をかけた値より大きいか等し
く、メジャー軸方向への変化量に−１をかけた値より小
さい。（ｇ）Ｘの変化量がＹの変化量より大きいか等しく、
かつＹ方向の符号が正であり、前回のエラー値がメジャ
ー軸方向への変化量に−１をかけた値より大きく、０よ
り小さい。（ｈ）Ｘの変化量がＹの変化量より大きいか等しく、
かつＹ方向の符号が正であり、前回のエラー値がメジャ
ー軸方向への変化量より大きく、メジャー軸方向への変
化量に２をかけた値より小さい。

【００４６】ＳＴＥＰＹの計算に続いて、本発明の描画
技術で用いる他の信号を幾つか計算する。詳しく述べる
と、信号ＢＴＷＮの値は、ステップ４９「ＢＴＷＮを計
算する」において、以下のように計算される。ＢＴＷＮ＝ＸＬＡＴ＆（ＥＲＲ＞−ＤＭＡＪ）＆
（ＥＲＲ≧ＤＭＡＪ）；ここで、ＥＲＲ及びＤＭＡＪ
は上述の通りである。ＸＬＡＴは、前回のクロック・サ
イクルでＸ軸方向へインクリメントがあったかどうか
（つまりＸＩＮＣ＝１）を表す。もし前クロック・サイ
クルにおいて、Ｘがインクリメントされていれば、ＸＬ
ＡＴは１にセットされ、そうでなければ、０にセットさ
れる。

【００４７】上述の式を用いて、エッジが２つの画素の
各々の中心に乗っているか、もしくはその間を通ってい
るかどうかを判定する。もし、あるエッジが２つの画素
の各中心の間にあれば、ＢＴＷＮは１にセットされる。
特に、前クロック・サイクルにおいて、Ｘ方向へインク
リメントがあり、かつエラー値がメジャー軸方向への変
化量に−１をかけた値より大きく、かつメジャー軸方向
への変化量より大きいか等しい場合には、エッジは、２
個の画素の各々の中心に乗るかその間を通っている。

【００４８】ＢＴＷＮの計算後、さらに、ステップ「Ｆ
ＩＬＬを計算する」において、信号ＦＩＬＬを以下の式
で計算する。ＦＩＬＬ＝（ＢＴＷＮｏｒＸＧＥＹｏｒＰＴ
１）ａｎｄ〜ＶＬＩＮＥａｎｄ〜ＲＩＧＨＴ信号ＢＴＷＮ，ＸＧＥＹ，ＰＴ１，ＶＬＩＮＥについて
は、既に詳述した。また、信号ＲＩＧＨＴは、画素がポ
リゴンのエッジの最も右側にある画素であることを示す
もので、次の式から計算される。ＲＩＧＨＴ＝（ＳＸ＆ＰＴ１）ｏｒ（〜Ｓ
Ｘ＆ＬＡＳＴ）ＲＩＧＨＴの計算式によると、問題にしている画素がエ
ッジの最初の点で、しかもそのエッジのＸ成分が負の値
（例ＳＸ＝１）である場合、もしくは、画素がエッジの
最後の画素で、しかもエッジのＸ成分が正の値の場合、
ＲＩＧＨＴは１にセットされ、その画素がポリゴンのエ
ッジの最も右側の画素であることを示す。

【００４９】以下の条件が１つでも満たされれば、エッ
ジの各画素について、塗りつぶし指示子ＦＩＬＬがバイ
ナリ１にセットされる。（ａ）エッジ３４は２つの画素の上に乗るかその間に
あり、かつエッジ３４は垂直エッジではなく、かつ画素
がそのエッジの最も右側の画素ではない場合。（ｂ）Ｘの変化量がＹの変化量より大きいか等しく、
かつエッジ３４は垂直エッジではなく、かつ画素がその
エッジの最も右側の画素ではない場合。（ｃ）画素がエッジの最初の点を表し、かつエッジ３
４は垂直エッジではなく、かつ画素がそのエッジの最も
右側の画素ではない場合。

【００５０】ＳＴＥＰＹ、ＢＴＷＮ、ＦＩＬＬの計算に
続いて、ベクタ・ジェネレータ３８から受け取った処理
中の画素が、描画中のポリゴン輪郭の最後のエッジに属
する最後の画素であるかどうかの判定を、判定ステップ
５１「最後のエッジの最後の画素か？」で行う。この画
素が、描画すべき最後のエッジの最後の画素であれば、
前回のエッジを最後のエッジに、そして現在処理中のエ
ッジを最初のエッジとする。これがステップ５２「Ｐ
ＲＥＶＩＯＵ＝ＬＡＳＴ；ＣＵＲＲＥＮＴ＝ＦＩＲＳ
Ｔ」である。ベクタ論理ユニット４０の内部において、
前回の水平エッジＰＨと呼ばれる信号が、ＨＬＩＮＥと
して計算された値にセットされ、ＨＬＩＮＥはＦＨの値
にセットされる。ＦＨは、最初のエッジが水平であるこ
とを表す。ある実施例では、グラフィック・プロセッサ
１８が、ポリゴンの最初のエッジであることを指示し、
ＨＬＩＮＥがそのエッジに対して計算された後で、ＦＨ
がセットされる。ＦＨは、最初のエッジに関するＨＬＩ
ＮＥの値にセットされる。同様に、前回の垂直エッジＰ
Ｖという信号は、ＶＬＩＮＥとして計算された値にセッ
トされ、ＶＬＩＮＥはＦＶと同じ値にセットされる。Ｆ
Ｖは、最初のエッジが垂直であるかどうかを表す。ＦＶ
が最初のエッジのＶＬＩＮＥの値にセットされるという
点を除いては、ＦＨの場合と全く同じ方法である。

【００５１】さらに、「前回」と「最後」、及び「現
在」と「最初」を取り替えるために、前回のエッジのＸ
方向成分の符号を表す信号ＰＳＸがＳＸと同じ値に、そ
して、前回のエッジのＹ方向成分の符号を表す信号ＰＳ
ＹがＳＹと同じ値にセットされる。それから、ＳＸ及び
ＳＹは、各々、信号ＦＳＸ及びＦＳＹと同じ値にセット
される。ＦＳＸは、最初のエッジのＸ方向成分の符号
を、ＦＳＹは、最初のエッジのＹ方向成分の符号を表
す。ＦＨ及びＦＶと同様に、これらの変数は、最初のエ
ッジが定義されるときにセットされる。「前回」と「最
後」、及び「現在」と「最初」を取り替えるための変数
の設定に続いて（もしくは、問題とする画素が最後のエ
ッジの最後の画素でなかった場合にも）、処理はステッ
プ５４「Ｘ及びＹ方向への変化量を決定する」へ移る。

【００５２】Ｘ軸方向に関する符号の変化（ＸＤＣ）を
計算するためには、以下の式を用いる。ＸＤＣ＝〜ＶＬＩＮＥ＆〜ＰＶ（ＳＸＸＯ
ＲＰＳＸ）．この式（各信号については既述の通り。ＸＯＲは、ブー
ル代数のＸＯＲ演算子）を用いると、例えば、エッジが
垂直エッジでしかも（もしくは）前回のエッジが垂直エ
ッジの場合は、Ｘ軸方向に関する変化はない。また、現
在および前回のＸ軸方向成分の符号が共に正、もしくは
共に負の場合は、Ｘ軸方向に関する変化がない。このよ
うな場合は、ＸＤＣが０にセットされる。一方、現在及
び前回のエッジが垂直エッジではなく、かつ、現在のエ
ッジのＸ軸方向成分の符号が、前回のエッジのそれと異
なる場合（つまり一方が正で他方が負）は、ＸＤＣは１
にセットされ、Ｘ軸方向成分の符号が変化したことを示
す。

【００５３】Ｘ軸方向成分の符号の変化が起こったかど
うかの判定と同様にして、Ｙ軸方向に関する符号の変化
（ＹＤＣ）の有無について判定する。これを計算するた
めには、以下の式を用いる。ＹＤＣ＝〜ＨＬＩＮＥ＆〜ＰＨ（ＳＹＸＯ
ＲＰＳＹ）．（各信号については既述の通り）ＸＤＣの場合と同様
に、Ｙ軸方向成分の符号に変化があれば、ＹＤＣは１に
セットされ、変化がない場合は、ＹＤＣは０にセットさ
れる。例を挙げると、現在のエッジが水平エッジで、か
つ（もしくは）前回のエッジが水平エッジだった場合
は、Ｙ軸方向に関する変化はない。また、現在および前
回のＹ軸方向成分の符号が共に正、もしくは共に負の場
合は、Ｙ軸方向に関する変化がない。一方、現在及び前
回のエッジが水平エッジではなく、かつ、現在のエッジ
のＹ軸方向成分の符号が、前回のエッジのそれと異なる
場合（つまり一方が正で他方が負）は、ＹＤＣは１にセ
ットされる。

【００５４】一実施例では、Ｘ軸もしくはＹ軸方向に関
して変化があるかどうか計算した後、描画される画素が
ポリゴンの中のあるエッジを表すかどうかについて判定
をする。これが、ステップ５６「ＥＤＧＥを計算する」
である。詳しくは、問題とする画素がポリゴンのあるエ
ッジを表す場合（以下で詳述する）は、信号ＥＤＧＥが
１にセットされ、画素がポリゴンのあるエッジを表さな
い場合は、０にセットされる。

【００５５】この判定のために、以下の式を用いる。ＥＤＧＥ＝ＣＥＮＴＥＲ＆〜（ＨＬＩＮＥ＆
〜（ＰＴ１ｏｒＬＬＶ））＆〜（ＶＬＩＮＥ
＆〜（ＰＴ１ｏｒＬＡＳＴ））．この式中のＨＬＩＮＥ、ＶＬＩＮＥ、ＰＴ１、ＬＡＳＴ
については、既述の通りである。また、ＬＬＶは、ポリ
ゴン輪郭の最後のエッジの最後の点であることを示し、
ＣＥＮＴＥＲは、描画される画素の中心がポリゴン輪郭
のあるエッジ上に乗っているかどうかを示す。ＣＥＮＴ
ＥＲは、以下の式を用いて計算する。ＣＥＮＴＥＲ＝（ＰＥ＝ＤＭＡＪ）ｏｒ
（ＰＥ＝ −ＤＭＡＪ）．詳しくは、前回のエラー値が、メジャー軸方向への変化
量かそれに−１を欠けた値に等しい場合は、ＣＥＮＴＥ
Ｒは１にセットされる。それ以外は、０にセットされ
る。

【００５６】画素の中心がエッジ上にあり、かつ現在の
エッジが水平線ではなく、かつ垂直線ではない場合（つ
まりエッジが斜線の場合）、上のＥＤＧＥの式から、画
素はあるエッジを表すことになる。また、画素の中心が
エッジの始点もしくは終点上にある場合も、その画素は
エッジを表している。画素の中心がエッジ上にあり、か
つ現在のエッジが水平で、かつ画素がエッジの最初の画
素であるかポリゴン輪郭の最後の画素であり、かつ現在
のエッジが垂直で、かつ画素が現在のエッジの最初もし
くは最後の画素である場合は、その画素はそのエッジを
表す。また、現在のエッジが水平なエッジで、かつ画素
が輪郭の最初もしくは最後の画素である場合は、その画
素はエッジを表さない。また、現在のエッジが垂直で、
かつ画素がそのエッジの最初もしくは最後の画素でない
場合は、その画素はエッジを表さない。

【００５７】また、さらに、ステップ５８「ＥＶＬＤを
計算する」で、エッジ・バリッド信号を計算する。この
信号は、描画技術において、後に、ある画素をエッジ制
御プレイン４４上に描画するべきかどうかの判定をする
のに用いる。エッジ・バリッド信号（ＥＶＬＤ）は、次
の関数を用いて計算する。ＥＶＬＤ＝〜（（ＰＴ１ｏｒＬＬＶ）ａｎｄ
ＸＤＣａｎｄＹＤＣ）．ＥＶＬＤの式に含まれる変数の各々については、既述の
通りであり、ここでは説明しない。

【００５８】上の式を用いると、画素がエッジの最初の
点もしくはポリゴン輪郭の最後のエッジの最後の点であ
り、かつＸ軸方向にもＹ軸方向にも変化があった場合、
エッジ・バリッド信号は０にセットされ、信号が有効で
ないことを示す。また、例えば、Ｘ軸方向とＹ軸方向に
変化がない場合は、ＰＴ１もしくはＬＬＶの値に拘ら
ず、エッジ・バリッド信号は１にセットされ、有効信号
であることを示す。また、ＰＴ１とＬＬＶの値が０で、
画素がエッジの最初の点でなくかつポリゴン輪郭の最後
の点でないことを示している場合は、ＥＶＬＤは１にセ
ットされる。

【００５９】ＥＤＧＥ及びＥＶＬＤの計算に続いて、信
号ＹＤＩＲが、ステップ６０「ＹＤＩＲを計算する」に
おいて計算される。（この分野の技術者には自明のこと
だが、ＥＤＧＥ、ＥＶＬＤ、ＹＤＩＲを計算する順序は
入れ換えることができる）ＹＤＩＲは以下に示すとお
り、ある画素のＹ軸方向成分の符号を判定するのに用い
られる。エッジがＹ軸の正の方向を向いていればＹＤＩ
Ｒは０にセットされ、エッジがＹ軸の負の方向を向いて
いれば、ＹＤＩＲは１にセットされる。複数の線の交点
にあたる画素（つまり、エッジの始点及び終点）に関し
ては、ブール関数を用いて、交点に当たる画素のＹＤＩ
Ｒが０か１かを判定する。いかなる点に関するＹＤＩＲ
の値も以下の、あらかじめ定めた関係式から定める。ＹＤＩＲ＝（〜ＰＴ１＆〜ＬＬＶ＆ＳＹ）ｏｒ（（ＰＴ１ｏｒＬＬＶ）＆（（〜Ｈ２＆〜Ｖ２＆（（ＳＶ＆ＰＳＹ）ｏｒ（ＰＳＹ＆ＳＸ）））ｏｒ（ＨＬＩＮＥ＆（〜ＳＸｏｒ（ＳＸ＆ＰＳＹ）））ｏｒ（ＰＨ＆〜ＰＳＸ＆ＳＹ）ｏｒ（ＶＬＩＮＥａｎｄ〜Ｈ２＆（（ＰＳＸ＆ＰＳＹ）ｏｒ（〜ＰＳＸ＆ＳＹ）））ｏｒ（ＰＶ＆〜Ｈ２＆（（ＰＳＹ＆ＳＸ）ｏｒ（〜ＳＸ＆ＳＹ）））））．ほとんどの変数については既述の通りであるが、Ｈ２及
びＶ２については、その限りではない。Ｈ２は、現在も
しくは前回のエッジが水平であるかどうかを表すもの
で、ＰＨとＨＬＩＮＥの値のＯＲを取ることで求められ
る。同様にＶ２は、現在もしくは前回のエッジが、垂直
かどうかを表すもので、ＰＶとＶＬＩＮＥのＯＲを取る
ことで求められる。

【００６０】ＹＤＩＲの式の理解の手助けとして、図６
〜８を参照する。図６は、色々なエッジの終点に関し
て、上の式から得られた結果を示している。図６におい
て、１はＹ軸の負方向を、０はＹ軸の正方向を、−はド
ント・ケア状態を意味する。図６の中の一例（参照番号
５５）では、エッジは、接合点あるいは終点５７から負
の方向へ向かっているので、ＹＤＩＲは１にセットされ
る。他の例（参照番号５９）では、エッジは、終点５７
から正の方向へ向いているのでＹＤＩＲは０にセットさ
れる。ドント・ケア状態に対しては、ＹＤＩＲは１にな
ることも０になることもある。

【００６１】同様に、図７では、水平なエッジがある場
合の、ＹＤＩＲの式から得られた結果を、図８では、垂
直エッジについて計算した場合の結果を示してある。

【００６２】図５に話を戻す。ＹＤＩＲの計算に続い
て、ステップ６２「ラッチ」において、ＸＩＮＣの値を
信号ＸＬＡＴに、またＥＲＲの値を信号ＰＥにラッチす
ることにより、次のクロック・サイクルにおいて、前ク
ロック・サイクルに起きた事が示されるようにする。

【００６３】次に、判断ステップ６４「ＳＴＥＰＹ＝１
？」において、Ｙ軸方向に関するステップがあるかどう
か判定する。Ｙ軸に関するステップがなければ、つぎに
制御ビット・プレイン２４の記憶位置Ｘ，Ｙが更新され
る（Ｘ，Ｙはベクタ論理ユニット４０の出力）。詳しく
は、ステップ６６「フィル・プレインの記憶位置Ｘ，Ｙ
のビットをセットする」において、フィル・プレイン４
６の記憶位置Ｘ，Ｙが、以下のフィル・プレイン関係式
から求められる値にセットされる。ＦＩＬＬＰＬＡＮＥ（Ｘ，Ｙ）＝ＦＩＬＬＰ
ＬＡＮＥ（Ｘ，Ｙ）ＸＯＲＦＩＬＬこの式を用いると、フィル・プレイン４６の記憶位置
Ｘ，Ｙは、既にＸ，Ｙに記憶されていた値（フィル・プ
レインの全記憶位置の初期値は０である）と、既に求め
られていたＦＩＬＬの値との排他的ＯＲを取った値にセ
ットされる。ある実施例では、ポリゴン輪郭の垂直スパ
ンの始点もしくは終点（ただし最も右側の垂直スパンを
除く）を表す画素にあたる記憶位置が（例えば１に）セ
ットされる。

【００６４】同様に、ステップ６８「エッジ・プレイン
の記憶位置Ｘ，Ｙのビットをセットする」において、エ
ッジ・プレイン４４の記憶位置Ｘ，Ｙが、以下のエッジ
・プレイン関係式から求められる値にセットされる。ＥＤＧＥＰＬＡＮＥ（Ｘ，Ｙ）＝（ＥＤＧＥ
ＰＬＡＮＥ（Ｘ，Ｙ）ＯＲＥＤＧＥ）ＡＮＤ
ＥＶＬＤ．エッジ・プレインの記憶位置Ｘ，Ｙに記憶されるべき値
は、既に求められていたＥＤＧＥの値と、現在エッジ・
プレインのＸ，Ｙに記憶されている値とのＯＲを取り、
その結果と既に求められていたＥＶＬＤの値のＡＮＤを
取った値である。

【００６５】さらに、ステップ７０「ＹＤＩＲプレイン
の記憶位置Ｘ，Ｙのビットをセットする」において、Ｙ
ＤＩＲプレインの記憶位置Ｘ，Ｙが、上述の通りに計算
されたＹＤＩＲの値にセットされる。

【００６６】制御プレインの記憶位置Ｘ，Ｙのビットが
セットされると、ステップ７２「エッジの次の点」に進
み、以上の手続きを、エッジの次の点に関して繰り返
す。

【００６７】判断ステップ６４に話を戻すが、ＳＴＥＰ
Ｙが１であり、Ｙ軸に関するステップがあることを示し
ていれば、制御プレイン２４の記憶位置Ｘ，Ｙ＋１がセ
ットされる。詳しくは、以下の式を用いて、フィル・プ
レイン４６、エッジ・プレイン４４、ＹＤＩＲプレイン
４２の記憶位置Ｘ，Ｙのビットがセットされる。ＦＩＬＬＰＬＡＮＥ（Ｘ，Ｙ＋１）＝ＦＩＬＬ
ＰＬＡＮＥ（Ｘ，Ｙ＋１）ＸＯＲＦＩＬＬＥＤＧＥＰＬＡＮＥ（Ｘ，Ｙ＋１）＝（ＥＤＧ
ＥＰＬＡＮＥ（Ｘ，Ｙ＋１）ＯＲＥＤＧＥ）
ＡＮＤＥＶＬＤ．ＹＤＩＲ（Ｘ，Ｙ＋１）＝ＹＤＩＲこれらの式は、記憶位置Ｘ，Ｙに関する式と同じもので
あり、Ｘ，ＹをＸ，Ｙ＋１で置き換えてある。各制御プ
レイン２４の記憶位置Ｘ，Ｙ＋１のビットのセットに続
き、手続きの流れは、ステップ７２「エッジの次の点」
へと進む。

【００６８】フィル・プレイン４６、エッジ・プレイン
４４、ＹＤＩＲプレイン４２上でセットされる記憶位置
の一例を、図９〜１１に示した。各図において、画素は
正方形７９で表され、ポリゴン輪郭は、１１個の水平画
素（１〜Ｂ）と７個の垂直画素（２〜８）で表されてい
る。フィル・プレイン上で１にセットされる位置につい
ては、図９では「Ｆ］を記してある。同様に、エッジ・
プレイン上で１にセットされる位置に関しては「Ｅ」を
記し、ＹＤＩＲプレイン上の位置に関しては、「１」か
「０」を記してある。図１０及び図１１に示したよう
に、ＹＤＩＲプレイン上で（０もしくは１に）セットさ
れた位置は、エッジ・プレイン上で１（つまりＥ）にセ
ットされた位置に対応している。

【００６９】ここまで詳述したのが、本発明の描画技術
である。この描画技術の論理を実現する、一実施例のハ
ードウェアを、図１２及び図１３のブロック図を用いて
解説する。図１２及び図１３の読み易さのために、いく
つかの接続を描き込まず、入力線の名前を繰り返し記す
に止めている。例えば、マルチプレクサ１０２（図１
２）の出力はＨＬＩＮＥである。しかし、１０２からユ
ニット１００（図１３）へは信号線が引かれていない。
かわりに、入力信号線にＨＬＩＮＥとラベルしてある。
これは、図の理解を容易にするためである。

【００７０】図１２に示されるように、修正型ブレゼン
ハム・ベクタ・ジェネレータ３６は、例として、初期化
ユニット８０およびステッピング・ユニット８２を含ん
でいる。各ユニットは、多数の信号の値を決定するため
に、複数の標準組み合わせ論理回路（ＯＲゲート、ＡＮ
Ｄゲート、インバータ、コンパレータ等）で構成されて
いる。

【００７１】初期化ユニット８０は、入力として始点座
標（Ｘ₁，Ｙ₁）と終点座標（Ｘ₂，Ｙ₂）を受取り、既に
解説したＸ₁、Ｙ₁、ＸＧＥＹ、ＳＹ、ＳＸ、ｄＸ、ｄ
Ｙ、ＩＮＣ１、ＩＮＣ２、ＥＲＲ、ＤＭＡＪ、ＸＤＣ、
ＹＤＣと、以下で解説するＥＮＤＰＴとを出力する。

【００７２】ＥＮＤＰＴはあるエッジの終点を表す。Ｘ
がメジャー軸の場合、ＥＮＤＰＴはＸ₂と同じ値にセッ
トされ、それ以外の場合は、Ｙ₂の値にセットされる。

【００７３】ステッピング・ユニット８２は、Ｘ₁、
Ｙ₁、ＸＧＥＹ、ＳＹ、ＳＸ、ＥＮＤＰＴ、ＩＮＣ１、
ＩＮＣ２、ＥＲＲを入力として受け取り、既に解説した
Ｘ、Ｙ、ＥＲＲ、ＰＴ１、ＬＡＳＴ、ＸＩＮＣを生成す
る。これらの出力は、以下で説明するように、１個以上
の論理回路へ入力される。

【００７４】ある実施例では、Ｙは、Ｙ計算ユニット８
４への入力である。このユニットは、以下に説明する
が、ＳＴＥＰＹ計算ユニット８８からＹ計算ユニットへ
入力されるＳＴＥＰＹに基づいて、Ｙをインクリメント
する。

【００７５】また、ＥＲＲとＸＩＮＣは、ラッチ８６へ
の入力信号である。ラッチ８６は、クロック・サイクル
毎に、ＥＲＲ及びＸＩＮＣの値をそれぞれ信号ＰＥ及び
ＸＬＡＴにラッチする。これにより、ＥＲＲ及びＸＩＮ
Ｃの値が次のクロック・サイクルまで保存され、前クロ
ック・サイクルで起きた事を示すことができる。ラッチ
８６の出力であるＰＥは、ＳＴＥＰＹ計算ユニット８８
へ入力される。このユニット８８へは、信号ＸＧＥＹ、
ＤＭＡＪ、ＳＹも入力される。ＰＥ、ＸＧＥＹ、ＤＭＡ
Ｊ、ＳＹを用いてＳＴＥＰＹが計算される。この信号
は、エッジの上もしくは下側にある画素を得るのに、Ｙ
軸方向にインクリメントされるかどうかを表す。

【００７６】ラッチ８６の２番目の出力ＸＬＡＴはＢＴ
ＷＮ計算ユニット９０へ入力される。このユニット９０
へは、ＥＲＲ及びＤＭＡＪも入力される。ＢＴＷＮ，Ｄ
ＭＡＪ，ＥＲＲを用いて、エッジが２個の画素の各中心
の間を通るかどうかを判定する。また、ＢＴＷＮは、Ｆ
ＩＬＬ計算ユニット９２へ入力され、フィル制御プレイ
ンが塗りつぶされるべきかどうかを決定する。制御プレ
イン上で塗りつぶされる位置は、既述の通り、理想のエ
ッジ上もしくはその下側の最も近い画素に当てはまる。
ゆえに、ＢＴＷＮの値は、そのエッジが２個の画素の各
中心の間を通るかどうかを示すので、役に立つ。

【００７７】ＦＩＬＬ計算ユニット９２へは、信号ＶＬ
ＩＮＥ、ＰＴ１、ＸＧＥＹ、ＲＩＧＨＴも入力される。
ＶＬＩＮＥは、初期化ユニット８０からＹの変化分ｄＹ
を入力として受け取るマルチプレクサ９４の出力であ
る。Ｙの変化が０ならば、エッジは垂直である。図５の
流れ図を参照して説明したように、ＶＬＩＮＥ、ＰＴ
１、ＸＧＥＹ、ＲＩＧＨＴを用いてＦＩＬＬが計算され
る。

【００７８】ＲＩＧＨＴはＲＩＧＨＴ計算ユニット９６
の出力である。このユニットは、ステッピング・ユニッ
ト８２の出力ＰＴ１及びＬＡＳＴと、初期化ユニット８
０の出力ＳＸとを入力として受け取る。

【００７９】ラッチ８６の出力ＰＥはＣＥＮＴＥＲ計算
ユニット９８へも入力される。このユニットの出力（Ｃ
ＥＮＴＥＲ）は、ＥＤＧＥ計算ユニット１００へ渡され
る。ユニット１００は、既述のようにＥＤＧＥの値を決
定するための論理回路を含んでいる。

【００８０】ＥＤＧＥ計算ユニット１００は、ＣＥＮＴ
ＥＲの他に、ステッピング・ユニット８２の出力ＰＴ１
及びＬＡＳＴ、グラフィック・プロセッサ１８の出力Ｌ
ＶＥＣ、マルチプレクサ９４の出力ＶＬＩＮＥ、マルチ
プレクサ１０２の出力ＨＬＩＮＥを入力として受け取
る。図１３に示すとおり、マルチプレクサ１０２への入
力はｄＹである。ｄＹが０であれば、ＨＬＩＮＥは１に
なる。

【００８１】また、図１３に示すとおり、ＥＶＬＤ計算
ユニット１０４は、入力として、ＰＴ１、ＬＶＥＣ（Ｌ
ＡＳＴＡＮＤＬＶＥＣ＝ＬＬＶ）、ＸＤＣ、Ｙ
ＤＣを受け取る。ユニット１０４では、ＯＲゲート、Ａ
ＮＤゲート、インバータ等を含む論理回路を用いて、出
力ＥＶＬＤが生成される。

【００８２】ＹＤＩＲ計算ユニット１０６を用いてＹＤ
ＩＲの値が求められる。ユニット１０６は、入力として
ラッチ１０８からの出力であるＦＶ、ＦＨ、ＦＳＸ、Ｆ
ＳＹ、ラッチ１１０からの出力であるＰＶ，ＰＨ，ＰＳ
Ｘ，ＰＳＹ、マルチプレクサ１０２及び９４からの出力
であるＶＬＩＮＥ及びＨＬＩＮＥ、ステッピング・ユニ
ット８２からの出力であるＰＴ１、ＬＡＳＴ、ＬＶＥＣ
を受け取る。既に説明済みのこれらの信号を用いて、エ
ッジ・プレイン上でセットされる各位置に関して、その
位置に当たる画素のＹ軸方向が求められる。

【００８３】ラッチ１０８は、入力として、ＶＬＩＮ
Ｅ、ＨＬＩＮＥ、初期化ユニット８０の出力であるＳ
Ｘ、ＳＹを受け取る。ＦＶＥＣとＰＴ１のＡＮＤを取っ
た値が１の場合は、ＶＬＩＮＥ、ＨＬＩＮＥ、ＳＸ、Ｓ
Ｙの値はラッチされる。この場合、ＶＬＩＮＥはＦＶ
へ、ＨＬＩＮＥはＦＨへ、ＳＸはＦＳＸへ、ＦＹはＦＳ
Ｙへラッチされる。

【００８４】ラッチ１１０への入力であるＶＬＩＮＥ、
ＨＬＩＮＥ、ＳＸ、ＳＹは、ＰＴ１が１の場合はラッチ
される。ＰＴ１が１の時、ＶＬＩＮＥはＰＶへ、ＨＬＩ
ＮＥはＰＨへ、ＳＸはＰＳＸへＳＹはＰＳＹへラッチさ
れる。

【００８５】各制御プレイン（フィル制御プレイン４
６、エッジ制御プレイン４４、Ｙ軸方向制御プレイン４
２）を既述の通りに埋めた後、制御プレイン上に表され
たポリゴン輪郭の内部を、本発明の原理により塗りつぶ
す。ポリゴン輪郭の内部塗りつぶし技術について、図１
４を参照して詳述する。

【００８６】図１４を参照する。ステップ１２０「開
始」でポリゴン輪郭の内部の塗りつぶしが開始される
と、ステップ１２２「Ｘ＝ＸＭＩＮ；ＥＮＤ＿Ｘ＝ＸＭ
ＡＸ；ＥＮＤ＿Ｙ＝ＹＭＡＸ．］において、まず、複数
の信号が初期化される。例えば、信号Ｘは、ポリゴンの
最も小さいＸ座標を表すＸＭＩＮと同じ値にセットされ
る。各々の始点及び終点座標が論理回路１２４（図１
５、コンパレータを含む）に入力され、各水平成分（Ｘ
成分）をＸＭＩＮの値（ＸＭＩＮの初期値は、ポリゴン
輪郭の最初の水平成分にセットされている）と比較さ
れ、その水平成分のがＸＭＩＮより小さい場合には、Ｘ
ＭＩＮの値が水平成分の値としてセットされる。Ｘの値
の設定の他に、ＥＮＤ＿Ｘが、ポリゴン輪郭の最大のＸ
座標を表すＸＭＡＸの値にセットされる。ＸＭＡＸは、
ＸＭＩＮと同様にして計算される。つまり、コンパレー
タ１２４は、入力される各水平成分をＸＭＡＸの値（Ｘ
ＭＡＸの初期値はポリゴン輪郭の最初の水平成分にセッ
トされている）と比較し、その水平線分がＸＭＡＸより
大きい場合は、ＸＭＡＸの値がその水平成分の値として
セットされる。同様に信号ＥＮＤ＿Ｙは、ポリゴン輪郭
の最大のＹ座標を表すＹＭＡＸの値にセットされる。Ｙ
ＭＡＸの計算は、Ｘ座標のかわりにＹ座標（垂直成分）
を比較する以外は、ＸＭＡＸの計算方法と同じである。

【００８７】さらに、ステップ１２６「ＦＩＬＬ＿ＳＴ
ＡＴＥ＝ＯＦＦ；Ｙ＝ＹＭＩＮ；」において、フラグＦ
ＩＬＬ＿ＳＴＡＴＥがＯＦＦ（例えば０にセットされ
る）に初期化され、信号ＹはＹＭＩＮの値にセットされ
る。ＹＭＩＮの計算は、垂直成分を比較する点以外は、
ＸＭＩＮの計算と同じである。ある１つのポリゴンの最
小のＹ成分がＹＭＩＮである。ＸＭＩＮ、ＸＭＡＸ、Ｙ
ＭＩＮ、ＹＭＡＸを用いて、ポリゴン輪郭の塗りつぶし
範囲を識別する。

【００８８】図１４において、次には、判断ステップ１
２８「フィル・プレイン上で（Ｘ，Ｙ）＝ＯＮ？」にお
いて、フィル・プレイン４６上の位置Ｘ，Ｙの値を１
（ＯＮ状態）にセットするかどうかの判定をする。輪郭
上の最も高い部分（つまり位置Ｘ，Ｙは、既にＸＭＩ
Ｎ、ＹＭＩＮにセットされている）の値が１にセットさ
れる場合は、ステップ１３０「ＦＩＬＬ＿ＳＴＡＴＥの
値を反転する」においてＦＩＬＬ＿ＳＴＡＴＥフラグは
反転され（例として１にセットされる）、処理の制御
は、判断ステップ１３２へ渡される。

【００８９】ステップ１２８に話を戻す。フィル・プレ
インの位置Ｘ，Ｙにおける値がＯＦＦ（０にセットされ
る）の場合、処理の制御は判断ステップ１３２「エッジ
・プレイン上で（Ｘ，Ｙ）＝ＯＮ？」に渡される。エッ
ジ・プレイン上の位置Ｘ，Ｙの値が０の場合、判断ステ
ップ１３４「ＦＩＬＬ＿ＳＴＡＴＥ＝ＯＮ？」におい
て、ＦＩＬＬ＿ＳＴＡＴＥフラグが１にセットされてい
るかどうかという、別の審査がなされる。ＦＩＬＬ＿Ｓ
ＴＡＴＥフラグが１であれば、ステップ１３６「画素を
塗りつぶす」において、位置Ｘ，Ｙの画素を塗りつぶ
す。その後、ステップ１３８「Ｙ＝Ｙ＋１」で、Ｙが１
だけインクリメントされ、判断ステップ１４０「Ｙ＞Ｅ
ＮＤ＿Ｙ？］で、ポリゴンの最大点に到達したかどうか
判定する。Ｙの値がＥＮＤ＿Ｙより大きくないならば、
ポリゴンの最大点にはまだ到達していないので、手続き
の制御はステップ１２８「フィル・プレイン上で（Ｘ，
Ｙ）＝ＯＮ？」に移る。

【００９０】判断ステップ１４０に話を戻す。ＹがＥＮ
Ｄ＿Ｙより大きい場合、その垂直スパンは終了し、、ス
テップ１４２「Ｘ＝Ｘ＋１」において、Ｘの値を１だけ
インクリメントする。Ｘのインクリメント後、判断ステ
ップ「Ｘ＞ＥＮＤ＿Ｘ？」において、スパンされるべき
垂直スパンがまだ残っているかどうかを判定する。Ｘが
ＥＮＤ＿Ｘより大きいならば、全ての垂直スパンはスパ
ンされており、ポリゴン輪郭は塗りつぶされているので
ステップ１４６「ＥＮＤ」へ進む。ＸがＥＮＤ＿Ｘに等
しいかそれより小さい場合は、処理の流れは、ステップ
１２６へ移る。

【００９１】判断ステップ１３４に話を戻す。ＦＩＬＬ
＿ＳＴＡＴＥフラグが０の場合は、ステップ１４８「画
素を塗りつぶさない」へ移り、ディスプレイ装置上の位
置Ｘ，Ｙの画素は塗りつぶされない（Ｘ，Ｙの位置の値
は０）。

【００９２】判断ステップ１３２に話を戻す。エッジ・
プレイン上の位置Ｘ，Ｙの値が１の場合、ＹＤＩＲプレ
イン上の位置Ｘ，Ｙの値と信号ＯＲＩＥＮＴ（後述）と
の排他的ＯＲの結果が１になり、方向がポリゴン輪郭の
向きに対して正しいことを示しているかどうか（方向が
時計回りか反時計回りか）を、判断ステップ１５０「Ｙ
ＤＩＲ（Ｘ，Ｙ）ＸＯＲＯＲＩＥＮＴ＝ＴＲＵ
Ｅ？」で判定する。この排他的ＯＲの結果が０になれ
ば、ステップ１４８「画素を塗りつぶさない」へ進み、
その画素は塗りつぶされない。また、排他的ＯＲの結果
が１ならば、ステップ１３６「画素を塗りつぶす」に進
み、画素が塗りつぶされる。この後、処理の流れは、ス
テップ１４８もしくはステップ１３６から、既述の通
り、先へ進む。

【００９３】上述の判断で用いられる信号ＯＲＩＥＮＴ
は、ポリゴン輪郭が時計回りに描画されるか反時計回り
に描画されるかを示す。これは、例えば、回路１２４に
より判定される。判定には、以下の式を用いる。

【００９４】

【数２】

【００９５】ここで（Ｘ，Ｙ）は、あるエッジの始点で
あり、（ｄＸ，ｄＹ）はそれぞれＸ及びＹのエッジに沿
った変化分である。この式は、交差積を用いてポリゴン
輪郭の面積を計算する。また、その結果の符号に基づい
て、ポリゴンの描画される向き（時計回りか反時計回り
か）について判定をする。

【００９６】上述の式を用いて、図１６に示した四角形
の面積を計算する例を示す：第１のエッジは始点が０、
４で、終点が４、４である（・は積を表す）。Ａ₁ ＝Ｘ・ｄＹ − Ｙ・ｄＸＡ₁ ＝０・０ − ４・４Ａ₁ ＝ −１６第２のエッジは、始点が４、４で、終点が４、２であ
る。Ａ₂ ＝Ｘ・ｄＹ − Ｙ・ｄＸＡ₂ ＝４・−２ − ４・０Ａ₂ ＝ −８第３のエッジは、始点が４、２で、終点が０、２であ
る。Ａ₃ ＝Ｘ・ｄＹ − Ｙ・ｄＸＡ₃ ＝４・０ − ２・−４Ａ₃ ＝８第４のエッジは、始点が０、２で、終点が０、４であ
る。Ａ₄ ＝Ｘ・ｄＹ − Ｙ・ｄＸＡ₄ ＝０・２ − ２・０Ａ₄ ＝０これら４つの結果の合計（Ａ₁＋Ａ₂＋Ａ₃＋Ａ₄）は−１
６（−１６＋（−８）＋８＋０＝−１６）であり、その
絶対値はポリゴン輪郭の内部面積の２倍に等しい。ま
た、計算結果の符号が負であるので、ポリゴンの描画方
向は反時計回り（ＯＲＩＥＮＴ＝１）である。符号が正
ならば、ポリゴンの描画方向は時計回り（ＯＲＩＥＮＴ
＝０）になる。

【００９７】図１７を参照して、本発明の塗りつぶし技
術用ハードウェアの一実施例を説明する。スパン座標ジ
ェネレータ１５２を用いて、Ｘ，Ｙ座標を生成する。標
準論理回路を含むスパン座標ジェネレータ１５２は、入
力としてＸＭＡＸ，ＸＭＩＮ，ＹＭＡＸ、ＹＭＩＮを受
け取り、それらから、Ｘ及びＹを生成する。続いてこの
Ｘ及びＹが制御プレインユニット１５４へ入力される。
詳しくは、制御プレイン・ユニット１５４中のフィル・
プレイン４６の位置Ｘ，Ｙの値と、前回のＦＩＬＬ＿Ｓ
ＴＡＴＥを示すラッチ１５６（ラッチ１５６は、０に初
期化される）の出力との排他的ＯＲ（参照番号１５５）
を取る。ＸＯＲ１５５の出力は、ラッチ１５６へ入力さ
れ、ＸＯＲ１５５の値が次のクロック・サイクルで使用
できるようにしている。

【００９８】また、ＸＯＲ１５５の出力は、ＡＮＤゲー
ト１５８へ入力される。ＡＮＤゲート１５８へは、エッ
ジ・プレイン上の位置Ｘ，Ｙの値の反転値も入力され
る。つまり、エッジ・プレイン上の位置Ｘ，Ｙの値が０
ならば、ＡＮＤゲート１５８の出力は、ＸＯＲ１５５の
出力値になる。ＡＮＤゲート１５８の出力は、ＯＲゲー
ト１６０へ渡される。

【００９９】ＯＲゲート１６０へは、ＡＮＤゲート１６
２の出力も入力される。ＡＮＤゲート１６２には、エッ
ジ・プレイン上の位置Ｘ，Ｙの値と、ＸＯＲ１６４の出
力とが入力される。ＸＯＲ１６４は、入力として、既述
のＯＲＩＥＮＴの値と、ＹＤＩＲプレイン上の位置Ｘ，
Ｙの値とを受け取る。ＯＲゲート１６０の出力は、次の
条件のいずれかが成り立つ場合、１になり、位置Ｘ，Ｙ
の画素が塗りつぶされることを示す：（ａ）エッジ制御プレイン及びＹＤＩＲプレイン上の
位置Ｘ，Ｙのビットが１で、かつ描画方向が時計回りの
場合。（ｂ）エッジ制御プレイン上の位置Ｘ，Ｙのビットが
１で、かつＹＤＩＲプレイン上の位置Ｘ，Ｙのビットが
０で、かつ描画方向が反時計回りの場合。（ｃ）エッジ制御プレイン上の位置Ｘ，Ｙのビットが
０で、かつＦＩＬＬ＿ＳＴＡＴＥの指示子が１である場
合。

【０１００】図１８に、本発明の方式により塗りつぶさ
れたポリゴン輪郭の例を示す。図に示すとおり、ＸＷ
ｉｎｄｏｗＥｖｅｎＯｄｄ規約に応じて、エッジ上も
しくはエッジの下側、もしくはエッジの右側の画素のみ
が塗りつぶされている。本発明の原理により、最も右側
の画素と、各垂直スパンの最後の画素とは、塗りつぶさ
れていない。

【０１０１】本発明による、上述のポリゴン輪郭内部の
塗りつぶし技術を用いると、ポリゴン輪郭を垂直スパン
を用いて塗りつぶす。フィル制御ビットが１で、ＦＩＬ
Ｌ＿ＳＴＡＴＥフラグが１であるような垂直スパンの各
画素について、塗りつぶしが開始される。フィル制御プ
レイン４６上で１にセットされた別の画素にぶつかるま
では、その垂直スパン上の各画素について塗りつぶしを
続ける。プレイン４６上で（同一の垂直スパン上で）値
が１である別の位置に到達すると、塗りつぶしを中止
し、値が１である画素は塗りつぶされない。また、ＦＩ
ＬＬ＿ＳＴＡＴＥフラグは０にセットされる。

【０１０２】本発明による、上述の描画及び塗りつぶし
技術を用いると、ポリゴン輪郭を、ＸＥｖｅｎＯｄｄ
規約に従って描画し塗りつぶす。塗りつぶしは、ハード
ウェアで実現する垂直スパン方式によりなされる。

【０１０３】ここでは幾つかの好ましい実施例について
説明したが、本発明の範囲内で、さらに様々な修正、付
加、置換等が可能であることは、関連分野の技術者にと
って自明のことであろう。

【０１０４】

【発明の効果】本発明により、垂直スパン・アーキテク
チャを用いることができ、しかもＸＥｖｅｎＯｄｄ規約
を満たす描画・塗りつぶし技術がハードウェアで実現さ
れる。

【図面の簡単な説明】

【図１】本発明の描画及び内部塗りつぶし技術を組み込
んだコンピュータ・グラフィック・システムの実施例の
ブロック図である。

【図２】ポリゴン輪郭の例。

【図３】図１に示した、本発明の描画及び内部塗りつぶ
し技術で使用されるグラフィック・プロセッサのハード
ウェアのブロック図である。

【図４】本発明で用いられるブレゼンハム・エラー値の
例である。

【図５】本発明のポリゴン輪郭描画技術の論理の流れ図
の一例である。

【図６】本発明の原理により定めた、エッジの終点にお
けるＹ方向のいろいろな例である。

【図７】エッジが水平の場合、本発明の原理により定め
た、終点におけるＹ方向のいろいろな例である。

【図８】エッジが垂直の場合、本発明の原理により定め
た、終点におけるＹ方向のいろいろな例である。

【図９】本発明の原理により、フィル制御プレイン上で
塗りつぶされる位置の例を示している。

【図１０】本発明の原理により、エッジ制御プレイン上
で塗りつぶされる位置の例を示している。

【図１１】本発明の原理により、ＹＤＩＲプレイン上で
塗りつぶされる位置の例を示している。

【図１２】図５に示したポリゴン描画技術で使用される
ハードウェアの実施例の１つのブロック図である。

【図１３】図５に示したポリゴン描画技術で使用される
ハードウェアの実施例の１つのブロック図である。

【図１４】本発明による塗りつぶし技術の例の論理の流
れ図である。

【図１５】本発明により、塗りつぶし範囲と描画の向き
とを決定するのに使用されるハードウェア回路の例であ
る。

【図１６】本発明による描画の向きの決定を説明するた
めの、ポリゴン輪郭の例である。

【図１７】本発明による塗りつぶし技術に用いるハード
ウェアの一例である。

【図１８】本発明の技術とＸＥｖｅｎＯｄｄ規約を用
いて塗りつぶされたポリゴン輪郭である。

【符号の説明】

１２ホスト・プロセッサ１４グラフィック・アダプタ１６システム・バス１８グラフィック・プロセッサ２０バス・インタフェース２２フレーム・バッファ２４制御プレイン２６ディスプレイ・モニタ３０ポリゴン輪郭３２エッジ３４画素３６修正型ブレゼンハム・ベクタ・ジェネレータ３８論理ユニット４０ベクタ論理ユニット４２ＹＤＩＲ制御プレイン４４エッジ制御プレイン４６フィル制御プレイン８０初期化ユニット８２ステッピング・ユニット８４Ｙ計算ユニット８６、１０８、１１０ラッチ８８ＳＴＥＰＹ計算ユニット９０ＢＴＷＮ計算ユニット９２ＦＩＬＬ計算ユニット９４、１０２マルチプレクサ９６ＲＩＧＨＴ計算ユニット９８ＣＥＮＴＥＲ計算ユニット１００ＥＤＧＥ計算ユニット１０４ＥＶＬＤ計算ユニット１０６ＹＤＩＲ計算ユニット１５２スパン座標ジェネレータ１５４制御プレインユニット１５５、１６４ＸＯＲゲート１５６ラッチ１５８、１６２ＡＮＤゲート１６０ＯＲゲート

Claims

(57)【特許請求の範囲】

【請求項１】それぞれ１個以上の画素で表される１個以
上のエッジで構成されると共に、Ｎ個の垂直スパンを有
し且つ該Ｎ個の垂直スパンの各々に始点および終点があ
るポリゴン輪郭を、グラフィック・プロセッサにおいて
描画する方法であって、第１プレイン上で、Ｎ−１個の垂直スパンの各々の始点
及び終点を表す画素に対応する位置のビットを、第１の
値に設定するステップと、第２プレイン上で、前記ポリゴン輪郭の各斜線エッジ上
に中心が乗るような画素に対応する位置のビットと、前
記１個以上のエッジの各々の始点上に中心が乗るような
画素に対応する位置のビットとを前記第１の値に設定す
るステップと、前記第２プレイン上で前記第１の値に設定されたビット
の各々について、Ｙ軸に関する方向を決定するステップ
と、第３プレイン上で、前記第２プレイン上で設定されたビ
ットに対応する位置のビットを設定するにあたり、前記
方向決定ステップで前記第２プレイン上の設定されたビ
ットの方向が第１の方向であることが示された場合には
ビットを前記第１の値に設定し、前記方向決定ステップ
で前記第２プレイン上の設定されたビットの方向が第２
の方向であることが示された場合にはビットを第２の値
に設定するステップとを有する、描画方法。
【請求項２】描画された前記ポリゴン輪郭の内部を塗り
つぶすために、（ａ）塗りつぶしを開始する位置を決定するステップ
と、（ｂ）前記第１の値が前記第２プレイン上の前記の位
置に記憶されているかどうかを判定するステップと、（ｃ）前記第１の値が前記第２プレイン上の前記の位
置に記憶されている場合、描画の向きが時計回りである
か反時計回りであるかを判定するステップと、（ｄ）前記第１の値が前記第３プレイン上の前記の位
置に記憶されているかどうかを判定するステップと、（ｅ）前記描画の向きが時計回りで、かつ前記第１の
値が前記第３プレインの前記の位置に記憶されている場
合、前記画素を塗りつぶすステップと、（ｆ）前記描画の向きが反時計回りで、かつ前記第１
の値が前記第３プレインの前記の位置に記憶されていな
い場合、前記画素を塗りつぶすステップとをさらに含
む、請求項１に記載の描画方法。
【請求項３】描画された前記ポリゴン輪郭の内部を塗り
つぶすために、（ａ）塗りつぶしを開始する位置を決定するステップ
と、（ｂ）塗りつぶし指示子が第１の値に等しいかどうか
を判定するステップと、（ｃ）前記塗りつぶし指示子が前記第１の値に等し
く、かつ該第１の値が前記第２プレイン上の前記の位置
に記憶されていない場合、前記の画素を塗りつぶすステ
ップとをさらに含む、請求項１に記載の描画方法。
【請求項４】それぞれ１個以上の画素で表される１個以
上のエッジで構成されると共に、Ｎ個の垂直スパンを有
し且つ該Ｎ個の垂直スパンの各々に始点および終点があ
るポリゴン輪郭を、グラフィック・プロセッサにおいて
描画するシステムであって、第１プレイン上で、Ｎ−１個の垂直スパンの各々の始点
及び終点を表す画素に対応する位置のビットを、第１の
値に設定する手段と、第２プレイン上で、前記ポリゴン輪郭の各斜線エッジ上
に中心が乗るような画素に対応する位置のビットと、前
記１個以上のエッジの各々の始点上に中心が乗るような
画素に対応する位置のビットとを前記第１の値に設定す
る手段と、前記第２プレイン上で前記第１の値に設定されたビット
の各々について、Ｙ軸に関する方向を決定する手段と、第３プレイン上で、前記第２プレイン上で設定されたビ
ットに対応する位置のビットを設定するにあたり、前記
方向決定手段で前記第２プレイン上の設定されたビット
の方向が第１の方向であることが示された場合にはビッ
トを前記第１の値に設定し、前記方向決定手段で前記第
２プレイン上の設定されたビットの方向が第２の方向で
あることが示された場合にはビットを第２の値に設定す
る手段とを有する、描画システム。
【請求項５】描画された前記ポリゴン輪郭の内部を塗り
つぶすために、塗りつぶしを開始する位置を決定する手段と、前記第１の値が前記第２プレイン上の前記の位置に記憶
されているかどうかを判定する手段と、前記第１の値が前記第２プレイン上の前記の位置に記憶
されている場合、描画の向きが時計回りであるか反時計
回りであるかを判定する手段と、前記第１の値が前記第３プレイン上の前記の位置に記憶
されているかどうかを判定する手段と、前記描画の向きが時計回りで、かつ前記第１の値が前記
第３プレインの前記の位置に記憶されている場合、前記
画素を塗りつぶす手段と、前記描画の向きが反時計回りで、かつ前記第１の値が前
記第３プレインの前記の位置に記憶されていない場合、
前記画素を塗りつぶす手段とをさらに含む、請求項４に記載のシステム。
【請求項６】描画された前記ポリゴン輪郭の内部を塗り
つぶすために、塗りつぶしを開始する位置を決定する手段と、塗りつぶし指示子が第１の値に等しいかどうかを判定す
る手段と、前記塗りつぶし指示子が前記第１の値に等しく、かつ該
第１の値が前記第２プレイン上の前記の位置に記憶され
ていない場合、前記の画素を塗りつぶす手段とをさらに
含む、請求項４に記載のシステム。