JP3091052B2 - ビデオ信号処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ビデオ特殊効果、特
に、「軌跡」又は「残光性」をビデオ画像に与えるビデ
オ信号処理装置に関する。

【０００２】

【従来の技術】ビデオ効果産業において、循環効果を一
般に用いて、オブジェクト（対象物）がビデオのフィー
ルド内に移動するにつれて、このオブジェクトの減衰す
る残像（アフター・イメージ）をなくす。かる効果は、
残光性の大きいモニタをシミュレートする。なお、残光
性は、高残光性蛍光体により与えられないが、デジタル
・ビデオ効果により与えられる。

【０００３】特殊効果、特に、遅延や空間変換を含む効
果を実行するために、デジタル形式でビデオ信号を処理
するのが従来技術である。これは、デジタル信号に対し
て動作するランダム・アクセス・メモリや他の電子素子
が容易に利用可能だからである。典型的には、ビデオ信
号をフレーム・メモリに書込み、続いて読出す。そし
て、読出し及び書込みアドレスの関係を制御して、特殊
効果を達成する。

【０００４】デジタル・ビデオ信号のフレームの各ピク
セルは、ビデオ・ラスタ内に独特の論理アドレスを有す
る。ピクセルが置かれるラインの数と、ラインの開始及
び問題のピクセル間のピクセル数により論理アドレスを
定義できる。

【０００５】ビデオ信号をフレーム・メモリ内に書込む
とき、ピクセル値をメモリの各メモリ位置にロードす
る。ラスタ内の論理アドレスと必然的に同じではない物
理アドレスにより、メモリ位置を定義する。この場合、
画像を２次元と見做す。一方、メモリは、メモリ位置の
１次元配列であり、論理的にグループ化することによ
り、メモリ位置を２次元と見做せる。観察する視覚的出
力に影響を与えることなく、読出しのグループ化方法が
書込み方法に準ずる限り、かかるグループ化では、画像
の隣接するピクセルを幅広く独立したメモリ位置にマッ
プ化（割り当て）できる。

【０００６】図２は、減衰する残像又は軌跡を発生する
のに適する従来の循環効果回路を示す。図２に示す回路
は、端子２にフルフィールド・バックグランド・ビデオ
信号（ＢＧ：フィールド全体が背景のビデオ信号）及び
キー信号を受け、端子４に整形したフォアグランド（前
景）ビデオ信号（ＦＧ）及び関連したキー制御信号を受
ける。ビデオ信号は、ＮＴＳＣ Ｄ１のごときデジタル
形式であり、キー制御信号もまたデジタル形式である。
典型的には、前景ビデオ及びキー情報は、ビデオ・ラス
タ全体を占めない前景オブジェクトを表す。端子２は、
米国特許第４８５１９１２号に示した種類の優先組合せ
器６の入力端子の１つに接続される。組合せ器６は、米
国特許第４８５１９１２号に開示したごとく、優先信号
Ｐ1 に応じて、背景キー及びビデオ・データを処理した
前景キー及びビデオ・データと組合せる。端子４は、第
２優先組合せ器１２の前景入力端（ＦＧ）に接続され
る。この第２優先組合せ器１２は、後述の方法で、第２
信号源から得たキー及びビデオ・データも受ける。組合
せ器１２は、優先信号Ｐ2 に応じて、前景キー及びビデ
オ・データを第２信号源からの得たキー及びビデオ・デ
ータと組合わせる。組合せ器１２の出力信号は、循環効
果回路の出力を構成し、前景キー及びビデオ・データを
上述の如く処理したものである。

【０００７】組合せ器１２の出力信号を循環メモリ１４
にロードする。この循環メモリ１４の内容は、順次読出
され、組合せ器１２の出力信号の時間遅延したものとな
る。循環メモリ１４は、典型的には、フレーム・メモリ
であるので、このメモリ１４による遅延は、フレーム期
間に等しい。乗算器１６は、デジタル・キー及びビデオ
・データの第２信号源を構成し、循環メモリ１４からの
遅延したキー及びビデオ・データを減衰係数Ｃd と乗算
する。よって、組合せ器１２の第２入力端に供給される
ビデオ信号は、減衰され遅延された組合せ器１２の出力
信号である。したがって、この組合せ器は、端子４に現
在受けているフレームと、組合せ器１２が出力した以前
のフレームの減衰したフレームとを混合する。前景ビデ
オ信号が表すオブジェクトがビデオ・ラスタに対して動
くと、組合せ器１２が発生するキー及びビデオ・データ
は、現在のフレームの前景オブジェクト及び減衰した残
像を表す。なお、この後画像は、オブジェクトがその現
在の位置に動く経路を表す軌跡を形成する。よって、組
合せ器６の出力信号は、背景ビデオ・データが表す背景
に対する前景オブジェクト及びその軌跡を表す。

【０００８】減衰係数Ｃd は、残像がフェード・アウト
する比率を決定する。この値は、０と１の間に仮定でき
る。なお、０に近い値は、瞬間的なフェードであり、１
に近い値は、非常に長い期間の残光である。

【０００９】上述した基本的なアプローチには、フレー
ムを蓄積する代わりにフィールドを蓄積する回路を用い
るなどのいくつかの付随的な変形があるが、これらの変
形は、後述の本発明の実施には重要でない。しかし、こ
れらの参考及びその背景として、バーネットの米国特許
第４７５２８２６号「内フィールド循環インタポレー
タ」に留意されたい。

【００１０】循環にじみ効果を発生する装置は、本願発
明者による米国特許第４９５１１４４号「循環ビデオに
じみ効果」に開示されている。この循環滲み効果は、
「エアブラシ処理」した軌跡効果を発生する方法で、近
接し減衰したピクセルを混合する。「フライング（移動
する）」文書文字に対して循環にじみを用いると、後に
残った軌跡は滑らかであり、前のフレームからの文字の
縁も滑らかになる。そして、この効果は、にじみのない
軌跡の比較的荒い状態に対して、好ましい効果を与え
る。

【００１１】他の循環効果は、本願発明人による米国特
許出願第０７／７６０６６９号「虹のような減衰残像を
得るための循環ビデオ色相回転」に開示されている。こ
の装置においては、クロミナンス位相回転器を循環ビデ
オ効果ループ内に設けているので、残像の色相が減衰に
伴って変化する。クロミナンス位相回転器は、循環ルー
プのどこにでも配置でき、基本的な循環回路に必要なに
じみ効果及び／又は減衰係数乗算とも組合せできる。

【００１２】

【発明が解決しようとする課題】上述の従来技術は、潜
伏時間（latency ：ラテンシー）、即ち、循環メモリの
出力端のピクセル値がこの循環メモリの入力端に戻るま
での遅延に相当するクロック数を考慮していない。これ
ら遅延は、例えば、乗算器１６内の減衰乗算及び組合せ
器１２内の処理により生じる。よって、読出し／書込み
のｑ番目のクロック・サイクルのときに、循環メモリの
物理的アドレスＫのピクセル値を読出した場合、この読
出され組合せ器で処理されたピクセル値は、循環メモリ
の物理アドレスＫ＋Ｌが読出されるｑ＋Ｌ番目のクロッ
ク・サイクルまで、循環メモリの入力端で利用できな
い。なお、Ｌはラテンシーである。したがって、処理し
たピクセル値を同じアドレス位置に書き戻し、論理アド
レス及び物理アドレスの関係を確実に維持するために
は、読出し／書込みのｑ番目のクロック・サイクルにお
いて、物理アドレスＫが読出し用にアクセスされると、
書込み用にアクセスされる物理アドレスは、Ｋ―Ｌでな
ければならない。

【００１３】ラテンシー・オフセット（上述のラテンシ
ーに対応するオフセット値）Ｌは、ビデオ・ラスタのラ
インに沿ったピクセル数で表す水平成分Ｌh 及びラスタ
のライン数で表す垂直成分Ｌv を有するベクトルとして
見做せる。ラテンシーによるオフセットは、通常非常に
小さい（例えば、Ｌv が０、Ｌh が約＋１０）が、循環
ループにより、にじみ効果を行う場合、Ｌv は正かもし
れない。しかし、ＬvもＬh も負ではない。そこで、ビ
デオ・ラスタで画像を表示して減衰軌道効果（残像効
果）を実行する際に、上述のラテンシー、即ち、循環メ
モリの出力端のピクセル値がこの循環メモリの入力端に
戻るまでの遅延を考慮して、フレーム内循環を避けるこ
とが望まれている。

【００１４】したがって、本発明の目的は、循環メモリ
手段を用いて、ビデオ・ラスタで軌跡効果（残像効果）
を有する画像を表示する際に、ラテンシーを考慮してフ
レーム内循環を避け、静的なオブジェクトに軌跡効果を
与えることができるビデオ信号処理装置の提供にある。
本発明の他の目的は、フレーム内循環を避ける構成によ
り、出力ビデオ信号内の静的なオブジェクトに軌跡効果
を付加するビデオ信号処理装置の提供にある。

【００１５】

【課題を解決するための手段】本発明の第１の観点によ
れば、ビデオ・ラスタに渡って光学的に知覚可能な情報
の分配を表すビデオ信号を処理する装置を提供する。こ
の装置は、入力ビデオ信号及び遅延したビデオ信号を受
け、これら入力ビデオ信号及び遅延したビデオ信号を組
合わせて出力ビデオ信号を発生する組合せ手段と、この
出力ビデオ信号を受けて一時的に蓄積し、上述の遅延し
たビデオ信号を発生するメモリ手段と、出力ビデオ信号
をこのメモリ手段に書込んだり読出したりする際に、こ
のメモリ手段をアクセスして、出力ビデオ信号のピクセ
ルをビデオ・ラスタに対して空間的に変換する読出し／
書込み制御手段とを具えている。

【００１６】本発明の第２の観点によれば、ビデオ・ラ
スタに渡って光学的に知覚可能な情報の分配を表すビデ
オ信号を処理する方法を提供する。この方法は、入力ビ
デオ信号及び遅延したビデオ信号を組合わせて出力ビデ
オ信号を発生し、この出力ビデオ信号を受けて一時的に
蓄積し、上述の遅延したビデオ出力信号を発生する。そ
して、出力ビデオ信号のピクセルをビデオ・ラスタに対
して空間的に変換する。

【００１７】本発明の第３の観点によれば、ビデオ・ラ
スタに渡って光学的に知覚可能な情報の分配を表すビデ
オ信号を処理する装置を提供する。この装置は、入力ビ
デオ信号及び遅延したビデオ信号を受け、これら入力ビ
デオ信号及び遅延したビデオ信号を組合わせて出力ビデ
オ信号を発生する組合せ手段と、メモリ手段と、出力ビ
デオ信号をこのメモリ手段に書込んだ後にメモリ手段の
内容を読出して、遅延したビデオ信号を発生する読出し
／書込み手段とを具えている。なお、この読出し／書込
み手段が書込み及び読出しを行う方法は、遅延したビデ
オ信号のピクセルを出力ビデオ信号の対応するピクセル
に対して空間的に変換するようにする。

【００１８】本発明の第４の観点によれば、ビデオ・ラ
スタに渡って光学的に知覚可能な情報の分配を表すビデ
オ信号を処理する装置を提供する。この装置は、入力ビ
デオ信号及び遅延したビデオ信号を受け、これら入力ビ
デオ信号及び遅延したビデオ信号を組合わせて出力ビデ
オ信号を発生する組合せ手段と、この出力ビデオ信号を
受けて一時的に蓄積するメモリ手段と、このメモリ手段
をアクセスする読出し／書込み手段とを具えている。こ
の読出し／書込み手段により、出力ビデオ信号の所定フ
レーム期間中、第１位置で開始するメモリ位置の範囲
に、出力ビデオ信号が書込まれる。そして、出力ビデオ
信号の次のフレームにおいて、この第１位置で開始する
メモリ位置の範囲から遅延したビデオ信号が読出され、
第２位置で開始するメモリ位置の範囲に出力ビデオ信号
が書込まれる。なお、第２位置は、第１位置よりオフセ
ットされている。

【００１９】本発明の第５の観点によれば、ビデオ・ラ
スタに渡って光学的に知覚可能な情報の分配を表すビデ
オ信号を処理する改良方法を提供する。この方法では、
入力ビデオ信号及び遅延したビデオ信号を組合わせて出
力ビデオ信号を発生し、この出力ビデオ信号をメモリに
書込み、このメモリの内容を読出す。読出し及び書込み
の制御は改善されており、出力ビデオ信号の所定フレー
ム期間中、第１位置から開始するメモリ位置の範囲に出
力ビデオ信号が書込まれる。そして、出力ビデオ信号の
次のフレームにおいて、この第１位置から始まるメモリ
位置の範囲からこのメモリの内容が読出されて、遅延し
たビデオ信号を発生する。この出力ビデオ信号は、第２
位置から始まるメモリ位置の範囲に書込まれる。なお、
第２位置は、第１位置からオフセットされている。

【００２０】本発明の要旨は、この明細書の特許請求の
範囲に特に指摘され、限定的に述べられている。しか
し、本発明の構成及び動作方法は、以下の説明及び添付
図を参照して、最も良く理解できよう。なお、添付図に
おいて、同じ参照番号は、同様な機能を有するブロック
を表す。

【００２１】

【実施例】図１は、本発明の原理を示す第１回路のブロ
ック図である。アドレス信号発生器（読出し／書込み制
御回路）１８は、循環メモリ１４をアクセスするのに用
いるアドレス信号を発生する。このアドレス信号発生器
１８は、ピクセル・クロック・パルスを計数（ＣＫ）
し、フレーム同期パルスによりクリア（ＣＬＲ）される
アドレス・カウンタ２２を具えている。このアドレス・
カウンタ２２は、ライン（垂直）及びピクセル（水平）
を独立に計数し、アドレス信号を発生する。このアドレ
ス信号は、組合わせ器１２の前景における現在のピクセ
ルのビデオ・ラスタのアドレス位置（ｘ、ｙ）を定義す
る垂直成分及び水平成分を含んでいる。アドレス信号発
生器１８は、２個の減算回路２６及び３０も具えてい
る。減算回路３０は、ラテンシー・オフセット信号Ｌ及
び自動変換オフセット信号Ｎをその加数入力端及び減数
入力端に夫々受け、その結果のオフセット信号Ｒを減算
回路２６の減数入力端に供給する。ラテンシー・オフセ
ットと同様に、自動変換オフセットＮは、ビデオ・ラス
タのラインに沿ったピクセルの選択数を表す水平成分Ｎ
h 及びそのラスタのラインの選択数を表す垂直成分Ｎv
を含むベクトルと見做してもよい。よって、その結果の
オフセットＲは、水平成分ｈ＝Ｎh ―Ｌh 及び垂直成分
ｖ＝Ｎv ―Ｌv を有するベクトルを定義する。減算回路
２６は、その加数入力端にカウンタ２２が供給したアド
レス信号を受る。減算回路２６の出力信号は、ビデオ・
ラスタ内の位置（ｘ―ｈ、ｙ―ｖ）を表す。

【００２２】読出し／書込みサイクルの書込み位置にお
いて、マルチプレクサ（ＭＵＸ）２８は、メモリ１４の
アドレス信号として、減算回路２６の出力信号を選択す
る。また、そのサイクルの読出し位置において、マルチ
プレクサ２８は、アドレス・カウンタ２２の出力信号を
選択する。よって、組合せ器１２が発生する出力ピクセ
ルＯＵＴＰＵＴ(x、y) が位置（ｘ―ｈ、ｙ―ｖ）でメモ
リ１４にロードされ、位置（ｘ、ｙ）の内容、即ち、Ｏ
ＵＴＰＵＴ(x+h、y+v) が入力ピクセルＩＮＰＵＴ(x、y)
と組合わされ、ＯＵＴＰＵＴ(x、y) を発生する。

【００２３】この動作は、次式で示すことができる。 ＯＵＴＰＵＴ(x、y) ＝ｆ（ＩＮＰＵＴ(x、y)） ＋ｇ（ＯＵＴＰＵＴ(x+h、y+h)） （１） なお、ｆ及びｇは、通常の循環ビデオ効果に関連した減
衰及び組合せ処理を含む関数である。

【００２４】自動変換オフセットＮが０に等しいなら
ば、循環オフセットＲはＬに等しく、所定読出し／書込
みサイクルにおいて、書込みアドレスは読出しアドレス
よりもラテンシー・オフセットＬだけ遅れて、図１に示
す装置は、図２に示す装置と本質的に同じ方法で機能す
る。しかし、自動変換オフセットＮが０でなく、組合せ
器１２が出力したビデオのフレームがメモリ１４に書込
まれ、引続き読出されるとき、このメモリから読出され
たフレームは、組合せ器１２が発生した出力フレームよ
りも遅延しており、この出力フレームに対して、自動変
換オフセットＮだけシフトしている。組合せ器１２の出
力信号は、前景オブジェクトを表すが、減衰軌跡は、自
動変換オフセットＮが形成したベクトルの方向に伸び
る。前景オブジェクトがラスタに対して移動しているか
否かに関わらず、この軌跡を出力するので、静的なオブ
ジェクトは、「吹いた風（wind blown）」として現れ
る。

【００２５】循環メモリ１４の出力に作用するために乗
算器１６に供給された乗算係数は、マルチプレクサ２０
が供給する。このマルチプレクサ２０は、ブランキング
制御回路２４の出力信号に応じて、減衰係数Ｃd 又は０
の何れかを選択する。ブランキング制御回路２４は、ピ
クセル・クロック・パルス及びフレーム同期パルスを受
け、水平及び垂直ブランキング期間中に論理０出力信号
を発生し、それ以外の期間に論理１出力信号を発生す
る。マルチプレクサ２０は、ビデオ・フレームのアクテ
ィブ・ラインのアクティブ・ビデオ部分期間中に減衰係
数Ｃd を選択し、それ以外の期間中に定数０を選択す
る。これにより、ビデオ・ラスタの一方の縁から他方の
縁への巻き込みを防ぐ。

【００２６】Ｒの値が正に対して、即ち、ｖが正でｈが
正に対して、フレームｑでメモリ位置（ｘ―ｈ、ｙ―
ｖ）に書込まれたピクセル値ＯＵＴＰＵＴx、y、q を、フ
レームｑ＋１において、メモリから読出す。その結果、
前景ビデオ信号が表すオブジェクトがビデオ・ラスタに
対して移動するとき、このオブジェクトの移動に応答し
て生じる軌跡の動きが生じる。この際、オブジェクトの
動きに対して僅かな遅延があるので、その軌跡は粘着性
を表すように現れる。

【００２７】Ｒの負の値、即ち、ｖが負か０であり、ｈ
が負であるＲの値の場合、フレームの後の方でアドレス
指定された位置に情報が書込まれたのと同じビデオ・フ
レーム内にて、先の方でアドレス指定されたピクセル位
置から情報が得られる。

【００２８】ｙ＝２０、ｈ＝０、ｖ＝―１の場合を考察
する。単純化するために、ラテンシーＬ＝０と仮定する
と、 ＯＵＴＰＵＴ(x、20)＝ｆ（ＩＮＰＵＴ(x、20)） ＋ｇ（ＯＵＴＰＵＴ(x、19)） （１．１） となり、次のラインで、 ＯＵＴＰＵＴ(x、21)＝ｆ（ＩＮＰＵＴ(x、21)） ＋ｇ（ＯＵＴＰＵＴ(x、20)） （１．２） となる。

【００２９】式（１．１）及び（１．２）と、これらか
ら推定すると、ライン２１はライン２０で決まり、ライ
ン２０はライン１９で決まり、ライン１９はライン１８
で決まる。このように、第１ラインまで、以下同様に決
まる。このフレーム内（イントラ・フレーム）循環の結
果、前景オブジェクトがラスタ内で移動すると、いかな
る目立つ遅延も粘性を伴わずに軌跡が移動するので、こ
れから生じるオブジェクト及び軌跡は、単一のユニット
として現れる。

【００３０】所定の読出し／書込みサイクルで書込みの
ためにアドレス指定された物理的メモリ位置が、そのサ
イクル期間中に読出しのためにアクセスされたアドレス
の先にあるとき、フレーム内循環が生じることが理解で
きよう。したがって、その結果のオフセットＲが負で、
自動変換オフセットＮがラテンシー・オフセットＬより
も大きくするならば、フレーム内循環は単に生じること
ができる。

【００３１】Ｒの負の値が与える効果は、Ｒの正の値が
与える効果よりも視覚的関心は低くなると信じられてい
る。また、いくつかの場合では、この効果の品質の差
は、Ｒの正の値の選択のみを許すのが望ましいとするこ
とである。しかし、これは、自動変換オフセット・ベク
トルの利用可能な方向の範囲を制限する。これは、オブ
ジェクトに対して軌跡の可能な方向の範囲を制限する。

【００３２】循環処理のラテンシーを増やすことによ
り、フレーム内循環を避けることができる。本願発明者
による米国特許第４９５１１４４号「循環ビデオにじみ
効果」によれば、２次元にじみフィルタは、ラテンシー
のいくつかのラインを付加できる。フィルタと関連しな
いシフト・レジスタ又は小容量メモリの如き遅延を付加
することにより、付加的なラテンシーを達成できる。か
かるラテンシーは、下方向の自動変換の量を増加する一
方、フレーム内循環を避ける。

【００３３】図３に示す２重循環メモリ１４Ａ及び１４
Ｂ並びにアドレス信号発生器１８’を用いることによ
り、自動変換オフセット・ベクトルの方向を制限するこ
となく、フレーム内循環を避けることができる。なお、
このアドレス信号発生器１８’は、図３に示すごとく、
２重マルチプレクサ２８Ａ及び２８Ｂを含んでいる。シ
ーケンスの奇数フレーム期間中、メモリ１４Ａは、書込
みイネーブル信号を受けると共に、その書込みアドレス
信号として減算回路２６の出力信号も受ける一方、メモ
リ１４Ｂは、読出しイネーブル信号を受けると共に、そ
のアドレス信号も受ける。偶数フレームでは、読出し及
び書込みイネーブル信号並びに読出し及び書込みアドレ
ス信号は、逆になる。

【００３４】図３に示す回路は、自動変換オフセットＮ
を制限することなく、フレーム内循環を避けられるとい
う利点を有するが、２重フレーム・メモリを設けるため
のコストによる欠点もある。

【００３５】本発明の好適実施例を示す図４に示す回路
は、自動変換オフセット・ベクトルの方向を制限するこ
となく、フレーム内循環を避ける。図４に示すごとく、
アドレス信号発生器１８''は、リセットＣＬＲ及び値Ｍ
を受ける入力端を有するアキュムレータ４０を具えてい
る。このアキュムレータは、フレーム同期パルスが発生
する度にＭを増分する。減算回路４２は、アドレス・カ
ウンタ２２の出力信号からアキュムレータ４０の出力信
号を減算し、マルチプレクサ２８に供給する読出しアド
レス信号を発生する。減算回路２６’は、減算回路４２
の出力信号からオフセットＭ―Ｒを減算して、マルチプ
レクサ２８に供給する書込みアドレス信号を発生する。
なお、Ｒ＜Ｍである。図４の回路がどのように動作する
かを示すために、予備的な例を説明する。ここでは、結
果としてのオフセットＲは、ラテンシー・オフセットＬ
に等しい。すなわち、Ｎ＝０である。循環効果の前に、
次のフレーム同期パルスの発生時に、リセット信号はア
キュムレータ４０をクリアする。その結果、第１フレー
ム期間中、アキュムレータの出力端が０値となる。ビデ
オ・データの第１フレーム期間中、第１減算回路４２
は、アドレス・カウンタ２２の出力信号からこの０を減
算して、読出しアドレスを発生する。減算回路２６’
は、読出しアドレスから量Ｍ―Ｒを減算して、書込みア
ドレスを発生する。この例ではＲ＝Ｌなので、書込みア
ドレスは、読出しアドレス―（Ｍ―Ｌ）である。よっ
て、書込みの物理アドレスは、（Ｍ―Ｌ）により、読出
しの物理アドレスからフレームの開始方向にずれる。

【００３６】さらに、この同じ例に続いて、ビデオ・デ
ータの第２フレームの初めにおいて、フレーム同期パル
スは、リセット信号がないときに発生し、Ｍをアキュム
レータ４０にロードする。このフレームの期間中、減算
回路４２の出力端に発生した読出しアドレスは、アドレ
ス・カウンタ２２の出力マイナスＭである。よって、第
２フレーム期間中にメモリ１４から読出されたビデオ信
号は、第１フレーム期間中にメモリに書込まれたビデオ
信号からラテンシー・オフセットＬだけずれており、ラ
スタに対する論理画像はシフトしない。また、減算回路
２６’の出力端に発生した書込みアドレスは、アドレス
・カウンタ２２の出力マイナス（２Ｍ−Ｌ）である。よ
って、再び、書込みのメモリ位置は、読出されるメモリ
位置から（Ｍ−Ｌ）だけずれる。

【００３７】第３フレームの開始において、他のフレー
ム同期パルスは、アキュムレータ４０の内容をＭだけ増
加させる。（一般に、アキュムレータ４０の出力信号
は、０の初期値及びＭの共通差が定義する演算処理の要
素を構成する。）第３フレーム期間中、減算回路４２の
出力信号は、アドレス・カウンタ２２の出力信号マイナ
ス２Ｍであり、減算回路２６’の出力信号は、このアド
レス・カウンタの出力信号マイナス（３Ｍ−Ｌ）であ
る。いま１度、書込まれるメモリ位置は、読出されるメ
モリ位置から（Ｍ−Ｌ）だけずれ、メモリから読出され
るビデオ信号は、以前のフレーム期間中にメモリに書込
まれたビデオ信号からラテンシー・オフセットＬだけず
れる。よって、論理画像はシフトしない。

【００３８】そして、操作者が自動変換オフセット用に
所望値Ｎを選択して、その結果のオフセットＲの最大量
がＭよりも小さくなると、減算回路２６’の減数入力端
が受けた値Ｍ−Ｒは常に正であり、この減算回路２６’
の出力信号は、常に減算回路４２の出力信号よりも小さ
い。よって、物理書込みアドレスは物理読出しアドレス
を常に追跡し、現在のフレーム期間中にメモリ１４に書
込まれたピクセルＯＵＴＰＵＴx,y は、次のフレームま
でメモリから読出されない。この方法において、２重メ
モリに頼ることなく、フレーム内循環を避ける。

【００３９】図４に示す回路を基にした動作原理は、自
動変換オフセット・ベクトルの大きさを制限し、フレー
ム毎にステップ状に増加する負のベース・オフセットを
物理書込みアドレスに与える。負ベース・オフセットに
おけるこのステップ増分は、その結果のオフセット・ベ
クトルの大きさよりも大きい。このステップ状に増加す
る負のベース・オフセットにより、物理書込みアドレス
が物理読出しアドレスを決して越さないことを確実にす
る。よって、所定フレーム期間中、組合せ器１２の出力
信号は、同じフレーム内に順次読出しのためにアドレス
指定される位置に書込まれない。

【００４０】アドレス・カウンタ２２の範囲は、メモリ
１４のアドレス範囲に等しく、減算器４２及び２６’の
出力信号は、メモリのアドレス範囲の終わりから初めに
戻るように巻き込まれる。よって、メモリ１４は、エン
ドレス環状メモリのように機能するので、アキュムレー
タ４０へのリセット入力は選択的なものである。これ
は、アキュムレータ出力信号において、このアキュムレ
ータの出力信号の絶対値ではなく、あるフレームから重
要な次のフレームへの変化のためである。

【００４１】図５は、図４に示す回路の変形を示す。図
５に示すごとく、アキュムレータの出力信号を加算器４
４の一方の入力端に供給する。この加算器は、他方の入
力端にアドレス・カウンタ２２の出力信号を受け、その
出力端が読出しアドレス信号及び書込みアドレス信号の
両方を循環メモリ１４に供給するように接続されてい
る。

【００４２】所定の読出し／書込みアドレス・サイクル
において、物理アドレスＡのピクセル値をメモリ１４か
ら読出して、メモリ１４の入力端のピクセル値を同じ物
理アドレスに書込む。物理アドレスＡから読出したピク
セル値は論理アドレスＰを有するが、ラテンシーを処理
することにより、その読出し／書込みサイクルでメモリ
に書込まれたピクセル値の論理アドレスは、ラテンシー
Ｌにより、論理アドレスＰからオフセットさている。よ
って、全体のフレームを読出し且つ書込みした結果、論
理画像は、ラテンシー・オフセットだけ、メモリ内で下
方向にシフトしている。アキュムレータへの入力ＭがＬ
に等しかったとすると、次のフレームにおいて、物理ア
ドレスＡ＋Ｌから読出されたピクセル値は、前のフレー
ムで物理アドレスＡから読出されたピクセル値と同じ物
理アドレスを有する。よって、論理画像は、ラスタに対
してシフトされない。ＭがＬよりも大きければ、次のフ
レーム期間中、ピクセルは、ＭがＬに等しいときよりも
早く読出され、軌跡がオブジェクトから上方向になる。
ＭがＬよりも小さいと、ピクセルは、ＭがＬと等しいと
きよりも遅く読出され、軌跡がオブジェクトから下方向
になる。

【００４３】図６は、図４に示す回路の別の変形を示
す。図６の場合において、ロード可能なアドレス・カウ
ンタ２２’は、フレーム同期パルスに応答して、アキュ
ムレータ４０の出力信号をロードする。よって、加算
が、図５に示す独立した加算器４４の代わりに、カウン
タ２２’内で行われる。

【００４４】上述の説明では、種々のオフセットを別個
の垂直及び水平成分として扱った。これは、アドレス・
カウンタとアドレス発生器の他の成分とが、ライン（垂
直）及びピクセル（水平）に対して独立に作用すること
が必要である。これは、オフセットの説明、特に、循環
メモリが、ビデオ信号をライン毎に蓄積する形式のラン
ダム・アクセス・メモリであるときに、便利である。し
かし、代わりに、フレーム全体に対してピクセルのみを
計数することが可能である。この場合、ラテンシー・オ
フセットＬは、ラインのピクセル数（ｐ）を垂直オフセ
ットのライン数（Ｌv ）倍したものに、水平オフセット
のピクセル数（Ｌh ）を加算したものに等しい。同様
に、自動変換オフセットＮは、ラインのピクセル数
（ｐ）を垂直オフセットのライン数（Ｎv ）倍したもの
に、水平オフセットのピクセル数（Ｎh）を加算したも
のに等しい。よって、その結果のオフセットＲは、次の
ようになる。 Ｒ＝ｐ＊Ｌv ＋Ｌh ―ｐ＊Ｎv ―Ｎh

【００４５】例えば、ＦＩＦＯ（ファースト・イン・フ
ァースト・アウト）メモリに蓄積することにより、キー
及びビデオ・データを線形の流れとして処理するとき
に、単一の数としてＲを扱うことは便利である。ＦＩＦ
Ｏメモリの概念モデルは、メモリ位置の線形配列である
が、ランダム・アクセス・メモリで実現してもよい。

【００４６】図７は、組合せ器１２の出力信号が表す画
像に対して、この組合せ器の第２入力信号が表す画像
を、図２〜４を参照して説明したランダム・アクセス・
メモリの代わりにＦＩＦＯメモリ１４’を用いていかに
オフセットするかを示している。ＦＩＦＯメモリ１４’
内のメモリ位置の総数は、少なくともフレーム内のピク
セル数の２倍である。放送用ビデオ信号用の現在のデジ
タル・フォーマットでは、デジタルＰＡＬがフレーム当
たりのピクセル数が最も多いので（ライン当たり１１３
５ピクセルで、フレーム当たり６２５ラインで、総数は
フレーム当たり約７１００００ピクセル）、総ての標準
放送用ビデオ・フォーマットの装置を使用できるよう
に、ＦＩＦＯメモリは少なくとも１４２００００メモリ
位置を有するように設計する。メモリ１４’は、書込み
イネーブル入力端と読出しイネーブル入力端とを有す
る。書込みイネーブル入力がアクティブのとき、組合せ
器１２から受けたキー及びビデオ・データをメモリに書
込む。そして、読出しイネーブル入力がアクティブのと
き、ファースト・イン・ファースト・アウトを基本とし
てキー及びビデオ・データをメモリから読出す。

【００４７】図７に示す装置も、読出し及び書込みイネ
ーブル入力を制御するための読出し／書込み制御回路５
０を具えている。この読出し／書込み制御回路５０は、
２個のダウン・カウンタ５２、５６を含んでいる。各フ
レームのアクティブ期間の開始の前に、ダウン・カウン
タ５２の端子ＬＯＡＤのフレーム同期パルスは、その端
子ＩＮＩＴの定数Ｃをこのダウン・カウンタ５２にロー
ドする。このカウンタ５２は、ピクセル・クロック・パ
ルスの発生毎に、下降係数をする。この定数Ｃは、フレ
ーム同期パルスとビデオ・フレームの約ライン１０との
間に生じるピクセル・クロック・パルスの数に等しい。
現在の放送用ビデオ標準に応じて、フレームの約ライン
２０まで、垂直ブランキング期間が続く。よって、ダウ
ン・カウンタ５２は、「０に等しい出力信号」ＥＱ０を
垂直ブランキング期間の中央付近で、例えば、アクティ
ブ・ビデオの開始の約１０ライン前で発生する。ダウン
・カウンタ５２のＥＱ０出力端を、セット・リセット・
フリップ・フロップ６０のセット入力端Ｓに接続すると
共に、ダウン・カウンタ６４のロード制御入力端ＬＯＡ
Ｄにも接続する。このダウン・カウンタ６４は、ロード
制御入力端がアクティブのときに、ＩＮＩＴ端の値「フ
レーム長」をロードする。それ以外のときは、ピクセル
・クロック・パルス毎に下方に計数する。「フレーム
長」信号は、ビデオ・フレームの約ライン１０とアクテ
ィブ・ビデオの終わりの後で選択されたラインとの間で
あるが、次のフレーム同期パルスの前のピクセル・クロ
ック・パルス数に等しい。ダウン・カウンタ６４が０に
達すると、それは直ちにＥＱ０出力を上昇させる。ダウ
ン・カウンタ６４のＥＱ０出力端は、セット・リセット
・フリップ・フロップ６０のリセット入力端Ｒに接続さ
れるので、カウンタ６４が０に達すると、それはフリッ
プ・フロップ６０をリセットする。フリップ・フロップ
６０の出力端は、ＦＩＦＯメモリ１４’の書込みイネー
ブル入力端に接続される。したがって、ダウン・カウン
タ５２のＥＱ０出力信号が発生してから、ダウン・カウ
ンタ５２のＥＱ０出力信号が発生するまで、ＦＩＦＯメ
モリ１４’の書込みイネーブル入力信号はアクティブで
ある。そうでなければ、この書込みイネーブル入力信号
は非アクティブである。したがって、循環効果が呼び出
されると、メモリ１４’は、各フレームのアクティブ・
ビデオの開始前の約１０ラインからアクティブ・ビデオ
の終わりの後まで、キー及びビデオ・データをロードす
る。

【００４８】ダウン・カウンタ５６は、各フレームの開
始前に数（Ｃ＋Ｒ）をロードし、ピクセル・クロック・
パルス毎に下方に計数する。ダウン・カウンタ５６が０
に達すると、それは直ちにそのＥＱ０出力を上昇させ
る。ダウン・カウンタ５２がそのＥＱ０出力信号を発生
した後に、Ｒクロック・パルスが生じる。（Ｒが負なら
ば、ダウン・カウンタ５６はダウン・カウンタ５２より
前に０に達する。）ダウン・カウンタ５６のＥＱ０出力
端は、アンド・ゲート７０の一方の入力端に接続され
る。このアンド・ゲート７０は、その第２入力端に「読
出しイネーブル」信号を受ける。循環効果が呼び出され
ると、組合せ器１２の出力信号の第１フレームがメモリ
１４’にロードされるまで、「読出しイネーブル」信号
が論理０に維持される。そして、論理１になる。よっ
て、ＦＩＦＯメモリ１４’がキー及びビデオ・データの
１フレームをロードするまで、「読出しイネーブル」信
号は、アンド・ゲート７０をディスエーブルする。次の
フレーム同期パルスにおいて、数（Ｃ＋Ｒ）をダウン・
カウンタ５６に再びロードする。このダウン・カウンタ
５６は、クロック・パルス毎に下方に計数する。ダウン
・カウンタ５６が第２回目に０に達すると、「読出しイ
ネーブル」信号が論理１になる。その後、ダウン・カウ
ンタ５６のＥＱ０出力信号が高になると、アンド・ゲー
ト７０は条件を満足する（その入力が総て高になる）。

【００４９】アンド・ゲート７０の出力端をセット・リ
セット・フリップ・フロップ６６のセット入力端Ｓ及び
ダウン・カウンタ６８のロード入力端ＬＯＡＤに接続す
る。ダウン・カウンタ６８のロード入力がアクティブの
とき、ダウン・カウンタ６８は「フレーム長」値をロー
ドする。それ以外のときは、ダウン・カウンタ６８がピ
クセル・クロック・パルス毎に下方に計数する。ダウン
・カウンタ６８が０に達すると、それは直ちにＥＱ０出
力を上昇させる。ダウン・カウンタ６８のＥＱ０出力端
をセット・リセット・フリップ・フロップ６６のリセッ
ト入力端Ｒに接続するので、カウンタ６８が０に達する
と、フリップ・フロップ６６をリセットする。フリップ
・フロップ６６の出力端をＦＩＦＯメモリ１４’の読出
しイネーブル入力端に接続する。よって、「読出しイネ
ーブル」信号が論理１になった後、ダウン・カウンタ５
６のＥＱ０出力が発生したときから、ダウン・カウンタ
６８のＥＱ０出力が発生するまで、ＦＩＦＯメモリ１
４’の読出しイネーブル入力は、アクティブである。そ
れ以外は、ＦＩＦＯメモリ１４’の読出しイネーブル入
力は、非アクティブである。各フレームにおいて、読出
しイネーブル信号は、「フレーム長」信号に等しい期間
だけアクティブであり、書込みイネーブル信号に対して
値Ｒにより時間的にオフセットされている。よって、メ
モリ１４’は、可変遅延として動作し、正のＲに対し
て、組合せ器１２の出力信号を１フレームとＲ個のクロ
ック・パルスとの和だけ遅延させ、負のＲに対して、２
フレームとＲ個のクロック・パルスとの和だけ遅延させ
る。これは、図１を参照して説明したように、ビデオ・
ラスタに対して、キー及びビデオ・データをシフトする
効果がある。所定の読出し／書込みサイクルにおいてメ
モリから読出されたデータは、組合せ器１２の出力端に
て現在発生しているフレームよりも早いフレームから始
まっているので、フレーム内循環を避けられる。

【００５０】読出し／書込み回路５０は、キー及びビデ
オ・データがメモリ１４’にロードされない期間が存在
し、読出されたピクセルの数及び書込まれたピクセルの
数が等しくなるのを確実にする。よって、図７に示す回
路は、常に安定であり、メモリ１４’のロードの開始に
おける状態を予想できる。

【００５１】ＦＩＦＯメモリ１４’による遅延量は、所
定の制限内に抑えられる。書込み開始パルスが２０ライ
ンの垂直ブランキング期間の中点ならば、Ｎは、マイナ
ス１０ラインからプラス１０ラインまでの遅延に対応す
る値を有する。Ｎが０ならば、ＦＩＦＯメモリが与える
ビデオ信号は入力ビデオ信号と同相である。そして、入
力ビデオ信号は、静的なオブジェクトを表す。また、メ
モリ１４’の出力ビデオ信号は、入力信号が表すのと同
じ位置のオブジェクトを表す。０から（０を含まない）
プラス１０ラインまでの範囲に対応するＮの値の結果、
ＦＩＦＯメモリの出力端のビデオ信号が表すオブジェク
トは、入力するビデオのラスタに対して下方に移動され
る。よって、静的なオブジェクトの軌跡は、そのオブジ
ェクトから下方に延びて、減衰する。一方、マイナス１
０ラインから０までの（０を含まず）範囲に対応するＮ
の値の結果、オブジェクトは上方向に移動され、静的オ
ブジェクトの軌跡は、上方向に延びる。Ｎが１つのライ
ンのピクセルの数の整数倍に等しくなければ、オブジェ
クトは上又は下と同様に左又は右に移動される。

【００５２】図７の場合、ロウパス・フィルタ７２は、
メモリ１４’の出力端及び組合せ器１２の背景入力端間
の循環ループ内に接続されている。このロウパス・フィ
ルタ７２を用いて、本願発明者による米国特許第４９５
１１４４号「循環ビデオにじみ効果」に開示されている
ごとく、循環にじみを達成できる。循環にじみにより、
ビデオ画像の特徴はフェード及びにじみとなり、時間及
び付加的なトリップの経過は、循環ループを通る。ま
た、上述の自動変換効果と組合わせると、その結果の
「吹いた風」効果が、非常に滑らかで、心地よいものに
なる。減衰係数Ｃdによる減衰も、フィルタ７２内にお
いて影響される。

【００５３】図７は、前景信号が表すオブジェクトから
得られる軌跡の巻き込みを防ぐ別の方法も示している。
前景ビデオの垂直及び水平ブランキング期間中、ブラン
キング制御回路２４の制御下で動作するマルチプレクサ
２０’は、組合せ器１２の背景入力端ＢＧ用に定数０を
選択する。

【００５４】図８は、図７に示す組合せ器１２の出力信
号が定めるピクセル位置の配列の一部を概略的に示す。
フレーム同期信号及びピクセル・クロック信号が図８に
示す座標（ｘ、ｙ）のピクセル８０を現在定義し、自動
変換オフセットＮの水平成分Ｎh が＋３で、垂直成分Ｎ
v が＋３ならば、ラテンシー・オフセットＬをした場
合、メモリ１４’から読出された対応するピクセル値
は、座標（ｘ＋３、ｙ＋３）のピクセル用になる。自動
変換オフセットの値が同じ値を維持する限り、オブジェ
クトの現在の位置からの軌跡は、ピクセル８０からピク
セル８２の方向に伸びる。Ｎh 又はＮv の値を交換する
と、軌跡の方向及び／又は長さが変化する。しかし、自
動変換オフセットの水平成分の値が３から２に変化する
と、その結果は、軌跡の方向の変化が知覚できるジャー
キンネス（jerkiness ）となる。垂直オフセット成分の
値及び水平オフセット成分の値の両方を変化させること
により、例えば、ｈを＋４にｖを＋５に増やすことによ
り、方向変化におけるジャーキンネスを低減できる。よ
って、読出されるピクセル値は、ピクセル８４（ｘ＋
４、ｙ＋５）用のものである。しかし、自動変換オフセ
ットの長さ、そして軌跡の長さが変化する。この問題を
避けるために、図７に示すフィルタ６６は、自動変換オ
フセットの水平及び垂直成分の準整数値用のピクセル値
を与える双１次内挿を含んでもよい。かかる内挿は、フ
ィルタ６６内のフィルタ係数を、例えばフレーム毎に、
調整することにより影響される。そして、知覚できるジ
ャーキンネスのない方法で、自動変換オフセット・ベク
トルを、その大きさ及び／又は方向において変更でき
る。

【００５５】本発明は、上述した特定の実施例に限定さ
れるものではなく、特許請求の範囲及びその均等で定め
た本発明の要旨を逸脱することなく種々の変更が可能な
ことが理解できよう。例えば、本発明は、米国特許第４
８５１９１２号に示した優先組合せ器の利用に限定し
て、入力ビデオ及び循環メモリの減衰した出力との組合
せに影響を与えたり、循環効果回路の出力と背景ビデオ
との組合せに影響を与えるだけのものではない。これら
何れの場合も、高度でないビデオ混合器や高度なビデオ
混合器を用いることができる。

【００５６】また、本発明は、乗算器１６は循環メモリ
の出力端に限定するものではなく、その入力端に設けて
もよい。循環にじみを用いた場合、ロウパス・フィルタ
の係数を調整することにより、乗算器１６を実現でき
る。さらに、書込みを先に行うのを避ける基本的なオフ
セットの利用は、循環ビデオ効果に対する一般的なアプ
リケーションであり、自動変換オフセットを行う場合に
限定されないので、本発明は、自動変換オフセットの適
用する場合のみに制限されない。これは、図４のＮを０
に等しく設定することにより達成できる。

【００５７】

【発明の効果】上述のごとく本発明によれば、（循環）
メモリ手段を用いて残像効果を実行する際に、遅延した
ビデオ信号及び出力ビデオ信号を組合せ手段により組み
合わせるときに、出力ビデオ信号に対して遅延したビデ
オ信号を変換する。この際、メモリ手段をアクセスし、
出力ビデオ信号の所定フレーム期間中、第１記憶位置か
ら始まるメモリ手段の記憶範囲に出力ビデオ信号を書き
込むと共に、出力ビデオ信号の次のフレーム期間中に、
第１記憶位置からオフセットされた第２記憶位置から始
まるメモリ手段の記憶範囲から遅延したビデオ信号を読
み出すと共に、第１記憶位置からオフセットされた第３
記憶位置から始まるメモリ手段の記憶範囲に出力ビデオ
信号を書き込む。また、第１記憶位置及び第２記憶位置
の間のオフセットを、メモリ手段の入力端及び出力端間
の遅延と、出力ビデオ信号に対する遅延したビデオ信号
の空間的変換とに応じて決定し、遅延したビデオ信号及
び入力ビデオ信号を組合せ手段手段により組合せて発生
した出力ビデオ信号内の静的オブジェクトがビデオ・ラ
スタで軌跡効果を表示する。よって、本発明は、フレー
ム内循環を避けるための制御と、出力ビデオ信号内の静
的なオブジェクトに対しても軌跡効果を与えるための制
御とを、メモリ手段の読出しの記憶範囲及び書込みの記
憶範囲を制御するのみで行える。すなわち、２つの制御
をメモリ手段のアドレス制御のみで行えるので、構成及
び制御が簡単になる。

【図面の簡単な説明】

【図１】本発明の原理を示すブロック図である。

【図２】減衰する残像を発生する循環メモリ・ループ回
路の従来のブロック図である。

【図３】本発明の原理を示す別のブロック図である。

【図４】本発明の好適実施例のブロック図である。

【図５】図４の第１変形のブロック図である。

【図６】図４の第２変形のブロック図である。

【図７】循環ビデオ自動変換を行うＦＩＦＯを基本とし
た回路のブロック図である。

【図８】ビデオ・フレームの一部を表す図である。

【符号の説明】

６ 組合せ器 １２ 組合せ器（組合せ手段） １４ 循環メモリ １６ 乗算器 １８、１８” アドレス信号発生器（読出し／書込み制
御回路） ２０、２８ マルチプレクサ ２２ アドレス・カウンタ ２４ ブランキング制御回路 ２６、３０ 減算器

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−111380（ＪＰ，Ａ) 特開 昭64−46375（ＪＰ，Ａ) 特開 平３−68282（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 ビデオ・ラスタによる画像を表すビデオ
   信号を処理する装置であって、 入力ビデオ信号及び遅延したビデオ信号を受け、上記入
   力ビデオ信号及び上記遅延したビデオ信号を組合わせ
   て、出力ビデオ信号を発生する組合せ手段と、 上記出力ビデオ信号を受けて一時的に蓄積し、上記遅延
   したビデオ信号を発生するメモリ手段と、 該メモリ手段をアクセスし、上記出力ビデオ信号の所定
   フレーム期間中、第１記憶位置から始まる上記メモリ手
   段の記憶範囲に上記出力ビデオ信号を書き込み、上記出
   力ビデオ信号の次のフレーム期間中に、上記第１記憶位
   置からオフセットされた第２記憶位置から始まる上記メ
   モリ手段の記憶範囲から上記遅延したビデオ信号を読み
   出すと共に、上記第１記憶位置からオフセットされた第
   ３記憶位置から始まる上記メモリ手段の記憶範囲に上記
   出力ビデオ信号を書き込む読出し／書込み手段とを具
   え、上記第１記憶位置及び上記第２記憶位置の間のオフセッ
   トを、上記メモリ手段の入力端及び出力端の間の遅延
   と、上記出力ビデオ信号に対する上記遅延したビデオ信
   号の空間的変換とに応じて決定し、 上記遅延したビデオ信号及び上記入力ビデオ信号を上記
   組合せ手段により組合せて発生した上記出力ビデオ信号
   内の静的オブジェクトが上記ビデオ・ラスタ上で軌跡効
   果を表示する ことを特徴とするビデオ信号処理装置。