JP3090540B2 - 定電流入力型電圧共振コンバータ - Google Patents
定電流入力型電圧共振コンバータInfo
- Publication number
- JP3090540B2 JP3090540B2 JP04193924A JP19392492A JP3090540B2 JP 3090540 B2 JP3090540 B2 JP 3090540B2 JP 04193924 A JP04193924 A JP 04193924A JP 19392492 A JP19392492 A JP 19392492A JP 3090540 B2 JP3090540 B2 JP 3090540B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- constant current
- voltage resonance
- capacitor
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、定電流源を入力源と
し、一定電圧を出力する定電流入力型ＤＣ／ＤＣコンバ
ータに関し、特に電圧共振を用いた定電流入力型電圧共
振コンバータに関する。
し、一定電圧を出力する定電流入力型ＤＣ／ＤＣコンバ
ータに関し、特に電圧共振を用いた定電流入力型電圧共
振コンバータに関する。
【０００２】
【従来の技術】通信装置においても、ＤＣ／ＤＣコンバ
ータが用いられているが、このＤＣ／ＤＣとは、入力し
た電圧をトランスなどにより必要な電圧値まで変換し、
整流平滑回路でリップル分の少ない直流電圧に直してか
ら通信機器に供給するものである。ＤＣ／ＤＣコンバー
タの入力源として定電流源を用いた場合、トランス等を
用いることで出力側と絶縁されて感電の危険性はない。
また、通信装置において、ＤＣ／ＤＣコンバータを用い
た電源装置もさらに小型化、高効率化が望まれている。
ータが用いられているが、このＤＣ／ＤＣとは、入力し
た電圧をトランスなどにより必要な電圧値まで変換し、
整流平滑回路でリップル分の少ない直流電圧に直してか
ら通信機器に供給するものである。ＤＣ／ＤＣコンバー
タの入力源として定電流源を用いた場合、トランス等を
用いることで出力側と絶縁されて感電の危険性はない。
また、通信装置において、ＤＣ／ＤＣコンバータを用い
た電源装置もさらに小型化、高効率化が望まれている。
【０００３】図９は従来の定電流入力型ＤＣ／ＤＣコン
バータの一例を示す構成図である。図９において、定電
流を供給する定電流源１の両端に入力電圧の上昇を一定
レベルで抑えるためのシャント回路２０が接続され、シ
ャント回路２０の両端にはトランスＴ１の一次巻線Ｎ１
と電界効果トランジスタ（以下、ＦＥＴという。）とが
直列に接続されている。トランスＴ１の一次巻線Ｎ１と
二次巻線Ｎ２とは相互に順方向に巻回されている。定電
流源１側は高電圧となるが、低電圧の出力側とはトラン
スＴ１で絶縁されている。
バータの一例を示す構成図である。図９において、定電
流を供給する定電流源１の両端に入力電圧の上昇を一定
レベルで抑えるためのシャント回路２０が接続され、シ
ャント回路２０の両端にはトランスＴ１の一次巻線Ｎ１
と電界効果トランジスタ（以下、ＦＥＴという。）とが
直列に接続されている。トランスＴ１の一次巻線Ｎ１と
二次巻線Ｎ２とは相互に順方向に巻回されている。定電
流源１側は高電圧となるが、低電圧の出力側とはトラン
スＴ１で絶縁されている。
【０００４】一方、出力側はフォワード型コンバータで
構成されている。すなわち、トランスＴ１の二次巻線Ｎ
２側には定電圧を整流するためのダイオードＤ３、転流
ダイオードＤ４を接続している。さらに、コイルＬ２と
コンデンサＣ１とでリップル分を少なくするための平滑
回路を構成し、さらに電力を消費する負荷抵抗Ｒ１が接
続されてなる。制御回路４は、コンデンサＣ２で検出し
た出力電圧を入力してその電圧値に応じて出力電圧が一
定になるようにパルスのオン又はオフ時間を可変し、こ
のパルスをＦＥＴに対して与えるようにしている。
構成されている。すなわち、トランスＴ１の二次巻線Ｎ
２側には定電圧を整流するためのダイオードＤ３、転流
ダイオードＤ４を接続している。さらに、コイルＬ２と
コンデンサＣ１とでリップル分を少なくするための平滑
回路を構成し、さらに電力を消費する負荷抵抗Ｒ１が接
続されてなる。制御回路４は、コンデンサＣ２で検出し
た出力電圧を入力してその電圧値に応じて出力電圧が一
定になるようにパルスのオン又はオフ時間を可変し、こ
のパルスをＦＥＴに対して与えるようにしている。
【０００５】すなわち、制御回路４は、ＰＷＭ（Pulse
Width Modulation）方式を採用し、パルス電圧が図１０
に示すような台形波であり、出力電圧を一定に保持する
ために、ＦＥＴに送出するパルスのデューティ比を変化
させている。図１０に示すようにＴ１−Ｔ２がターンオ
フで、Ｔ３−Ｔ４がターンオンとなっている。
Width Modulation）方式を採用し、パルス電圧が図１０
に示すような台形波であり、出力電圧を一定に保持する
ために、ＦＥＴに送出するパルスのデューティ比を変化
させている。図１０に示すようにＴ１−Ｔ２がターンオ
フで、Ｔ３−Ｔ４がターンオンとなっている。
【０００６】このような構成によれば、まず、ＦＥＴが
オンのとき、ダイオードＤ３はオフ状態となるので、負
荷Ｒ１には電力は送出されずにトランスＴ１にエネルギ
ーが蓄積される。
オンのとき、ダイオードＤ３はオフ状態となるので、負
荷Ｒ１には電力は送出されずにトランスＴ１にエネルギ
ーが蓄積される。
【０００７】次に、ＦＥＴがオンからオフへ切り替わる
と、トランスＴ１の励起エネルギーによる逆起電力で、
各巻線の極性が反転し、ダイオードＤ３がオン状態とな
り、トランスＴ１に蓄積されたエネルギーは、ダイオー
ドＤ３により整流されコイルＬ２とコンデンサＣ１によ
り平滑されて負荷抵抗Ｒ１に送られる。また、ＦＥＴが
オフしているときには、余分な電流はシャント回路２０
に流れる。
と、トランスＴ１の励起エネルギーによる逆起電力で、
各巻線の極性が反転し、ダイオードＤ３がオン状態とな
り、トランスＴ１に蓄積されたエネルギーは、ダイオー
ドＤ３により整流されコイルＬ２とコンデンサＣ１によ
り平滑されて負荷抵抗Ｒ１に送られる。また、ＦＥＴが
オフしているときには、余分な電流はシャント回路２０
に流れる。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
構成にあっては、定電力を出力するものであるため、負
荷における消費電力が減少すると、制御回路４によって
その余分な電力をシャント回路２０で消費させるよう動
作する。このため、回路全体としての電力効率が悪かっ
た。
構成にあっては、定電力を出力するものであるため、負
荷における消費電力が減少すると、制御回路４によって
その余分な電力をシャント回路２０で消費させるよう動
作する。このため、回路全体としての電力効率が悪かっ
た。
【０００９】また、ＦＥＴに対するターンオンの傾斜及
びターンオフの傾斜が急峻であるため、ＦＥＴのゲート
に印加されるパルス電圧とＦＥＴに流れる電流とが零ク
ロスとならないため、スイッチングロスが大きかった。
びターンオフの傾斜が急峻であるため、ＦＥＴのゲート
に印加されるパルス電圧とＦＥＴに流れる電流とが零ク
ロスとならないため、スイッチングロスが大きかった。
【００１０】本発明は、このような点に鑑みてなされた
もので、その目的とするところは、電力変換効率の向上
を図るとともにターンオン，ターンオフ時のスイッチン
グロスを低減することのできる定電流入力型電圧共振コ
ンバータを提供することにある。
もので、その目的とするところは、電力変換効率の向上
を図るとともにターンオン，ターンオフ時のスイッチン
グロスを低減することのできる定電流入力型電圧共振コ
ンバータを提供することにある。
【００１１】
【課題を解決するための手段】本発明は、上記課題を解
決し目的を達成するために下記の構成とした。図１は本
発明の原理図である。図１に示すように、本発明は、定
電流源１とトランスＴの一次巻線との間に接続され定電
流源１の定電流を電圧共振により定電圧に変換する電圧
共振部２、トランスＴの二次巻線に接続される整流平滑
回路３を備えている。
決し目的を達成するために下記の構成とした。図１は本
発明の原理図である。図１に示すように、本発明は、定
電流源１とトランスＴの一次巻線との間に接続され定電
流源１の定電流を電圧共振により定電圧に変換する電圧
共振部２、トランスＴの二次巻線に接続される整流平滑
回路３を備えている。
【００１２】前記電圧共振部２は、次のように構成され
ている。定電流源１の一端にコイルＬの一端を接続し、
コイルＬの他端に第１及び第２のダイオードＤ１，Ｄ２
の一端を接続している。第１のダイオードＤ１の他端に
一次巻線及びコンデンサＣ１の一端を接続し、一次巻線
の他端にスイッチ素子５の一端及び第２のダイオードＤ
２の他端を接続している。スイッチ素子５及びコンデン
サＣ１の他端を定電流源１の他端に接続し、スイッチ素
子５の両端に電圧共振コンデンサＣｒを接続して構成さ
れる。
ている。定電流源１の一端にコイルＬの一端を接続し、
コイルＬの他端に第１及び第２のダイオードＤ１，Ｄ２
の一端を接続している。第１のダイオードＤ１の他端に
一次巻線及びコンデンサＣ１の一端を接続し、一次巻線
の他端にスイッチ素子５の一端及び第２のダイオードＤ
２の他端を接続している。スイッチ素子５及びコンデン
サＣ１の他端を定電流源１の他端に接続し、スイッチ素
子５の両端に電圧共振コンデンサＣｒを接続して構成さ
れる。
【００１３】前記スイッチ素子５は、一次巻線に印加す
る入力電圧のパルス幅を制御して一定の電圧を得るべく
オン又はオフし、スイッチ素子５がオフのとき一次巻線
と電圧共振コンデンサＣｒとにより電圧共振を起こさせ
るよう構成した。
る入力電圧のパルス幅を制御して一定の電圧を得るべく
オン又はオフし、スイッチ素子５がオフのとき一次巻線
と電圧共振コンデンサＣｒとにより電圧共振を起こさせ
るよう構成した。
【００１４】より好適には、以下のようにするのが望ま
しい。すなわち、前記スイッチ素子５は、電界効果トラ
ンジスタで構成するようにしてもよい。あるいはスイッ
チング・トランジスタを用いてもよく、その他の半導体
素子を用いるようにしてもよい。
しい。すなわち、前記スイッチ素子５は、電界効果トラ
ンジスタで構成するようにしてもよい。あるいはスイッ
チング・トランジスタを用いてもよく、その他の半導体
素子を用いるようにしてもよい。
【００１５】また、前記トランスＴの磁束をリセットす
る磁束リセット回路１０を備えるよう構成してもよい。
さらに、スイッチ素子５のオン又はオフ動作を制御する
制御回路３を設けるように構成してもよい。
る磁束リセット回路１０を備えるよう構成してもよい。
さらに、スイッチ素子５のオン又はオフ動作を制御する
制御回路３を設けるように構成してもよい。
【００１６】
【作用】本発明によれば、スイッチ素子５がターンオン
すると、第２のダイオードＤ２，第１のダイオードＤ１
がオフとなる。すると、コイルＬ，第２のダイオードＤ
２，スイッチ素子５に電流が流れる。また、同時にコン
デンサＣ１及び電圧共振コンデンサＣｒに蓄積されたエ
ネルギーが放電して、一次巻線Ｎ１に印加され電流が流
れるので、スイッチ素子５の電圧はターンオン期間にか
けて徐々に上昇することになる。そして、二次巻線Ｎ２
に発生した電圧は整流平滑回路３を介して負荷側へ印加
される。
すると、第２のダイオードＤ２，第１のダイオードＤ１
がオフとなる。すると、コイルＬ，第２のダイオードＤ
２，スイッチ素子５に電流が流れる。また、同時にコン
デンサＣ１及び電圧共振コンデンサＣｒに蓄積されたエ
ネルギーが放電して、一次巻線Ｎ１に印加され電流が流
れるので、スイッチ素子５の電圧はターンオン期間にか
けて徐々に上昇することになる。そして、二次巻線Ｎ２
に発生した電圧は整流平滑回路３を介して負荷側へ印加
される。
【００１７】次に、スイッチ素子５がターンオフする
と、トランスＴの励起エネルギーによって逆起電力が発
生し、各巻線の極性は反転し、第１のダイオードＤ１が
オンし、第２のダイオードＤ２がオフとなる。すると、
コイルＬに蓄積されていたエネルギーは、第１のダイオ
ードＤ１を介してコンデンサＣ１へ蓄積される。また、
コイルＬに蓄積されていたエネルギーは、第１のダイオ
ードＤ１，一次巻線Ｎ１を介して電圧共振コンデンサＣ
ｒへ蓄積される。この電圧共振コンデンサＣｒへの充電
によりスイッチ素子５の電圧はターンオフ期間にかけて
徐々に減少することになる。
と、トランスＴの励起エネルギーによって逆起電力が発
生し、各巻線の極性は反転し、第１のダイオードＤ１が
オンし、第２のダイオードＤ２がオフとなる。すると、
コイルＬに蓄積されていたエネルギーは、第１のダイオ
ードＤ１を介してコンデンサＣ１へ蓄積される。また、
コイルＬに蓄積されていたエネルギーは、第１のダイオ
ードＤ１，一次巻線Ｎ１を介して電圧共振コンデンサＣ
ｒへ蓄積される。この電圧共振コンデンサＣｒへの充電
によりスイッチ素子５の電圧はターンオフ期間にかけて
徐々に減少することになる。
【００１８】すなわち、ターンオン及びターンオフにお
いて、スイッチ素子５の電圧波形が緩やかになるから、
ターンオン，ターンオフ時のスイッチングロスを低減す
ることができる。また、従来のようなシャント回路を用
いていないから、電力変換効率も良くなる。
いて、スイッチ素子５の電圧波形が緩やかになるから、
ターンオン，ターンオフ時のスイッチングロスを低減す
ることができる。また、従来のようなシャント回路を用
いていないから、電力変換効率も良くなる。
【００１９】また、磁束リセット回路１０によって前記
トランスＴの磁束がリセットされ、そのエネルギーが例
えばコンデンサに蓄積されるから、さらに、電力変換効
率が向上する。
トランスＴの磁束がリセットされ、そのエネルギーが例
えばコンデンサに蓄積されるから、さらに、電力変換効
率が向上する。
【００２０】
【実施例】以下、本発明の具体的な実施例を説明する。
図２は本発明による定電流入力型電圧共振コンバータの
実施例１の構成図である。図９に示す従来の一例と同一
部分については、同一符号を付して説明する。 ＜実施例１＞定電流入力型電圧共振コンバータは、次の
ように構成される。入力側はブーストコンバータから構
成されている。すなわち、定電流源１とトランスＴ１を
備え、定電流源１と一次巻線Ｎ１との間に接続され定電
流源１の定電流を電圧共振により定電圧に変換する電圧
共振部２が設けられている。また、トランスＴ１の二次
巻線Ｎ２に接続される整流平滑回路３を備えている。
図２は本発明による定電流入力型電圧共振コンバータの
実施例１の構成図である。図９に示す従来の一例と同一
部分については、同一符号を付して説明する。 ＜実施例１＞定電流入力型電圧共振コンバータは、次の
ように構成される。入力側はブーストコンバータから構
成されている。すなわち、定電流源１とトランスＴ１を
備え、定電流源１と一次巻線Ｎ１との間に接続され定電
流源１の定電流を電圧共振により定電圧に変換する電圧
共振部２が設けられている。また、トランスＴ１の二次
巻線Ｎ２に接続される整流平滑回路３を備えている。
【００２１】前記電圧共振部２は、次のように構成され
ている。定電流源１の一端にコイルＬ１の一端を接続
し、コイルＬ１の他端に第１及び第２のダイオードＤ
１，Ｄ２のアノードを接続している。
ている。定電流源１の一端にコイルＬ１の一端を接続
し、コイルＬ１の他端に第１及び第２のダイオードＤ
１，Ｄ２のアノードを接続している。
【００２２】第１のダイオードＤ１のカソードに一次巻
線Ｎ１及びコンデンサＣ１の一端を接続し、一次巻線Ｎ
１の他端にＦＥＴのドレイン及び第２のダイオードＤ２
のカソードを接続している。
線Ｎ１及びコンデンサＣ１の一端を接続し、一次巻線Ｎ
１の他端にＦＥＴのドレイン及び第２のダイオードＤ２
のカソードを接続している。
【００２３】ＦＥＴ及びコンデンサＣ１の他端を定電流
源１の他端に接続し、ＦＥＴの両端に電圧共振コンデン
サＣｒを接続して構成される。前記ＦＥＴは、一次巻線
Ｎ１に印加する入力電圧のパルス幅を制御して一定の電
圧を得るべくオン又はオフし、ＦＥＴがオフのとき一次
巻線Ｎ１のＬｒと電圧共振コンデンサＣｒとにより電圧
共振を起こさせるよう構成されている。
源１の他端に接続し、ＦＥＴの両端に電圧共振コンデン
サＣｒを接続して構成される。前記ＦＥＴは、一次巻線
Ｎ１に印加する入力電圧のパルス幅を制御して一定の電
圧を得るべくオン又はオフし、ＦＥＴがオフのとき一次
巻線Ｎ１のＬｒと電圧共振コンデンサＣｒとにより電圧
共振を起こさせるよう構成されている。
【００２４】前記整流平滑回路３は、二次巻線Ｎ２の一
端に整流ダイオードＤ３のアノードを接続し、カソード
をコンデンサＣ２及び負荷抵抗Ｒ１の一端に接続してい
る。また、トランスＴ１の他端に負荷抵抗Ｒ１及びコン
デンサＣ１の他端を接続している。
端に整流ダイオードＤ３のアノードを接続し、カソード
をコンデンサＣ２及び負荷抵抗Ｒ１の一端に接続してい
る。また、トランスＴ１の他端に負荷抵抗Ｒ１及びコン
デンサＣ１の他端を接続している。
【００２５】制御回路４はコンデンサＣ１で検出された
電圧に応じてＦＥＴのゲートへ送出するパルス幅（デュ
ーティ比Ｄ）を制御するようになっている。コンデンサ
Ｃ１の両端電圧Ｖｃが上昇すると、制御回路４はデュー
ティ比Ｄを大きくして電圧Ｖｃを一定に保持するように
制御する。
電圧に応じてＦＥＴのゲートへ送出するパルス幅（デュ
ーティ比Ｄ）を制御するようになっている。コンデンサ
Ｃ１の両端電圧Ｖｃが上昇すると、制御回路４はデュー
ティ比Ｄを大きくして電圧Ｖｃを一定に保持するように
制御する。
【００２６】図３は実施例１におけるパルス波及び正弦
波を示す図である。次にこのように構成された実施例１
の動作を説明する。まず、制御回路４がコンデンサＣ２
からの入力によってＦＥＴをターンオン（例えばＴ３）
させると、ダイオードＤ２，Ｄ３がオンとなり、ダイオ
ードＤ１がオフとなる。すると、コイルＬ１，ダイオー
ドＤ２，ＦＥＴに電流が流れる。
波を示す図である。次にこのように構成された実施例１
の動作を説明する。まず、制御回路４がコンデンサＣ２
からの入力によってＦＥＴをターンオン（例えばＴ３）
させると、ダイオードＤ２，Ｄ３がオンとなり、ダイオ
ードＤ１がオフとなる。すると、コイルＬ１，ダイオー
ドＤ２，ＦＥＴに電流が流れる。
【００２７】また、同時にコンデンサＣ１及び電圧共振
コンデンサＣｒに蓄積されたエネルギーが放電して、一
次巻線Ｎ１を介して、ＦＥＴに電流が流れる。この電圧
共振コンデンサＣｒからの放電が行われているので、Ｆ
ＥＴのドレイン電圧は図３に示すようにターンオンであ
るＴ３〜Ｔ４にかけて徐々に上昇することになる。
コンデンサＣｒに蓄積されたエネルギーが放電して、一
次巻線Ｎ１を介して、ＦＥＴに電流が流れる。この電圧
共振コンデンサＣｒからの放電が行われているので、Ｆ
ＥＴのドレイン電圧は図３に示すようにターンオンであ
るＴ３〜Ｔ４にかけて徐々に上昇することになる。
【００２８】すなわち、図３に示すようにターンオンで
あるＴ３〜Ｔ４にかけて台形波のように急峻に上昇しな
くなる。そして、二次巻線Ｎ２に発生した電圧は負荷Ｒ
１側へ印加される。
あるＴ３〜Ｔ４にかけて台形波のように急峻に上昇しな
くなる。そして、二次巻線Ｎ２に発生した電圧は負荷Ｒ
１側へ印加される。
【００２９】次に、ＦＥＴがターンオフ（例えばＴ１）
すると、トランスＴ２の励起エネルギーによって逆起電
力が発生し、各巻線の極性は反転し、ダイオードＤ１が
オンし、ダイオードＤ２、Ｄ３がオフとなる。すると、
コイルＬ１に蓄積されていたエネルギーは、ダイオード
Ｄ１を介してコンデンサＣ１へ蓄積される。
すると、トランスＴ２の励起エネルギーによって逆起電
力が発生し、各巻線の極性は反転し、ダイオードＤ１が
オンし、ダイオードＤ２、Ｄ３がオフとなる。すると、
コイルＬ１に蓄積されていたエネルギーは、ダイオード
Ｄ１を介してコンデンサＣ１へ蓄積される。
【００３０】また、コイルＬ１に蓄積されていたエネル
ギーは、ダイオードＤ１，一次巻線Ｎ１のＬｒを介して
電圧共振コンデンサＣｒへ蓄積される。この電圧共振コ
ンデンサＣｒへの充電が行われているので、ＦＥＴのド
レイン電圧は図３に示すようにターンオフであるＴ１〜
Ｔ２にかけて徐々に減少することになる。すなわち、図
３に示すようにターンオフであるＴ１〜Ｔ２にかけて台
形波のように急峻に減少しなくなる。
ギーは、ダイオードＤ１，一次巻線Ｎ１のＬｒを介して
電圧共振コンデンサＣｒへ蓄積される。この電圧共振コ
ンデンサＣｒへの充電が行われているので、ＦＥＴのド
レイン電圧は図３に示すようにターンオフであるＴ１〜
Ｔ２にかけて徐々に減少することになる。すなわち、図
３に示すようにターンオフであるＴ１〜Ｔ２にかけて台
形波のように急峻に減少しなくなる。
【００３１】従って、ターンオン及びターンオフについ
てまとめると、ＦＥＴのドレイン電圧は正弦波形に近い
波形となる。すなわち、ターンオン、ターンオフにおい
て、電圧波形が緩やかになるから、ターンオン，ターン
オフ時のスイッチングロスを低減することができる。ま
た、従来のようなシャント回路２０を用いていないか
ら、電力変換効率も良くなる。
てまとめると、ＦＥＴのドレイン電圧は正弦波形に近い
波形となる。すなわち、ターンオン、ターンオフにおい
て、電圧波形が緩やかになるから、ターンオン，ターン
オフ時のスイッチングロスを低減することができる。ま
た、従来のようなシャント回路２０を用いていないか
ら、電力変換効率も良くなる。
【００３２】そして、ＦＥＴがオン又はオフを繰り返す
とトランスＴ１の二次巻線Ｎ２に発生する電圧の極性が
交互に反転し、二次側の電圧がダイオードＤ３により整
流され、さらにコンデンサＣ２で平滑されて負荷抵抗Ｒ
１に直流電力が供給される。
とトランスＴ１の二次巻線Ｎ２に発生する電圧の極性が
交互に反転し、二次側の電圧がダイオードＤ３により整
流され、さらにコンデンサＣ２で平滑されて負荷抵抗Ｒ
１に直流電力が供給される。
【００３３】これにより、負荷抵抗Ｒ１を無限大から無
限小まで変化させても出力電圧Ｅを一定に保持して、安
定に動作させることができる。軽負荷時においても入力
電圧Ｅが上昇することがなくなる。 ＜実施例２＞図４は本発明による定電流入力型電圧共振
コンバータの実施例２の構成図である。実施例２では、
一次巻線Ｎ１側にＦＥＴがオフのときにトランスＴ２の
磁束をリセットするためのリセット巻線Ｎ３を設け、そ
の一端にダイオードＤ５を接続している。その他の構成
は実施例１と同一である。
限小まで変化させても出力電圧Ｅを一定に保持して、安
定に動作させることができる。軽負荷時においても入力
電圧Ｅが上昇することがなくなる。 ＜実施例２＞図４は本発明による定電流入力型電圧共振
コンバータの実施例２の構成図である。実施例２では、
一次巻線Ｎ１側にＦＥＴがオフのときにトランスＴ２の
磁束をリセットするためのリセット巻線Ｎ３を設け、そ
の一端にダイオードＤ５を接続している。その他の構成
は実施例１と同一である。
【００３４】このような実施例２の回路構成であれば、
ＦＥＴがオフしたときにリセット巻線Ｎ３の磁束がリセ
ットされるので、実施例１よりもさらに電力変換効率が
向上する。 ＜実施例３＞図５は本発明による定電流入力型電圧共振
コンバータの実施例３の構成図である。実施例３では、
二次巻線Ｎ２側にＦＥＴがオフのときにトランスＴ２の
磁束をリセットするためのリセット巻線Ｎ３を設け、そ
の一端にダイオードＤ６を接続している。その他の構成
は実施例１と同一である。
ＦＥＴがオフしたときにリセット巻線Ｎ３の磁束がリセ
ットされるので、実施例１よりもさらに電力変換効率が
向上する。 ＜実施例３＞図５は本発明による定電流入力型電圧共振
コンバータの実施例３の構成図である。実施例３では、
二次巻線Ｎ２側にＦＥＴがオフのときにトランスＴ２の
磁束をリセットするためのリセット巻線Ｎ３を設け、そ
の一端にダイオードＤ６を接続している。その他の構成
は実施例１と同一である。
【００３５】このような実施例３の回路構成であれば、
ＦＥＴがオフしたときにリセット巻線Ｎ３の電圧が出力
電圧でクランプされ、トランスＴ２に蓄積されたエネル
ギーはコンデンサＣ２に蓄積されるので、実施例１より
もさらに電力変換効率が向上する。 ＜実施例４＞図６は本発明による定電流入力型電圧共振
コンバータの実施例４の構成図である。実施例４では、
一次巻線Ｎ１側にＦＥＴがオフのときにトランスＴ２の
磁束をリセットするためのリセット巻線Ｎ３を設け、そ
の一端にダイオードＤ５を接続している。
ＦＥＴがオフしたときにリセット巻線Ｎ３の電圧が出力
電圧でクランプされ、トランスＴ２に蓄積されたエネル
ギーはコンデンサＣ２に蓄積されるので、実施例１より
もさらに電力変換効率が向上する。 ＜実施例４＞図６は本発明による定電流入力型電圧共振
コンバータの実施例４の構成図である。実施例４では、
一次巻線Ｎ１側にＦＥＴがオフのときにトランスＴ２の
磁束をリセットするためのリセット巻線Ｎ３を設け、そ
の一端にダイオードＤ５を接続している。
【００３６】また、制御回路４は、コンデンサＣ１から
の電圧を入力してその電圧に応じてパルス幅を制御して
ＦＥＴをオン又はオフ制御する構成となっている。その
他の構成は実施例１と同一であるから、その説明は省略
する。
の電圧を入力してその電圧に応じてパルス幅を制御して
ＦＥＴをオン又はオフ制御する構成となっている。その
他の構成は実施例１と同一であるから、その説明は省略
する。
【００３７】このような実施例４の回路構成であって
も、電力変換効率が向上するとともに、スイッチングロ
スを低減することができる。 ＜実施例５＞図７は本発明による定電流入力型電圧共振
コンバータの実施例５の構成図である。実施例５では、
二次巻線Ｎ２側にＦＥＴがオフのときにトランスＴ２の
磁束をリセットするためのリセット巻線Ｎ３を設け、そ
の一端にダイオードＤ６を接続している。また、制御回
路４は、コンデンサＣ１からの電圧を入力してその電圧
に応じてパルス幅を制御してＦＥＴをオン又はオフ制御
する構成となっている。その他の構成は実施例１と同一
であるから、その説明は省略する。
も、電力変換効率が向上するとともに、スイッチングロ
スを低減することができる。 ＜実施例５＞図７は本発明による定電流入力型電圧共振
コンバータの実施例５の構成図である。実施例５では、
二次巻線Ｎ２側にＦＥＴがオフのときにトランスＴ２の
磁束をリセットするためのリセット巻線Ｎ３を設け、そ
の一端にダイオードＤ６を接続している。また、制御回
路４は、コンデンサＣ１からの電圧を入力してその電圧
に応じてパルス幅を制御してＦＥＴをオン又はオフ制御
する構成となっている。その他の構成は実施例１と同一
であるから、その説明は省略する。
【００３８】このような実施例５の回路構成であって
も、電力変換効率が向上するとともに、スイッチングロ
スを低減することができる。 ＜実施例６＞図８は本発明による定電流入力型電圧共振
コンバータの実施例６の構成図である。実施例６では、
スイッチ素子としてスイッチングトランジスタＴＲ１を
用いている。その他の構成は実施例１の構成と同様であ
るので、その説明は省略する。
も、電力変換効率が向上するとともに、スイッチングロ
スを低減することができる。 ＜実施例６＞図８は本発明による定電流入力型電圧共振
コンバータの実施例６の構成図である。実施例６では、
スイッチ素子としてスイッチングトランジスタＴＲ１を
用いている。その他の構成は実施例１の構成と同様であ
るので、その説明は省略する。
【００３９】この場合には、制御回路４がスイッチング
・トランジスタＴＲ１のベースにパルスを印加すること
によってスイッチング・トランジスタＴＲ１をオン又は
オフ動作させるようにする。これにより、実施例１と同
様な効果が得られる。
・トランジスタＴＲ１のベースにパルスを印加すること
によってスイッチング・トランジスタＴＲ１をオン又は
オフ動作させるようにする。これにより、実施例１と同
様な効果が得られる。
【００４０】
【発明の効果】本発明によれば、従来のシャント回路の
代わりに電圧共振型コンバータを用いたので、電力変換
効率を向上することができる。
代わりに電圧共振型コンバータを用いたので、電力変換
効率を向上することができる。
【００４１】また、該電圧共振型コンバータはターンオ
ン又はターンオフするためのスイッチ素子に電圧共振コ
ンデンサを接続して構成され、電圧共振コンデンサの充
放電によってターンオン又はターンオフにおけるスイッ
チ素子の電圧が緩やかに変化するので、スイッチ素子の
ターンオン，ターンオフ時におけるスイッチングロスを
低減することができる。
ン又はターンオフするためのスイッチ素子に電圧共振コ
ンデンサを接続して構成され、電圧共振コンデンサの充
放電によってターンオン又はターンオフにおけるスイッ
チ素子の電圧が緩やかに変化するので、スイッチ素子の
ターンオン，ターンオフ時におけるスイッチングロスを
低減することができる。
【図１】本発明の原理図である。
【図２】本発明による定電流入力型電圧共振コンバータ
の実施例１の構成図である。
の実施例１の構成図である。
【図３】実施例１における正弦波を示す図である。
【図４】本発明による定電流入力型電圧共振コンバータ
の実施例２の構成図である。
の実施例２の構成図である。
【図５】本発明による定電流入力型電圧共振コンバータ
の実施例３の構成図である。
の実施例３の構成図である。
【図６】本発明による定電流入力型電圧共振コンバータ
の実施例４の構成図である。
の実施例４の構成図である。
【図７】本発明による定電流入力型電圧共振コンバータ
の実施例５の構成図である。
の実施例５の構成図である。
【図８】本発明による定電流入力型電圧共振コンバータ
の実施例６の構成図である。
の実施例６の構成図である。
【図９】従来のＤＣ−ＤＣコンバータの一例を示す構成
図である。
図である。
【図１０】台形波からなるパルス波形を示す図である。
１・・定電流源 ２・・電圧共振部 ３・・制御回路 １０・・磁束リセット回路 ２０・・シャント回路 Ｔ１〜Ｔ３・・トランス ＦＥＴ・・電界効果トランジスタ ＴＲ１・・スイッチング・トランジスタ Ｄ１〜Ｄ６・・ダイオード Ｃ１〜Ｃ３・・コンデンサ Ｃｒ・・電圧共振コンデンサ Ｒ１・・負荷抵抗 Ｌ１〜Ｌ２・・コイル Ｎ１・・一次巻線 Ｎ２・・二次巻線 Ｎ３・・リセット巻線
Claims (3)
- 【請求項１】 定電流源（１）と、一次巻線及び二次巻
線を有するトランス（Ｔ）と、定電流源（１）とトラン
ス（Ｔ）の一次巻線との間に接続され定電流源（１）の
定電流を電圧共振により定電圧に変換する電圧共振部
（２）と、トランス（Ｔ）の二次巻線に接続される整流
平滑回路（３）とを備え、 前記電圧共振部（２）は、定電流源（１）の一端にコイ
ル（Ｌ）の一端を接続し、コイル（Ｌ）の他端に第１及
び第２のダイオード（Ｄ１，Ｄ２）の一端を接続し、第
１のダイオード（Ｄ１）の他端に一次巻線及びコンデン
サ（Ｃ１）の一端を接続し、一次巻線の他端にスイッチ
素子（５）の一端及び第２のダイオード（Ｄ２）の他端
を接続し、スイッチ素子（５）及びコンデンサ（Ｃ１）
の他端を定電流源（１）の他端に接続し、スイッチ素子
（５）の両端に電圧共振コンデンサ（Ｃｒ）を接続して
構成され、 前記スイッチ素子（５）は、一次巻線に印加する入力電
圧のパルス幅を制御して一定の電圧を得るべくオン又は
オフし、スイッチ素子（５）がオフのとき一次巻線と電
圧共振コンデンサ（Ｃｒ）とにより電圧共振を起こさせ
ることを特徴とする定電流入力型電圧共振コンバータ。 - 【請求項２】 前記スイッチ素子（５）は、電界効果ト
ランジスタからなることを特徴とする請求項１記載の定
電流入力型電圧共振コンバータ。 - 【請求項３】 前記トランス（Ｔ）の磁束をリセットす
る磁束リセット回路（１０）を備えたことを特徴とする
請求項１記載の定電流入力型電圧共振コンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04193924A JP3090540B2 (ja) | 1992-07-21 | 1992-07-21 | 定電流入力型電圧共振コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04193924A JP3090540B2 (ja) | 1992-07-21 | 1992-07-21 | 定電流入力型電圧共振コンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0638525A JPH0638525A (ja) | 1994-02-10 |
| JP3090540B2 true JP3090540B2 (ja) | 2000-09-25 |
Family
ID=16316009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04193924A Expired - Fee Related JP3090540B2 (ja) | 1992-07-21 | 1992-07-21 | 定電流入力型電圧共振コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3090540B2 (ja) |
-
1992
- 1992-07-21 JP JP04193924A patent/JP3090540B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0638525A (ja) | 1994-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1459431B1 (en) | Flyback power converter | |
| JP3682773B2 (ja) | スイッチング電源装置 | |
| JP4671020B2 (ja) | 多出力共振型ｄｃ−ｄｃコンバータ | |
| US6778412B2 (en) | Synchronous converter with reverse current protection through variable inductance | |
| GB2388258A (en) | Switching power source device with overcurrent protection | |
| JP2002101655A (ja) | スイッチング電源装置 | |
| US20060279968A1 (en) | DC/AC converter circuit and DC/AC conversion method | |
| JPH08182321A (ja) | 導通形コンバータ | |
| JP3582643B2 (ja) | 昇圧形ｄｃ−ｄｃコンバータ | |
| JP3901088B2 (ja) | 電源回路及び電子機器 | |
| JP4210803B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| US6229717B1 (en) | Switched power supply converter operable in a natural zero-voltage switching mode | |
| JPH08111975A (ja) | 直流電源装置 | |
| JP4465717B2 (ja) | スイッチング電源装置 | |
| JP2020058116A (ja) | スイッチング電源及びこれを有する装置 | |
| JP2001231258A (ja) | 直流−直流変換装置 | |
| JP3090540B2 (ja) | 定電流入力型電圧共振コンバータ | |
| US6163467A (en) | Switching power supply for generating DC voltage by synchronous rectification | |
| JP2002159175A (ja) | フライバックコンバータ | |
| JP2004153990A (ja) | 力率改善コンバータ | |
| KR100609140B1 (ko) | 승압 및 강압 기능을 갖는 직렬 공진형 ｄｃ/ｄｃ 컨버터및 상기 컨버터에서의 승압 및 강압 제어방법 | |
| JP3179423B2 (ja) | トランスリセット回路および電源回路 | |
| JP3567361B2 (ja) | 高力率スイッチング電源装置 | |
| JP2004166420A (ja) | 多出力スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000704 |
|
| LAPS | Cancellation because of no payment of annual fees |