JP3084634B2 - 半導体装置のバンプ形成方法 - Google Patents
半導体装置のバンプ形成方法Info
- Publication number
- JP3084634B2 JP3084634B2 JP03038460A JP3846091A JP3084634B2 JP 3084634 B2 JP3084634 B2 JP 3084634B2 JP 03038460 A JP03038460 A JP 03038460A JP 3846091 A JP3846091 A JP 3846091A JP 3084634 B2 JP3084634 B2 JP 3084634B2
- Authority
- JP
- Japan
- Prior art keywords
- wire
- electrode
- bump
- wafer
- loop portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置のバンプ形成
方法に関する。近年、半導体素子の大集積化に伴ない、
高密度実装方法として、ワイヤレスボンディングたとえ
ばテープオートメイティドボンディング(TAB) やフリッ
プチップボンディングが多く用いられている。これらの
方法はいずれもチップの電極部にバンプを形成する必要
がある。
方法に関する。近年、半導体素子の大集積化に伴ない、
高密度実装方法として、ワイヤレスボンディングたとえ
ばテープオートメイティドボンディング(TAB) やフリッ
プチップボンディングが多く用いられている。これらの
方法はいずれもチップの電極部にバンプを形成する必要
がある。
【０００２】
【従来の技術】バンプ形成方法としては、メッキによる
方法、およびボールボンディング方法が行われている。
メッキにより形成したバンプは、図３に示すように、半
導体ウェハ１にＡl 配線電極２、バリアメタル層10、Ａ
uメタルバンプ４、パッシベーション層５を有する。メ
ッキ法に特有なバリアメタル層10は、たとえばＴi (600
Å) ／Ｐd (400Å) ／Ａu (200Å) の３層からなり、Ａ
u メッキの電極として作用するとともに、Ａl 配線層２
とＡu メタルバンプ４との合金化を防ぎ、かつこれらの
密着性を向上させる。
方法、およびボールボンディング方法が行われている。
メッキにより形成したバンプは、図３に示すように、半
導体ウェハ１にＡl 配線電極２、バリアメタル層10、Ａ
uメタルバンプ４、パッシベーション層５を有する。メ
ッキ法に特有なバリアメタル層10は、たとえばＴi (600
Å) ／Ｐd (400Å) ／Ａu (200Å) の３層からなり、Ａ
u メッキの電極として作用するとともに、Ａl 配線層２
とＡu メタルバンプ４との合金化を防ぎ、かつこれらの
密着性を向上させる。
【０００３】メッキ方法は、半導体ウェハ１に、常法に
よりＡl 配線を形成し、パッシベーション膜５を成膜し
て、バンプ形成部を開口する。さらにバリアメタル層10
を成膜し、図示しないフォトレジストを塗布した後、バ
ンプ形成部とメッキ電源供給部とを開口し、Ａu を電解
メッキして、メタルバンプ４を形成した後、レジストを
剥離し、バリアメタル層10をパターニングする。このよ
うに工程が繁雑であり、従ってコストが高い欠点があ
る。
よりＡl 配線を形成し、パッシベーション膜５を成膜し
て、バンプ形成部を開口する。さらにバリアメタル層10
を成膜し、図示しないフォトレジストを塗布した後、バ
ンプ形成部とメッキ電源供給部とを開口し、Ａu を電解
メッキして、メタルバンプ４を形成した後、レジストを
剥離し、バリアメタル層10をパターニングする。このよ
うに工程が繁雑であり、従ってコストが高い欠点があ
る。
【０００４】ボールバンプは、図４に示すように、半導
体ウェハ１にＡl配線２、Ａu ボールバンプ４、パッシ
ベーション層５を有する。この方法は、パッシベーショ
ン膜５を成膜して、バンプ形成部を開口するまではメッ
キ方法と同じである。別に、Ａu ワイヤにＡu ボールを
形成し、このＡu ボールをＡl 配線のバンプ形成部にボ
ンディングしてバンプとし、Ａu ワイヤをクランプして
除去すると、突出したテール11ができる。このテールは
高さにバラツキがあり、かつボールバンプは寸法が比較
的大きい欠点がある。
体ウェハ１にＡl配線２、Ａu ボールバンプ４、パッシ
ベーション層５を有する。この方法は、パッシベーショ
ン膜５を成膜して、バンプ形成部を開口するまではメッ
キ方法と同じである。別に、Ａu ワイヤにＡu ボールを
形成し、このＡu ボールをＡl 配線のバンプ形成部にボ
ンディングしてバンプとし、Ａu ワイヤをクランプして
除去すると、突出したテール11ができる。このテールは
高さにバラツキがあり、かつボールバンプは寸法が比較
的大きい欠点がある。
【０００５】
【発明が解決しようとする課題】本発明は、バンプの寸
法が小さく、工程が単純であり、高密度実装に適したバ
ンプ形成方法を提供することを目的とする。
法が小さく、工程が単純であり、高密度実装に適したバ
ンプ形成方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記課題は、半導体ウェ
ハ１上に形成された電極２を相互に接続するように、電
極２にワイヤを圧着させ、電極２間を跨ぐワイヤのルー
プ部分３のすべてを同時に振動させて、電極２上に圧着
された部分４から切断し、電極２上に残ったワイヤをバ
ンプとすることを特徴とする、半導体装置のバンプ形成
方法によって解決することができる。なお、以下におい
て、ワイヤのループ部分を同時に振動させることを特に
「共振」と呼ぶこととする。
ハ１上に形成された電極２を相互に接続するように、電
極２にワイヤを圧着させ、電極２間を跨ぐワイヤのルー
プ部分３のすべてを同時に振動させて、電極２上に圧着
された部分４から切断し、電極２上に残ったワイヤをバ
ンプとすることを特徴とする、半導体装置のバンプ形成
方法によって解決することができる。なお、以下におい
て、ワイヤのループ部分を同時に振動させることを特に
「共振」と呼ぶこととする。
【０００７】
【作用】図１（Ａ）は、図１（Ｃ）に示すウェハ１上の
電極２の１つを拡大して示す。ウェハ１上に電極２を形
成し、バッシベーション層５で被覆し、電極２上のバン
プ形成部を開口するまでは、従来の方法と同様である。
図１（Ａ）は、電極２に圧着させたワイヤにループ部分
３が形成された状態を示す。ループ部分３と、圧着部分
４との境は他の部分より弱い。図１（Ｂ）は、ループ部
分３を共振させて、この境で切れた状態を示す。
電極２の１つを拡大して示す。ウェハ１上に電極２を形
成し、バッシベーション層５で被覆し、電極２上のバン
プ形成部を開口するまでは、従来の方法と同様である。
図１（Ａ）は、電極２に圧着させたワイヤにループ部分
３が形成された状態を示す。ループ部分３と、圧着部分
４との境は他の部分より弱い。図１（Ｂ）は、ループ部
分３を共振させて、この境で切れた状態を示す。
【０００８】ループ部分３の切断には、電極２にワイヤ
を圧着させたウェハ１を、ワイヤ材に対して不活性な液
体中に浸漬して、この液体に超音波を印加するか、また
は電極２にワイヤを圧着させたウェハ１を、磁界中にお
き、ワイヤに交流電圧を印加して、ワイヤのループ部分
３を共振させた後、気体を吹付けることが便宜である。
を圧着させたウェハ１を、ワイヤ材に対して不活性な液
体中に浸漬して、この液体に超音波を印加するか、また
は電極２にワイヤを圧着させたウェハ１を、磁界中にお
き、ワイヤに交流電圧を印加して、ワイヤのループ部分
３を共振させた後、気体を吹付けることが便宜である。
【０００９】ループ部分３を共振させるとき、適当な長
さが必要であり、図２で示すように、ウェハ１上の各チ
ップ形成領域９の両側に電極２がある場合には、１つの
辺にそって並ぶ電極２と、隣接するチップ形成領域９で
これに対応する辺にそって並ぶ電極２とをワイヤで接続
して、切断し、次に他の辺にそって並ぶ電極に適用する
ことが便宜である。なお、図２には示さないが、各チッ
プ形成領域の四辺にそって電極がある場合は、縦横の方
向に別々接続してループ部分を切断すればよい。
さが必要であり、図２で示すように、ウェハ１上の各チ
ップ形成領域９の両側に電極２がある場合には、１つの
辺にそって並ぶ電極２と、隣接するチップ形成領域９で
これに対応する辺にそって並ぶ電極２とをワイヤで接続
して、切断し、次に他の辺にそって並ぶ電極に適用する
ことが便宜である。なお、図２には示さないが、各チッ
プ形成領域の四辺にそって電極がある場合は、縦横の方
向に別々接続してループ部分を切断すればよい。
【００１０】
【実施例】図１（Ｃ）に示すように、支持基板６に、熱
処理で接着力を失うワックスの接着層７を設けて、ウェ
ハ１を搭載する。予めウェハ１には、チップ形成領域９
に電極２を設けてあり、支持基板６にはウェハ搭載部の
外側に、ワイヤボンディングするための電極８を設けて
おく。図１（Ｃ）に示す、ウェハ１上の電極２は、図２
に示す隣接するチップ形成領域９の両側に設けた電極２
のうち、片側の電極のみを表してある。
処理で接着力を失うワックスの接着層７を設けて、ウェ
ハ１を搭載する。予めウェハ１には、チップ形成領域９
に電極２を設けてあり、支持基板６にはウェハ搭載部の
外側に、ワイヤボンディングするための電極８を設けて
おく。図１（Ｃ）に示す、ウェハ１上の電極２は、図２
に示す隣接するチップ形成領域９の両側に設けた電極２
のうち、片側の電極のみを表してある。
【００１１】電極２の幅を60μｍ、ピッチを80μｍと
し、ワイヤとして直径30μｍの１％Ｓi −Ａl 合金ワイ
ヤを使用してスティッチボンディングすると、ワイヤは
圧着されて幅40μｍに拡った。
し、ワイヤとして直径30μｍの１％Ｓi −Ａl 合金ワイ
ヤを使用してスティッチボンディングすると、ワイヤは
圧着されて幅40μｍに拡った。
【００１２】図１（Ａ）に示す、電極２に圧着されたワ
イヤから、ループ部分３を除去する。それにはワイヤに
対して不活性な液体としてフルオロカーボン液（３Ｍ社
クロリナートFC72）に浸漬し、この液体に単位体積当り
出力15Ｗ／ｌの39KHz 超音波を30分印加し、ループ部分
３を共振させて 100％切断した。その状態を図１（Ｂ）
に示す。
イヤから、ループ部分３を除去する。それにはワイヤに
対して不活性な液体としてフルオロカーボン液（３Ｍ社
クロリナートFC72）に浸漬し、この液体に単位体積当り
出力15Ｗ／ｌの39KHz 超音波を30分印加し、ループ部分
３を共振させて 100％切断した。その状態を図１（Ｂ）
に示す。
【００１３】別の方法として、図１（Ａ）に示す状態の
ループ部分３を有するウェハ１の面に垂直に磁場を印加
し、図１（Ｃ）に示す、支持基板５上の両端の電極８に
交流電圧を印加して、ループ部分３を共振させ、ワイヤ
の強度を劣化させた後、気体を吹付けることにより、ル
ープ部分３を切断した。
ループ部分３を有するウェハ１の面に垂直に磁場を印加
し、図１（Ｃ）に示す、支持基板５上の両端の電極８に
交流電圧を印加して、ループ部分３を共振させ、ワイヤ
の強度を劣化させた後、気体を吹付けることにより、ル
ープ部分３を切断した。
【００１４】いずれの場合も、電極に圧着された部分４
のワイヤは、幅40μｍ、ピッチ80μｍのバンプを形成し
た。バンプの形成を完了したウェハは、図２に示すチッ
プ形成領域９の境でダイシングして切断し、加熱して接
着層７を軟化させて基板５から剥し、ＴＡＢまたはフリ
ップボンディングによりチップを実装する。
のワイヤは、幅40μｍ、ピッチ80μｍのバンプを形成し
た。バンプの形成を完了したウェハは、図２に示すチッ
プ形成領域９の境でダイシングして切断し、加熱して接
着層７を軟化させて基板５から剥し、ＴＡＢまたはフリ
ップボンディングによりチップを実装する。
【００１５】この実施例ではワイヤ材を１％Ｓi −Ａl
合金としたが、Ａu またはＣu などを使用することがで
きる。また接着層としては紫外線照射によって劣化する
接着剤を使用することもできる。
合金としたが、Ａu またはＣu などを使用することがで
きる。また接着層としては紫外線照射によって劣化する
接着剤を使用することもできる。
【００１６】
【発明の効果】本発明によれば、簡単な操作で、寸法の
小さいバンプを形成することができるので、半導体装置
の高密度実装に寄与するところが大きい。
小さいバンプを形成することができるので、半導体装置
の高密度実装に寄与するところが大きい。
【図１】本発明のバンプ形成工程を示す断面図である。
【図２】本発明のバンプ形成工程において、隣接するチ
ップ形成領域の対応する側にある電極を接続したワイヤ
を示す平面図である。
ップ形成領域の対応する側にある電極を接続したワイヤ
を示す平面図である。
【図３】メッキによるバンプの断面図である。
【図４】ボールボンディングによるバンプの断面図であ
る。 １…ウェハ ２…電極 ３…ループ部分のワイヤ ４…圧着部分のワイヤ ５…パッシベーション層 ６…支持基板 ７…接着層 ８…基板の電極 ９…チップ形成領域 10…バリヤメタル層 11…テールヘッド
る。 １…ウェハ ２…電極 ３…ループ部分のワイヤ ４…圧着部分のワイヤ ５…パッシベーション層 ６…支持基板 ７…接着層 ８…基板の電極 ９…チップ形成領域 10…バリヤメタル層 11…テールヘッド
Claims (4)
- 【請求項１】 半導体ウェハ（１）上に形成された電極
（２）を相互に接続するように、これらの電極（２）に
ワイヤを圧着させ、 電極（２）間を跨ぐワイヤのループ部分（３）のすべて
を同時に振動させて、電極（２）上に圧着された部分
（４）から切断し、電極（２）上に残ったワイヤをバン
プとすることを特徴とする、半導体装置のバンプ形成方
法。 - 【請求項２】 電極（２）にワイヤを圧着させたウェハ
（１）を、ワイヤ材に対して不活性な液体中に浸漬し
て、この液体に超音波を印加し、ワイヤのループ部分
（３）を同時に振動させて切断する、請求項１に記載の
方法。 - 【請求項３】 電極（２）にワイヤを圧着させたウェハ
（１）を、磁界中におき、ワイヤに交流電圧を印加し
て、ワイヤのループ部分（３）を同時に振動させた後、
気体を吹着けて切断する、請求項１に記載の方法。 - 【請求項４】 半導体ウェハ（１）のチップ形成領域
（９）の１つの辺に沿って設けられた電極（２）と、隣
接するチップ形成領域（９）の対応する辺に沿って設け
られた電極（２）とをワイヤで接続する、請求項１〜３
のいずれか１項に記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03038460A JP3084634B2 (ja) | 1991-03-05 | 1991-03-05 | 半導体装置のバンプ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03038460A JP3084634B2 (ja) | 1991-03-05 | 1991-03-05 | 半導体装置のバンプ形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04276626A JPH04276626A (ja) | 1992-10-01 |
| JP3084634B2 true JP3084634B2 (ja) | 2000-09-04 |
Family
ID=12525869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03038460A Expired - Fee Related JP3084634B2 (ja) | 1991-03-05 | 1991-03-05 | 半導体装置のバンプ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3084634B2 (ja) |
-
1991
- 1991-03-05 JP JP03038460A patent/JP3084634B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04276626A (ja) | 1992-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4750666A (en) | Method of fabricating gold bumps on IC's and power chips | |
| JP3935370B2 (ja) | バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6787926B2 (en) | Wire stitch bond on an integrated circuit bond pad and method of making the same | |
| JP3446825B2 (ja) | 半導体装置およびその製造方法 | |
| JP3584930B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TW567591B (en) | Method of connecting a conductive trace to a semiconductor chip | |
| JP2558976B2 (ja) | 電子部品の電極とリードとの接合方法 | |
| EP0460131A1 (en) | Testable ribbon bonding method and wedge bonding tool for microcircuit device fabrication | |
| JPH0689919A (ja) | ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法 | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2003243441A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6350632B1 (en) | Semiconductor chip assembly with ball bond connection joint | |
| JPH04266040A (ja) | バンプ形成方法 | |
| JP3084634B2 (ja) | 半導体装置のバンプ形成方法 | |
| JP2969953B2 (ja) | 半導体装置の製造方法及びその装置 | |
| JP4007917B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003007762A (ja) | 半導体装置のフリップチップ実装方法 | |
| US6415973B1 (en) | Method of application of copper solution in flip-chip, COB, and micrometal bonding | |
| JP3235456B2 (ja) | チップの実装方法 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JP3233194B2 (ja) | ワイヤボンディング方法 | |
| JP2690786B2 (ja) | バンプ付フィルムキャリア | |
| JP3202193B2 (ja) | ワイヤボンディング方法 | |
| JP2574531B2 (ja) | バンプ電極の形成方法 | |
| JP2000106381A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991019 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000516 |
|
| LAPS | Cancellation because of no payment of annual fees |