JP3083022B2 - 液晶素子 - Google Patents
液晶素子Info
- Publication number
- JP3083022B2 JP3083022B2 JP05101040A JP10104093A JP3083022B2 JP 3083022 B2 JP3083022 B2 JP 3083022B2 JP 05101040 A JP05101040 A JP 05101040A JP 10104093 A JP10104093 A JP 10104093A JP 3083022 B2 JP3083022 B2 JP 3083022B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- film
- stripe
- electrode
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は表示装置や液晶プリンタ
ー等の液晶を用いた光学変調素子に関し、特に、メモリ
性を有する強誘電性液晶を用いて良好な表示特性を付与
するための液晶素子に関する。
ー等の液晶を用いた光学変調素子に関し、特に、メモリ
性を有する強誘電性液晶を用いて良好な表示特性を付与
するための液晶素子に関する。
【０００２】
【従来の技術】強誘電性液晶（ＦＬＣ）はその高速性、
メモリ性などの利点に注目され、表示素子、ライトパル
プなどのために積極的に利用されている。
メモリ性などの利点に注目され、表示素子、ライトパル
プなどのために積極的に利用されている。
【０００３】上記利点を生かしたターゲットとして、光
シャッタアレイ、単純マトリクス駆動による高精細表示
装置、光導電体と組み合わせた高密度記録のライトバル
ブなどが挙げられる。さらに薄膜トランジスタ（ＴＦ
Ｔ）などを用いたアクティブマトリクス駆動による動画
像表示にも期待がよせられている。
シャッタアレイ、単純マトリクス駆動による高精細表示
装置、光導電体と組み合わせた高密度記録のライトバル
ブなどが挙げられる。さらに薄膜トランジスタ（ＴＦ
Ｔ）などを用いたアクティブマトリクス駆動による動画
像表示にも期待がよせられている。
【０００４】さらにＦＬＣの表示能力を高めるために不
可欠な課題として良好な中間調を得るための多大な努力
がなされている。
可欠な課題として良好な中間調を得るための多大な努力
がなされている。
【０００５】例えば、ひとつの画素内に、白黒のドメイ
ンの混在状態を作り出すものとして、特開昭５９−１９
３４２７号公報明細書中に記載のように電極基板の自然
発生的なムラあるいは意図的に微小モザイクパターンを
付与することによる方法、または特開昭６１−１６６５
９０号公報記載の絶縁層厚みに階段状分布をつけること
により階調を得る方法などが挙げられる。さらには特開
昭６４−７７０２３号公報に欠陥の多い配向状態を得る
ことによる方法が開示されている。さらに上記以外に
も、パターン化した凹凸に周期構造をもたせたりするこ
となどの工夫が多くなされている。
ンの混在状態を作り出すものとして、特開昭５９−１９
３４２７号公報明細書中に記載のように電極基板の自然
発生的なムラあるいは意図的に微小モザイクパターンを
付与することによる方法、または特開昭６１−１６６５
９０号公報記載の絶縁層厚みに階段状分布をつけること
により階調を得る方法などが挙げられる。さらには特開
昭６４−７７０２３号公報に欠陥の多い配向状態を得る
ことによる方法が開示されている。さらに上記以外に
も、パターン化した凹凸に周期構造をもたせたりするこ
となどの工夫が多くなされている。
【０００６】
【発明が解決しようとする課題】しかしながら上記のよ
うな方法により、中間調状態を作り出すことは確認され
ているが、さらに画素内で均一化された中間調あるいは
より一層制御し易い階調特性が望まれている。
うな方法により、中間調状態を作り出すことは確認され
ているが、さらに画素内で均一化された中間調あるいは
より一層制御し易い階調特性が望まれている。
【０００７】さらにコントラストを良好に保つには、よ
り一層欠陥の観察されない液晶の配向状態を形成する必
要がある。
り一層欠陥の観察されない液晶の配向状態を形成する必
要がある。
【０００８】
【課題を解決する為の手段】本発明は上述した技術的課
題を解決し、しかも階調特性に優れた液晶素子を提供す
ることを目的とするものである。
題を解決し、しかも階調特性に優れた液晶素子を提供す
ることを目的とするものである。
【０００９】上述した目的を達成する為の本発明は一対
の電極間に液晶を狹持した液晶素子であって、該電極の
少なくとも一方は、他方の電極との交差部で形成される
一画素内において互いに導通が取られかつ互いに間隔が
異なる部分をもつ様に複数形成されたストライプ状の電
極と少なくとも上記間隔に設けられた１０4 Ω／□以上
１０8 Ω／□以下のシート抵抗を有する被膜とを具備
し、上記間隔の変化は一画素にわたって勾配をなす様に
形成することを特徴とするものである。
の電極間に液晶を狹持した液晶素子であって、該電極の
少なくとも一方は、他方の電極との交差部で形成される
一画素内において互いに導通が取られかつ互いに間隔が
異なる部分をもつ様に複数形成されたストライプ状の電
極と少なくとも上記間隔に設けられた１０4 Ω／□以上
１０8 Ω／□以下のシート抵抗を有する被膜とを具備
し、上記間隔の変化は一画素にわたって勾配をなす様に
形成することを特徴とするものである。
【００１０】さらには上記ストライプ状電極は使用する
セル厚の５％以上１５％以下の高さの突起部とすること
により、非常に良好な表示素子となる。
セル厚の５％以上１５％以下の高さの突起部とすること
により、非常に良好な表示素子となる。
【００１１】
【作用】本発明によれば、ストライプ凹凸による反転領
域発生位置の制御、ストライプ凹凸間隔の変化による一
方向への反転領域の広がりの制御、及びストライプ凸部
間への電位伝達の遅延効果による他の方向への反転領域
のひろがりの制御により、反転領域の面積の制御性がよ
くなる。従って、安定な印加電圧・透過率特性における
直線性（γ）が得られ優れた階調特性をもつ液晶素子を
提供することができる。
域発生位置の制御、ストライプ凹凸間隔の変化による一
方向への反転領域の広がりの制御、及びストライプ凸部
間への電位伝達の遅延効果による他の方向への反転領域
のひろがりの制御により、反転領域の面積の制御性がよ
くなる。従って、安定な印加電圧・透過率特性における
直線性（γ）が得られ優れた階調特性をもつ液晶素子を
提供することができる。
【００１２】
（好適な実施態様の説明）図１は本発明の一実施態様に
よる液晶素子の構成を説明する為の模式図であり、ＳＵ
ＢＵは上基板、ＳＵＢＬは下基板を示すものであり、そ
れぞれ平面構成と断面構成とを示している。
よる液晶素子の構成を説明する為の模式図であり、ＳＵ
ＢＵは上基板、ＳＵＢＬは下基板を示すものであり、そ
れぞれ平面構成と断面構成とを示している。
【００１３】本発明に用いられる一方の電極ないしは基
板としての下基板ＳＵＢＬには、成膜とエッチング又は
マスクデポジション等のパターン形成法により形成され
たストライプ状の凹凸形状が設けられている。
板としての下基板ＳＵＢＬには、成膜とエッチング又は
マスクデポジション等のパターン形成法により形成され
たストライプ状の凹凸形状が設けられている。
【００１４】この凹凸の高低差は一画素内でほぼ均一で
あり、ストライプの凸部の巾は全凸部共に例えば４μｍ
程とすることができ、ストライプの凹部の巾即ちストラ
イプ間のスペースは所定の方向に徐々に変化している。
あり、ストライプの凸部の巾は全凸部共に例えば４μｍ
程とすることができ、ストライプの凹部の巾即ちストラ
イプ間のスペースは所定の方向に徐々に変化している。
【００１５】図１の例では一番端のストライプ間スペー
スをＬＳ1 二番目のストライプ間スペースをＬＳ2 、ｉ
番目のストライプ間スペースをＬＳｉとした場合、ＬＳ
1 ＝ＳＬ2 ＝１μｍ、ＬＳ3 ＝ＬＳ4 ＝１．５μｍ、Ｌ
Ｓ5 ＝ＬＳ6 ＝２μｍ………ＬＳ21＝ＬＳ22＝６μｍと
いうようにスペースを１μｍから６μｍまでほぼ０．５
μｍ毎に２スペース毎に変化させて形成することができ
る。
スをＬＳ1 二番目のストライプ間スペースをＬＳ2 、ｉ
番目のストライプ間スペースをＬＳｉとした場合、ＬＳ
1 ＝ＳＬ2 ＝１μｍ、ＬＳ3 ＝ＬＳ4 ＝１．５μｍ、Ｌ
Ｓ5 ＝ＬＳ6 ＝２μｍ………ＬＳ21＝ＬＳ22＝６μｍと
いうようにスペースを１μｍから６μｍまでほぼ０．５
μｍ毎に２スペース毎に変化させて形成することができ
る。
【００１６】図１における上基板ＳＵＢＵで１９０１は
ガラス、石英、プラスチック等の透明基体、１９０２は
ＩＴＯ、ＳｎＯ2 、Ｉｎ2 Ｏ3 等の透明電極また１９０
３はポリイミド、ナイロン、その他の樹脂、またはポリ
アニリン、ポリピロール等の一般に導電性高分子材料と
して知られる膜をラビングしたもの、またはＳｉＯ、Ｓ
ｉＯ2 等の斜方蒸着により得られた配向膜である。
ガラス、石英、プラスチック等の透明基体、１９０２は
ＩＴＯ、ＳｎＯ2 、Ｉｎ2 Ｏ3 等の透明電極また１９０
３はポリイミド、ナイロン、その他の樹脂、またはポリ
アニリン、ポリピロール等の一般に導電性高分子材料と
して知られる膜をラビングしたもの、またはＳｉＯ、Ｓ
ｉＯ2 等の斜方蒸着により得られた配向膜である。
【００１７】一方、下基板ＳＵＢＬの１９０４は上記１
９０１と同様の透明基体であり、１９０５は本発明で用
いる被膜でありストライプ状電極１９０６より高抵抗な
被膜である為、便宜上高抵抗と呼ぶ。なお、本発明にお
いては、上記高抵抗膜とストライプ状電極（ストライプ
凸部）は、基板１９０４上の配置として、先にストライ
プ状電極を形成した後に、高抵抗膜１９０５が形成され
ても良い。上記上基板の透明電極と下基板の上記高抵抗
膜との交差部により画素を形成する。
９０１と同様の透明基体であり、１９０５は本発明で用
いる被膜でありストライプ状電極１９０６より高抵抗な
被膜である為、便宜上高抵抗と呼ぶ。なお、本発明にお
いては、上記高抵抗膜とストライプ状電極（ストライプ
凸部）は、基板１９０４上の配置として、先にストライ
プ状電極を形成した後に、高抵抗膜１９０５が形成され
ても良い。上記上基板の透明電極と下基板の上記高抵抗
膜との交差部により画素を形成する。
【００１８】次に必要に応じて配向膜１９０７を設け
る。該配向膜は、上記１９０３と同様のラビング膜また
は斜方蒸着膜により内部の液晶に一軸配向性を与えるも
のであっても良いし、または、シランカップリング剤の
被膜や無機の単純蒸着膜で形成した非一軸配向処理膜で
あっても良い。
る。該配向膜は、上記１９０３と同様のラビング膜また
は斜方蒸着膜により内部の液晶に一軸配向性を与えるも
のであっても良いし、または、シランカップリング剤の
被膜や無機の単純蒸着膜で形成した非一軸配向処理膜で
あっても良い。
【００１９】なお、上記上下の基板の配向処理による一
軸性付与方向は上記ストライプ凸部長手方向に近い様に
した方が配向性の面では良好であるが、これ以外の方向
を選んでもよい。間に液晶を介在させた上下基板の外側
にはクロスニコルに配置した偏光板を設けることによ
り、光の透過率を制御する。
軸性付与方向は上記ストライプ凸部長手方向に近い様に
した方が配向性の面では良好であるが、これ以外の方向
を選んでもよい。間に液晶を介在させた上下基板の外側
にはクロスニコルに配置した偏光板を設けることによ
り、光の透過率を制御する。
【００２０】上記凸部を形成する材質としては、特にＡ
１、Ｔｉ、Ａｕ、Ｐｔ、Ｃｒなどの金属又はＳｎＯ2 、
Ｉｎ2 Ｏ3 、ＩＴＯなどの透明導電酸化物などが最も好
ましく、公知のパターニング、あるいは、デボ技術によ
り形成される。
１、Ｔｉ、Ａｕ、Ｐｔ、Ｃｒなどの金属又はＳｎＯ2 、
Ｉｎ2 Ｏ3 、ＩＴＯなどの透明導電酸化物などが最も好
ましく、公知のパターニング、あるいは、デボ技術によ
り形成される。
【００２１】ストライプ凸部（突起部）の上記ライン幅
としては、使用する液晶セル厚よりも大きい範囲が良く
好ましくは、２ｕｍ〜１０ｕｍである。また、ストライ
プの長さとしては、最大のスペース幅より長く、さらに
好ましくは、一画素長さ程度、或は、一画素長さ以上
で、例えば走査電極の電極長全域で連続したものであっ
てもよい。
としては、使用する液晶セル厚よりも大きい範囲が良く
好ましくは、２ｕｍ〜１０ｕｍである。また、ストライ
プの長さとしては、最大のスペース幅より長く、さらに
好ましくは、一画素長さ程度、或は、一画素長さ以上
で、例えば走査電極の電極長全域で連続したものであっ
てもよい。
【００２２】上記ストライプ凸部間のスペース幅として
は、上限として１０ｕｍ程度迄の範囲で変化させたもの
であることで、階調性に良好な効果をもたらす。
は、上限として１０ｕｍ程度迄の範囲で変化させたもの
であることで、階調性に良好な効果をもたらす。
【００２３】なお、上記ストライプ凸部は図示する様
に、たとえば画素間に位置する部分において互いに導通
が取られる様にすることで凸部にほぼ均一な電位が付与
される。
に、たとえば画素間に位置する部分において互いに導通
が取られる様にすることで凸部にほぼ均一な電位が付与
される。
【００２４】上記した様にストライプ状電極間にスペー
スの変化勾配をつけ、該スペース間を高抵抗膜で結合し
たことによる階調作用について以下に説明する。
スの変化勾配をつけ、該スペース間を高抵抗膜で結合し
たことによる階調作用について以下に説明する。
【００２５】まず、凸部は、階調ドメインの発生ポイン
トを制御し、各画素で均一化する。凸部は他の部分にく
らべ液晶に対して直接強い電界が作用し、電界印加時に
明確に優先された応答をする。また凸部近傍では微妙な
分子配列の変化などが考えられ、特に電界をトルクとし
て受け易いなどの効果が認められる。
トを制御し、各画素で均一化する。凸部は他の部分にく
らべ液晶に対して直接強い電界が作用し、電界印加時に
明確に優先された応答をする。また凸部近傍では微妙な
分子配列の変化などが考えられ、特に電界をトルクとし
て受け易いなどの効果が認められる。
【００２６】次にスペースに変化をつけたことによる階
調ガンマの形成作用は、上記凸部に優先された反転応答
のスペース部への伝播効果要因とともに、該スペース部
の高抵抗膜への遅延された電位付与過程が重複した大き
な要因と考え得る。すなわち電場印加によりスイングさ
れた液晶分子がドメインとしてラッチ（固定化）される
過程において、上記凸部からの伝播効果の作用と、上記
高抵抗膜部分への電位伝達の遅延作用により、前記凸部
間のスペースが小さい位置においては、液晶分子はより
反転作用を受け易く、またスペースが大きい位置では、
伝播作用の減少および電位伝達の遅延による平均的な電
界作用の低下により、反転作用が小さくなる。この結果
として、上記スペースの小さな部分が全体として低電圧
で反転ドメインとして固定化され、図２に示す様に、画
素内で面積的に制御された階調性のある反転領域がその
発生位置及び広がりが制御されて形成される。
調ガンマの形成作用は、上記凸部に優先された反転応答
のスペース部への伝播効果要因とともに、該スペース部
の高抵抗膜への遅延された電位付与過程が重複した大き
な要因と考え得る。すなわち電場印加によりスイングさ
れた液晶分子がドメインとしてラッチ（固定化）される
過程において、上記凸部からの伝播効果の作用と、上記
高抵抗膜部分への電位伝達の遅延作用により、前記凸部
間のスペースが小さい位置においては、液晶分子はより
反転作用を受け易く、またスペースが大きい位置では、
伝播作用の減少および電位伝達の遅延による平均的な電
界作用の低下により、反転作用が小さくなる。この結果
として、上記スペースの小さな部分が全体として低電圧
で反転ドメインとして固定化され、図２に示す様に、画
素内で面積的に制御された階調性のある反転領域がその
発生位置及び広がりが制御されて形成される。
【００２７】即ち、ライン状反転ドメインライン方向へ
の広がりと巾方向への広がりが制御される。さらに、上
記スペース変化に勾配をつけたことにより、与える駆動
パルスの波高値、パルス幅その他パルス波形を変調する
ことによる階調制御は、スムーズな（直線性ガンマ特
性）を示す。これは、反転ドメイン面積の広がりがスペ
ースの最も細かい部分からの伝播効果を従属的に拾うこ
とにより、段階的なスペースの変化に対しても連続的な
階調性を作り出している為と思われる。
の広がりと巾方向への広がりが制御される。さらに、上
記スペース変化に勾配をつけたことにより、与える駆動
パルスの波高値、パルス幅その他パルス波形を変調する
ことによる階調制御は、スムーズな（直線性ガンマ特
性）を示す。これは、反転ドメイン面積の広がりがスペ
ースの最も細かい部分からの伝播効果を従属的に拾うこ
とにより、段階的なスペースの変化に対しても連続的な
階調性を作り出している為と思われる。
【００２８】上記高抵抗膜ま遅延作用を、表示素子とし
て高速な駆動をするための代表的なパルス巾をたとえば
２０μｓｅｃ程度と考えると、遅延効果をもたらし、か
つ、パルス巾内で印加する必要電圧値があまり高くなら
ない範囲に設定できる様にするためには、１０4 Ω／□
ないし１０8 Ω／□程度のシート抵抗を有する様にする
のが好ましい。上記値は、ストライプ電極から高抵抗膜
上の位置への距離で生じる抵抗と、この距離に至るパス
と液晶を狹持した対向電極間の容量の大略の見積もりに
より算出、あるいは等価回路的なシミュレーションによ
り導出されるが、上記範囲内で任意に設定することで、
階調性の設計の自由度をもち、調整可能である。
て高速な駆動をするための代表的なパルス巾をたとえば
２０μｓｅｃ程度と考えると、遅延効果をもたらし、か
つ、パルス巾内で印加する必要電圧値があまり高くなら
ない範囲に設定できる様にするためには、１０4 Ω／□
ないし１０8 Ω／□程度のシート抵抗を有する様にする
のが好ましい。上記値は、ストライプ電極から高抵抗膜
上の位置への距離で生じる抵抗と、この距離に至るパス
と液晶を狹持した対向電極間の容量の大略の見積もりに
より算出、あるいは等価回路的なシミュレーションによ
り導出されるが、上記範囲内で任意に設定することで、
階調性の設計の自由度をもち、調整可能である。
【００２９】上記示した様な高抵抗膜は、たとえばＳｎ
Ｏ2 、Ｔａ2 Ｏ5 等の無機酸化物の被膜が最適で、製膜
時の酸素ガス濃度制御による抵抗値調整が可能である。
Ｏ2 、Ｔａ2 Ｏ5 等の無機酸化物の被膜が最適で、製膜
時の酸素ガス濃度制御による抵抗値調整が可能である。
【００３０】または、ポリアニリン、ポリピロール、ポ
リアセチレン等の導電性高分子からなる膜あるいは、Ｓ
ｎＯ2 、ＩＴＯ、またはその他金属や金属酸化物を超微
粒子をポリイミド、ポリシロキサン、ナイロン他の樹脂
母体に分散塗工した膜は、場合によってはそれ自体にラ
ビングを施すなどして、配向膜としても兼用できる。
リアセチレン等の導電性高分子からなる膜あるいは、Ｓ
ｎＯ2 、ＩＴＯ、またはその他金属や金属酸化物を超微
粒子をポリイミド、ポリシロキサン、ナイロン他の樹脂
母体に分散塗工した膜は、場合によってはそれ自体にラ
ビングを施すなどして、配向膜としても兼用できる。
【００３１】また前記ストライプ電極を形成したことに
よる凹凸の度合は、段差が大きすぎると配向欠陥になる
おそれがあり、上限としてはセル厚の２０％程度の高さ
で好ましくは１５％程度以下で良好な配向を保つ。
よる凹凸の度合は、段差が大きすぎると配向欠陥になる
おそれがあり、上限としてはセル厚の２０％程度の高さ
で好ましくは１５％程度以下で良好な配向を保つ。
【００３２】また、電界効果を作用させる場合に基本的
には上記段差は零であっても良いが、前述した電界印加
遅延の効果とともに電極が突起であることによる力学的
な効果も同時に有効に利用する上で、両基板間の液晶の
厚み即ちセル厚の５％以上である方がよい。そして、よ
り好ましくは５％以上１５％以下ある方が好ましい。
には上記段差は零であっても良いが、前述した電界印加
遅延の効果とともに電極が突起であることによる力学的
な効果も同時に有効に利用する上で、両基板間の液晶の
厚み即ちセル厚の５％以上である方がよい。そして、よ
り好ましくは５％以上１５％以下ある方が好ましい。
【００３３】典型的な例としては液晶セル内部の平均厚
みが約１．５μｍであるものに対し、上記突起段差（高
さ）が１５００Åで形成すると最適である。
みが約１．５μｍであるものに対し、上記突起段差（高
さ）が１５００Åで形成すると最適である。
【００３４】以下、さらに具体的な実施例を挙げる。
【００３５】（実施例１）高抵抗膜として厚さ１．１ｍ
ｍのガラス上にレジストパターンを形成したのちＳｎＯ
2 膜を酸素零囲気中でのリアクティブスパッタ法により
成膜し、リフトオフにより図１で示す高抵抗膜１９０５
パターンを約５００Åの膜厚として形成した。なお、同
じロットとして同様にガラス上に形成した上記ＳｎＯ2
の膜に金電極を櫛歯状に蒸着し、シート抵抗を測定した
ところほぼ１０7 Ω／□のものが得られていた。
ｍのガラス上にレジストパターンを形成したのちＳｎＯ
2 膜を酸素零囲気中でのリアクティブスパッタ法により
成膜し、リフトオフにより図１で示す高抵抗膜１９０５
パターンを約５００Åの膜厚として形成した。なお、同
じロットとして同様にガラス上に形成した上記ＳｎＯ2
の膜に金電極を櫛歯状に蒸着し、シート抵抗を測定した
ところほぼ１０7 Ω／□のものが得られていた。
【００３６】次に上記で形成されたシート抵抗として１
０7 Ω／□の値をもつ高抵抗膜上に上記と同様レジスト
を塗工したのちパターン露光し、現像、洗浄した。この
上にＩＴＯをイオンプレーティング蒸着したのちリフト
オフし、図１に示すのと同様の下基板パターンを形成し
た。この時ＩＴＯパターン突起高さは約１２００Åであ
り、凸部巾４μｍ凸部間スペースも前述同様１μｍから
６μｍまで０．５μｍステップで２本置きに次々に変化
させたものとした。
０7 Ω／□の値をもつ高抵抗膜上に上記と同様レジスト
を塗工したのちパターン露光し、現像、洗浄した。この
上にＩＴＯをイオンプレーティング蒸着したのちリフト
オフし、図１に示すのと同様の下基板パターンを形成し
た。この時ＩＴＯパターン突起高さは約１２００Åであ
り、凸部巾４μｍ凸部間スペースも前述同様１μｍから
６μｍまで０．５μｍステップで２本置きに次々に変化
させたものとした。
【００３７】次に配向膜としてポリイミドＬＱ１８０２
をスピンコート（スピン条件溶媒に対し濃度０．９ｗｔ
％、２２００ｒ．ｐ．ｍ．２０秒）した後、乾燥焼成し
て約１００Åの膜厚として形成した。
をスピンコート（スピン条件溶媒に対し濃度０．９ｗｔ
％、２２００ｒ．ｐ．ｍ．２０秒）した後、乾燥焼成し
て約１００Åの膜厚として形成した。
【００３８】一方、図１の上基板にも同様に配向膜とし
てＬＱ１８０２を用い、上下基板をラビングしたのち約
１．４μｍのシリカスペーサビーズを介してセル化し
た。ラビング方向としては、ストライプ凸部形成側はス
トライプ長手方向にほぼ平行にし、一方、他方基板側
は、上記ストライプ方向から約−１０°ずらせた方向に
した。上記セルにはＰｓが約７ｎＣ／ｃｍ2 の強誘電性
液晶を注入した。
てＬＱ１８０２を用い、上下基板をラビングしたのち約
１．４μｍのシリカスペーサビーズを介してセル化し
た。ラビング方向としては、ストライプ凸部形成側はス
トライプ長手方向にほぼ平行にし、一方、他方基板側
は、上記ストライプ方向から約−１０°ずらせた方向に
した。上記セルにはＰｓが約７ｎＣ／ｃｍ2 の強誘電性
液晶を注入した。
【００３９】上記セルを２０μｓｅｃのパルス巾の書込
みパルスを含む駆動波形で駆動させたところ、図３のＶ
−Ｔ特性で実線で示す様な良好な階調特性が得られた。
みパルスを含む駆動波形で駆動させたところ、図３のＶ
−Ｔ特性で実線で示す様な良好な階調特性が得られた。
【００４０】なお、図３において比較のために示した一
点鎖線は、図１の上側電極で示した通常の電極基板で上
下クロスマトリクスとしたフラットセルでのＶ−Ｔ特
性、点線は図１の下側基板において上記抵抗膜を設けな
かった場合のＶ−Ｔカーブを示す。
点鎖線は、図１の上側電極で示した通常の電極基板で上
下クロスマトリクスとしたフラットセルでのＶ−Ｔ特
性、点線は図１の下側基板において上記抵抗膜を設けな
かった場合のＶ−Ｔカーブを示す。
【００４１】（実施例２）ガラス上に、ストライプ凸部
巾が３μｍでストライプ間スペース巾が１μｍから７μ
ｍまで、２本毎に０．５μｍステップで増加するストラ
イプ凹凸パターンを通常のフォトリソグラフィーを用い
た成膜及びエッチングによりクロム（Ｃｒ）で形成し
た。この後、導電性高分子材料として公知のポリアニリ
ンの溶液を印刷塗工した後、１規定の希硫酸に浸沈し、
導電化工程を行なった後乾燥した。この後、前記実施例
１と同様シート抵抗をモニタしたところ約１０6 Ω／□
の約１００Åの被膜が形成された。
巾が３μｍでストライプ間スペース巾が１μｍから７μ
ｍまで、２本毎に０．５μｍステップで増加するストラ
イプ凹凸パターンを通常のフォトリソグラフィーを用い
た成膜及びエッチングによりクロム（Ｃｒ）で形成し
た。この後、導電性高分子材料として公知のポリアニリ
ンの溶液を印刷塗工した後、１規定の希硫酸に浸沈し、
導電化工程を行なった後乾燥した。この後、前記実施例
１と同様シート抵抗をモニタしたところ約１０6 Ω／□
の約１００Åの被膜が形成された。
【００４２】一方、他方基板（図１の上基板相当）上に
も上記と同様のポリアニリンの導電化膜を形成し、両方
の基板のポリアニリン膜を双方ともストライプ突起長手
方向にほぼ平行にラビーグを行なった。こののち、ロッ
シュ製強誘電性液晶ＳＢＦ６４３０を注入し、約３０℃
の温度でＡＣ印加処理（１０Ｈｚ、±１０Ｖ、約３分程
度）を行なった後、階調信号駆動したところ、良好な階
調性が得られた。
も上記と同様のポリアニリンの導電化膜を形成し、両方
の基板のポリアニリン膜を双方ともストライプ突起長手
方向にほぼ平行にラビーグを行なった。こののち、ロッ
シュ製強誘電性液晶ＳＢＦ６４３０を注入し、約３０℃
の温度でＡＣ印加処理（１０Ｈｚ、±１０Ｖ、約３分程
度）を行なった後、階調信号駆動したところ、良好な階
調性が得られた。
【００４３】（実施例３）実施例１で形成する下基板の
ＳｎＯ2 高抵抗膜とその上に設けたポリイミド配向膜と
の間にさらにＳｎＯ2 にアンチモンドープを施した粒径
約１００Åの導電性超微粒子をポリシロキサンと混合し
た塗布型ＳｎＯ2 の塗布、乾燥被膜を約５００Åの厚さ
で設けた。なお、本実施例における上記ポリイミド配向
膜の厚さは約５０Åとした。
ＳｎＯ2 高抵抗膜とその上に設けたポリイミド配向膜と
の間にさらにＳｎＯ2 にアンチモンドープを施した粒径
約１００Åの導電性超微粒子をポリシロキサンと混合し
た塗布型ＳｎＯ2 の塗布、乾燥被膜を約５００Åの厚さ
で設けた。なお、本実施例における上記ポリイミド配向
膜の厚さは約５０Åとした。
【００４４】上側基板は前記実施例と同じものでセル化
した。本例においては配向性も非常に良く、良好な階調
性を得た。上記導電性超微粒子の分散した膜によるミク
ロな凹凸構造は、配向性に良好な効果をもたらす様であ
る。
した。本例においては配向性も非常に良く、良好な階調
性を得た。上記導電性超微粒子の分散した膜によるミク
ロな凹凸構造は、配向性に良好な効果をもたらす様であ
る。
【００４５】図４に本実施例による液晶素子を有する画
像表示装置の構成を示す。装置は、液晶表示素子として
の５００×５００のマトリクスのパネル１８０１、クロ
ック１８０２、同期回路１８０３、及びシフトレジスタ
１８０４、アナログスイッチ１８０５などからなる走査
波形発生器１８０６、及び例えばフレームメモリ１８０
７などからの映像情報を駆動信号に変換出力する情報信
号発生器１８０８とからなる。これらは実装上、マトリ
クス基板の上下の片側もしくは両側、左右の片側ないし
は両側に振り分けられて結合されても良い。中間調信号
としての情報信号波形の印加方法としては、階調情報を
付与する方法として通常考えられる電圧変調があるが、
本実施例においては特にカイラルスメクチックＣ相の層
方向への弾性伝播的に結合されるドメインを利用するた
め、その伝播時間を制御する意味でパルス幅変調、位相
変調などの駆動方式も有効である。
像表示装置の構成を示す。装置は、液晶表示素子として
の５００×５００のマトリクスのパネル１８０１、クロ
ック１８０２、同期回路１８０３、及びシフトレジスタ
１８０４、アナログスイッチ１８０５などからなる走査
波形発生器１８０６、及び例えばフレームメモリ１８０
７などからの映像情報を駆動信号に変換出力する情報信
号発生器１８０８とからなる。これらは実装上、マトリ
クス基板の上下の片側もしくは両側、左右の片側ないし
は両側に振り分けられて結合されても良い。中間調信号
としての情報信号波形の印加方法としては、階調情報を
付与する方法として通常考えられる電圧変調があるが、
本実施例においては特にカイラルスメクチックＣ相の層
方向への弾性伝播的に結合されるドメインを利用するた
め、その伝播時間を制御する意味でパルス幅変調、位相
変調などの駆動方式も有効である。
【００４６】
【発明の効果】以上説明したように、本発明によれば、
中間調表示の再現性を良好に保ち、所望の印加信号−透
過率特性（γ特性）を持つ中間調表示を行うことができ
る。また、素子の構成をさぼと複雑にすることなく、良
好な中間調表示を、より高速、高階調数、高精細なもの
として行うことができる。
中間調表示の再現性を良好に保ち、所望の印加信号−透
過率特性（γ特性）を持つ中間調表示を行うことができ
る。また、素子の構成をさぼと複雑にすることなく、良
好な中間調表示を、より高速、高階調数、高精細なもの
として行うことができる。
【図１】本発明の一実施態様による液晶素子の構成を説
明する為の模式図である。
明する為の模式図である。
【図２】本発明による液晶素子の反転領域形式の様子を
説明する為の模式図である。
説明する為の模式図である。
【図３】液晶素子の印加電圧と透過率との関係を示す線
図である。
図である。
【図４】本発明による液晶素子を用いた表示装置のブロ
ック図である。
ック図である。
１９０１ 透明基体 １９０２ 電極 １９０３ 配向膜 １９０４ 透明基体 １９０５ 高抵抗被膜 １９０６ ストライプ状電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 新庄 克彦 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 岡田 伸二郎 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (56)参考文献 特開 平３−209216（ＪＰ，Ａ) 特開 平３−264929（ＪＰ，Ａ) 特開 昭62−238535（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1343 G02F 1/133 G09G 3/36
Claims (2)
- 【請求項１】 一対の電極間に液晶を狹持した液晶素子
であって、該電極の少なくとも一方は、他方の電極との
交差部で形成される一画素内において互いに導通が取ら
れ、かつ互いに間隔が異なる部分をもつ様に複数形成さ
れたストライプ状の電極と少なくとも上記間隔に設けら
れた１０4 Ω／□以上１０8 Ω／□以下のシート抵抗を
有し、上記間隔の変化は一画素にわたって勾配をなすこ
とを特徴する液晶素子。 - 【請求項２】 上記ストライプ状電極は使用するセル厚
の５％以上１５％以下の高さの突起部であることを特徴
とする請求項１に記載の液晶素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05101040A JP3083022B2 (ja) | 1993-04-27 | 1993-04-27 | 液晶素子 |
| US08/230,775 US5446570A (en) | 1993-04-27 | 1994-04-21 | Liquid crystal display with projecting portions on the electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05101040A JP3083022B2 (ja) | 1993-04-27 | 1993-04-27 | 液晶素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06308512A JPH06308512A (ja) | 1994-11-04 |
| JP3083022B2 true JP3083022B2 (ja) | 2000-09-04 |
Family
ID=14290045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05101040A Expired - Fee Related JP3083022B2 (ja) | 1993-04-27 | 1993-04-27 | 液晶素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3083022B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040013753A (ko) | 2002-08-08 | 2004-02-14 | 삼성전자주식회사 | 기판 및 이를 포함하는 액정 표시 장치 |
-
1993
- 1993-04-27 JP JP05101040A patent/JP3083022B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06308512A (ja) | 1994-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0146034B1 (ko) | 액정표시장치 및 액정장치 | |
| US4744639A (en) | Ferroelectric liquid crystal device having a flattening layer | |
| KR0125785B1 (ko) | 액정 소자 | |
| US5446570A (en) | Liquid crystal display with projecting portions on the electrodes | |
| JP2001235748A (ja) | マルチドメイン型液晶表示装置 | |
| JP3083022B2 (ja) | 液晶素子 | |
| JPH11305234A (ja) | 液晶表示素子およびその製造方法 | |
| JPH06313878A (ja) | 液晶素子 | |
| JP2962968B2 (ja) | 液晶素子 | |
| KR20060078054A (ko) | 면 구동 액정표시장치 | |
| JP2791345B2 (ja) | 強誘電性液晶パネル | |
| JPH09146097A (ja) | 液晶表示装置 | |
| JP2984496B2 (ja) | 液晶表示素子 | |
| JPH0772486A (ja) | 液晶表示素子 | |
| JP2566149B2 (ja) | 光学変調素子 | |
| JP3029179B2 (ja) | 液晶素子 | |
| JP3080300B2 (ja) | 液晶素子 | |
| JPH0335217A (ja) | 液晶表示装置の駆動方式 | |
| JP3000503B2 (ja) | 液晶光学素子 | |
| JPH02181724A (ja) | 液晶素子とその駆動法 | |
| JPH07122703B2 (ja) | 光学変調素子 | |
| JPH0651327A (ja) | 液晶表示素子 | |
| JPH02204721A (ja) | 液晶表示素子 | |
| JPH02184821A (ja) | 強誘電性液晶ディスプレイ | |
| JPH11190833A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000530 |
|
| LAPS | Cancellation because of no payment of annual fees |