JP3081135B2 - メッセージ受信装置 - Google Patents
メッセージ受信装置Info
- Publication number
- JP3081135B2 JP3081135B2 JP07195140A JP19514095A JP3081135B2 JP 3081135 B2 JP3081135 B2 JP 3081135B2 JP 07195140 A JP07195140 A JP 07195140A JP 19514095 A JP19514095 A JP 19514095A JP 3081135 B2 JP3081135 B2 JP 3081135B2
- Authority
- JP
- Japan
- Prior art keywords
- message
- unit
- data
- error
- data string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、個別選択呼出を受ける
メッセージ受信装置に関するものである。
メッセージ受信装置に関するものである。
【０００２】
【従来の技術】近年、ページャなどのメッセージ受信装
置は、従来までの鳴音のみの呼び出し方法から数字や文
字を送受信することによりメッセージを伝える呼び出し
方法へと拡張され、さらにはグラフィクスなどへの移行
が図られている。このような機能拡張により、送受信さ
れるデータは大容量化していく傾向にある。
置は、従来までの鳴音のみの呼び出し方法から数字や文
字を送受信することによりメッセージを伝える呼び出し
方法へと拡張され、さらにはグラフィクスなどへの移行
が図られている。このような機能拡張により、送受信さ
れるデータは大容量化していく傾向にある。
【０００３】以下、従来のメッセージ受信装置について
説明する。図９は従来のメッセージ受信装置の構成を示
すものである。図９において、９１は送信局からの信号
を受信して復調し、データ列を出力する受信部、９２は
デコーダ部である。デコーダ部９２において、９３は受
信部９１から得たデータ列のビット同期を取り、データ
列をバッファに格納するビット同期手段、９４はインタ
リーブ解除してワードを出力するインタリーブ解除手段
（以下、このインタリーブ解除されたワードをコードワ
ードと称す。）、９５はインタリーブ解除手段９４から
得たコードワードの誤りが訂正可能な場合、誤り訂正を
行ない、データに変換して出力する誤り訂正手段、９６
はアドレス照合を行なうアドレス照合手段である。９７
はメッセージの格納などを行なうＣＰＵ、９８は鳴音や
メッセージを表示する周辺機器部である。
説明する。図９は従来のメッセージ受信装置の構成を示
すものである。図９において、９１は送信局からの信号
を受信して復調し、データ列を出力する受信部、９２は
デコーダ部である。デコーダ部９２において、９３は受
信部９１から得たデータ列のビット同期を取り、データ
列をバッファに格納するビット同期手段、９４はインタ
リーブ解除してワードを出力するインタリーブ解除手段
（以下、このインタリーブ解除されたワードをコードワ
ードと称す。）、９５はインタリーブ解除手段９４から
得たコードワードの誤りが訂正可能な場合、誤り訂正を
行ない、データに変換して出力する誤り訂正手段、９６
はアドレス照合を行なうアドレス照合手段である。９７
はメッセージの格納などを行なうＣＰＵ、９８は鳴音や
メッセージを表示する周辺機器部である。
【０００４】以上のように構成されたメッセージ受信装
置について、以下その動作を説明する。まず、送信局か
らのインタリーブされた信号を受信部９１で受信する。
受信部９１では、この信号を復調し、データ列に変換す
る。デコーダ部９２において、ビット同期手段９３は、
受信部９１から得たデータ列を単位数揃えてバッファに
格納する。インタリーブ解除手段９４は、ビット同期手
段９３から得た単位数のデータ列のインタリーブ解除を
行ない、コードワードを出力し、誤り訂正手段９５で誤
り訂正を行なう。誤り訂正としてＢＣＨ符号などが一般
的である。その結果、データがアドレスであれば、アド
レス照合手段９６がメッセージ受信装置固有のアドレス
と照合する。この時一致していれば、次に受けるデータ
列の誤り訂正をして、ＣＰＵ９７がメッセージを生成、
格納し、周辺機器部９８が鳴音、メッセージ表示などを
行なう。
置について、以下その動作を説明する。まず、送信局か
らのインタリーブされた信号を受信部９１で受信する。
受信部９１では、この信号を復調し、データ列に変換す
る。デコーダ部９２において、ビット同期手段９３は、
受信部９１から得たデータ列を単位数揃えてバッファに
格納する。インタリーブ解除手段９４は、ビット同期手
段９３から得た単位数のデータ列のインタリーブ解除を
行ない、コードワードを出力し、誤り訂正手段９５で誤
り訂正を行なう。誤り訂正としてＢＣＨ符号などが一般
的である。その結果、データがアドレスであれば、アド
レス照合手段９６がメッセージ受信装置固有のアドレス
と照合する。この時一致していれば、次に受けるデータ
列の誤り訂正をして、ＣＰＵ９７がメッセージを生成、
格納し、周辺機器部９８が鳴音、メッセージ表示などを
行なう。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来のメッセージ受信装置においては、小型化や低電
力化などのために回路的制限を受けることや、使用形態
によっては微弱な信号を受けなければならなくなること
から、メッセージ受信装置自体の動作が受信部に影響を
与え、ビット誤りを引き起こすという問題を有してい
た。また、メッセージ長が長くなるにつれ、メッセージ
中に誤りが含まれる可能性が高くなるとともに、消費電
力が大きくなって電池の寿命が短くなり、大容量メッセ
ージが受信できなくなるという問題があり、今後のメッ
セージの大容量化に対する課題となっていた。
た従来のメッセージ受信装置においては、小型化や低電
力化などのために回路的制限を受けることや、使用形態
によっては微弱な信号を受けなければならなくなること
から、メッセージ受信装置自体の動作が受信部に影響を
与え、ビット誤りを引き起こすという問題を有してい
た。また、メッセージ長が長くなるにつれ、メッセージ
中に誤りが含まれる可能性が高くなるとともに、消費電
力が大きくなって電池の寿命が短くなり、大容量メッセ
ージが受信できなくなるという問題があり、今後のメッ
セージの大容量化に対する課題となっていた。
【０００６】本発明は、このような従来技術の課題を解
決するものであり、メッセージの受信に対し、ビット誤
り率の低減および低消費電力を実現可能とするメッセー
ジ受信装置を提供することを目的とする。
決するものであり、メッセージの受信に対し、ビット誤
り率の低減および低消費電力を実現可能とするメッセー
ジ受信装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、ビット同期を取り、データ列をインタリ
ーブ解除するデコーダ部と、誤り訂正を行なわずにアド
レス照合を行なうとともに、誤り訂正してメッセージ管
理を行なうＣＰＵを備え、ＣＰＵの動作周波数を低く設
定することを特徴とする。
に、本発明は、ビット同期を取り、データ列をインタリ
ーブ解除するデコーダ部と、誤り訂正を行なわずにアド
レス照合を行なうとともに、誤り訂正してメッセージ管
理を行なうＣＰＵを備え、ＣＰＵの動作周波数を低く設
定することを特徴とする。
【０００８】また、本発明は、ビット同期を取り、デー
タ列を格納するデコーダ部と、必要とされるコードワー
ドのみインタリーブ解除して、エラー訂正、アドレス照
合、メッセージ管理を行なうＣＰＵを備え、ＣＰＵの動
作周波数を高く設定することを特徴とする。
タ列を格納するデコーダ部と、必要とされるコードワー
ドのみインタリーブ解除して、エラー訂正、アドレス照
合、メッセージ管理を行なうＣＰＵを備え、ＣＰＵの動
作周波数を高く設定することを特徴とする。
【０００９】
【作用】本発明は、上記構成により、受信処理とデータ
処理を同時に行ないながら、デコーダ部が必要なコード
ワードのみインタリーブ解除して取り出すため低消費電
力を可能とし、誤り訂正を行なわずにコードワードとメ
ッセージ受信装置固有のアドレスを照合するアドレス照
合手段を備えるＣＰＵの動作周波数を低くすることによ
り、ＣＰＵの動作が受信部に与える影響を最小限に抑制
することができ、ビット誤り率および消費電力を低減す
ることができる。
処理を同時に行ないながら、デコーダ部が必要なコード
ワードのみインタリーブ解除して取り出すため低消費電
力を可能とし、誤り訂正を行なわずにコードワードとメ
ッセージ受信装置固有のアドレスを照合するアドレス照
合手段を備えるＣＰＵの動作周波数を低くすることによ
り、ＣＰＵの動作が受信部に与える影響を最小限に抑制
することができ、ビット誤り率および消費電力を低減す
ることができる。
【００１０】本発明はまた、受信処理とデータ処理を同
時に行ないながら、ＣＰＵの動作周波数を高く設定する
ことにより、インタリーブ解除、エラー訂正、アドレス
照合、メッセージ管理などを高速に処理することがで
き、ＣＰＵの動作が受信部に与える影響によって発生す
るビット誤りの割合が、インタリーブ解除した１コード
ワードの持つ誤り訂正能力の範囲内に抑制され誤り訂正
が可能となるため、メッセージ受信装置全体としてビッ
ト誤り率を低減することができ、ビット誤り率および消
費電力を低減することができる。
時に行ないながら、ＣＰＵの動作周波数を高く設定する
ことにより、インタリーブ解除、エラー訂正、アドレス
照合、メッセージ管理などを高速に処理することがで
き、ＣＰＵの動作が受信部に与える影響によって発生す
るビット誤りの割合が、インタリーブ解除した１コード
ワードの持つ誤り訂正能力の範囲内に抑制され誤り訂正
が可能となるため、メッセージ受信装置全体としてビッ
ト誤り率を低減することができ、ビット誤り率および消
費電力を低減することができる。
【００１１】
（実施例１）以下、本発明の第１の実施例について、図
面を参照しながら説明する。図１は本発明の第１の実施
例におけるメッセージ受信装置の構成を示すものであ
る。図１において、１１は送信局により送信された信号
を受信して復調し、データ列に変換して出力する受信部
である。１２はデコーダ部である。デコーダ部１２にお
いて、１３は受信部１１から得たデータ列のビット同期
を取り、データ列を単位数揃えてバッファに格納するビ
ット同期手段である。１４はビット同期手段１３から得
た単位数データ列を必要に応じてインタリーブ解除して
コードワードを出力するインタリーブ解除手段である。
１５はＣＰＵである。ＣＰＵ１５において、１６はデコ
ーダ部１２内のインタリーブ解除手段１４から得たコー
ドワードの誤りが訂正可能な場合、誤り訂正を行ない、
データに変換して出力する誤り訂正手段である。１７は
デコーダ部１２内のインタリーブ解除手段１４から得た
コードワードとメッセージ受信装置固有のアドレスの符
号語を直接比較して、簡単な処理で照合結果を得るアド
レス照合手段、１８は誤り訂正手段１６から得たデータ
をメッセージに変換し、バッファなどに格納するメッセ
ージ管理手段である。１９は、表示、鳴音などを行なう
周辺機器部である。
面を参照しながら説明する。図１は本発明の第１の実施
例におけるメッセージ受信装置の構成を示すものであ
る。図１において、１１は送信局により送信された信号
を受信して復調し、データ列に変換して出力する受信部
である。１２はデコーダ部である。デコーダ部１２にお
いて、１３は受信部１１から得たデータ列のビット同期
を取り、データ列を単位数揃えてバッファに格納するビ
ット同期手段である。１４はビット同期手段１３から得
た単位数データ列を必要に応じてインタリーブ解除して
コードワードを出力するインタリーブ解除手段である。
１５はＣＰＵである。ＣＰＵ１５において、１６はデコ
ーダ部１２内のインタリーブ解除手段１４から得たコー
ドワードの誤りが訂正可能な場合、誤り訂正を行ない、
データに変換して出力する誤り訂正手段である。１７は
デコーダ部１２内のインタリーブ解除手段１４から得た
コードワードとメッセージ受信装置固有のアドレスの符
号語を直接比較して、簡単な処理で照合結果を得るアド
レス照合手段、１８は誤り訂正手段１６から得たデータ
をメッセージに変換し、バッファなどに格納するメッセ
ージ管理手段である。１９は、表示、鳴音などを行なう
周辺機器部である。
【００１２】以上のように構成された本実施例のメッセ
ージ受信装置の動作について説明する。はじめに、メッ
セージ受信装置が受信する信号の構造を図２（ａ）を用
いて説明する。図２（ａ）において、２１は送信局から
の送信信号を示すものである。２２は同期信号を示す。
２３はｎワード単位でインタリーブされたデータ列を示
す。以下、このデータ列をブロックと称す。送信局は、
はじめに同期信号２２を送信し、続いてブロック２３を
ｊ個送信する。
ージ受信装置の動作について説明する。はじめに、メッ
セージ受信装置が受信する信号の構造を図２（ａ）を用
いて説明する。図２（ａ）において、２１は送信局から
の送信信号を示すものである。２２は同期信号を示す。
２３はｎワード単位でインタリーブされたデータ列を示
す。以下、このデータ列をブロックと称す。送信局は、
はじめに同期信号２２を送信し、続いてブロック２３を
ｊ個送信する。
【００１３】次に、ブロックの構造について図２（ｂ）
を用いて説明する。図２（ｂ）において、２３は送信局
によりインタリーブされ送信されるデータのブロックを
示すもので、ｍ［ビット／ワード］×ｎ［ワード］で構
成されたものである。２４は情報ビットを、２５はαビ
ットの誤り訂正能力を持つ誤り訂正符号の検査ビットを
示す。２６はインタリーブされた各ワードのある特定ビ
ットを集めたものであり、ｎビットのデータ列である。
以下、このデータ列をデータユニットと称す。
を用いて説明する。図２（ｂ）において、２３は送信局
によりインタリーブされ送信されるデータのブロックを
示すもので、ｍ［ビット／ワード］×ｎ［ワード］で構
成されたものである。２４は情報ビットを、２５はαビ
ットの誤り訂正能力を持つ誤り訂正符号の検査ビットを
示す。２６はインタリーブされた各ワードのある特定ビ
ットを集めたものであり、ｎビットのデータ列である。
以下、このデータ列をデータユニットと称す。
【００１４】送信局からは、データユニット単位にデー
タを送信することで、インタリーブを実現する。このた
め受信側では、データユニット２６をｍ個受信すれば、
１ブロックの受信が終了することになる。ブロック２３
は、図２（ａ）に示す送信信号２１のように複数個連続
して受信することになる。メッセージ受信装置では、１
ブロックの全データを格納した後、インタリーブ解除し
て１コードワードを取り出し、そのコードワード（ｍビ
ット）毎に誤り訂正を行なうことで、実際のデータを得
ることができる。
タを送信することで、インタリーブを実現する。このた
め受信側では、データユニット２６をｍ個受信すれば、
１ブロックの受信が終了することになる。ブロック２３
は、図２（ａ）に示す送信信号２１のように複数個連続
して受信することになる。メッセージ受信装置では、１
ブロックの全データを格納した後、インタリーブ解除し
て１コードワードを取り出し、そのコードワード（ｍビ
ット）毎に誤り訂正を行なうことで、実際のデータを得
ることができる。
【００１５】次に、メッセージ受信装置の動作を図３に
示すフローチャートを用いて説明する。受信部１１は、
送信局からの送信信号２１を受信すると、はじめに同期
信号２２を復調し、データ列に変換する（ステップ３０
１）。受信部１１から同期信号２２のデータ列を得たビ
ット同期手段１３は、ビット同期を取り、後に続く受信
部１１が出力したブロック２３（１）のデータ列をバッ
ファに格納する（ステップ３０２）。インタリーブされ
たブロックが複数個集まって１つのメッセージを構成し
ている時に、受信部１１は、ｋ＋１番目のブロックを受
信して、受信した信号を復調し、データ列に変換して出
力する。受信部１１からデータ列を得たビット同期手段
１３は、ｋ＋１番目のブロックをバッファに格納すると
同時に（ステップ３１１）、インタリーブ解除手段１４
が、必要に応じてすでに格納されているｋ番目のブロッ
クのインタリーブ解除を行ない（ステップ３０３）、コ
ードワードを出力する。インタリーブ解除手段１４から
コードワードを得たＣＰＵ１５は、そのコードワードが
アドレスの場合（ステップ３０４）、アドレス照合手段
１７を起動する。コードワードを得たアドレス照合手段
１７は、照合処理を行ない（ステップ３０８）、その照
合結果を返す。
示すフローチャートを用いて説明する。受信部１１は、
送信局からの送信信号２１を受信すると、はじめに同期
信号２２を復調し、データ列に変換する（ステップ３０
１）。受信部１１から同期信号２２のデータ列を得たビ
ット同期手段１３は、ビット同期を取り、後に続く受信
部１１が出力したブロック２３（１）のデータ列をバッ
ファに格納する（ステップ３０２）。インタリーブされ
たブロックが複数個集まって１つのメッセージを構成し
ている時に、受信部１１は、ｋ＋１番目のブロックを受
信して、受信した信号を復調し、データ列に変換して出
力する。受信部１１からデータ列を得たビット同期手段
１３は、ｋ＋１番目のブロックをバッファに格納すると
同時に（ステップ３１１）、インタリーブ解除手段１４
が、必要に応じてすでに格納されているｋ番目のブロッ
クのインタリーブ解除を行ない（ステップ３０３）、コ
ードワードを出力する。インタリーブ解除手段１４から
コードワードを得たＣＰＵ１５は、そのコードワードが
アドレスの場合（ステップ３０４）、アドレス照合手段
１７を起動する。コードワードを得たアドレス照合手段
１７は、照合処理を行ない（ステップ３０８）、その照
合結果を返す。
【００１６】アドレス照合手段１７は、図４（ａ）に示
す誤りパターンを誤りビット数に変換する変換テーブル
４０１を持ち、図４（ｂ）のフローチャートに示す処理
を行なう。図４（ａ）は誤りパターン４０２に対し、ビ
ット１の個数である誤りビット数４０３を持つ。インタ
リーブ解除手段１４からコードワードを得たアドレス照
合手段１７は、そのコードワードとメッセージ受信装置
固有のアドレスの符号語の排他的論理和を取り、誤りパ
ターン４０２を得る（ステップ４１１）。その誤りパタ
ーン４０２を用いて変換テーブル４０１を引くことで、
誤りビット数４０３を獲得する（ステップ４１２）。獲
得した誤りビット数４０３が、このコードワードの持つ
誤り訂正能力αビット以下の場合（ステップ４１３）、
アドレスが一致したことを返し（ステップ４１４）、α
ビットより大きい場合は、アドレスが不一致であること
を返して（ステップ４１５）、照合処理を終了する。
す誤りパターンを誤りビット数に変換する変換テーブル
４０１を持ち、図４（ｂ）のフローチャートに示す処理
を行なう。図４（ａ）は誤りパターン４０２に対し、ビ
ット１の個数である誤りビット数４０３を持つ。インタ
リーブ解除手段１４からコードワードを得たアドレス照
合手段１７は、そのコードワードとメッセージ受信装置
固有のアドレスの符号語の排他的論理和を取り、誤りパ
ターン４０２を得る（ステップ４１１）。その誤りパタ
ーン４０２を用いて変換テーブル４０１を引くことで、
誤りビット数４０３を獲得する（ステップ４１２）。獲
得した誤りビット数４０３が、このコードワードの持つ
誤り訂正能力αビット以下の場合（ステップ４１３）、
アドレスが一致したことを返し（ステップ４１４）、α
ビットより大きい場合は、アドレスが不一致であること
を返して（ステップ４１５）、照合処理を終了する。
【００１７】ＣＰＵ１５は、アドレス照合手段１７の照
合結果を受けて、メッセージ受信装置固有のアドレスが
存在しない場合（ステップ３０９）、受信部１１へ照合
結果をフィードバックして受信停止の制御信号を出力し
（ステップ３１０）、受信部１１の動作を停止すること
により、消費電力を抑制することを可能とする。
合結果を受けて、メッセージ受信装置固有のアドレスが
存在しない場合（ステップ３０９）、受信部１１へ照合
結果をフィードバックして受信停止の制御信号を出力し
（ステップ３１０）、受信部１１の動作を停止すること
により、消費電力を抑制することを可能とする。
【００１８】コードワードがアドレスでない場合（ステ
ップ３０４）、誤り訂正手段１６へコードワードを出力
する。インタリーブ解除手段１４からコードワードを得
た誤り訂正手段１６は、訂正可能な誤りを訂正し（ステ
ップ３０５）、データを出力し、誤り訂正手段１６から
データを得たメッセージ管理手段１８は、メッセージに
整形しバッファに格納する（ステップ３０６）。バッフ
ァに格納されているｋ番目のブロックのデータ処理が終
了し（ステップ３０７）、ｋ＋１番目のブロックの受信
格納が完了した時点で（ステップ３１１）、インタリー
ブ解除手段１４は、すでに格納されているｋ＋１番目の
ブロックのデータ処理を開始し、同時にビット同期手段
１３は、受信部１１から出力されるｋ＋２番目のブロッ
クをバッファに格納していく（ステップ３１２）。デー
タ処理によりメッセージ管理手段１８がバッファに格納
したメッセージは、周辺機器部１９へ出力されて表示、
鳴音などが行なわれる（ステップ３１３）。
ップ３０４）、誤り訂正手段１６へコードワードを出力
する。インタリーブ解除手段１４からコードワードを得
た誤り訂正手段１６は、訂正可能な誤りを訂正し（ステ
ップ３０５）、データを出力し、誤り訂正手段１６から
データを得たメッセージ管理手段１８は、メッセージに
整形しバッファに格納する（ステップ３０６）。バッフ
ァに格納されているｋ番目のブロックのデータ処理が終
了し（ステップ３０７）、ｋ＋１番目のブロックの受信
格納が完了した時点で（ステップ３１１）、インタリー
ブ解除手段１４は、すでに格納されているｋ＋１番目の
ブロックのデータ処理を開始し、同時にビット同期手段
１３は、受信部１１から出力されるｋ＋２番目のブロッ
クをバッファに格納していく（ステップ３１２）。デー
タ処理によりメッセージ管理手段１８がバッファに格納
したメッセージは、周辺機器部１９へ出力されて表示、
鳴音などが行なわれる（ステップ３１３）。
【００１９】このように、本実施例では、アドレス照合
処理において誤り訂正を必要とせず、単純な演算とテー
ブル引きで処理を行なうため、処理ステップ数が著しく
減少するため、ＣＰＵ１５の動作周波数を低くすること
が可能となる。したがって、インタリーブ解除、誤り訂
正、アドレス照合、メッセージ格納を行なうのと並行し
て、受信部１１から次のデータ列を受けて格納すること
を行なうにもかかわらず、ＣＰＵ１５の動作周波数を低
くすることができるため、ＣＰＵの動作が受信部へ与え
る影響を最小限に抑え、メッセージ受信に対するビット
誤りを低減させることが可能となる。
処理において誤り訂正を必要とせず、単純な演算とテー
ブル引きで処理を行なうため、処理ステップ数が著しく
減少するため、ＣＰＵ１５の動作周波数を低くすること
が可能となる。したがって、インタリーブ解除、誤り訂
正、アドレス照合、メッセージ格納を行なうのと並行し
て、受信部１１から次のデータ列を受けて格納すること
を行なうにもかかわらず、ＣＰＵ１５の動作周波数を低
くすることができるため、ＣＰＵの動作が受信部へ与え
る影響を最小限に抑え、メッセージ受信に対するビット
誤りを低減させることが可能となる。
【００２０】なお、本実施例では、ＣＰＵ１５におい
て、インタリーブ解除手段１４から得たコードワードが
メッセージの場合、誤り訂正手段１６が誤りを訂正して
出力し、誤り訂正手段１６からデータを得たメッセージ
管理手段１８は、メッセージに整形しバッファに格納し
たが、誤り訂正手段１６においてコードワードを訂正せ
ずに出力し、誤り訂正手段１６からデータを得たメッセ
ージ管理手段１８は、コードワードをそのままバッファ
へ格納し、受信部１１における受信動作の終了ととも
に、メッセージ管理手段１８が格納しているコードワー
ドを誤り訂正手段１６により誤り訂正を行ない、メッセ
ージ管理手段１８がメッセージに整形することでも、受
信中のＣＰＵ１５の動作時間の短縮により、同様の効果
が得られる。
て、インタリーブ解除手段１４から得たコードワードが
メッセージの場合、誤り訂正手段１６が誤りを訂正して
出力し、誤り訂正手段１６からデータを得たメッセージ
管理手段１８は、メッセージに整形しバッファに格納し
たが、誤り訂正手段１６においてコードワードを訂正せ
ずに出力し、誤り訂正手段１６からデータを得たメッセ
ージ管理手段１８は、コードワードをそのままバッファ
へ格納し、受信部１１における受信動作の終了ととも
に、メッセージ管理手段１８が格納しているコードワー
ドを誤り訂正手段１６により誤り訂正を行ない、メッセ
ージ管理手段１８がメッセージに整形することでも、受
信中のＣＰＵ１５の動作時間の短縮により、同様の効果
が得られる。
【００２１】（実施例２）以下、本発明の第２の実施例
について、図面を参照しながら説明する。図５は本発明
の第２の実施例におけるメッセージ受信装置の構成を示
すものである。図５において、図１と同じ部分について
は、同じ符号を付して説明を省略する。５１はデコーダ
部である。デコーダ５１において、５５は受信部１１か
ら得たデータ列のビット同期を取り、単位長データ列を
出力するビット同期手段である。５２はＣＰＵである。
ＣＰＵ５２において、５３はビット同期手段５５から得
た単位長データ列を単位数揃えバッファに格納し、ブロ
ック内の必要とされるデータ列のみインタリーブ解除し
てコードワードを出力するインタリーブ解除手段であ
る。５４はインタリーブ解除手段５３から得たコードワ
ードを誤り訂正可能な場合、訂正してデータに変換して
出力する誤り訂正手段である。
について、図面を参照しながら説明する。図５は本発明
の第２の実施例におけるメッセージ受信装置の構成を示
すものである。図５において、図１と同じ部分について
は、同じ符号を付して説明を省略する。５１はデコーダ
部である。デコーダ５１において、５５は受信部１１か
ら得たデータ列のビット同期を取り、単位長データ列を
出力するビット同期手段である。５２はＣＰＵである。
ＣＰＵ５２において、５３はビット同期手段５５から得
た単位長データ列を単位数揃えバッファに格納し、ブロ
ック内の必要とされるデータ列のみインタリーブ解除し
てコードワードを出力するインタリーブ解除手段であ
る。５４はインタリーブ解除手段５３から得たコードワ
ードを誤り訂正可能な場合、訂正してデータに変換して
出力する誤り訂正手段である。
【００２２】以上のように構成された本実施例のメッセ
ージ受信装置の動作について、図６に示すフローチャー
トを用いて説明する。なお、メッセージ受信装置が受信
する信号の構造は第１の実施例における図２（ａ）と同
じであり、またそのブロックの構造は図２（ｂ）と同じ
である。
ージ受信装置の動作について、図６に示すフローチャー
トを用いて説明する。なお、メッセージ受信装置が受信
する信号の構造は第１の実施例における図２（ａ）と同
じであり、またそのブロックの構造は図２（ｂ）と同じ
である。
【００２３】ＣＰＵ５２は、図７に示す２ブロック分の
データ列格納領域７１、７２を持つ。以下の説明ではデ
ータ列格納領域７１をバッファ（１）、データ列格納領
域７２をバッファ（２）と称す。また、図８は１コード
ワードがｍビットで、１コードワードに付きαビットの
誤り訂正能力を持ち、ｎワードで構成されたブロック２
３のデータ列の受信処理とデータ処理のタイミングを示
す。８１はｋ＋１番目のブロック２３のデータ列を受信
し格納するタイミング、８２はｋ番目のブロック２３の
データ処理のタイミングである。８３はブロック２３の
データ列を受信してバッファに格納する時間、８４は受
信データが１コードワードあたりαビットの誤り訂正能
力を持つ場合に、受信中のブロックのα個のデータユニ
ットを受信する時間である。８５はＣＰＵ５２の動作ク
ロックの状態である。例えば、高速クロックを１．２２
８８ＭＨｚ、低速クロックを７６．８ｋＨｚとする。以
下の処理は、図８に示すタイミングで行なわれる。
データ列格納領域７１、７２を持つ。以下の説明ではデ
ータ列格納領域７１をバッファ（１）、データ列格納領
域７２をバッファ（２）と称す。また、図８は１コード
ワードがｍビットで、１コードワードに付きαビットの
誤り訂正能力を持ち、ｎワードで構成されたブロック２
３のデータ列の受信処理とデータ処理のタイミングを示
す。８１はｋ＋１番目のブロック２３のデータ列を受信
し格納するタイミング、８２はｋ番目のブロック２３の
データ処理のタイミングである。８３はブロック２３の
データ列を受信してバッファに格納する時間、８４は受
信データが１コードワードあたりαビットの誤り訂正能
力を持つ場合に、受信中のブロックのα個のデータユニ
ットを受信する時間である。８５はＣＰＵ５２の動作ク
ロックの状態である。例えば、高速クロックを１．２２
８８ＭＨｚ、低速クロックを７６．８ｋＨｚとする。以
下の処理は、図８に示すタイミングで行なわれる。
【００２４】図６において、受信部１１は送信局からの
送信信号２１を受信して同期信号２２を復調し、データ
列に変換する（ステップ６０１）。受信部１１から同期
信号２２のデータ列を得たビット同期手段１３は、ビッ
ト同期を取り、後に続くブロック２３の単位長データ列
を出力する。インタリーブ解除手段５３は、ビット同期
手段５５から得た単位長データ列をＣＰＵ５２のバッフ
ァ（１）７１に格納する（ステップ６０２）。
送信信号２１を受信して同期信号２２を復調し、データ
列に変換する（ステップ６０１）。受信部１１から同期
信号２２のデータ列を得たビット同期手段１３は、ビッ
ト同期を取り、後に続くブロック２３の単位長データ列
を出力する。インタリーブ解除手段５３は、ビット同期
手段５５から得た単位長データ列をＣＰＵ５２のバッフ
ァ（１）７１に格納する（ステップ６０２）。
【００２５】インタリーブされたブロックが複数個集ま
って１つのメッセージを構成している時に、ｋ番目のブ
ロックをＣＰＵ５２のバッファ（１）７１へ格納終了
後、受信部１１は、ｋ＋１番目のブロックを受信し、イ
ンタリーブ解除手段５３は、バッファ（２）７２へデー
タ列格納を開始する（ステップ６０３）。ＣＰＵ５２
は、ｋ番目のブロックのバッファ（１）７１への格納が
終了した時点で高速クロックを作動させ（ステップ６０
８）、すでにバッファ（１）７１に格納されているｋ番
目のブロックのデータ処理を開始する（ステップ６０
９）。インタリーブ解除手段５３は、バッファ（１）７
１に格納されているｋ番目のブロックを必要に応じてイ
ンタリーブ解除してコードワードを出力し、コードワー
ドがアドレスの場合、誤り訂正を行なわずに、アドレス
照合手段１７が簡単な処理とテーブル引きでアドレス照
合を行ない、アドレスでない場合、誤り訂正手段５４
は、インタリーブ解除手段５３から得たコードワードの
誤りを訂正し、メッセージ管理手段１８がメッセージを
メモリに格納し（ステップ６１０）、ｋ番目のブロック
のデータ処理を終了する（ステップ６１１）。この時点
で、ＣＰＵ５２は高速クロックを停止する（ステップ６
１２）。
って１つのメッセージを構成している時に、ｋ番目のブ
ロックをＣＰＵ５２のバッファ（１）７１へ格納終了
後、受信部１１は、ｋ＋１番目のブロックを受信し、イ
ンタリーブ解除手段５３は、バッファ（２）７２へデー
タ列格納を開始する（ステップ６０３）。ＣＰＵ５２
は、ｋ番目のブロックのバッファ（１）７１への格納が
終了した時点で高速クロックを作動させ（ステップ６０
８）、すでにバッファ（１）７１に格納されているｋ番
目のブロックのデータ処理を開始する（ステップ６０
９）。インタリーブ解除手段５３は、バッファ（１）７
１に格納されているｋ番目のブロックを必要に応じてイ
ンタリーブ解除してコードワードを出力し、コードワー
ドがアドレスの場合、誤り訂正を行なわずに、アドレス
照合手段１７が簡単な処理とテーブル引きでアドレス照
合を行ない、アドレスでない場合、誤り訂正手段５４
は、インタリーブ解除手段５３から得たコードワードの
誤りを訂正し、メッセージ管理手段１８がメッセージを
メモリに格納し（ステップ６１０）、ｋ番目のブロック
のデータ処理を終了する（ステップ６１１）。この時点
で、ＣＰＵ５２は高速クロックを停止する（ステップ６
１２）。
【００２６】以上のＣＰＵ５２の動作は、図８に示す時
間８４内で行なわれる。つまり、１コードワードあたり
αビットの誤り訂正能力を持つ場合、ｋ＋１番目のブロ
ックのα個のデータユニットを受信してバッファ（２）
７２へ格納する間に（ステップ６０４）、ＣＰＵ５２
は、高速クロックで動作することにより、ｋ番目のブロ
ックのデータ列を高速に処理終了する。したがって、Ｃ
ＰＵ５２の動作が受信部１１へ与える影響のために発生
するビット誤りの割合は、インタリーブ解除した１コー
ドワード当りではαビットに抑えられるので、これは、
その１コードワードの持つ誤り訂正能力の範囲内であ
り、誤り訂正が可能となる。このことは、データ列の処
理速度を高速化して、ｎ×αビットをバッファに格納す
る時間より短時間でｍ×ｎビットのデータ処理を行なう
ことによって、ビット誤り率を低減することとなる。
間８４内で行なわれる。つまり、１コードワードあたり
αビットの誤り訂正能力を持つ場合、ｋ＋１番目のブロ
ックのα個のデータユニットを受信してバッファ（２）
７２へ格納する間に（ステップ６０４）、ＣＰＵ５２
は、高速クロックで動作することにより、ｋ番目のブロ
ックのデータ列を高速に処理終了する。したがって、Ｃ
ＰＵ５２の動作が受信部１１へ与える影響のために発生
するビット誤りの割合は、インタリーブ解除した１コー
ドワード当りではαビットに抑えられるので、これは、
その１コードワードの持つ誤り訂正能力の範囲内であ
り、誤り訂正が可能となる。このことは、データ列の処
理速度を高速化して、ｎ×αビットをバッファに格納す
る時間より短時間でｍ×ｎビットのデータ処理を行なう
ことによって、ビット誤り率を低減することとなる。
【００２７】受信部１１は、ｋ＋１番目のブロックの残
りを受信し、ビット同期手段１３が受信部１１から得た
データ列を単位長揃えて出力し、ビット同期手段５５か
ら得た単位長データ列をインタリーブ解除手段５３が、
バッファ（２）７２に順次格納して（ステップ６０
５）、ｋ＋１番目のブロックの受信処理が終了する（ス
テップ６０６）。バッファ（１）７１に格納されている
ｋ番目のブロックのデータ処理が終了し、バッファ
（２）７２に格納されているｋ＋１番目のブロックの受
信格納処理が終了した時点で、ＣＰＵ５２は、バッファ
（２）７２に格納されているｋ＋１番目のブロックのデ
ータ処理を開始し、同時にビット同期手段１３は、受信
部１１から得たｋ＋２番目のブロックのデータ列を単位
長揃えて出力し、インタリーブ解除手段５３が、バッフ
ァ（１）７１に格納していく（ステップ６０７）。ＣＰ
Ｕ５２によって処理されたメッセージは、周辺機器部１
９に出力されて表示、鳴音などが行なわれる（ステップ
６１３）。
りを受信し、ビット同期手段１３が受信部１１から得た
データ列を単位長揃えて出力し、ビット同期手段５５か
ら得た単位長データ列をインタリーブ解除手段５３が、
バッファ（２）７２に順次格納して（ステップ６０
５）、ｋ＋１番目のブロックの受信処理が終了する（ス
テップ６０６）。バッファ（１）７１に格納されている
ｋ番目のブロックのデータ処理が終了し、バッファ
（２）７２に格納されているｋ＋１番目のブロックの受
信格納処理が終了した時点で、ＣＰＵ５２は、バッファ
（２）７２に格納されているｋ＋１番目のブロックのデ
ータ処理を開始し、同時にビット同期手段１３は、受信
部１１から得たｋ＋２番目のブロックのデータ列を単位
長揃えて出力し、インタリーブ解除手段５３が、バッフ
ァ（１）７１に格納していく（ステップ６０７）。ＣＰ
Ｕ５２によって処理されたメッセージは、周辺機器部１
９に出力されて表示、鳴音などが行なわれる（ステップ
６１３）。
【００２８】なお、本実施例では、アドレス照合する
際、誤り訂正を行なわずに簡単な処理とテーブル引きで
アドレス照合を行なっているが、誤り訂正を行なってか
らアドレス照合を行なっても、その処理ステップ数に見
合った動作周波数にすれば、同様の効果が得られる。
際、誤り訂正を行なわずに簡単な処理とテーブル引きで
アドレス照合を行なっているが、誤り訂正を行なってか
らアドレス照合を行なっても、その処理ステップ数に見
合った動作周波数にすれば、同様の効果が得られる。
【００２９】
【発明の効果】以上のように、本発明は、ビット同期を
取り、データ列を必要に応じてインタリーブ解除するデ
コーダ部と、誤り訂正を行なわずに簡易処理でアドレス
照合を行ない、誤り訂正してメッセージ管理を行なうＣ
ＰＵを備え、ＣＰＵの動作周波数を低く設定することに
より、ＣＰＵの動作が受信部に与える影響を最小限に抑
制し、消費電力を低減させる効果を持つ。
取り、データ列を必要に応じてインタリーブ解除するデ
コーダ部と、誤り訂正を行なわずに簡易処理でアドレス
照合を行ない、誤り訂正してメッセージ管理を行なうＣ
ＰＵを備え、ＣＰＵの動作周波数を低く設定することに
より、ＣＰＵの動作が受信部に与える影響を最小限に抑
制し、消費電力を低減させる効果を持つ。
【００３０】本発明はまた、ビット同期を取り、データ
列を格納するデコーダ部と、必要とされるコードワード
のみインタリーブ解除してエラー訂正し、アドレス照
合、メッセージ管理などを行なうＣＰＵを備え、ＣＰＵ
の動作周波数を高く設定することにより、ＣＰＵの動作
が受信部に与える影響によって発生するビット誤りの割
合が、インタリーブ解除した１コードワードの持つ誤り
訂正能力の範囲内に抑制されるので、誤り訂正が可能と
なるために、メッセージ受信装置全体として、メッセー
ジの受信に対しビット誤り率を低減させる効果を持つ。
列を格納するデコーダ部と、必要とされるコードワード
のみインタリーブ解除してエラー訂正し、アドレス照
合、メッセージ管理などを行なうＣＰＵを備え、ＣＰＵ
の動作周波数を高く設定することにより、ＣＰＵの動作
が受信部に与える影響によって発生するビット誤りの割
合が、インタリーブ解除した１コードワードの持つ誤り
訂正能力の範囲内に抑制されるので、誤り訂正が可能と
なるために、メッセージ受信装置全体として、メッセー
ジの受信に対しビット誤り率を低減させる効果を持つ。
【図１】本発明の実施例１におけるメッセージ受信装置
の構成を示すブロック図
の構成を示すブロック図
【図２】（ａ）本発明の実施例における送信局からの送
信信号の構成を示す模式図 （ｂ）送信局によりインタリーブされたデータの１ブロ
ックを示す模式図
信信号の構成を示す模式図 （ｂ）送信局によりインタリーブされたデータの１ブロ
ックを示す模式図
【図３】実施例１におけるメッセージ受信装置の動作を
示すフロー図
示すフロー図
【図４】（ａ）誤りパターンを誤りビット数に変換する
変換テーブルの模式図 （ｂ）実施例１におけるアドレス照合手段の動作を示す
フロー図
変換テーブルの模式図 （ｂ）実施例１におけるアドレス照合手段の動作を示す
フロー図
【図５】本発明の実施例２におけるメッセージ受信装置
の構成を示すブロック図
の構成を示すブロック図
【図６】実施例２におけるメッセージ受信装置の動作を
示すフロー図
示すフロー図
【図７】実施例２におけるＣＰＵが持つ２ブロック分の
データ列格納領域を示す模式図
データ列格納領域を示す模式図
【図８】実施例２における受信処理とデータ処理のタイ
ミング図
ミング図
【図９】従来のメッセージ受信装置の構成を示すブロッ
ク図
ク図
１１ 受信部 １２ デコーダ部 １３ ビット同期手段 １４ インタリーブ解除手段 １５ ＣＰＵ １６ 誤り訂正手段 １７ アドレス照合手段 １８ メッセージ管理手段 １９ 周辺機器部 ２１ 送信局からの送信信号 ２２ 同期信号 ２３ インタリーブされたデータのブロック ２４ 情報ビット ２５ 誤り検査ビット ２６ インタリーブされたデータユニット ５１ デコーダ部 ５２ ＣＰＵ ５３ インタリーブ解除手段 ５４ 誤り訂正手段 ５５ ビット同期手段 ７１ バッファ（１） ７２ バッファ（２） ８１ 受信処理のタイミング ８２ データ処理のタイミング ８３ １ブロックｎ×ｍビットのデータ列を受信するの
に要する時間 ８４ ｎ×αビットのデータ列を受信するのに要する時
間（ｎ×ｍビットのデータ列をデータ処理するのに要す
る時間） ８５ クロックの状態 ４０１ 誤りパターンを誤りビット数に変換する変換テ
ーブル ４０２ 誤りパターン ４０３ 誤りビット数
に要する時間 ８４ ｎ×αビットのデータ列を受信するのに要する時
間（ｎ×ｍビットのデータ列をデータ処理するのに要す
る時間） ８５ クロックの状態 ４０１ 誤りパターンを誤りビット数に変換する変換テ
ーブル ４０２ 誤りパターン ４０３ 誤りビット数
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04Q 7/00 - 7/38
Claims (5)
- 【請求項１】 送信局から送信された信号を受信して復
調を行ないデータ列に変換する受信部と、前記受信部か
ら得たデータ列のビット同期を取り、データ列を単位数
揃えてバッファに格納するビット同期手段および前記ビ
ット同期手段から得た単位数データ列を必要に応じてイ
ンタリーブ解除してワードを出力するインタリーブ解除
手段を有するデコーダ部と、前記インタリーブ解除手段
から得たワードを誤り訂正を行なってデータに変換する
誤り訂正手段および誤り訂正を行なわずにアドレス照合
を行なうアドレス照合手段および誤り訂正を行なった後
のデータをメッセージに変換して格納するメッセージ管
理手段を有するＣＰＵと、メッセージ表示／鳴音を行な
う周辺機器部とを備え、ＣＰＵの動作周波数を低く設定
することにより、受信したメッセージのビット誤り率を
低減することを特徴とするメッセージ受信装置。 - 【請求項２】 ＣＰＵが、インタリーブ解除手段から得
たワードがメッセージの場合、誤り訂正せずにメッセー
ジ管理手段へ格納し、受信部が受信終了すると同時に、
誤り訂正手段が前記メッセージ管理手段の格納している
ワードを誤り訂正してデータを出力しメッセージを生成
することで、前記ＣＰＵの動作が前記受信部に与える影
響のために発生するビット誤りを最小限に抑えることを
特徴とする請求項１記載のメッセージ受信装置。 - 【請求項３】 送信局から送信された信号を受信して復
調を行ないデータ列に変換する受信部と、前記受信部か
ら得たデータ列のビット同期を取り、データ列を単位長
に揃えて出力するビット同期手段を有するデコーダ部
と、前記ビット同期手段から得た単位長データ列を単位
数揃えてバッファに格納し、必要に応じてインタリーブ
解除してワードを出力するインタリーブ解除手段および
前記インタリーブ解除手段から得たワードを誤り訂正を
行なってデータに変換する誤り訂正手段および誤り訂正
を行なわずにアドレス照合を行なうアドレス照合手段お
よび誤り訂正を行なった後のデータをメッセージに変換
して格納するメッセージ管理手段を有するＣＰＵと、メ
ッセージ表示／鳴音を行なう周辺機器部とを備え、ＣＰ
Ｕの動作周波数を高く設定することにより、受信したメ
ッセージのビット誤り率を低減することを特徴とするメ
ッセージ受信装置。 - 【請求項４】 送信局から送信された信号が、ｍビット
を１ワードとするデータ列を、ｎワード単位にインタリ
ーブして送信される信号であり、１ワードあたりの誤り
訂正能力がαビットである時に、ＣＰＵがｋ番目の１単
位のデータ列であるｍ×ｎビットのデータ列のデータ処
理を、受信部がｋ＋１番目の１単位のデータ列のｎ×α
ビットを受信する時間より短時間で行なえるように、Ｃ
ＰＵの動作周波数を決定することにより、前記ＣＰＵの
動作が前記受信部に与える影響のために発生するビット
誤りを、訂正可能な範囲に抑えることを特徴とする請求
項３記載のメッセージ受信装置。 - 【請求項５】ＣＰＵのアドレス照合手段が、誤りパター
ンを誤りビット数に変換するテーブルを持ち、テーブル
引きによって誤りビット数を導き出すことによりアドレ
ス照合を実現することを特徴とする請求項１から４のい
ずれかに記載のメッセージ受信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07195140A JP3081135B2 (ja) | 1995-07-31 | 1995-07-31 | メッセージ受信装置 |
| US08/620,646 US5799023A (en) | 1995-07-19 | 1996-03-22 | Message receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07195140A JP3081135B2 (ja) | 1995-07-31 | 1995-07-31 | メッセージ受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0946744A JPH0946744A (ja) | 1997-02-14 |
| JP3081135B2 true JP3081135B2 (ja) | 2000-08-28 |
Family
ID=16336121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07195140A Expired - Fee Related JP3081135B2 (ja) | 1995-07-19 | 1995-07-31 | メッセージ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3081135B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3110384B2 (ja) | 1998-06-15 | 2000-11-20 | 静岡日本電気株式会社 | 個別選択呼び出しの受信機、受信方法および受信手順のプログラムを記憶した記憶媒体 |
-
1995
- 1995-07-31 JP JP07195140A patent/JP3081135B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0946744A (ja) | 1997-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7444580B2 (en) | System and method for interleaving data in a communication device | |
| US5982294A (en) | Paging receiver which performs data communication protocol analysis through execution of control program | |
| JPH01502870A (ja) | 受信機のビットレートを変更するための装置を備えた無線通信受信機 | |
| US5450071A (en) | Method and apparatus for addressing a single message to multiple addresses | |
| JP4354035B2 (ja) | 待ち受けモード時の消費電力を低減するための方法及び装置 | |
| JPS6314537B2 (ja) | ||
| US7295632B2 (en) | Method and apparatus for decoding punctured subframes | |
| KR100331414B1 (ko) | 인터리브된데이터스트림을디인터리브하기위한방법및장치 | |
| JP3081135B2 (ja) | メッセージ受信装置 | |
| US5898707A (en) | Data sampling circuit and portable radio terminal device | |
| JPH10313275A (ja) | 移動電話システムのデータ処理用メモリ | |
| US5428614A (en) | Expected value data framer and method | |
| JP2003224479A (ja) | パンクチュアによる出力遅延を最小化する装置及び方法 | |
| JP2929574B2 (ja) | メッセージ受信装置 | |
| CA2051901C (en) | Method for receiving calling data even if missing a predetermined code in a paging receiver | |
| JP2935230B2 (ja) | 呼出し検出装置及び呼出し検出方法 | |
| JPH0475691B2 (ja) | ||
| JP2935037B2 (ja) | 呼出検出装置 | |
| GB2104264A (en) | Code recognition circuit | |
| JPH0316321A (ja) | データの誤り訂正方式 | |
| JPH0646111Y2 (ja) | 表示機能付きページング受信機 | |
| JP3116920B2 (ja) | 受信シンボル誤り検出回路及び誤り検出方法 | |
| JPS60213187A (ja) | 誤り訂正回路 | |
| JPH1023496A (ja) | 選択呼出信号受信方法および受信機 | |
| JPH07183874A (ja) | 誤り訂正復号回路および選択呼出受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |