JP3080806B2 - エピタキシャル膜成長法 - Google Patents
エピタキシャル膜成長法Info
- Publication number
- JP3080806B2 JP3080806B2 JP05068807A JP6880793A JP3080806B2 JP 3080806 B2 JP3080806 B2 JP 3080806B2 JP 05068807 A JP05068807 A JP 05068807A JP 6880793 A JP6880793 A JP 6880793A JP 3080806 B2 JP3080806 B2 JP 3080806B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial film
- film
- temperature
- epitaxial
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体デバイス作製
に用いられるエピタキシャル膜成長法であって、特に、
プロセス間移行中にエピタキシャル膜の表面が汚染され
ないよう最表面に保護膜が形成されるようなエピタキシ
ャル膜成長法に関するものである。
に用いられるエピタキシャル膜成長法であって、特に、
プロセス間移行中にエピタキシャル膜の表面が汚染され
ないよう最表面に保護膜が形成されるようなエピタキシ
ャル膜成長法に関するものである。
【０００２】
【従来の技術】近年、半導体デバイス作製に関する研
究，技術は著しく進歩しており、それに伴い、より良質
な半導体層およびクリーンな界面が要求されるようにな
ってきている。
究，技術は著しく進歩しており、それに伴い、より良質
な半導体層およびクリーンな界面が要求されるようにな
ってきている。
【０００３】ところが、半導体デバイス作製において、
シリコンエピタキシャル成長を、いわゆる高温ＣＶＤ法
（圧力が１０-1Ｔｏｒｒ〜常圧で温度が９００℃以上の
条件下で、化学蒸着によりエピタキシャル成長を行う方
法）によって行った場合に、つぎのプロセスへ移行する
途中で、エピタキシャル成長によって形成された半導体
層の表面が自然酸化されて酸化膜が形成され、この膜が
残留した状態でその上につぎの半導体層が積層される
と、積層された半導体層の品質が劣化し、得られるデバ
イスの性能も悪くなることがわかった。
シリコンエピタキシャル成長を、いわゆる高温ＣＶＤ法
（圧力が１０-1Ｔｏｒｒ〜常圧で温度が９００℃以上の
条件下で、化学蒸着によりエピタキシャル成長を行う方
法）によって行った場合に、つぎのプロセスへ移行する
途中で、エピタキシャル成長によって形成された半導体
層の表面が自然酸化されて酸化膜が形成され、この膜が
残留した状態でその上につぎの半導体層が積層される
と、積層された半導体層の品質が劣化し、得られるデバ
イスの性能も悪くなることがわかった。
【０００４】そこで、上記自然酸化膜による界面不良を
防止するために、従来からつぎのような技術が知られて
いる。すなわち、形成されてしまった自然酸化膜を希
フッ酸溶液で浸食して除去する、上記自然酸化膜を真
空・高温下で分解除去する、上記自然酸化膜をＨＣ
ｌ，ＨＦ等の腐食性ガスにより除去する、自然酸化膜
の形成を予め防止するために、ＥＣＲプラズマ等の装置
で水素分子を分解し、水素ターミネイト保護膜を形成す
る、等である。
防止するために、従来からつぎのような技術が知られて
いる。すなわち、形成されてしまった自然酸化膜を希
フッ酸溶液で浸食して除去する、上記自然酸化膜を真
空・高温下で分解除去する、上記自然酸化膜をＨＣ
ｌ，ＨＦ等の腐食性ガスにより除去する、自然酸化膜
の形成を予め防止するために、ＥＣＲプラズマ等の装置
で水素分子を分解し、水素ターミネイト保護膜を形成す
る、等である。
【０００５】
【発明が解決しようとする課題】しかしながら、上記
の方法では、半導体デバイスの製造ラインにおいて湿式
処理が一工程増えるため製造コストが高くなってしまう
という問題がある。また、上記の方法では、半導体内
の不純物分布が拡散によって乱れ、デバイス性能が劣化
してしまうという問題がある。さらに、上記の方法で
は、腐食性ガスを使用するため、耐食性を備えたチャン
バー等が必要となり設備コストが高くなるという問題が
ある。また、上記の方法も、装置が複雑で高価なため
コスト高になる等の問題がある。
の方法では、半導体デバイスの製造ラインにおいて湿式
処理が一工程増えるため製造コストが高くなってしまう
という問題がある。また、上記の方法では、半導体内
の不純物分布が拡散によって乱れ、デバイス性能が劣化
してしまうという問題がある。さらに、上記の方法で
は、腐食性ガスを使用するため、耐食性を備えたチャン
バー等が必要となり設備コストが高くなるという問題が
ある。また、上記の方法も、装置が複雑で高価なため
コスト高になる等の問題がある。
【０００６】このように、従来の方法は、いずれも上記
のような問題があるため、自然酸化膜による界面不良を
簡単かつ安価に防止することのできる方法の確立が強く
望まれている。
のような問題があるため、自然酸化膜による界面不良を
簡単かつ安価に防止することのできる方法の確立が強く
望まれている。
【０００７】この発明は、このような事情に鑑みなされ
たもので、プロセス間移行中における半導体層の表面汚
染を防止することのできる優れたエピタキシャル膜成長
法の提供をその目的とする。
たもので、プロセス間移行中における半導体層の表面汚
染を防止することのできる優れたエピタキシャル膜成長
法の提供をその目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、この発明のエピタキシャル膜成長法は、基板表面に
エピタキシャル膜を成長させる際に、反応条件を、まず
下記の（Ａ）に設定して所定厚みのエピタキシャル膜を
成長させ、ついで下記の（Ｂ）に設定して上記エピタキ
シャル膜表面に極薄エピタキシャル膜を成長させるとと
もに最表面に、水素原子を含む原料ガスに由来する水素
単原子層を形成するようにしたという構成をとる。 （Ａ）圧力が１０-1Ｔｏｒｒ〜常圧で温度が９００℃以
上。 （Ｂ）圧力が１０-6〜１０-2Ｔｏｒｒで温度が８００℃
以下。
め、この発明のエピタキシャル膜成長法は、基板表面に
エピタキシャル膜を成長させる際に、反応条件を、まず
下記の（Ａ）に設定して所定厚みのエピタキシャル膜を
成長させ、ついで下記の（Ｂ）に設定して上記エピタキ
シャル膜表面に極薄エピタキシャル膜を成長させるとと
もに最表面に、水素原子を含む原料ガスに由来する水素
単原子層を形成するようにしたという構成をとる。 （Ａ）圧力が１０-1Ｔｏｒｒ〜常圧で温度が９００℃以
上。 （Ｂ）圧力が１０-6〜１０-2Ｔｏｒｒで温度が８００℃
以下。
【０００９】
【作用】すなわち、本発明者らは、簡単かつ安価にエピ
タキシャル膜表面の自然酸化を防止する方法について一
連の研究を行った。その結果、例えばシリコンエピタキ
シャル成長法において、従来のＣＶＤ法では自然酸化が
避けられないが、反応空間の真空度を１０-6〜１０-2Ｔ
ｏｒｒ程度に高め、反応温度を８００℃以下に下げた状
態でエピタキシャル成長を行うと、シリコンエピタキシ
ャル膜の最表面に緻密な水素単原子層が形成され、この
層が空気に曝しても２時間程度以内であれば自然酸化さ
れず、しかも５００℃程度の比較的低温で容易に脱離す
る特性を備えていることがわかった。ただし、上記高真
空度で８００℃以下の条件下でのシリコンエピタキシャ
ル成長は、ＣＶＤ法に比べてエピタキシャル膜形成速度
が非常に遅い（１／１０程度）ため、得ようとするシリ
コンエピタキシャル膜全てを、上記の条件で得ることは
時間的にロスである。そこで、最終的な最表面層のみ
を、上記特殊な条件下でエピタキシャル成長させること
とし、それ以外の所定厚みまでのエピタキシャル成長
は、従来からのいわゆるＣＶＤ法によって行うようにす
れば、効率よく安価にエピタキシャル膜表面の自然酸化
を防止することができることを見いだし、この発明に到
達した。この方法によれば、エピタキシャル成長によっ
て得られるエピタキシャル膜の最表面に、自動的に水素
単原子層からなる保護膜が形成されるため、清浄な表面
を保ったまま次工程に移行させることができ、自然酸化
膜のないクリーンな界面を形成することができる。そし
て、従来必要であった自然酸化膜除去工程が不要となる
ため、工程の簡略化およびコストダウンを達成すること
ができる。
タキシャル膜表面の自然酸化を防止する方法について一
連の研究を行った。その結果、例えばシリコンエピタキ
シャル成長法において、従来のＣＶＤ法では自然酸化が
避けられないが、反応空間の真空度を１０-6〜１０-2Ｔ
ｏｒｒ程度に高め、反応温度を８００℃以下に下げた状
態でエピタキシャル成長を行うと、シリコンエピタキシ
ャル膜の最表面に緻密な水素単原子層が形成され、この
層が空気に曝しても２時間程度以内であれば自然酸化さ
れず、しかも５００℃程度の比較的低温で容易に脱離す
る特性を備えていることがわかった。ただし、上記高真
空度で８００℃以下の条件下でのシリコンエピタキシャ
ル成長は、ＣＶＤ法に比べてエピタキシャル膜形成速度
が非常に遅い（１／１０程度）ため、得ようとするシリ
コンエピタキシャル膜全てを、上記の条件で得ることは
時間的にロスである。そこで、最終的な最表面層のみ
を、上記特殊な条件下でエピタキシャル成長させること
とし、それ以外の所定厚みまでのエピタキシャル成長
は、従来からのいわゆるＣＶＤ法によって行うようにす
れば、効率よく安価にエピタキシャル膜表面の自然酸化
を防止することができることを見いだし、この発明に到
達した。この方法によれば、エピタキシャル成長によっ
て得られるエピタキシャル膜の最表面に、自動的に水素
単原子層からなる保護膜が形成されるため、清浄な表面
を保ったまま次工程に移行させることができ、自然酸化
膜のないクリーンな界面を形成することができる。そし
て、従来必要であった自然酸化膜除去工程が不要となる
ため、工程の簡略化およびコストダウンを達成すること
ができる。
【００１０】つぎに、この発明を詳細に説明する。
【００１１】この発明のエピタキシャル膜成長法では、
例えばシリコンエピタキシャル成長において、反応空間
を、まず、通常の高温ＣＶＤ法に準じる条件、すなわち
圧力が１０-1Ｔｏｒｒ〜常圧で温度が９００℃以上とい
う条件に設定する。この条件下で所定厚みだけエピタキ
シャル成長を行ったのち、圧力が１０-6〜１０-2Ｔｏｒ
ｒで温度が８００℃以下という特殊な条件に切り換え、
短時間のエピタキシャル成長を行う。
例えばシリコンエピタキシャル成長において、反応空間
を、まず、通常の高温ＣＶＤ法に準じる条件、すなわち
圧力が１０-1Ｔｏｒｒ〜常圧で温度が９００℃以上とい
う条件に設定する。この条件下で所定厚みだけエピタキ
シャル成長を行ったのち、圧力が１０-6〜１０-2Ｔｏｒ
ｒで温度が８００℃以下という特殊な条件に切り換え、
短時間のエピタキシャル成長を行う。
【００１２】このようにして得られたシリコンエピタキ
シャル膜の最表面は、水素単原子層からなる保護膜に覆
われており、すでに述べたように、空気中に曝しても、
２時間程度以内であれば自然酸化されない。したがっ
て、上記のようにしてシリコンエピタキシャル膜が形成
された中間品は、次工程に移行する間、シリコンエピタ
キシャル膜表面が清浄に保たれ、従来のように、形成さ
れてしまった自然酸化膜を除去する工程が不要となる。
このため、従来の酸化膜除去方法に比べ、工程の簡略化
とコストダウンを実現することができる。
シャル膜の最表面は、水素単原子層からなる保護膜に覆
われており、すでに述べたように、空気中に曝しても、
２時間程度以内であれば自然酸化されない。したがっ
て、上記のようにしてシリコンエピタキシャル膜が形成
された中間品は、次工程に移行する間、シリコンエピタ
キシャル膜表面が清浄に保たれ、従来のように、形成さ
れてしまった自然酸化膜を除去する工程が不要となる。
このため、従来の酸化膜除去方法に比べ、工程の簡略化
とコストダウンを実現することができる。
【００１３】そして、この水素単原子層は、５００℃程
度の比較的低温で容易に脱離するため、次工程において
即座に脱離除去することができ、その状態で新たな半導
体層を積層することにより、自然酸化膜が介在すること
のないクリーンな界面を備えた半導体デバイスを得るこ
とができる。
度の比較的低温で容易に脱離するため、次工程において
即座に脱離除去することができ、その状態で新たな半導
体層を積層することにより、自然酸化膜が介在すること
のないクリーンな界面を備えた半導体デバイスを得るこ
とができる。
【００１４】なお、上記エピタキシャル膜成長法におい
て、第２段階における反応圧力は、上記のとおり１０-6
〜１０-2Ｔｏｒｒに設定しなければならない。この範囲
外では、エピタキシャル膜表面に水素単原子層による保
護膜を生じさせることができず、この発明の目的を達成
することができない。
て、第２段階における反応圧力は、上記のとおり１０-6
〜１０-2Ｔｏｒｒに設定しなければならない。この範囲
外では、エピタキシャル膜表面に水素単原子層による保
護膜を生じさせることができず、この発明の目的を達成
することができない。
【００１５】また、上記エピタキシャル膜成長法におい
て、第２段階における反応温度は、上記のとおり８００
℃以下に設定しなければならないが、なかでも４００〜
６００℃に設定することが好適である。４００℃未満で
はエピタキシャル膜が殆ど成長せず保護膜が形成されに
くいのであり、逆に６００℃を超えると表面の水素単原
子層の水素が脱離しやすくなり保護膜が緻密でなくなる
可能性があるからである。
て、第２段階における反応温度は、上記のとおり８００
℃以下に設定しなければならないが、なかでも４００〜
６００℃に設定することが好適である。４００℃未満で
はエピタキシャル膜が殆ど成長せず保護膜が形成されに
くいのであり、逆に６００℃を超えると表面の水素単原
子層の水素が脱離しやすくなり保護膜が緻密でなくなる
可能性があるからである。
【００１６】つぎに、実施例について比較例と併せて説
明する。
明する。
【００１７】
【実施例１】まず、図１（ａ）に示すｐ型のシリコン基
板１を準備した。そして、基板１を高温の酸化雰囲気中
に曝し、同図（ｂ）に示すように、基板１表面にシリコ
ン酸化膜（ＳｉＯ2 ）２を成長させた。つぎに、マスク
工程において、上記シリコン酸化膜２を部分的に除去
し、図２（ａ）に示すように、埋め込み領域パターンを
開口部３として形成した。上記パターニングされた部分
に、アンチモン（または砒素）を熱拡散させて、同図
（ｂ）に示すように、ｎ+ 埋め込み層４を形成するとと
もに、その部分に、再度酸化膜５を成長させた。
板１を準備した。そして、基板１を高温の酸化雰囲気中
に曝し、同図（ｂ）に示すように、基板１表面にシリコ
ン酸化膜（ＳｉＯ2 ）２を成長させた。つぎに、マスク
工程において、上記シリコン酸化膜２を部分的に除去
し、図２（ａ）に示すように、埋め込み領域パターンを
開口部３として形成した。上記パターニングされた部分
に、アンチモン（または砒素）を熱拡散させて、同図
（ｂ）に示すように、ｎ+ 埋め込み層４を形成するとと
もに、その部分に、再度酸化膜５を成長させた。
【００１８】そして、上記基板１上の酸化膜２，５を全
面的に除去して図３（ａ）に示す状態にしたのち、圧力
１００Ｔｏｒｒ，温度１０００℃程度に設定された反応
室（図示せず）内において、原料ガスとしてモノシラン
を用い、高速でシリコンエピタキシャル成長を行った
（ＣＶＤ法）。これにより厚み１〜３μｍのシリコンエ
ピタキシャル膜６（図３〔ｂ〕において模式的に記入さ
れた鎖線Ｘで示すところまで）を得た。つぎに、基板１
の温度を５００℃に降温するとともに真空排気し、原料
ガスをジシランに切り替え圧力１０-3Ｔｏｒｒで数秒間
供給してシリコンエピタキシャル成長を行った。これに
より、最表面に水素ターミネイト保護膜を有するシリコ
ンエピタキシャル膜６を得ることができた。
面的に除去して図３（ａ）に示す状態にしたのち、圧力
１００Ｔｏｒｒ，温度１０００℃程度に設定された反応
室（図示せず）内において、原料ガスとしてモノシラン
を用い、高速でシリコンエピタキシャル成長を行った
（ＣＶＤ法）。これにより厚み１〜３μｍのシリコンエ
ピタキシャル膜６（図３〔ｂ〕において模式的に記入さ
れた鎖線Ｘで示すところまで）を得た。つぎに、基板１
の温度を５００℃に降温するとともに真空排気し、原料
ガスをジシランに切り替え圧力１０-3Ｔｏｒｒで数秒間
供給してシリコンエピタキシャル成長を行った。これに
より、最表面に水素ターミネイト保護膜を有するシリコ
ンエピタキシャル膜６を得ることができた。
【００１９】つぎに、洗浄工程等を経ることなく、直接
次工程において、図４に示すように、５００℃以上の反
応室内で上記シリコンエピタキシャル膜６表面に酸化膜
７を成長させた。このとき、前工程でシリコンエピタキ
シャル膜６の最表面に形成されていた保護膜は除去さ
れ、清浄なシリコンエピタキシャル膜６表面に酸化膜７
が形成されるため、両者の界面は、クリーンな界面とな
っている。以下、従来の方法に準じて、バイポーラＩＣ
を得た。
次工程において、図４に示すように、５００℃以上の反
応室内で上記シリコンエピタキシャル膜６表面に酸化膜
７を成長させた。このとき、前工程でシリコンエピタキ
シャル膜６の最表面に形成されていた保護膜は除去さ
れ、清浄なシリコンエピタキシャル膜６表面に酸化膜７
が形成されるため、両者の界面は、クリーンな界面とな
っている。以下、従来の方法に準じて、バイポーラＩＣ
を得た。
【００２０】このようにして得られたバイポーラＩＣ
は、優れた性能を有するものであった。また、従来のよ
うに、自然酸化膜除去工程を経由していないため、工程
が短縮され、製造コストを低減することができた。
は、優れた性能を有するものであった。また、従来のよ
うに、自然酸化膜除去工程を経由していないため、工程
が短縮され、製造コストを低減することができた。
【００２１】
【実施例２〜１１、比較例１〜３】下記の表１〜表３に
示す条件以外は、上記実施例１と同様にしてバイポーラ
ＩＣを製造した。そして、得られた各バイポーラＩＣの
性能を評価し、それらの結果を下記の表１〜表３に併せ
て示す。
示す条件以外は、上記実施例１と同様にしてバイポーラ
ＩＣを製造した。そして、得られた各バイポーラＩＣの
性能を評価し、それらの結果を下記の表１〜表３に併せ
て示す。
【００２２】
【表１】
【００２３】
【表２】
【００２４】
【表３】
【００２５】上記の結果から、実施例品はいずれも優れ
た性能を有することがわかった。これに対し、比較例品
はいずれもエピタキシャル膜表面に保護膜が形成され
ず、自然酸化膜が形成されるため、その性能は大きく損
なわれているものであった。
た性能を有することがわかった。これに対し、比較例品
はいずれもエピタキシャル膜表面に保護膜が形成され
ず、自然酸化膜が形成されるため、その性能は大きく損
なわれているものであった。
【００２６】
【発明の効果】以上のように、この発明のエピタキシャ
ル膜成長法によれば、エピタキシャル膜の最表面が、エ
ピタキシャル成長に伴い自動的に保護膜で覆われて自然
酸化膜の形成が阻止されるため、エピタキシャル膜表面
を清浄に保ったまま次工程に移行することができる。そ
して、エピタキシャル膜の清浄な最表面の上につぎの層
を積層することができるため、その界面がクリーンで、
品質が損なわれることがない。したがって、従来のよう
に、別途自然酸化膜除去工程あるいは自然酸化膜防止工
程を設ける必要がなく、工程が簡略化されるため、製造
コストを低減することができる。また、従来、自然酸化
膜除去処理を行うことにより半導体内の不純物分布が乱
されていたが、このような乱れを生じることもないた
め、上記界面がクリーンになることと相俟って、非常に
性能の優れたデバイスを製造することができる。
ル膜成長法によれば、エピタキシャル膜の最表面が、エ
ピタキシャル成長に伴い自動的に保護膜で覆われて自然
酸化膜の形成が阻止されるため、エピタキシャル膜表面
を清浄に保ったまま次工程に移行することができる。そ
して、エピタキシャル膜の清浄な最表面の上につぎの層
を積層することができるため、その界面がクリーンで、
品質が損なわれることがない。したがって、従来のよう
に、別途自然酸化膜除去工程あるいは自然酸化膜防止工
程を設ける必要がなく、工程が簡略化されるため、製造
コストを低減することができる。また、従来、自然酸化
膜除去処理を行うことにより半導体内の不純物分布が乱
されていたが、このような乱れを生じることもないた
め、上記界面がクリーンになることと相俟って、非常に
性能の優れたデバイスを製造することができる。
【図１】（ａ），（ｂ）はこの発明を適用したバイポー
ラＩＣの製法の説明図である。
ラＩＣの製法の説明図である。
【図２】（ａ），（ｂ）はこの発明を適用したバイポー
ラＩＣの製法の説明図である。
ラＩＣの製法の説明図である。
【図３】（ａ），（ｂ）はこの発明を適用したバイポー
ラＩＣの製法の説明図である。
ラＩＣの製法の説明図である。
【図４】この発明を適用したバイポーラＩＣの製法の説
明図である。
明図である。
１ 基板 ６ エピタキシャル膜
フロントページの続き (72)発明者 奥 秀彦 大阪府堺市上野芝向ケ丘町５−743 向 ケ丘寮 (56)参考文献 特開 昭61−163642（ＪＰ，Ａ) 特開 平２−140925（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 H01L 21/31
Claims (1)
- 【請求項１】 基板表面にエピタキシャル膜を成長させ
る際に、反応条件を、まず下記の（Ａ）に設定して所定
厚みのエピタキシャル膜を成長させ、ついで下記の
（Ｂ）に設定して上記エピタキシャル膜表面に極薄エピ
タキシャル膜を成長させるとともに最表面に、水素原子
を含む原料ガスに由来する水素単原子層を形成するよう
にしたことを特徴とするエピタキシャル膜成長法。 （Ａ）圧力が１０-1Ｔｏｒｒ〜常圧で温度が９００℃以
上。 （Ｂ）圧力が１０-6〜１０-2Ｔｏｒｒで温度が８００℃
以下。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05068807A JP3080806B2 (ja) | 1993-03-26 | 1993-03-26 | エピタキシャル膜成長法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05068807A JP3080806B2 (ja) | 1993-03-26 | 1993-03-26 | エピタキシャル膜成長法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283437A JPH06283437A (ja) | 1994-10-07 |
| JP3080806B2 true JP3080806B2 (ja) | 2000-08-28 |
Family
ID=13384361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05068807A Expired - Lifetime JP3080806B2 (ja) | 1993-03-26 | 1993-03-26 | エピタキシャル膜成長法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3080806B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347229A (ja) | 2002-05-31 | 2003-12-05 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
-
1993
- 1993-03-26 JP JP05068807A patent/JP3080806B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06283437A (ja) | 1994-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6597057B2 (en) | Epitaxial growth in a silicon-germanium semiconductor device with reduced contamination | |
| JPH0715889B2 (ja) | 多結晶性／単結晶性シリコン界面における界面酸化物のコントロール法及びそれから導かれる装置 | |
| US4981811A (en) | Process for fabricating low defect polysilicon | |
| JP2000031156A (ja) | 粗さを抑えた外因性ベ―スを有するたて形バイポ―ラトランジスタとその製造方法 | |
| US6580104B1 (en) | Elimination of contaminants prior to epitaxy and related structure | |
| EP0762484A1 (en) | Method of forming an epitaxial layer with minimal autodoping | |
| JP3080806B2 (ja) | エピタキシャル膜成長法 | |
| US5895248A (en) | Manufacture of a semiconductor device with selectively deposited semiconductor zone | |
| Friedrich et al. | Oxide degradation during selective epitaxial growth of silicon | |
| JPWO2002099890A1 (ja) | 半導体層及びその形成方法、並びに半導体装置及びその製造方法 | |
| JPH10270434A (ja) | 半導体ウエーハの洗浄方法及び酸化膜の形成方法 | |
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| JP2983322B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP2618921B2 (ja) | 半導体装置の製造方法 | |
| JP3042803B2 (ja) | Ｔｆｔポリシリコン薄膜作成方法 | |
| JPH01293665A (ja) | Ｍｏｓ型トランジスタにおけるゲート酸化膜の形成方法 | |
| KR100227834B1 (ko) | 반도체장치의 제조방법 | |
| JPS58201331A (ja) | シリコン半導体素子の製造方法 | |
| JPH0653209A (ja) | 半導体装置の製造方法 | |
| JPH0344937A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP3486349B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0218936A (ja) | 半導体装置の製造方法 | |
| JPH04328845A (ja) | 半導体装置の製造方法 | |
| KR20000018992A (ko) | 에피택셜 층 성장을 위한 저온 세정 방법 및 장치 | |
| JPH01181466A (ja) | バイポーラ半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000606 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080623 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 13 |