JP3077424B2 - 記録装置 - Google Patents
記録装置Info
- Publication number
- JP3077424B2 JP3077424B2 JP04321610A JP32161092A JP3077424B2 JP 3077424 B2 JP3077424 B2 JP 3077424B2 JP 04321610 A JP04321610 A JP 04321610A JP 32161092 A JP32161092 A JP 32161092A JP 3077424 B2 JP3077424 B2 JP 3077424B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- series
- frequency component
- bit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ディジタルＶＴＲ等の
ディジタル信号を処理する記録装置に関するものであ
る。
ディジタル信号を処理する記録装置に関するものであ
る。
【０００２】
【従来の技術】ＶＴＲ等の磁気記録装置においては、再
生時にヘッドがトラックを外れることにより、ヘッド出
力が低下し、誤りが増加することで正常な画面が再生で
きなくなる。したがってヘッドが目的のトラックを正確
に追従すること、すなわち、ヘッドのトラッキングを保
持することが必要である。特に、家庭用ディジタルＶＴ
Ｒ等では、長時間記録を行いために狭トラック化がなさ
れており、より正確にヘッドのトラッキングを保持する
ことが求められている。
生時にヘッドがトラックを外れることにより、ヘッド出
力が低下し、誤りが増加することで正常な画面が再生で
きなくなる。したがってヘッドが目的のトラックを正確
に追従すること、すなわち、ヘッドのトラッキングを保
持することが必要である。特に、家庭用ディジタルＶＴ
Ｒ等では、長時間記録を行いために狭トラック化がなさ
れており、より正確にヘッドのトラッキングを保持する
ことが求められている。
【０００３】ヘッドのトラッキングのずれを検出する手
段として、各トラックが有するパイロット信号を利用し
て、隣接するトラックからのパイロット信号のクロスト
ークを比較することにより、ヘッドのトラッキングが前
後どちらかにずれているかを検出する手法がある。
段として、各トラックが有するパイロット信号を利用し
て、隣接するトラックからのパイロット信号のクロスト
ークを比較することにより、ヘッドのトラッキングが前
後どちらかにずれているかを検出する手法がある。
【０００４】記録信号が図２に示す３種類のＦ０、Ｆ１
およびＦ２パターンの周波数特性をもつように、記録時
に変調を行う。Ｆ０パターンではｆ１およびｆ２の周波
数で周波数成分の少ない部分、すなわちノッチ部をも
つ。Ｆ１パターンでは、ｆ１の周波数で、その周波数成
分が多い部分、すなわちパイロット信号をもち、ｆ２の
周波数でノッチ部をもつ。Ｆ２パターンではｆ１の周波
数でノッチ部をもち、ｆ２の周波数でパイロット信号を
もつ。
およびＦ２パターンの周波数特性をもつように、記録時
に変調を行う。Ｆ０パターンではｆ１およびｆ２の周波
数で周波数成分の少ない部分、すなわちノッチ部をも
つ。Ｆ１パターンでは、ｆ１の周波数で、その周波数成
分が多い部分、すなわちパイロット信号をもち、ｆ２の
周波数でノッチ部をもつ。Ｆ２パターンではｆ１の周波
数でノッチ部をもち、ｆ２の周波数でパイロット信号を
もつ。
【０００５】記録信号が図３のようにトラック毎に、記
録信号の周波数のパターンがＦ０、Ｆ１、Ｆ０、Ｆ２と
なるように変調し記録する。Ｆ０パターンの再生時に
は、隣接トラックのＦ１およびＦ２パターンからのクロ
ストークにより再生信号のｆ１およびｆ２の周波数にピ
ークをもつ。ヘッドがトラックの中心から外れＦ１パタ
ーンのトラックの側へずれると、Ｆ１パターンのパイロ
ット信号のクロストークがＦ２パターンのパイロット信
号のクロストークより大きくなり、結果として再生信号
のｆ１の周波数成分がｆ２の周波数成分より大きくな
る。このようにしてＦ０パターンの再生信号のｆ１、ｆ
２の周波数成分を比較することによって、ヘッドのトラ
ッキングのずれを検出することができ、正しいトラッキ
ングを実現できる。
録信号の周波数のパターンがＦ０、Ｆ１、Ｆ０、Ｆ２と
なるように変調し記録する。Ｆ０パターンの再生時に
は、隣接トラックのＦ１およびＦ２パターンからのクロ
ストークにより再生信号のｆ１およびｆ２の周波数にピ
ークをもつ。ヘッドがトラックの中心から外れＦ１パタ
ーンのトラックの側へずれると、Ｆ１パターンのパイロ
ット信号のクロストークがＦ２パターンのパイロット信
号のクロストークより大きくなり、結果として再生信号
のｆ１の周波数成分がｆ２の周波数成分より大きくな
る。このようにしてＦ０パターンの再生信号のｆ１、ｆ
２の周波数成分を比較することによって、ヘッドのトラ
ッキングのずれを検出することができ、正しいトラッキ
ングを実現できる。
【０００６】従来、このようなＦ０、Ｆ１およびＦ２パ
ターンの変調は、記録する２値系列における０と１のつ
ながりを制御することにより行っている。以下、この方
法について説明する。入力データ系列には、ｍビット毎
にスペシャルビットと呼ばれるビットが１ビット挿入さ
れる。スペシャルビットは０あるいは１の任意のビット
であり、スペシャルビットを０とした時とスペシャルビ
ットを１とした時の出力データ系列の周波数特性を比較
し、より所望の周波数特性に近い方の出力データ系列を
記録信号とすることで所望の周波数特性を持つ記録信号
を生成する。まず、入力データのｍビット毎にスペシャ
ルビットとして０を挿入して図４のプリコーダに入力し
プリコードを施す。また一方で、入力データ系列のｍビ
ット毎にスペシャルビットを１として挿入して、図４の
プリコーダに入力しプリコードを施す。プリコーダの特
性は（数１）で表され、復号時に公知のパーシャルレス
ポンス検出を行うために用いられる。ここで、｛ａk｝
はプリコーダ入力系列であり、｛ｂk｝はプリコーダ出
力系列である。プリコーダの出力系列はそれぞれフーリ
エ変換回路に入力され、ｆ１およびｆ２の周波数の周波
数成分が抽出される。それぞれの周波数成分は比較回路
に入力され所望する周波数成分に近い方の系列のスペシ
ャルビットを決定する。出力選択回路では、決定された
スペシャルビットの方のプリコードされたデータを記録
信号として出力する。このようにして、プリコーダ出力
の周波数成分を比較し選択することによって、出力デー
タ系列の周波数成分を制御し、ノッチ部およびパイロッ
ト信号を生成することができる。
ターンの変調は、記録する２値系列における０と１のつ
ながりを制御することにより行っている。以下、この方
法について説明する。入力データ系列には、ｍビット毎
にスペシャルビットと呼ばれるビットが１ビット挿入さ
れる。スペシャルビットは０あるいは１の任意のビット
であり、スペシャルビットを０とした時とスペシャルビ
ットを１とした時の出力データ系列の周波数特性を比較
し、より所望の周波数特性に近い方の出力データ系列を
記録信号とすることで所望の周波数特性を持つ記録信号
を生成する。まず、入力データのｍビット毎にスペシャ
ルビットとして０を挿入して図４のプリコーダに入力し
プリコードを施す。また一方で、入力データ系列のｍビ
ット毎にスペシャルビットを１として挿入して、図４の
プリコーダに入力しプリコードを施す。プリコーダの特
性は（数１）で表され、復号時に公知のパーシャルレス
ポンス検出を行うために用いられる。ここで、｛ａk｝
はプリコーダ入力系列であり、｛ｂk｝はプリコーダ出
力系列である。プリコーダの出力系列はそれぞれフーリ
エ変換回路に入力され、ｆ１およびｆ２の周波数の周波
数成分が抽出される。それぞれの周波数成分は比較回路
に入力され所望する周波数成分に近い方の系列のスペシ
ャルビットを決定する。出力選択回路では、決定された
スペシャルビットの方のプリコードされたデータを記録
信号として出力する。このようにして、プリコーダ出力
の周波数成分を比較し選択することによって、出力デー
タ系列の周波数成分を制御し、ノッチ部およびパイロッ
ト信号を生成することができる。
【０００７】
【数１】
【０００８】図１１に従来の記録装置のブロック図を示
す。入力データ系列はビット０挿入回路１０１に入力さ
れ、ｍビット毎にスペシャルビットを１として挿入され
る。ビット０挿入回路１０１の出力はプリコーダ１０２
に入力されプリコードが施される。同様に入力データ系
列はビット１挿入回路１０３に入力され、ｍビット毎に
スペシャルビットを１として挿入される。ビット１挿入
回路１０３の出力はプリコーダ１０４に入力されプリコ
ードが施される。プリコーダ１０２とプリコーダ１０４
の出力は周波数成分抽出回路１０５に入力される。周波
数成分抽出回路１０５では、ｆ１とｆ２の周波数成分を
抽出する。これらの周波数成分は比較回路１０６に入力
される。比較回路１０６では入力された周波数成分の大
小により、スペシャルビットを決定する。比較回路１０
６の出力は出力選択回路１０７に入力され、決定された
スペシャルビットの方のプリコーダ出力を記録信号とし
て出力する。
す。入力データ系列はビット０挿入回路１０１に入力さ
れ、ｍビット毎にスペシャルビットを１として挿入され
る。ビット０挿入回路１０１の出力はプリコーダ１０２
に入力されプリコードが施される。同様に入力データ系
列はビット１挿入回路１０３に入力され、ｍビット毎に
スペシャルビットを１として挿入される。ビット１挿入
回路１０３の出力はプリコーダ１０４に入力されプリコ
ードが施される。プリコーダ１０２とプリコーダ１０４
の出力は周波数成分抽出回路１０５に入力される。周波
数成分抽出回路１０５では、ｆ１とｆ２の周波数成分を
抽出する。これらの周波数成分は比較回路１０６に入力
される。比較回路１０６では入力された周波数成分の大
小により、スペシャルビットを決定する。比較回路１０
６の出力は出力選択回路１０７に入力され、決定された
スペシャルビットの方のプリコーダ出力を記録信号とし
て出力する。
【０００９】比較回路１０６のスペシャルビットの決定
方法は例えば、次のとおりである。Ｆ０パターンの時に
は、ｆ１および、ｆ２の周波数成分のより小さいほうの
スペシャルビットのプリコードしたデータを記録信号と
して出力する。Ｆ１パターンでは、ｆ１の周波数成分が
大きく、ｆ２の周波数成分が小さいほうのプリコーダ出
力を記録信号として出力する。さらに、Ｆ２パターンの
時にはｆ１の周波数成分が小さく、ｆ２の周波数成分が
大きいほうのプリコーダ出力を記録信号として出力す
る。
方法は例えば、次のとおりである。Ｆ０パターンの時に
は、ｆ１および、ｆ２の周波数成分のより小さいほうの
スペシャルビットのプリコードしたデータを記録信号と
して出力する。Ｆ１パターンでは、ｆ１の周波数成分が
大きく、ｆ２の周波数成分が小さいほうのプリコーダ出
力を記録信号として出力する。さらに、Ｆ２パターンの
時にはｆ１の周波数成分が小さく、ｆ２の周波数成分が
大きいほうのプリコーダ出力を記録信号として出力す
る。
【００１０】周波数成分抽出回路１０５は図１２に示す
ようにフーリエ変換回路１２１、１２２、１２３および
１２４で構成される。フーリエ変換回路１２１はさらに
図１３の様に構成される。フーリエ変換回路１２１で
は、スペシャルビットを０とした時のスペシャルビット
を０とした時のプリコーダ出力の周波数ｆ１の周波数成
分が計算される。フーリエ変換回路１２１に入力された
プリコードデータは乗算器１３１に入力され、サイン波
形発生器１３８の出力と乗算される。サイン波形発生器
１３８では、周期が２πｆ１のサイン波形を発生する。
乗算器１３１の出力は加算器１３２に入力され、区間の
間の総和が求められる。加算器１３２の出力は、２乗回
路１３３に入力され、２乗される。同様に入力されたデ
ータ系列は乗算器１３４に入力され、コサイン波形発生
器１３９の出力と乗算される。コサイン波形発生器１３
９では、周期が２πｆ１のサイン波形を発生する。乗算
器１３４の出力は加算器１３５に入力され、区間の間の
総和が求められる。加算器１３５の出力は２乗回路１３
６に入力され、２乗される。２乗回路１３３と２乗回路
１３６の出力は加算器１３７に入力され加算される。こ
の加算器１３７の出力が、スペシャルビットを０とした
時のプリコーダ出力のｆ１の周波数における周波数成分
である。また、フーリエ変換回路１２２はフーリエ変換
回路１２１と同じものであり、スペシャルビットを１と
した時のプリコーダ出力のｆ１の周波数における周波数
成分を抽出する。フーリエ変換回路１２３、１２４はフ
ーリエ変換回路１２１のサイン波形発生器、コサイン波
形発生器の周期を２πｆ２とすることでスペシャルビッ
トを０とした時と１とした時のｆ２の周波数の周波数成
分を抽出する。
ようにフーリエ変換回路１２１、１２２、１２３および
１２４で構成される。フーリエ変換回路１２１はさらに
図１３の様に構成される。フーリエ変換回路１２１で
は、スペシャルビットを０とした時のスペシャルビット
を０とした時のプリコーダ出力の周波数ｆ１の周波数成
分が計算される。フーリエ変換回路１２１に入力された
プリコードデータは乗算器１３１に入力され、サイン波
形発生器１３８の出力と乗算される。サイン波形発生器
１３８では、周期が２πｆ１のサイン波形を発生する。
乗算器１３１の出力は加算器１３２に入力され、区間の
間の総和が求められる。加算器１３２の出力は、２乗回
路１３３に入力され、２乗される。同様に入力されたデ
ータ系列は乗算器１３４に入力され、コサイン波形発生
器１３９の出力と乗算される。コサイン波形発生器１３
９では、周期が２πｆ１のサイン波形を発生する。乗算
器１３４の出力は加算器１３５に入力され、区間の間の
総和が求められる。加算器１３５の出力は２乗回路１３
６に入力され、２乗される。２乗回路１３３と２乗回路
１３６の出力は加算器１３７に入力され加算される。こ
の加算器１３７の出力が、スペシャルビットを０とした
時のプリコーダ出力のｆ１の周波数における周波数成分
である。また、フーリエ変換回路１２２はフーリエ変換
回路１２１と同じものであり、スペシャルビットを１と
した時のプリコーダ出力のｆ１の周波数における周波数
成分を抽出する。フーリエ変換回路１２３、１２４はフ
ーリエ変換回路１２１のサイン波形発生器、コサイン波
形発生器の周期を２πｆ２とすることでスペシャルビッ
トを０とした時と１とした時のｆ２の周波数の周波数成
分を抽出する。
【００１１】以上のようにして、出力データの０と１の
つながりを制御し、所望の周波数特性を持つ記録信号を
生成する。
つながりを制御し、所望の周波数特性を持つ記録信号を
生成する。
【００１２】
【発明が解決しようとする課題】しかしながら、前記の
フーリエ変換を用いて周波数成分を計算する方法は多数
の乗算を行わなければならないことが知られている。ま
た、このような回路を高速に作動させるためには、回路
規模が大きくなることは避けられず、実用上の問題とな
っている。
フーリエ変換を用いて周波数成分を計算する方法は多数
の乗算を行わなければならないことが知られている。ま
た、このような回路を高速に作動させるためには、回路
規模が大きくなることは避けられず、実用上の問題とな
っている。
【００１３】本発明は、上記従来の課題を解決すること
を目的とし、回路規模の小さい、ノッチ部およびパイロ
ット信号生成を行う記録装置を提供することを目的とす
る。
を目的とし、回路規模の小さい、ノッチ部およびパイロ
ット信号生成を行う記録装置を提供することを目的とす
る。
【００１４】
【課題を解決するための手段】本発明は、上記目的を達
成するために、入力データ系列のｍビット毎に１ビット
の０を付加しインターリーブドＮＲＺＩ変調を施す０プ
リコード手段と、前記入力データ系列のｍビット毎に１
ビットの１を付加し、インターリーブドＮＲＺＩ変調を
施す１プリコード手段とからなる２系列のプリコード手
段と、２系列の前記プリコード手段の出力に対して、系
列毎にそれぞれＮ個の周波数成分を抽出する周波数成分
抽出手段と、抽出された２系列の前記周波数成分をそれ
ぞれ比較し、前記周波数成分がより大きく増減する前記
周波数成分を有する系列を選択する比較手段と、前記比
較手段により選択された系列の前記プリコード手段の出
力を出力する出力選択手段とを備え、前記周波数成分抽
出手段は、前記周波数成分抽出手段の２系列の出力に対
し、系列毎にそれぞれ遅延させる２系列の遅延回路と、
２系列の前記遅延回路の出力に対し、前記比較手段で選
択された系列に対応する前記遅延回路の出力を２系列そ
れぞれの出力とする切り換えを行うスイッチと、前記ス
イッチの２系列の出力に対し、系列毎にそれぞれ所定の
係数により乗算する２系列の乗算器と、２系列の前記プ
リコード手段の出力と、２系列の前記乗算器の出力とを
系列毎にそれぞれ加算し前記周波数成分を得る２系列の
加算器とを備えた構成としている。
成するために、入力データ系列のｍビット毎に１ビット
の０を付加しインターリーブドＮＲＺＩ変調を施す０プ
リコード手段と、前記入力データ系列のｍビット毎に１
ビットの１を付加し、インターリーブドＮＲＺＩ変調を
施す１プリコード手段とからなる２系列のプリコード手
段と、２系列の前記プリコード手段の出力に対して、系
列毎にそれぞれＮ個の周波数成分を抽出する周波数成分
抽出手段と、抽出された２系列の前記周波数成分をそれ
ぞれ比較し、前記周波数成分がより大きく増減する前記
周波数成分を有する系列を選択する比較手段と、前記比
較手段により選択された系列の前記プリコード手段の出
力を出力する出力選択手段とを備え、前記周波数成分抽
出手段は、前記周波数成分抽出手段の２系列の出力に対
し、系列毎にそれぞれ遅延させる２系列の遅延回路と、
２系列の前記遅延回路の出力に対し、前記比較手段で選
択された系列に対応する前記遅延回路の出力を２系列そ
れぞれの出力とする切り換えを行うスイッチと、前記ス
イッチの２系列の出力に対し、系列毎にそれぞれ所定の
係数により乗算する２系列の乗算器と、２系列の前記プ
リコード手段の出力と、２系列の前記乗算器の出力とを
系列毎にそれぞれ加算し前記周波数成分を得る２系列の
加算器とを備えた構成としている。
【００１５】
【作用】本発明は、上記構成により、入力されたデータ
系列のｍビット毎にスペシャルビットを挿入し、インタ
ーリーブドＮＲＺＩ変調を施し、Ｎ個の周波数成分を増
減させたデータ系列を出力されるように作用する。
系列のｍビット毎にスペシャルビットを挿入し、インタ
ーリーブドＮＲＺＩ変調を施し、Ｎ個の周波数成分を増
減させたデータ系列を出力されるように作用する。
【００１６】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。図１は本発明の一実施例のブロック図である。入力
データ系列はビット０挿入回路１に入力され、ｍビット
毎にスペシャルビットを０として挿入する。ビット０挿
入回路１の出力はプリコーダ３に入力される。プリコー
ダ３では、（数１）で表されるプリコードを施され、デ
ィジタルフィルタ５に出力する。同様に入力データ系列
はビット１挿入回路２に入力され、ｍビット毎にスペシ
ャルビットを１として挿入する。ビット１挿入回路２の
出力はプリコーダ４に入力される。プリコーダ４では、
（数１）で表されるプリコードを施され、ディジタルフ
ィルタ５に出力する。
る。図１は本発明の一実施例のブロック図である。入力
データ系列はビット０挿入回路１に入力され、ｍビット
毎にスペシャルビットを０として挿入する。ビット０挿
入回路１の出力はプリコーダ３に入力される。プリコー
ダ３では、（数１）で表されるプリコードを施され、デ
ィジタルフィルタ５に出力する。同様に入力データ系列
はビット１挿入回路２に入力され、ｍビット毎にスペシ
ャルビットを１として挿入する。ビット１挿入回路２の
出力はプリコーダ４に入力される。プリコーダ４では、
（数１）で表されるプリコードを施され、ディジタルフ
ィルタ５に出力する。
【００１７】ディジタルフィルタ５では、スペシャルビ
ットを０とした時のｆ１とｆ２の周波数成分および、ス
ペシャルビットを１とした時のｆ１とｆ２の周波数成分
を抽出し比較回路６に出力する。比較回路６ではスペシ
ャルビットを０とした時とスペシャルビットを１とした
時で、より所望の周波数特性に近い方のスペシャルビッ
トを決定し出力する。出力選択回路７では、決定された
スペシャルビットの方のプリコーダ出力を記録信号とし
て出力する。
ットを０とした時のｆ１とｆ２の周波数成分および、ス
ペシャルビットを１とした時のｆ１とｆ２の周波数成分
を抽出し比較回路６に出力する。比較回路６ではスペシ
ャルビットを０とした時とスペシャルビットを１とした
時で、より所望の周波数特性に近い方のスペシャルビッ
トを決定し出力する。出力選択回路７では、決定された
スペシャルビットの方のプリコーダ出力を記録信号とし
て出力する。
【００１８】ＩＩＲ型ディジタルフィルタは一般的に図
５の構成をもち、乗算器２２の係数を適当に選ぶことで
任意の周波数特性のフィルタを構成できることが知られ
ている。乗算器２２の係数を適当に選び、ｆ１を中心周
波数とするバンドパスフィルタを構成する。遅延回路２
２の段数をＬ段とすると、ディジタルフィルタの入力デ
ータ系列を｛ｃk｝、出力データ系列を｛ｄk｝とする
と、これらの関係は（数２）のように表される。
５の構成をもち、乗算器２２の係数を適当に選ぶことで
任意の周波数特性のフィルタを構成できることが知られ
ている。乗算器２２の係数を適当に選び、ｆ１を中心周
波数とするバンドパスフィルタを構成する。遅延回路２
２の段数をＬ段とすると、ディジタルフィルタの入力デ
ータ系列を｛ｃk｝、出力データ系列を｛ｄk｝とする
と、これらの関係は（数２）のように表される。
【００１９】
【数２】
【００２０】Ｌ＝８、ｍ＝４とするとき、図６（ａ）の
ような入力データ系列が入力されたとする。この入力デ
ータ系列はビット０挿入回路１とビット１挿入回路２に
入力され、図６（ｂ）のようにｍビット毎にビット０挿
入回路ではスペシャルビットとして０のビットが、ビッ
ト１挿入回路ではスペシャルビットとして１のビットが
挿入される。これらはプリコーダ３、４に入力されプリ
コードされる。プリコーダの出力を図６（ｃ）に示す。
スペシャルビットＡを決定するためには、今までの出力
データ系列（図６（ｄ））の次に、プリコーダ出力Ｃを
出力した場合とプリコーダ出力Ｄを出力した場合の周波
数特性を比較する。そのため、図６（ｅ）のデータ系列
と図６（ｆ）のデータ系列を図５のディジタルフィルタ
に入力し、出力を比較する。
ような入力データ系列が入力されたとする。この入力デ
ータ系列はビット０挿入回路１とビット１挿入回路２に
入力され、図６（ｂ）のようにｍビット毎にビット０挿
入回路ではスペシャルビットとして０のビットが、ビッ
ト１挿入回路ではスペシャルビットとして１のビットが
挿入される。これらはプリコーダ３、４に入力されプリ
コードされる。プリコーダの出力を図６（ｃ）に示す。
スペシャルビットＡを決定するためには、今までの出力
データ系列（図６（ｄ））の次に、プリコーダ出力Ｃを
出力した場合とプリコーダ出力Ｄを出力した場合の周波
数特性を比較する。そのため、図６（ｅ）のデータ系列
と図６（ｆ）のデータ系列を図５のディジタルフィルタ
に入力し、出力を比較する。
【００２１】ここで、スペシャルビットＡを決定すると
きのディジタルフィルタの状態を図７に示す。図５のデ
ィジタルフィルタに図６（ｄ）の今までの出力データを
入力すると図７（ａ）の状態になる。このときディジタ
ルフィルタ６１と６２の状態は同じである。その後プリ
コーダ出力Ｄをディジタルフィルタ６１に、プリコーダ
出力Ｅをディジタルフィルタ６２に入力すると、図６
（ｂ）の状態となる。入力されるデータが異なるため、
遅延回路の状態がディジタルフィルタ６１とディジタル
フィルタ６２で異なる。さらにプリコーダ出力Ｄ，Ｅを
すべて入力すると図７（ｃ）の状態となる。また、これ
までのディジタルフィルタ６１及び６２の出力によって
スペシャルビットＡが決定され、決定された方のプリコ
ーダ出力が記録信号として出力される。次のスペシャル
ビットＢを決定する際には新たに今までの出力データを
ディジタルフィルタ６１および６２に入力する。
きのディジタルフィルタの状態を図７に示す。図５のデ
ィジタルフィルタに図６（ｄ）の今までの出力データを
入力すると図７（ａ）の状態になる。このときディジタ
ルフィルタ６１と６２の状態は同じである。その後プリ
コーダ出力Ｄをディジタルフィルタ６１に、プリコーダ
出力Ｅをディジタルフィルタ６２に入力すると、図６
（ｂ）の状態となる。入力されるデータが異なるため、
遅延回路の状態がディジタルフィルタ６１とディジタル
フィルタ６２で異なる。さらにプリコーダ出力Ｄ，Ｅを
すべて入力すると図７（ｃ）の状態となる。また、これ
までのディジタルフィルタ６１及び６２の出力によって
スペシャルビットＡが決定され、決定された方のプリコ
ーダ出力が記録信号として出力される。次のスペシャル
ビットＢを決定する際には新たに今までの出力データを
ディジタルフィルタ６１および６２に入力する。
【００２２】しかし、例えばスペシャルビットＡが０と
決定されたとき、入力されるデータＧはデータ（Ｆ＋
Ｄ）となる。このデータを入力した状態は、図７（ｃ）
のフィルタ６１の状態であるから、この時のフィルタ６
１の状態をフィルタ６２にコピーすることでデータＧを
入力した状態と同じ状態にすることができる。この状態
を図７（ｄ）に示す。また、同様にスペシャルビットＡ
が１と決定されたときにはフィルタ６２の状態をフィル
タ６１にコピーする。以上の方法によって、プリコーダ
出力のｍ＋１ビットを入力するだけで周波数成分の抽出
を行う事ができる。
決定されたとき、入力されるデータＧはデータ（Ｆ＋
Ｄ）となる。このデータを入力した状態は、図７（ｃ）
のフィルタ６１の状態であるから、この時のフィルタ６
１の状態をフィルタ６２にコピーすることでデータＧを
入力した状態と同じ状態にすることができる。この状態
を図７（ｄ）に示す。また、同様にスペシャルビットＡ
が１と決定されたときにはフィルタ６２の状態をフィル
タ６１にコピーする。以上の方法によって、プリコーダ
出力のｍ＋１ビットを入力するだけで周波数成分の抽出
を行う事ができる。
【００２３】以上のように構成したディジタルフィルタ
を図８に示す。図８のディジタルフィルタに入力された
スペシャルビットを０とした時のプリコーダ出力は加算
器５１に入力され、遅延回路５４によって遅延され乗算
器５３によって係数を乗算された加算器５１の出力と加
算されスペシャルビットを０とした時のフィルタ出力と
して出力される。また同様に、スペシャルビットを１と
した時のプリコーダ出力は加算器５２に入力され遅延回
路５４によって遅延され、乗算器５３によって係数を乗
算された加算器５１の出力と加算され、スペシャルビッ
トを１とした時のフィルタ出力として出力される。スイ
ッチ５７は図９の様な構成をもち、スペシャルビットが
決定したとき、決定した方のディジタルフィルタの状態
をコピーする。
を図８に示す。図８のディジタルフィルタに入力された
スペシャルビットを０とした時のプリコーダ出力は加算
器５１に入力され、遅延回路５４によって遅延され乗算
器５３によって係数を乗算された加算器５１の出力と加
算されスペシャルビットを０とした時のフィルタ出力と
して出力される。また同様に、スペシャルビットを１と
した時のプリコーダ出力は加算器５２に入力され遅延回
路５４によって遅延され、乗算器５３によって係数を乗
算された加算器５１の出力と加算され、スペシャルビッ
トを１とした時のフィルタ出力として出力される。スイ
ッチ５７は図９の様な構成をもち、スペシャルビットが
決定したとき、決定した方のディジタルフィルタの状態
をコピーする。
【００２４】図１のディジタルフィルタ５では、ｆ１お
よび、ｆ２の二つの周波数についてフィルタを構成する
ために図９のディジタルフィルタを並列に構成する。こ
の構成を図１０に示す。図１０のディジタルフィルタの
出力は比較回路に入力される。
よび、ｆ２の二つの周波数についてフィルタを構成する
ために図９のディジタルフィルタを並列に構成する。こ
の構成を図１０に示す。図１０のディジタルフィルタの
出力は比較回路に入力される。
【００２５】以上のようにして、従来と比較し、簡単な
回路で所望の周波数特性を持つ記録信号を得ることがで
きる。
回路で所望の周波数特性を持つ記録信号を得ることがで
きる。
【００２６】なお、以上の説明ではｆ１および、ｆ２の
二つの周波数について説明したが、ディジタルフィルタ
を並列に構成する事で任意の周波数成分を制御する事が
できる。
二つの周波数について説明したが、ディジタルフィルタ
を並列に構成する事で任意の周波数成分を制御する事が
できる。
【００２７】
【発明の効果】以上のように本発明の記録装置は、小規
模な回路により、特性の良いノッチ及びパイロット信号
の生成するための周波数成分の抽出を精度よく行うこと
ができ、長時間記録のために狭トラック化が必要な家庭
用ディジタルＶＴＲに用いれば大なる効果を奏するもの
である。
模な回路により、特性の良いノッチ及びパイロット信号
の生成するための周波数成分の抽出を精度よく行うこと
ができ、長時間記録のために狭トラック化が必要な家庭
用ディジタルＶＴＲに用いれば大なる効果を奏するもの
である。
【図１】本発明の一実施例のブロック図
【図２】同記録信号の周波数特性図
【図３】同トラックパターン図
【図４】同プリコーダのブロック図
【図５】ディジタルフィルタのブロック図
【図６】本発明のデータ構成図
【図７】同ディジタルフィルタの状態図
【図８】ディジタルフィルタのブロック図
【図９】同スイッチのブロック図
【図１０】同ディジタルフィルタのブロック図
【図１１】従来の記録装置のブロック図
【図１２】同周波数抽出回路のブロック図
【図１３】同フーリエ変換回路のブロック図
１ ビット０挿入回路 ２ ビット１挿入回路 ３、４ プリコーダ ５ ディジタルフィルタ ６ 比較回路 ７ 出力選択回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−255969（ＪＰ，Ａ) 特開 平４−268258（ＪＰ，Ａ) 特開 平５−327515（ＪＰ，Ａ) 特開 平５−244558（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11B 20/10 G11B 20/14 G11B 5/09 G11B 15/467 H03M 5/06 H03M 7/14
Claims (1)
- 【請求項１】入力データ系列のｍビット毎に１ビットの
０を付加しインターリーブドＮＲＺＩ変調を施す０プリ
コード手段と、前記入力データ系列のｍビット毎に１ビ
ットの１を付加しインターリーブドＮＲＺＩ変調を施す
１プリコード手段とからなる２系列のプリコード手段
と、２系列の前記プリコード手段の出力に対して、系列毎に
それぞれ Ｎ個の周波数成分を抽出する周波数成分抽出手
段と、抽出された２系列の前記周波数成分をそれぞれ比較し、
前記周波数成分がより大きく増減する前記周波数成分を
有する系列を選択する比較手段と、 前記比較手段により選択された系列の前記プリコード手
段の出力を 出力する出力選択手段とを備え、 前記周波数成分抽出手段は、 前記周波数成分抽出手段の２系列の出力に対し、系列毎
にそれぞれ遅延させる２系列の遅延回路と、 ２系列の前記遅延回路の出力に対し、前記比較手段で選
択された系列に対応する前記遅延回路の出力を２系列そ
れぞれの出力とする切り換えを行うスイッチと、 前記スイッチの２系列の出力に対し、系列毎にそれぞれ
所定の係数により乗算する２系列の乗算器と、 ２系列の前記プリコード手段の出力と、２系列の前記乗
算器の出力とを系列毎にそれぞれ加算し前記周波数成分
を得る２系列の加算器とを備えることを特徴とする 記録
装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04321610A JP3077424B2 (ja) | 1992-12-01 | 1992-12-01 | 記録装置 |
| DE69322054T DE69322054T2 (de) | 1992-10-16 | 1993-09-23 | Gerät zur Aufzeichnung von Datensignalen mittels Steuerung der Frequenzcharakteristiken der Datensignale |
| EP93307554A EP0593173B1 (en) | 1992-10-16 | 1993-09-23 | Apparatus for recording digital signals by controlling frequency characteristics of digital signals |
| KR1019930021273A KR0142170B1 (ko) | 1992-10-16 | 1993-10-14 | 디지틀신호의 주파수특성을 제어하여 디지틀신호를 기록하는 장치 |
| US08/453,777 US5579182A (en) | 1992-10-16 | 1995-05-30 | Apparatus for recording digital signals superposed with controlled frequency components |
| US08/674,870 US5825567A (en) | 1992-10-16 | 1996-07-02 | Apparatus for recording digital signals by controlling frequency characteristics of digital signals utilizing bit extraction and interleaved NRZI molulation |
| US09/005,484 US6118930A (en) | 1992-10-16 | 1998-01-12 | Apparatus for recording digital signals by controlling frequency characteristics of digital signals utilizing bit extraction and interleaved NRZI modulation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04321610A JP3077424B2 (ja) | 1992-12-01 | 1992-12-01 | 記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06176495A JPH06176495A (ja) | 1994-06-24 |
| JP3077424B2 true JP3077424B2 (ja) | 2000-08-14 |
Family
ID=18134452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04321610A Expired - Fee Related JP3077424B2 (ja) | 1992-10-16 | 1992-12-01 | 記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3077424B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0152049B1 (ko) * | 1995-08-03 | 1998-10-15 | 김광호 | 디지탈 변조시스템의 제어신호 부가장치 |
| JP4044774B2 (ja) | 2002-03-13 | 2008-02-06 | 富士通株式会社 | データ記録装置及びデータ再生装置 |
-
1992
- 1992-12-01 JP JP04321610A patent/JP3077424B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06176495A (ja) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0476767B1 (en) | Device and method for recording a digital information signal on a record carrier | |
| KR0142170B1 (ko) | 디지틀신호의 주파수특성을 제어하여 디지틀신호를 기록하는 장치 | |
| US5432651A (en) | Data conversion device and recording/reproduction apparatus | |
| US5361174A (en) | Magnetic reproducing apparatus | |
| JP3077424B2 (ja) | 記録装置 | |
| JP3087314B2 (ja) | 適応型フィルタ | |
| JP3099849B2 (ja) | 記録装置 | |
| US5859600A (en) | Apparatus for modulating digital data and adding control data | |
| JPH06176494A (ja) | 記録装置 | |
| JPH06176496A (ja) | 記録装置 | |
| JPH067402B2 (ja) | 信号再生方法及びこれに用いる波形等化回路 | |
| JP3087342B2 (ja) | 適応型フィルタ | |
| JPH05274614A (ja) | 磁気記録再生方法およびその装置 | |
| JP2845878B2 (ja) | デジタル同期信号の記録再生方法 | |
| JP2770886B2 (ja) | 磁気記録再生装置 | |
| JPH06124405A (ja) | 等化装置 | |
| JP3136727B2 (ja) | 適応フィルタ制御方法 | |
| JPH0142559B2 (ja) | ||
| JP2000021096A (ja) | 磁気ディスク装置及びそれに用いる半導体デバイス | |
| US5898531A (en) | Signal processing apparatus for digitally modulating input data | |
| JPH08102151A (ja) | デジタル信号処理装置 | |
| JPS61139980A (ja) | 波形等化回路 | |
| JP3158373B2 (ja) | 磁気再生装置 | |
| JPH04268258A (ja) | 符号化装置 | |
| JPS61144918A (ja) | パルス化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |